CN1980854A - 集成mems和无源元件的组件 - Google Patents

集成mems和无源元件的组件 Download PDF

Info

Publication number
CN1980854A
CN1980854A CNA2005800176347A CN200580017634A CN1980854A CN 1980854 A CN1980854 A CN 1980854A CN A2005800176347 A CNA2005800176347 A CN A2005800176347A CN 200580017634 A CN200580017634 A CN 200580017634A CN 1980854 A CN1980854 A CN 1980854A
Authority
CN
China
Prior art keywords
substrate
chamber
wafer
tube core
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800176347A
Other languages
English (en)
Inventor
约翰·赫克
马晴
埃亚·巴尔-萨德哈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1980854A publication Critical patent/CN1980854A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023Packaging together an electronic processing unit die and a micromechanical structure die
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/701Integrated with dissimilar structures on a common substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/724Devices having flexible or movable element

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Micromachines (AREA)

Abstract

一种设备可以包括:第一衬底、耦合到第一衬底的一个或多个微机电***(MEMS)、与第一衬底耦合的第二衬底、以及耦合到第二衬底的一个或多个无源元件。一种方法可以包括:将具有耦合到其上的一个或多个MEMS的第一衬底与具有耦合到其上的一个或多个无源元件的第二衬底对准;以及耦合对准的衬底。

Description

集成MEMS和无源元件的组件
技术领域
本发明的实施例涉及包含一个或多个微电机***(MEMS)和一个或多个无源元件的设备。
背景技术
通常封装微电机***(MEMS)以便保护其通常易碎的机械结构免受损坏并保护其不受环境的影响。陶瓷、玻璃和其它专用封装可以用于封装MEMS。然而,封装通常易于造成成本高并且较大。
有时候会将无源元件,例如,电容器和电感器,与封装的MEMS一起使用。无源元件通常被用作分立元件,例如独立的电容器和电感器。可以将分立元件与封装的MEMS一起组装到电路板上。然而,将分立元件和封装的MEMS分开组装到电路板上往往会耗费时间且成本高,并且组装件往往很大。
附图简述
通过参考下面用于示出本发明实施例的说明和附图,会更好地理解本发明。在附图中:
图1示出根据本发明的一个实施例的封装或组件的放大截面图;
图2示出图1的组件的顶视平面图;
图3示出根据本发明的另一实施例的组件的放大截面图;
图4示出图3的组件的顶视平面图;
图5示出根据本发明的一个实施例的制造组件或键合晶片组装件的方法;
图6示出根据本发明的一个实施例的通过将第一管芯与第二管芯耦合来形成组件;
图7示出根据本发明的一个实施例的通过将第一晶片与第二晶片耦合来形成键合晶片组装件;
图8示出根据本发明的一个实施例的将MEMS晶片与无源元件晶片对准;
图9示出根据本发明的一个实施例的耦合图8的对准晶片;
图10示出根据本发明的一个实施例的除去图9的MEMS晶片的一部分以暴露互连结构;
图11示出根据本发明的一个实施例的分割图10的键合晶片组装件以形成组件;
图12示出根据本发明的一个实施例的将一部分已被除去的MEMS晶片与无源元件晶片对准;
图13示出根据本发明的一个实施例的耦合图12的对准晶片;
图14示出根据本发明的一个实施例的在如图13所示耦合晶片之后除去MEMS晶片的另一部分以便提供到互连结构的通路;
图15示出根据本发明的一个实施例的分割图14的键合晶片组装件以形成组件;
图16示出根据本发明的一个实施例的MEMS晶片中可以被除去以便提供到互连结构的通路的区域的相应截面图和顶视平面图;
图17示出根据本发明的一个实施例的包含在本文中公开的组件、GSM收发器和天线的无线装置。
详细说明
在下面的说明中,将阐述许多具体的细节。然而,应该理解的是在没有这些具体细节的情况下也可以实施本发明的实施例。在其它情况下,没有详细地示出公知的电路、结构和技术,以便不会难以理解本说明书。
图1示出根据本发明的一个实施例的封装或组件100的放大截面图。组件包括:第一衬底102;第二衬底104;第一衬底与第二衬底之间的腔106;在第一衬底与第二衬底之间并且环绕腔周界的密封体108;在腔内与第一衬底耦合的一个或多个微机电***(MEMS)110;在腔内与第二衬底耦合的一个或多个无源元件112,它们有时被简称为无源;在腔内将第一衬底与第二衬底耦合的互连114;以及与互连耦合以便将组件与组件外部的信号媒介耦合的通孔116。
组件100包括第一衬底102和第二衬底104。衬底通常是指工件对象,其具有通过一系列操作被转换成微电子电路、结构或其它构造的部分。在一个方案中,第一衬底和第二衬底可以各自包括管芯。例如,可以分割管芯或者以其它方式使其与晶片分离。管芯有时还被称为芯片、单片器件、半导体器件、集成电路或者微电子器件。管芯或晶片可以包括半导体材料(例如硅)、非半导体材料或者半导体和非半导体材料的组合。在一个方案中,硅管芯或晶片可以用于这两个衬底以提供远远好于陶瓷或玻璃“盖晶片”的热匹配。
在所示的实施例中,第一衬底的下表面103与第二衬底的上表面105相对并且通常与其对准。应该注意的是,在本文中使用诸如例如“上”、“下”、“顶部”、“底部”、“右”、“左”、“垂直”等术语,以有助于对所示的组件结构进行说明。显而易见的是,可以以各种取向使用装置,包括但不限于其中无源元件在顶部而MEMS在底部的反向取向。
腔106在第一衬底与第二衬底之间。密封体108环绕腔周界并且处在第一衬底与第二衬底之间。在所示的取向上,密封体可以形成腔的壁,并且第一和第二衬底可以分别形成腔的顶板和底板,尽管本发明的其它实施例不限于此。
密封体108可以包括闭合或封闭腔106的材料或器件。密封体往往会防止或至少减小在腔与腔周围的环境之间的物质交换。例如,密封体往往会减少外界的空气、水(例如湿气)、或其它物质进入腔中,减小空腔的增压、减少加压腔的压力损耗,和/或限制包含在腔中的惰性气体、其它惰性材料或其它材料的泄漏。
在本发明的一个实施例中,腔106可以包括密闭的密封腔,而密封体可以包括密闭密封,尽管这不是必须的。密闭的密封腔通常是气密的或者不受水(例如湿气)、空气或其它存在于腔或者组件周围的环境中的材料的影响。这会有助于保护腔中的结构例如不受静摩擦、腐蚀(例如氧化)、或其它与空气或湿气相关的潜在问题的影响。
各种材料和器件都适合于密封体108。在本发明的一个实施例中,密封体可以包括由环绕腔周界延伸的密封材料构成的专用环。密封材料可以包括金属(例如金、焊锡、共熔金属、或者热压金属)、烧结玻璃(frit glass)、或者粘合剂(例如环氧树脂、苯并环丁烯或其它有机聚合材料),这只是举出几个例子。如本文中所使用的那样,除非另有所指,术语“金属”可以指纯金属(例如金、铝、铜等)、或者金属的合金、混合物、叠层或者其它组合。金属和烧结玻璃易于提供密闭式密封。金属易于导电,而烧结玻璃和某些粘合剂易于绝缘。
如本文中所使用的那样,术语“环”不必意味着圆形。环可以包括圆形、矩形、正方形、多边形、或其它闭合平面形状。在一个方案中,可以通过例如沉积、电镀、或印刷在衬底上形成由密封材料构成的环。在另一方案中,在键合之前,可以将由密封材料构成的预制环,例如焊锡环、或塑料环(例如环氧树脂或苯并环丁烯环),***在衬底之间,并且随后将其键合到第一衬底的下表面和第二衬底的上表面。
其它适当的密封可以包括第一衬底与第二衬底之间的表面键合。例如,密封可以包括阳极、熔接、或者表面活化键合。这些键合也易于提供密闭式密封。如果采用这种键合,在一个方案中,可以任选地使MEMS和无源元件相对于第一衬底的下表面和第二衬底的上表面凹进在衬底中,例如腔体或其它凹槽中。
在腔内,一个或多个MEMS 110与第一衬底耦合。如本文中所使用的那样,术语“MEMS”可以用于指单个微机电***或多个微机电***。如所观察到的那样,MEMS在物理上附着到第一衬底的下表面并电连接到第一衬底的微电子电路或其它结构。微电子结构或电路可以包括信号介质或路径,例如导电的微电子路径,其允许MEMS与第二衬底电连接或者以其它方式与第二衬底耦合。微电子结构或电路可以包括金属、导电半导体材料或其它导电材料。
MEMS通常表示具有三维结构并包含机械和电子元件的小型化器件,例如电启动的移动部件。MEMS可以被放出。在本发明的一个实施例中,一个或多个MEMS中的每一个具有小于一毫米(mm,千分之一米)的尺寸,并且通常(但不总是)大于大约一微米(μm,百万分之一米)。
根据本发明的一个或多个实施例,MEMS器件可以包括一个或多个开关、可调开关、悬梁阵列(cantilever beam array)、谐振器、薄膜体声波谐振器(FBAR)、FBAR滤波器、变容二极管、射频MEMS、铰链镜、压力传感器、可调电容器、或者其组合。为了清楚起见,如本文中所使用的那样,术语“微机电***”和“MEMS”可以包括含有光学元件的微光机电***(MOEMS)。
MEMS有时被称为微机械(例如在日本)、或微***技术器件(例如在欧洲)。如本文中所使用的那样,术语“微机电***”和“MEMS”旨在包括由术语微机械和/或微***技术器件所指的器件。
在腔内,一个或多个无源元件112与第二衬底耦合。如所观察到的那样,无源元件在物理上附着到第二衬底的上表面并电连接到第二衬底的微电子结构或电路。适当的无源元件包括但不限于电阻器、电容器、电感器和其组合。
将MEMS与无源元件112一起集成到单个组件100中。不需要往往很大且非常昂贵的陶瓷“盖晶片”来封装MEMS。而是包含无源元件的第二衬底可以用于封装MEMS。此外,不需要将分别封装的MEMS和单独的分立无源元件组装到电路板上。这往往会减小组装的时间和成本,并且减小组件的尺寸。越小的组件越适合于配置在小的电子器件中,例如便携式电话、个人数字助理、PCMCIA(个人计算机存储卡国际联盟)卡等。
组件还包括互连114。互连位于腔内,在第一衬底与第二衬底之间并且在密封体的周界或界限内。
互连可以包括含有导电材料的结构以通过导电路径、链路、或信号介质将第一衬底与第二衬底电耦合。公知有各种互连结构。合适的互连包括但不限于凸起、焊料凸起、键合焊盘、迹线、布线和其组合。
在互连中通常采用金属,至少部分由于它们的高导电率。然而,除金属之外的导电材料或导体也是适合的。例如,互连可以包括掺杂多晶硅、掺杂单晶硅、耐熔金属硅化物、或者这类材料的组合。
如所观察到的那样,互连的顶端端部或部分物理附着并电连接到第一衬底的微电子结构或电路。而互连的底端端部或部分物理附着并电连接到第二衬底的微电子结构或电路。在所示的实施例中,互连在MEMS和无源元件的右侧和左侧,尽管这不是必须的。
组件还包括通孔116。通孔是用于将组件连接到诸如电路、印刷电路板或电子器件的其他部分(只是举出几个例子)的外部信号介质的导电路径的例子。通孔可以包括贯穿衬底的整个厚度的垂直孔或其它开口,其填充有金属或其它导电材料,或者以其它方式包括金属或其它导电材料。适当的金属包括但不限于铝、铜、金和焊锡。例如通过电镀、无电镀、或物理气相沉积利用这些金属填充开口。
在所示的实施例中,通孔包括贯穿第一衬底的整个厚度的开口,尽管这不是必须的。在本发明的可选实施例中,通孔可以贯穿第二衬底,或者一些通孔可以贯穿第一衬底,而其它通孔可以贯穿第二衬底。
通孔通常位于互连之上或之下。在所示的实施例中,通孔位于互连之上。特别地,每一个通孔包括第一端端部或部分和第二端端部或部分。在所示的实施例中,每一个通孔的第一端端部或部分(例如底部)物理附着并电连接到互连中的其中之一。每一个通孔的第二端端部或部分(例如顶部)在腔的外部,并形成组件的外表面。
图2示出图1的组件100的顶视平面图。剖面线1-1示出用于图1的横截面的位置。为了有助于说明,与横截面的尺寸相比,使选择用于顶视图的尺寸稍微减小。同样,省略一些阴影线以避免使该图模糊不清。
从顶部观察,虚线用于示出密封体108的位置,其位于第一衬底102的下方并被隐藏起来。通孔116的顶部在密封体的周界内。在所示的实施例中,示出四个通孔的顶部,以网状或格栅状的排列方式来设置它们,在每一侧上有两个通孔。然而,通孔的这种具体数量和排列不是必须的。
通孔的顶部暴露出来,并且可以从组件的外部进入。顶部可以用于例如将组件内部的电路,例如MEMS和无源元件,电连接到外部信号介质。可以将诸如焊料凸起、金属布线等导体连接在顶部和外部信号介质之间。在一个方案中,顶部可以例如通过表面安装技术(SMT)连接到外部信号介质。
在本发明的另一实施例中,可以任选地采用通孔以外的导电路径来将组件内部的电路与外部信号介质连接。图3示出根据本发明的一个实施例的组件300的放大截面图,该组件300包括绝缘层330、组件外侧上的绝缘层上方的导电焊盘332、以及至少部分掩埋在绝缘层中的导电路径334,其从组件内侧的导体(例如互连)通到导电焊盘。
除了绝缘层、导电焊盘和导电路径之外,组件还包括第一衬底302、第二衬底304、腔306、密封体308、MEMS 310、无源元件312和互连314。在该实施例中,示出两个或多个MEMS和无源元件,尽管这不是必须的。这些元件可以任选地具有图1-2所示的组件100的相应命名的部件的一些或全部特性。为了避免难以理解下述说明,下面的讨论将主要集中在组件300的不同和/或附加的结构和特性上。
在所示的实施例中,将绝缘层330设置在第二衬底与无源元件之间,尽管这不是必须的。在本发明的可选实施例中,将绝缘层设置在第一衬底与MEMS之间,或者在第二衬底与无源元件之间和在第一衬底与MEMS之间。
在一个方案中,绝缘层可以包括硅的氧化物(例如二氧化硅,SiO2),尽管这不是必须的。还可以任选地采用其它绝缘材料或电介质,例如聚合泡沫塑料或其它有机绝缘材料。如果衬底绝缘充分足以防止短路,则不需要单独的或专用的绝缘层。
导电路径334设置在绝缘层330中并且从组件内侧的导体,例如互连314,通到导体焊盘332。导电路径可以包括绝缘层中的沟槽或其它开口,其填充有金属或其它导电材料或者以其它方式包括金属或其它导电材料。例如,可以通过沉积,例如化学气相沉积(CVD)或物理气相沉积(PVD)(例如,溅射),在衬底上形成绝缘层和导电路径,并且利用蚀刻,例如湿化学或等离子蚀刻,对其进行光刻构图。适当的导电材料包括但不限于铝、铜、金、焊锡、其它金属以及其它导电材料,例如适当掺杂的半导体。例如,可以通过锯、蚀刻,随后通过金属沉积,来形成沟槽。
在本发明的一个实施例中,导电路径的至少一部分可以掩埋在绝缘层中。在所示的实施例中,密封体下方或者最接近密封体的导体路径的中央部分掩埋在绝缘层中。如果密封体是导电的,则这有助于防止电连接。或者,密封体可以包括绝缘材料,例如烧结玻璃或绝缘有机材料,在这种情况下,可以不掩埋导电路径。
每一个导电路径具有第一端端部或部分和第二端端部或部分。每一个第一端端部可以从绝缘层中出现并且可能与互连314中的一个耦合。每一个第二端端部可以从绝缘层中出现并且可能与组件外测的导电焊盘332中的一个耦合。
导电焊盘332在绝缘层和导电路径的第二端端部之上。导电焊盘可以包括导电材料,例如,铝、铜、金、焊锡、或其它金属、或其它导电材料,例如金属硅化物。导电焊盘可以用于例如通过引线键合将组件电连接或耦合到外部信号介质。通常,可以使用例如直径大约为三十微米的细金布线作为封装引线以连接到焊盘。如所示的那样,第一衬底的尺寸,例如长度和宽度,可以小于第二衬底的尺寸,以提供对导电焊盘的更大的可及性。
图4示出图3的组件300的顶视平面图。剖面线3-3示出用于图3的横截面的位置。为了有助于说明,与横截面相比,使选择用于顶视图的尺寸略微减小。同样,省略了一些阴影线以避免使该图模糊不清。
从顶部观察,可以看见第一衬底302的顶表面、绝缘层330和导电焊盘332。虚线用于示出密封体308和导电路径334的位置,它们可以在第一衬底的下方并被隐藏起来。可以分别与互连耦合或连接的每一个导电路径的第一端端部在密封体的周界或界限内。
在本发明的一个实施例中,可以以不连接的方式设置分别在图1-2或3-4中示出的组件100、300,其中通孔116或导电焊盘332分别不连接到外部信号介质。或者,在本发明的另一实施例中,可以以连接的方式设置组件100、300,其中通孔116或导电焊盘332分别连接到外部信号介质。
图5示出根据本发明的一个实施例的制造组件或其它设备例如键合晶片组装件的方法500。该方法包括:在方框510,提供诸如晶片或管芯的第一衬底,例如其具有耦合到其上的一个或多个MEMS;以及在方框520,提供诸如晶片或管芯的第二衬底,例如其具有耦合到其上的一个或多个无源元件。
提供衬底可以包括制造、购买或以其它方式提供衬底。在本发明的一个实施例中,可以通过一系列操作来制造第一晶片和MEMS,而可以通过不同的另一系列操作来制造第二晶片和无源元件。用于制造MEMS和无源元件的工艺或系列通常十分地多样化,以至于可以适当地在不同的、分别制造的晶片上设置MEMS和无源元件,从而避免更加复杂的并且通常更加昂贵的组合工艺。
然后,在方框530,使具有耦合到其上的一个或多个MEMS的第一衬底与具有耦合到其上的一个或多个无源元件的第二衬底对准。在一个方案中,将具有MEMS的第一衬底的有源表面与具有无源元件的第二衬底的有源表面面对面地对准。在一个实施例中,可以利用对准工具,例如键合对准器,引入衬底。键合对准器或其它工具可以精确地对准衬底。在一个方案中,键合对准器可以拍摄包括MEMS和无源元件的衬底的有源表面的照片,并利用照片来对准衬底。
接着,可以将对准的衬底耦合。在方框540,可以使一个或多个MEMS与一个或多个无源元件电耦合。耦合可以包括形成从第一衬底的微电子结构或电路到第二衬底的微电子结构或电路的互连或其它导电路径。互连或其它导电路径可以完善包括一个或多个MEMS和一个或多个无源元件的电路。
在方框550,可以密封含有或以其它方式包括一个或多个MEMS和一个或多个无源元件的腔。可以通过键合衬底之间的密封材料,或者通过在衬底之间形成表面键合来形成密封体,这只是举出几个例子。除了提供对MEMS的保护之外,密封体可以有助于为组件提供物理完整性。
图6示出根据本发明的一个实施例的通过使第一管芯602与第二管芯604耦合来形成组件。第一管芯602具有一个或多个MEMS(M)610、由密封材料构成的环608A、以及与其耦合的互连材料(例如金属键合焊盘)614A。第二管芯604具有一个或多个无源元件(P)612、由密封材料构成的匹配或以其它方式相对应的环608B、以及与其耦合的匹配或以其它方式相对应的互连材料(例如匹配金属键合焊盘)614B。
“匹配”或者“相对应”通常意味着当衬底对准时环和互连材料通常在位置上匹配或相对应。它们也可以任选地在尺寸、形状、或其它属性上匹配或相对应。使用匹配或者相对应的密封和互连材料不是必须的。在本发明的可选实施例中,单个密封环或材料和/或互连材料可以用于耦合管芯或晶片。例如,可以使用在衬底之间延伸全部距离的单个预制的焊料环或焊料凸起。
在本发明的一个实施例中,相对应的环608A、608B和互连材料614A、614B可以各自包括例如由对衬底的天然金属层进行构图而来的构图金属层。通常用于制造无源元件的厚金属层可以用作密封和/或互连材料。通常可用于无源晶片制造工艺的掩埋在绝缘层中的导电路径可以如先前所描述的那样用于将组件连接到外部信号介质。在一个方案中,构图金属层可以各自包括已经通过例如光刻或微机械对其构图的两个或多个邻接金属层的叠层。作为一个具体的例子,从衬底向外,叠层可以包括大约5微米的镍、然后是大约5微米的金-锡共熔焊料,例如80%的金、20%的锡焊料。镍可以用作隔开物以在衬底之间提供附加的分离,并且可以用作用于金-锡焊料的可附着粘合层,其可以用来形成到相对的衬底上的相应特征的强机械和电耦合。在该实施例中,相同或相似的叠层可以任选地用于密封材料环和互连材料。构图金属层和叠层的使用不是必须的。
再次参考图6,在耦合管芯602、604时,可以将管芯对准,然后将其紧密接近。可以移动管芯中的任意一个或者二者。在某一时刻,当使管芯靠近在一起时,密封材料环608A和相对应的密封材料环608B可以接触。在大约相同或相似的时刻,互连材料614A和相应的互连材料614B可以接触。
可以将接触的密封和互连材料键合在一起。取决于具体的材料,可以使用各种键合技术。利用包括但不限于焊料回流、热压键合和其它金属键合方法的方法来将互连材料键合到一起。取决于密封材料,这些方法可能是合适的,以及诸如烧结玻璃键合、粘合剂键合、阳极键合、熔接键合和表面活化键合的方法,这只是举出几个例子。在一个方案中,倒装片型的工具可以用于键合。这些材料的键合可以形成内部腔周围的密封体以及腔内的互连。
图7示出根据本发明的一个实施例的通过将第一晶片702与第二晶片704耦合来形成包含未分割的组件的键合晶片组装件。第一晶片702包括由十二个未分割的管芯构成的阵列770,第二晶片704包括由十二个未分割的管芯构成的相应阵列772。通常,每一晶片可以包括两个或多个未分割的管芯。管芯可以包括电独立但未分离的微电子器件。
可以将晶片对准,使得第一晶片的管芯和第二晶片的相应管芯对准且使得其环和互连材料在位置上相对应。然后,在对准之后,如前所述,使晶片接触和耦合。在一个方案中,可以使用晶片粘合剂来耦合晶片。
被耦合的晶片可以包括由第一晶片与第二晶片之间的密封腔构成的阵列。在每一个腔内,可以包含与第一晶片耦合的一个或多个MEMS。在每一个腔内,可以包含与第二晶片耦合的一个或多个无源元件。同样地,在每一个腔内,可以包含与第一晶片和第二晶片耦合的互连,以将一个或多个MEMS与一个或多个无源元件耦合。然后可以将耦合的晶片分割、切割或者以其它方式分成单独组件。
晶片键合可以允许组件的并行制造并且往往可以减小制造成本。此外,在分割和清洁之前密封组件腔内的MEMS,可以有助于保护MEMS通常易碎的结构不受损坏。适当的是,在MEMS释放之后立即键合晶片以便减小颗粒污染和静摩擦的潜在可能性。
参考图3-4,组件300包括外部互连结构,在该具体的情况下为导电焊盘332,其可以用于将组件与诸如印刷电路板的外部信号介质电连接。如所示出的那样,第一衬底302的横截面尺寸或宽度可以小于第二衬底304的相应尺寸或宽度以允许到导电焊盘的更大的通路。可以想到提供到焊盘或其它外部互连结构的通路的各种方法。
图8-11示出晶片和组装件的截面图,其表示根据本发明的一个实施例的组件制造方法的不同阶段,该方法包括在分割之前在晶片键合序列中暴露外部互连结构。
图8示出将MEMS晶片802与无源元件晶片804对准。MEMS晶片包括第一未分割管芯880(在左侧)和第二未分割管芯882(在右侧)。无源元件晶片包括第一匹配或者以其它方式相应的未分割管芯884(在左侧)和第二匹配或者以其它方式相应的未分割管芯886(在右侧)。外部导电焊盘832位于无源元件晶片的表面上。
图9示出耦合图8的对准晶片。在耦合的组装件中,MEMS晶片802往往会隐藏导电焊盘832。这可能使与外部信号介质的连接复杂化或者阻碍与外部信号介质的连接。
图10示出除去图9的MEMS晶片802在导电焊盘832上的部分,以便在分割或切割之前提供到导电焊盘的更大的通路。在本发明的一个实施例中,被除去的部分可以包括沿着管芯880、882的周界的MEMS晶片的整个厚度。为了简洁,示出两个管芯,尽管显而易见的是可以在整个管芯阵列的周围进行除去。
在一个方案中,可以通过利用宽锯条进行锯切来除去该部分。该锯条的宽度大于随后用于分割耦合晶片的锯条的宽度。在除去该部分时,通常不应该切到或损坏密封体。在切割无源元件晶片之前停止锯条。还可以任选地采用其它除去该部分衬底的方法,例如蚀刻、激光烧蚀等。
图11示出图10的组装件的分割以形成第一组件1100A和第二组件1100B。第一组件1100A和第二组件1100B分别包括键合管芯880、884和882、886。环绕外部导电焊盘或其它互连结构的周界进行分割。在一个方案中,可以利用常规的分割锯来实现分割。
在本发明的另一实施例中,在对准和键合之前,可以执行晶片的至少一些切割或其它除去。图12-15示出晶片和组装件的截面图,其表示根据本发明的一个实施例的模块制造方法的不同阶段,该方法包括在分割之前在晶片键合序列中暴露外部互连结构,其中在对准和键合之前除去至少一部分晶片。
图12示出使已经有一部分被除去的MEMS晶片1202与无源元件晶片1204对准。在对准晶片之前,MEMS晶片的一部分已经被除去。该部分在附着有MEMS的MEMS晶片的有源表面上包括沿着管芯的周界的沟槽,其没有贯穿MEMS晶片的整个厚度。在本发明的一个实施例中,例如,沟槽的深度可以是MEMS晶片的厚度的大约1/4至3/4。例如,可以任选地通过利用锯条进行锯切或者通过蚀刻、激光烧蚀或其它微机械来来除去这些部分,所述锯条的宽度大于随后用于分割管芯的锯条的宽度。
图13示出耦合图12的对准晶片。如所示出的那样,MEMS晶片1202往往会至少部分地隐藏导电焊盘1232并使与外部信号介质的连接复杂化。在本发明的一个实施例中,可以在分割之前使用另外的除去以提供到焊盘的更大通路。
图14示出在如图13所示耦合晶片之后除去MEMS晶片的另一部分,以便提供到导电焊盘的通路。在分割之前除去该部分。在本发明的一个实施例中,该部分可以至少包括先前除去了部分厚度的MEMS晶片的剩余厚度。通过背部研磨(如所示出的那样),或者通过例如利用宽锯条从相反方向进行锯切,可以除去该部分。如果使用锯来除去该部分,则先除去最初部分可以减小该锯的精确垂直控制的影响,并且可以减小由于锯切引起的无源元件衬底的潜在磨损或磨蚀(例如颗粒磨蚀)。可以任选地采用其它衬底除去方法,例如蚀刻、激光烧蚀等。
图15示出分割图14的组装件以形成第一组件1500A和第二组件1500B。可以任选地利用常规的分割锯来进行分割。
图16示出根据本发明的一个实施例的图8的MEMS晶片802可以被除去的区域的相应横截面(页面顶部)和顶部平面(页面底部)图。顶部平面图俯视MEMS晶片并且示出从视图中被隐藏的下层结构,例如导电焊盘832,以便更好地示出除去的区域。在采用背部研磨来进行除去的情况下,还可以除去晶片的厚度。
可以在各种电子器件中包含和采用本文中所公开的组件。图17示出根据本发明的一个实施例的无线装置1770。该无线装置可以包括便携式电话、个人数字助理(PDA)、计算机卡(例如局域网(LAN)卡)、或笔记本电脑,这只是举出几个例子。
无线装置包括组件1700。组件可以具有本文中别处所述的组件的特性中的任何一个或多个。在本发明的一个实施例中,组件可以用作前端组件、或者智能天线,例如用于支持便携式电话、无线局域网(WLAN)、或者超宽带(UWB)标准的无线装置。组件可以包括MEMS开关和一个或多个无源元件。例如,该开关接通或断开或选择用于不同频率的各种滤波器。与微电子开关相比,MEMS开关往往会展现出更低的损耗(例如相对较多的“接通”和/或相对较多的“断开”)。例如,这可以证明有利于减小功耗,并且可以延长电池寿命。在另一实施例中,组件或者可以包括FBAR滤波器和一个或多个无源元件。
无线装置还可以包括偶极天线1772和GSM(全球移动通信***)收发器1774。偶极天线可以允许无线装置发送和接收数据。在本发明的另一实施例中,该装置可以包括全向天线。例如,GSM收发器可以允许设备利用CDMA(码分多址)、TDMA(时分多址)、和/或W-CDMA(宽带码分多址)通信。偶极天线、全向天线和GSM收发器用于一些但非全部的无线装置。无线装置还可以包括其它的未示出的可选器件,例如闪存。在包括笔记本电脑的无线装置的情况下,例如,可以任选地包括DRAM存储器、SRAM存储器、图形控制器或音频器件。
在上面的说明中,为了解释的目的,阐述了许多具体的细节,以便全面理解本发明的实施例。在没有这些具体细节中的一些的情况下也可以实施其它实施例。在其它情况下,以方框图的形式或没有详细地示出公知的电路、结构、器件和技术,以便不会难以理解本说明。
以其最基本的形式对许多方法进行了说明,但可以从这些方法中添加或删除操作。可以进行许多其它的修改和调整。具体的实施例不是用来限制本发明的而是用来对其进行举例说明的。本发明的范围不是由上面提供的具体实例来确定的,而是由所附的权利要求书来确定的。
在权利要求书中,没有明确陈述用于执行具体功能的“装置”或用于执行特定功能的“步骤”的任何元件不被解释为如在35 U.S.C.第112节第6段中规定的“装置”或“步骤”条款。特别地,在本文中的权利要求中使用“步骤”不旨在援引35 U.S.C.第112节第6段中的规定。
应该理解的是,在本说明书中提到“一个实施例”或“实施例”意味着在本发明的实施中可以包括具体的特征。同样,应该理解的是,在本发明的示例性实施例的前述说明中,有时候在其单个实施例、附图或说明中将各种特征集合在一起,为了简化公开并有助于对各种发明方案中的一个或多个方案的理解。然而,公开的这种方法不被解释为是反映出以下意图:所要求保护的本发明需要比在每一项权利要求中明确记载的特征更多的特征。更确切地,如所附权利要求所反映出的那样,发明方案在于比单个前述公开的实施例中的所有特征要少。因此,详细说明书所附的权利要求书以此被明确地并入到本详细说明书中,每一项权利要求自身作为本发明的不同实施例。
尽管根据几个实施例对本发明进行了说明,但是本发明不限于所述的实施例,而是可以在所附权利要求的精神和范围内以修改和改变的方式来实施本发明。因此说明书被认为是示例性的而非限制性的。

Claims (30)

1、一种设备,包括:
第一管芯、第二管芯、以及所述第一管芯与所述第二管芯之间的密闭式密封的腔;
在所述第一管芯与所述第二管芯之间并且环绕所述腔周界的密封体;
在所述腔内附着到所述第一管芯的一个或多个微机电***,所述微机电***通过电链接与所述第一管芯连接;
在所述腔内附着到所述第二管芯的一个或多个无源元件,所述无源元件通过电链接与所述第二管芯连接;
所述腔内的一个或多个互连,用于使所述第一管芯与所述第二管芯连接;和
具有第一端端部和第二端端部的一个或多个导电路径,所述导电路径中的每一个的所述第一端端部与所述互连连接,所述第二端端部可以从组件外部接近以使所述组件与所述组件外部的信号介质连接。
2、根据权利要求1所述的设备,其中所述一个或多个微机电***包括选自开关和膜体声共振器中的一个或多个。
3、根据权利要求2所述的设备,其中所述一个或多个无源元件包括选自电容器和电感器中的一个或多个。
4、一种设备,包括:
第一衬底、第二衬底、以及所述第一衬底与所述第二衬底之间的腔;
在所述第一衬底与所述第二衬底之间并环绕所述腔周界的密封体;
在所述腔内与所述第一衬底耦合的一个或多个微机电***;
在所述腔内与所述第二衬底耦合的一个或多个无源元件;以及
所述腔内的一个或多个互连,用于将所述第一衬底与所述第二衬底耦合;以及
一个或多个导电路径,各自有一端与所述互连耦合而另一端在所述腔的外部以便将所述互连与信号介质耦合。
5、根据权利要求4所述的设备,其中所述第一衬底和所述第二衬底各自包括分割的管芯。
6、根据权利要求4所述的设备,其中所述一个或多个微机电***包括选自开关和膜体声共振器中的一个或多个,并且其中所述一个或多个无源元件包括选自电容器和电感器中的一个或多个。
7、根据权利要求4所述的设备,其中所述导电路径包括贯穿所述第一衬底或所述第二衬底中的任意一个的通孔。
8、根据权利要求4所述的设备,还包括:
绝缘层,该绝缘层设置在所述第一衬底与所述一个或多个微机电***之间,或者在所述第二衬底与所述一个或多个无源元件之间;
所述导电路径的一个或多个导电焊盘,所述导电焊盘在所述腔外侧的所述绝缘层上;
所述导电路径的一个或多个金属线,所述金属线至少部分地掩埋在所述绝缘层中,所述金属线中的每一个具有第一端端部和第二端端部,每一个第一端端部与所述互连之一连接,每一个第二端端部与所述导电焊盘之一连接。
9、根据权利要求4所述的设备,其中所述密封体包括键合到所述第二衬底的相应密封材料环的所述第一衬底的密封材料环,并且其中所述腔内的所述互连各自包括键合到所述第二衬底的相应导电材料的所述第一衬底的导电材料。
10、根据权利要求4所述的设备,其中所述密封体包括选自金属、烧结玻璃、粘合剂或其组合中的材料。
11、一种设备,包括:
第一衬底,具有耦合到其上的一个或多个微机电***;以及
与所述第一衬底耦合的第二衬底,所述第二衬底具有耦合到其上的一个或多个无源元件。
12、根据权利要求11所述的设备,其中所述衬底各自包括分割的管芯。
13、根据权利要求12所述的设备,还包括在所述衬底之间并且环绕所述一个或多个微机电***和所述一个或多个无源元件的密封材料环。
14、根据权利要求13所述的设备,其中所述一个或多个微机电***包括选自开关和膜体声共振器中的一个或多个,并且其中所述一个或多个无源元件包括选自电容器和电感器中的一个或多个。
15、一种无线装置,包括全球移动通信***收发器和根据权利要求11所述的设备。
16、一种设备,包括:
具有限定在其中的腔的封装;
在所述腔内与所述封装耦合的一个或多个微机电***;以及
在所述腔内与所述封装耦合的一个或多个无源元件。
17、根据权利要求16所述的设备,其中所述一个或多个微机电***和所述一个或多个无源元件各自附着到单独的分割管芯。
18、根据权利要求17所述的设备,还包括在所述分割管芯之间并环绕所述腔周界的密封材料。
19、一种设备,包括:
全向天线;
第一衬底、第二衬底、以及所述第一衬底与所述第二衬底之间的腔;
在所述第一衬底与所述第二衬底之间并环绕所述腔周界的密封体;
在所述腔内与所述第一衬底耦合的一个或多个微机电***;
在所述腔内与所述第二衬底耦合的一个或多个无源元件;
所述腔内的一个或多个互连,用于将所述第一衬底与所述第二衬底耦合;以及
一个或多个导电路径,各自有一端与所述互连耦合而另一端与一个或多个到天线的电子路径耦合。
20、根据权利要求19所述的设备,其中所述第一衬底和所述第二衬底各自包括分割的管芯。
21、根据权利要求19所述的设备,其中所述微机电***包括选自开关和膜体声共振器中的一个或多个,并且其中所述无源元件包括选自电容器和电感器中的一个或多个。
22、一种方法,包括:
将具有耦合到其上的一个或多个微机电***的第一衬底与具有耦合到其上的一个或多个无源元件的第二衬底对准;并且
耦合所述对准的衬底。
23、根据权利要求22所述的方法,其中耦合所述对准的衬底包括:
通过形成从所述第一衬底的电路到所述第二衬底的电路的导电路径,将所述一个或多个微机电***与所述一个或多个无源元件耦合;并且
通过在所述第一衬底与所述第二衬底之间形成密封体,来密封包括所述一个或多个微机电***、所述一个或多个无源元件和所述导电路径的腔。
24、根据权利要求23所述的方法,其中形成所述密封体包括将所述第一衬底的密封材料环键合到所述第二衬底的相应密封材料环。
25、根据权利要求24所述的方法,其中形成所述导电路径包括将所述第一衬底的导电互连材料键合到所述第二衬底的相应导电互连材料。
26、根据权利要求22所述的方法,其中将所述第一衬底与所述第二衬底对准包括对准晶片,并且其中耦合所述对准的衬底包括耦合所述对准的晶片。
27、根据权利要求26所述的方法,还包括分割所述耦合的晶片。
28、根据权利要求27所述的方法,还包括:在分割所述耦合的晶片之前,除去一个晶片的一部分以提供到另一晶片上的外部互连结构的通路。
29、根据权利要求28所述的方法,其中除去所述晶片的所述部分包括通过利用锯条进行锯切而沿着管芯周界除去所述晶片的整个厚度,所述锯条的宽度大于用于分割的锯条的宽度。
30、根据权利要求28所述的方法,其中除去所述晶片的所述部分包括:
在所述对准之前,通过利用锯条进行锯切而沿着管芯周界从所述晶片的有源表面开始除去小于整个厚度的所述晶片,所述锯条的宽度大于用于分割的锯条的宽度;并且
在所述将所述第一衬底与所述第二衬底耦合之后,除去剩余厚度的所述晶片,其中通过选自锯切和背部研磨中的一种来除去小于整个厚度的所述晶片。
CNA2005800176347A 2004-06-30 2005-06-23 集成mems和无源元件的组件 Pending CN1980854A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/882,635 2004-06-30
US10/882,635 US7183622B2 (en) 2004-06-30 2004-06-30 Module integrating MEMS and passive components

Publications (1)

Publication Number Publication Date
CN1980854A true CN1980854A (zh) 2007-06-13

Family

ID=34973022

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800176347A Pending CN1980854A (zh) 2004-06-30 2005-06-23 集成mems和无源元件的组件

Country Status (6)

Country Link
US (1) US7183622B2 (zh)
EP (1) EP1761456B1 (zh)
JP (1) JP4746611B2 (zh)
KR (1) KR100877113B1 (zh)
CN (1) CN1980854A (zh)
WO (1) WO2006012255A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101150888B (zh) * 2007-10-31 2011-03-30 日月光半导体制造股份有限公司 微机电麦克风封装结构及其封装方法
CN101150889B (zh) * 2007-10-31 2011-05-25 日月光半导体制造股份有限公司 微机电麦克风封装结构及其方法
CN102111116A (zh) * 2010-11-24 2011-06-29 张�浩 整合的晶圆级别封装体
CN101519183B (zh) * 2008-01-31 2011-09-21 台湾积体电路制造股份有限公司 具有集成电路管芯的微机电***封装
WO2012122876A1 (zh) * 2011-03-15 2012-09-20 迈尔森电子(天津)有限公司 集成mems器件及其形成方法
CN102079500B (zh) * 2009-12-01 2014-09-10 原相科技股份有限公司 微机电***芯片及其制作方法
CN110731032A (zh) * 2017-05-02 2020-01-24 阿莫技术有限公司 天线模块
CN111052303A (zh) * 2017-09-07 2020-04-21 德克萨斯仪器股份有限公司 带有掩埋接地平面的气密密封分子光谱室
US11046580B2 (en) 2015-11-06 2021-06-29 H2Fuel-Systems B.V. Method and apparatus for obtaining a mixture for producing H2, corresponding mixture
CN113825719A (zh) * 2019-02-22 2021-12-21 门罗微***公司 使用保形夹持孔的全对称多掷开关

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006008940A1 (ja) * 2004-07-20 2006-01-26 Murata Manufacturing Co., Ltd. 圧電フィルタ
US7262498B2 (en) * 2004-10-19 2007-08-28 Hewlett-Packard Development Company, L.P. Assembly with a ring and bonding pads formed of a same material on a substrate
US7422962B2 (en) * 2004-10-27 2008-09-09 Hewlett-Packard Development Company, L.P. Method of singulating electronic devices
US7274050B2 (en) * 2004-10-29 2007-09-25 Avago Technologies General Ip (Singapore) Pte. Ltd. Packaging and manufacturing of an integrated circuit
US7426780B2 (en) 2004-11-10 2008-09-23 Enpirion, Inc. Method of manufacturing a power module
KR100666693B1 (ko) * 2004-11-23 2007-01-11 삼성전자주식회사 모놀리식 듀플렉서
US7327044B2 (en) * 2005-01-21 2008-02-05 Fox Electronics Integrated circuit package encapsulating a hermetically sealed device
JP4518992B2 (ja) * 2005-03-31 2010-08-04 Okiセミコンダクタ株式会社 半導体チップパッケージ及びその製造方法
DE102005026243B4 (de) * 2005-06-07 2018-04-05 Snaptrack, Inc. Elektrisches Bauelement und Herstellungsverfahren
US7339446B2 (en) * 2005-06-16 2008-03-04 Intel Corporation Tunable resonator with MEMS element
US7608470B2 (en) * 2005-06-28 2009-10-27 Intel Corporation Interconnection device including one or more embedded vias and method of producing the same
US20070004079A1 (en) * 2005-06-30 2007-01-04 Geefay Frank S Method for making contact through via contact to an offset contactor inside a cap for the wafer level packaging of FBAR chips
US7358615B2 (en) * 2005-09-30 2008-04-15 Intel Corporation Microelectronic package having multiple conductive paths through an opening in a support substrate
US8701272B2 (en) 2005-10-05 2014-04-22 Enpirion, Inc. Method of forming a power module with a magnetic device having a conductive clip
US7688172B2 (en) * 2005-10-05 2010-03-30 Enpirion, Inc. Magnetic device having a conductive clip
US8631560B2 (en) * 2005-10-05 2014-01-21 Enpirion, Inc. Method of forming a magnetic device having a conductive clip
US20070093229A1 (en) * 2005-10-20 2007-04-26 Takehiko Yamakawa Complex RF device and method for manufacturing the same
US20070114643A1 (en) * 2005-11-22 2007-05-24 Honeywell International Inc. Mems flip-chip packaging
JP4655919B2 (ja) * 2005-12-16 2011-03-23 ソニー株式会社 静電駆動素子とその製造方法、半導体装置、フィルタ、並びに通信装置
US7449765B2 (en) * 2006-02-27 2008-11-11 Texas Instruments Incorporated Semiconductor device and method of fabrication
US20070235501A1 (en) * 2006-03-29 2007-10-11 John Heck Self-packaging MEMS device
JP5011820B2 (ja) * 2006-05-24 2012-08-29 オムロン株式会社 積層デバイス、およびその製造方法
KR100772321B1 (ko) * 2006-06-14 2007-10-31 매그나칩 반도체 유한회사 Mems 소자의 패키지 및 그 제조방법
US7355264B2 (en) * 2006-09-13 2008-04-08 Sychip Inc. Integrated passive devices with high Q inductors
JP4903540B2 (ja) * 2006-11-29 2012-03-28 京セラ株式会社 微小電子機械部品封止用基板及び複数個取り形態の微小電子機械部品封止用基板、並びに微小電子機械装置及び微小電子機械装置の製造方法
US20080128901A1 (en) * 2006-11-30 2008-06-05 Peter Zurcher Micro-electro-mechanical systems device and integrated circuit device integrated in a three-dimensional semiconductor structure
KR100833508B1 (ko) * 2006-12-07 2008-05-29 한국전자통신연구원 멤즈 패키지 및 그 방법
US8369796B2 (en) * 2006-12-22 2013-02-05 Intel Corporation Multi-band tunable frequency reconfigurable antennas using higher order resonances
US9018724B2 (en) * 2007-03-28 2015-04-28 Advancedmems Llp Method of producing optical MEMS
KR100818239B1 (ko) * 2007-04-09 2008-04-02 한국과학기술원 기계적인 스위치를 이용한 비휘발성 메모리 셀 및 그동작방법
DE102008025599B4 (de) * 2007-05-14 2013-02-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Gehäuste aktive Mikrostrukturen mit Direktkontaktierung zu einem Substrat
US7662669B2 (en) * 2007-07-24 2010-02-16 Northrop Grumman Space & Mission Systems Corp. Method of exposing circuit lateral interconnect contacts by wafer saw
JP5040021B2 (ja) * 2007-08-31 2012-10-03 セイコーインスツル株式会社 気密パッケージ及び気密パッケージの製造方法
TW200913175A (en) * 2007-09-05 2009-03-16 Long-Sun Huang Package structure for micro-sensor
US7920042B2 (en) * 2007-09-10 2011-04-05 Enpirion, Inc. Micromagnetic device and method of forming the same
US8541851B2 (en) * 2007-09-19 2013-09-24 Toan K. Ly MEMS package
JP2009074979A (ja) * 2007-09-21 2009-04-09 Toshiba Corp 半導体装置
JP2009090429A (ja) * 2007-10-10 2009-04-30 Disco Abrasive Syst Ltd マイクロマシンデバイスの加工方法
KR100916182B1 (ko) * 2007-11-28 2009-09-08 주식회사 엠에스솔루션 체적탄성파 공진기의 패키지 및 그 패키징 방법
DE102007058951B4 (de) * 2007-12-07 2020-03-26 Snaptrack, Inc. MEMS Package
US7863699B2 (en) * 2008-05-21 2011-01-04 Triquint Semiconductor, Inc. Bonded wafer package module
US8294251B2 (en) * 2008-06-30 2012-10-23 Sandisk Technologies Inc. Stacked semiconductor package with localized cavities for wire bonding
US8470640B2 (en) * 2008-06-30 2013-06-25 Sandisk Technologies Inc. Method of fabricating stacked semiconductor package with localized cavities for wire bonding
JP5769964B2 (ja) * 2008-07-11 2015-08-26 ローム株式会社 Memsデバイス
KR101012175B1 (ko) 2008-08-08 2011-02-07 중앙대학교 산학협력단 Rf-mems 패키징 기반의 슬롯 결합형 패치 안테나 및그의 제조방법
JP2010052086A (ja) * 2008-08-28 2010-03-11 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
US8339802B2 (en) * 2008-10-02 2012-12-25 Enpirion, Inc. Module having a stacked magnetic device and semiconductor device and method of forming the same
US9054086B2 (en) * 2008-10-02 2015-06-09 Enpirion, Inc. Module having a stacked passive element and method of forming the same
US8266793B2 (en) * 2008-10-02 2012-09-18 Enpirion, Inc. Module having a stacked magnetic device and semiconductor device and method of forming the same
US20100105168A1 (en) * 2008-10-29 2010-04-29 Freescale Semiconductor, Inc. Microelecronic assembly and method for forming the same
JP5407765B2 (ja) * 2008-11-20 2014-02-05 富士通株式会社 発振器および半導体装置
KR20110041179A (ko) * 2009-10-15 2011-04-21 한국전자통신연구원 패키지 구조
US8018027B2 (en) * 2009-10-30 2011-09-13 Murata Manufacturing Co., Ltd. Flip-bonded dual-substrate inductor, flip-bonded dual-substrate inductor, and integrated passive device including a flip-bonded dual-substrate inductor
US8193597B2 (en) * 2009-11-17 2012-06-05 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic device with low acoustic loss packaging
JP5493767B2 (ja) * 2009-11-25 2014-05-14 大日本印刷株式会社 センサーユニットおよびその製造方法
US8513041B2 (en) * 2009-11-30 2013-08-20 Pixart Imaging Corporation MEMS integrated chip and method for making same
US8232615B2 (en) * 2010-02-23 2012-07-31 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Packaged device with acoustic transducer and amplifier
TWI614816B (zh) 2010-06-22 2018-02-11 美國亞德諾半導體公司 用以蝕刻及分割蓋晶圓之方法
US8232845B2 (en) * 2010-09-27 2012-07-31 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Packaged device with acoustic resonator and electronic circuitry and method of making the same
US9069005B2 (en) * 2011-06-17 2015-06-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Capacitance detector for accelerometer and gyroscope and accelerometer and gyroscope with capacitance detector
US8742570B2 (en) * 2011-09-09 2014-06-03 Qualcomm Mems Technologies, Inc. Backplate interconnect with integrated passives
US8791557B2 (en) 2012-05-02 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Microelectromechanical device with integrated package
US9123492B2 (en) 2012-12-19 2015-09-01 International Business Machines Corporation Three-dimensional inter-chip contact through vertical displacement MEMS
JP2014187354A (ja) * 2013-02-21 2014-10-02 Ricoh Co Ltd デバイス、及びデバイスの作製方法
CN104051357B (zh) 2013-03-15 2017-04-12 财团法人工业技术研究院 环境敏感电子装置以及其封装方法
US9162874B2 (en) * 2014-01-22 2015-10-20 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method forming the same
US9108841B1 (en) * 2014-03-05 2015-08-18 Freescale Semiconductor, Inc. Microelectronic packages having stacked accelerometer and magnetometer die and methods for the production thereof
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
DE102014211197B4 (de) * 2014-06-12 2019-09-12 Robert Bosch Gmbh Mikromechanische Kombi-Sensoranordnung
US10568213B2 (en) 2014-07-31 2020-02-18 Skyworks Solutions, Inc. Multilayered transient liquid phase bonding
JP6269846B2 (ja) * 2014-09-08 2018-01-31 株式会社村田製作所 複合部品およびフロントエンドモジュール
US9586812B2 (en) * 2015-04-09 2017-03-07 Nxp Usa, Inc. Device with vertically integrated sensors and method of fabrication
CN109348738B (zh) 2016-02-18 2021-11-16 富士电机株式会社 信号传输装置
US10190702B2 (en) * 2016-03-15 2019-01-29 Dunan Microstaq, Inc. MEMS based solenoid valve
KR20180003868A (ko) * 2016-07-01 2018-01-10 삼성전기주식회사 벌크 탄성파 필터
GB201616091D0 (en) * 2016-09-21 2016-11-02 Imp Innovations Ltd Implantable device
US20180159502A1 (en) * 2016-12-02 2018-06-07 Skyworks Solutions, Inc. Methods of manufacturing electronic devices to prevent water ingress during manufacture
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
JP7030825B2 (ja) * 2017-02-09 2022-03-07 インヴェンサス ボンディング テクノロジーズ インコーポレイテッド 接合構造物
US10508030B2 (en) 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
US10483248B2 (en) * 2017-03-23 2019-11-19 Skyworks Solutions, Inc. Wafer level chip scale filter packaging using semiconductor wafers with through wafer vias
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US11456721B2 (en) * 2017-12-28 2022-09-27 Intel Corporation RF front end module including hybrid filter and active circuits in a single package
CN108400123B (zh) * 2018-03-07 2020-01-14 西安电子科技大学 晶圆级异质集成高频***及其制作方法
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
CN111566876B (zh) * 2018-10-18 2021-07-30 阿莫技术有限公司 具有腔体结构的天线封装组件
WO2023213201A1 (en) * 2022-05-06 2023-11-09 Mediatek Inc. Antenna package

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3613838B2 (ja) 1995-05-18 2005-01-26 株式会社デンソー 半導体装置の製造方法
US6025767A (en) 1996-08-05 2000-02-15 Mcnc Encapsulated micro-relay modules and methods of fabricating same
US5994816A (en) 1996-12-16 1999-11-30 Mcnc Thermal arched beam microelectromechanical devices and associated fabrication methods
EP0886144B1 (en) * 1997-06-19 2006-09-06 STMicroelectronics S.r.l. A hermetically sealed sensor with a movable microstructure
JP3644205B2 (ja) * 1997-08-08 2005-04-27 株式会社デンソー 半導体装置及びその製造方法
FR2780200B1 (fr) 1998-06-22 2003-09-05 Commissariat Energie Atomique Dispositif et procede de formation d'un dispositif presentant une cavite a atmosphere controlee
US6232150B1 (en) 1998-12-03 2001-05-15 The Regents Of The University Of Michigan Process for making microstructures and microstructures made thereby
KR100413789B1 (ko) * 1999-11-01 2003-12-31 삼성전자주식회사 고진공 패키징 마이크로자이로스코프 및 그 제조방법
US6307169B1 (en) 2000-02-01 2001-10-23 Motorola Inc. Micro-electromechanical switch
JP2001227902A (ja) * 2000-02-16 2001-08-24 Mitsubishi Electric Corp 半導体装置
US6445106B1 (en) 2000-02-18 2002-09-03 Intel Corporation Micro-electromechanical structure resonator, method of making, and method of using
US6392144B1 (en) 2000-03-01 2002-05-21 Sandia Corporation Micromechanical die attachment surcharge
US6441481B1 (en) * 2000-04-10 2002-08-27 Analog Devices, Inc. Hermetically sealed microstructure package
EP1151962B1 (en) * 2000-04-28 2007-06-13 STMicroelectronics S.r.l. Structure for electrically connecting a first body of semiconductor material overlaid by a second body of semiconductor material, composite structure using the electric connection structure, and manufacturing process thereof
US6621137B1 (en) 2000-10-12 2003-09-16 Intel Corporation MEMS device integrated chip package, and method of making same
TW523920B (en) * 2000-11-18 2003-03-11 Lenghways Technology Co Ltd Integrated multi-channel communication passive device manufactured by using micro-electromechanical technique
KR100518616B1 (ko) * 2001-01-18 2005-10-04 노키아 코포레이션 필터디바이스 및 필터디바이스를 제조하는 방법
US6465280B1 (en) * 2001-03-07 2002-10-15 Analog Devices, Inc. In-situ cap and method of fabricating same for an integrated circuit device
US6573822B2 (en) 2001-06-18 2003-06-03 Intel Corporation Tunable inductor using microelectromechanical switches
US6529093B2 (en) 2001-07-06 2003-03-04 Intel Corporation Microelectromechanical (MEMS) switch using stepped actuation electrodes
US6531668B1 (en) 2001-08-30 2003-03-11 Intel Corporation High-speed MEMS switch with high-resonance-frequency beam
US6808955B2 (en) * 2001-11-02 2004-10-26 Intel Corporation Method of fabricating an integrated circuit that seals a MEMS device within a cavity
FR2833106B1 (fr) 2001-12-03 2005-02-25 St Microelectronics Sa Circuit integre comportant un composant auxiliaire, par exemple un composant passif ou un microsysteme electromecanique, dispose au-dessus d'une puce electronique, et procede de fabrication correspondant
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
US6955976B2 (en) * 2002-02-01 2005-10-18 Hewlett-Packard Development Company, L.P. Method for dicing wafer stacks to provide access to interior structures
US6852926B2 (en) * 2002-03-26 2005-02-08 Intel Corporation Packaging microelectromechanical structures
US6673697B2 (en) 2002-04-03 2004-01-06 Intel Corporation Packaging microelectromechanical structures
JP2003329704A (ja) * 2002-05-14 2003-11-19 Mitsubishi Electric Corp 慣性力センサ、およびその製造方法
US6686820B1 (en) 2002-07-11 2004-02-03 Intel Corporation Microelectromechanical (MEMS) switching apparatus
US6713314B2 (en) * 2002-08-14 2004-03-30 Intel Corporation Hermetically packaging a microelectromechanical switch and a film bulk acoustic resonator
AU2003285638A1 (en) * 2002-12-20 2004-07-14 Koninklijke Philips Electronics N.V. Electronic device and method of manufacturing same
US6800946B2 (en) 2002-12-23 2004-10-05 Motorola, Inc Selective underfill for flip chips and flip-chip assemblies
JP4342174B2 (ja) * 2002-12-27 2009-10-14 新光電気工業株式会社 電子デバイス及びその製造方法
US20040140475A1 (en) 2003-01-21 2004-07-22 United Test & Assembly Center Limited 3D MEMS/MOEMS package

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101150888B (zh) * 2007-10-31 2011-03-30 日月光半导体制造股份有限公司 微机电麦克风封装结构及其封装方法
CN101150889B (zh) * 2007-10-31 2011-05-25 日月光半导体制造股份有限公司 微机电麦克风封装结构及其方法
CN101519183B (zh) * 2008-01-31 2011-09-21 台湾积体电路制造股份有限公司 具有集成电路管芯的微机电***封装
CN102079500B (zh) * 2009-12-01 2014-09-10 原相科技股份有限公司 微机电***芯片及其制作方法
CN102111116A (zh) * 2010-11-24 2011-06-29 张�浩 整合的晶圆级别封装体
WO2012122876A1 (zh) * 2011-03-15 2012-09-20 迈尔森电子(天津)有限公司 集成mems器件及其形成方法
US11046580B2 (en) 2015-11-06 2021-06-29 H2Fuel-Systems B.V. Method and apparatus for obtaining a mixture for producing H2, corresponding mixture
CN110731032A (zh) * 2017-05-02 2020-01-24 阿莫技术有限公司 天线模块
CN110731032B (zh) * 2017-05-02 2021-10-29 阿莫技术有限公司 天线模块
CN111052303A (zh) * 2017-09-07 2020-04-21 德克萨斯仪器股份有限公司 带有掩埋接地平面的气密密封分子光谱室
CN111052303B (zh) * 2017-09-07 2023-09-01 德克萨斯仪器股份有限公司 带有掩埋接地平面的气密密封分子光谱室
CN113825719A (zh) * 2019-02-22 2021-12-21 门罗微***公司 使用保形夹持孔的全对称多掷开关

Also Published As

Publication number Publication date
EP1761456A1 (en) 2007-03-14
WO2006012255A1 (en) 2006-02-02
KR20070026872A (ko) 2007-03-08
KR100877113B1 (ko) 2009-01-07
JP2007536105A (ja) 2007-12-13
US7183622B2 (en) 2007-02-27
JP4746611B2 (ja) 2011-08-10
US20060001123A1 (en) 2006-01-05
EP1761456B1 (en) 2017-06-14

Similar Documents

Publication Publication Date Title
CN1980854A (zh) 集成mems和无源元件的组件
US10861842B2 (en) Electronic system having increased coupling by using horizontal and vertical communication channels
US7786596B2 (en) Hermetic seal and reliable bonding structures for 3D applications
JP5740048B2 (ja) 高性能ガラスベースの60GHz/MM波フェーズドアレイアンテナおよびその製造方法
EP2121511B1 (en) Method of packaging an electronic or micromechanical component
CN103579189B (zh) 芯片封装和用于制造芯片封装的方法
US7396478B2 (en) Multiple internal seal ring micro-electro-mechanical system vacuum packaging method
US20080157238A1 (en) Mems microphone module and method thereof
KR20150068495A (ko) 플립 칩 실장을 이용하는 웨이퍼 레벨 패키징
CN104425452A (zh) 电子元件封装体及其制造方法
US7358615B2 (en) Microelectronic package having multiple conductive paths through an opening in a support substrate
JP6931498B2 (ja) チップのパッケージング方法及びパッケージング構成
US8729695B2 (en) Wafer level package and a method of forming a wafer level package
CN104576417A (zh) 封装结构和封装方法
CN112687636B (zh) 一种金属陶瓷封装外壳、器件及制备方法
US8564115B2 (en) Package structure having micro-electromechanical element
US20090111217A1 (en) Method of manufacturing chip-on-chip semiconductor device
CN113819899B (zh) 异质集成表贴陀螺
CN112687638B (zh) 一种立式互联金属陶瓷封装外壳、器件及制备方法
JP2008300817A (ja) 電子部品パッケージの製造方法、電子部品パッケージ用ウェハの製造方法ならびに電子部品パッケージ用基礎構造物の製造方法
CN113783546A (zh) 一种晶片级封装声表器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20070613