CN112687638B - 一种立式互联金属陶瓷封装外壳、器件及制备方法 - Google Patents

Abstract

本发明提供了一种立式互联金属陶瓷封装外壳、器件及制备方法，立式互联金属陶瓷封装外壳包括下陶瓷基板、上陶瓷基板、金属墙和盖板；下陶瓷基板上设有第一金属柱，下陶瓷基板的上表面用于生长金属墙；上陶瓷基板上设有第二金属柱，上陶瓷基板的下表面与下陶瓷基板的上表面对称设置；金属墙包括用于芯片侧装的多个第一金属侧墙、以及第二金属侧墙，第一金属侧墙与对应的第二金属侧墙形成一侧面开口的芯片密封腔；盖板包括用于密封芯片密封腔的开口的侧盖板。立式互联金属陶瓷封装器件包括：将封装的芯片焊接在立式互联金属陶瓷封装外壳内的芯片密封腔内，然后焊接盖板。本发明在单个封装内实现了多频收发甚至多频多通道收发。

Description

一种立式互联金属陶瓷封装外壳、器件及制备方法

技术领域

本发明涉及芯片封装技术领域，具体涉及一种立式互联金属陶瓷封装外壳、器件及制备方法。

背景技术

随着集成密度的提升，单个封装内的电路功能更强大，组装从二维平面集成过渡到三维立体堆叠集成。近些年，在数字电路中三维堆叠技术广泛应用，交错叠片键合互联或热压键合叠片方案都有成熟应用。但在射频领域，对接地、空间分布参数有特殊要求，三维封装设计难度大、应用较少。特别是在相控阵TR(Transmitter Receiver，发射接收器)组件领域，需要两路、四路乃至更多路的通道一致性高，在单个封装内实现模块功能的难度极大。

相控阵雷达采用多个频段同时或交替工作来提升探测效率，相应的TR组件需要在每个通道内包含控制切换电路部分和不同频段的射频电路部分。不同频段的射频电路相互干扰，需独立封装；控制切换电路部分要就近控制才能提升集成度。封装成为高性能TR模块设计中的瓶颈问题。

发明内容

因此，本发明要解决的技术问题是提供一种立式互联金属陶瓷封装外壳、器件及制备方法，采用多个对称排布、独立气密、侧面安装的射频腔，旨在实现在单个封装外壳内实现多频收发甚至多频多通道收发的芯片封装。

为了实现上述目的，本申请实施例一方面提供了一种立式互联金属陶瓷封装外壳，包括下陶瓷基板和上陶瓷基板、生长在所述下陶瓷基板和上陶瓷基板之间的金属墙、以及盖板；

所述下陶瓷基板设有贯通其上、下表面的第一金属柱，所述下陶瓷基板的上表面用于生长所述金属墙、下表面设有用于与外部电路连接的焊盘；

所述上陶瓷基板设有贯通其上、下表面的第二金属柱，所述上陶瓷基板的下表面与所述下陶瓷基板的上表面对称设置、上表面用于制作控制电路层，所述控制电路层用于控制所需安装的芯片；

所述金属墙包括用于芯片侧装的多个第一金属侧墙、以及与所述第一金属侧墙连接并向所述外壳外侧延伸的第二金属侧墙，所述第一金属侧墙与对应的第二金属侧墙形成一侧面开口的芯片密封腔；

所述盖板包括用于密封所述芯片密封腔的开口的侧盖板。

本发明实施例提供的立式互联金属陶瓷封装外壳，通过在一个封装外壳内设置多个独立气密的芯片密封腔，在多个独立气密的芯片密封腔内安装不同的射频芯片，然后单独密封，每个射频芯片都在近似独立的金属屏蔽腔内工作，空间隔离度好。本发明创造性的实现了射频芯片的侧面贴装和底面输出，制备出了多腔高性能气密封装外壳。

在一种可能的实现方式中，所述第一金属侧墙在所述下陶瓷基板上对称布置。

在一种可能的实现方式中，相邻的第一金属侧墙互联形成导体柱密闭腔室，所述导体柱密闭腔室内设置连通所述下陶瓷基板和上陶瓷基板的导体柱。

在一种可能的实现方式中，所述导体柱密闭腔室由3面互联的第一金属侧墙围设而成，所述第一金属侧墙的外立面用于贴装芯片，所述第二金属侧墙从所述第一金属侧墙的外立面向远离所述导体柱密闭腔室的一侧延伸。

在一种可能的实现方式中，所述导体柱密闭腔室由4面互联的第一金属侧墙围设而成，每面第一金属侧墙的外立面用于贴装芯片。

在一种可能的实现方式中，所述外壳由结构对称的下封装外壳和上封装外壳扣合焊接而成；

所述下封装外壳包括所述下陶瓷基板、多个电镀生长在所述下陶瓷基板上的第一下侧墙和第二下侧墙；

所述上封装外壳包括所述上陶瓷基板、与所述下封装外壳对称生长的第一上侧墙和第二上侧墙；

所述第一上侧墙的端面和所述第二上侧墙的端面作为结构对称面用于所述下封装外壳与所述上封装外壳的焊接，当所述下封装外壳与所述上封装外壳焊接后，形成多个所述芯片密封腔。

另一方面，本发明实施例提供了一种立式互联金属陶瓷封装器件，除包括上述立式互联金属陶瓷封装外壳外，所述立式互联金属陶瓷封装器件还包括贴装在所述芯片密封腔的第一金属侧墙外立面上的芯片，所述芯片的焊盘通过键合线连接所述第一金属柱和/或第二金属柱。

本发明实施例提供的立式互联金属陶瓷封装器件，通过在上述立式互联金属陶瓷封装外壳中的芯片安装面上安装射频芯片，且将芯片通过键合线与第一金属柱和/或第二金属柱连接，然后焊接侧盖板和顶盖板，形成气密的封装器件。多个气密的芯片密封腔可用来安装射频芯片，每个射频芯片都在近似独立的金属屏蔽腔内工作，空间隔离度好。在单个封装内可实现不同金属屏蔽腔多个频段的射频芯片同时工作，实现了多频收发甚至多频多通道收发，从而满足了高性能TR模块封装的需求。

第三方面，本发明实施例还提供了一种立式互联金属陶瓷封装器件的制备方法，包括以下步骤：

在陶瓷基板上钻通孔，溅射金属种子层，电镀填充所述通孔，形成金属柱，其中一陶瓷基板作为下陶瓷基板，另一陶瓷基板作为上陶瓷基板；

在所述下陶瓷基板上逐层电镀预设高度的多个第一下侧墙、多个第二下侧墙、下导体柱和与所述金属柱电导通的第一金属柱，相邻的第一下侧墙互联形成导体柱密闭腔室，所述下导体柱设置在所述导体柱密闭腔室内、并与所述第一下侧墙和第二下侧墙等高，所述第二下侧墙从对应的第一下侧墙的两端向远离所述导体柱密闭腔室的一侧延伸、与对应的第一下侧墙围设成顶面敞口、一侧面开口的腔体，刻蚀剥离多余的金属种子层，制成下封装外壳；

在所述上陶瓷基板的下表面上逐层电镀与所述下封装外壳结构对称的第一上侧墙、第二上侧墙、上导体柱和与所述金属柱电导通的第二金属柱，刻蚀剥离多余的金属种子层，制成上封装外壳；

在所述上陶瓷基板的上表面制作控制电路层；

将所述下封装外壳和所述上封装外壳以所述第一下侧墙和第二下侧墙的端面为对接面进行扣合焊接，形成多个侧面开口的芯片密封腔；

在所述芯片密封腔内安装芯片、并与所述第一金属柱和/或第二金属柱键合，焊侧盖板密封。

本发明实施例提供的立式互联金属陶瓷封装器件的制备方法，通过采用逐层电镀的方法，在下封装外壳和上封装外壳上分别制备结构对称的用于布线互联的导体柱密闭腔室和密封芯片的芯片密封腔，当下封装外壳与上封装外壳焊接后，形成导体柱密闭腔室和芯片密封腔。然后将芯片安装在芯片密封腔的芯片安装面，将芯片通过键合线与第一金属柱和/或第二金属柱连接，然后焊接盖板，形成多个气密的金属屏蔽封装器件。多个芯片安装腔内可分别安装不同的射频芯片，每个射频芯片都在近似独立的金属陶瓷封装腔内工作，空间隔离度好，可实现单个封装内不同金属陶瓷封装腔在多个频段同时工作。

在一种可能的实现方式中，还包括在所述上陶瓷基板的上表面焊接顶盖板。

在一种可能的实现方式中，所述在所述下陶瓷基板上逐层电镀预设高度的多个第一下侧墙、多个第二下侧墙、下导体柱和与所述金属柱电导通的第一金属柱的具体步骤包括：

在所述下陶瓷基板上逐层电镀第一预设高度的多个所述第一下侧墙、多个所述第二下侧墙、下导体柱和第一金属柱，所述第一预设高度为150-300μm；

继续逐层电镀多个所述第一下侧墙、多个所述第二下侧墙、下导体柱和第一金属柱至第二预设高度，所述第二预设高度为500-1300μm；

继续逐层电镀多个所述第一下侧墙、多个所述第二下侧墙和下导体柱至第三预设高度，所述第三预设高度为2000-5000μm。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种立式互联金属陶瓷封装外壳的结构示意图；

图2是本发明实施例提供的一种立式互联金属陶瓷封装外壳的下封装外壳的上表面的俯视结构示意图；

图3是本发明实施例提供的另一种立式互联金属陶瓷封装外壳的***结构示意图；

图4是本发明实施例提供的一种立式互联金属陶瓷封装外壳的上封装外壳的上表面的俯视结构示意图；

图5是本发明实施例提供的一种立式互联金属陶瓷封装器件的剖面结构示意图；

图6是本发明实施例提供的一种立式互联金属陶瓷封装器件的横向剖面结构示意图；

图7是本发明实施例提供的在单个陶瓷基板上制备通孔的剖面示意图；

图8是本发明实施例提供的在下陶瓷基板上制备第一导体层的剖面示意图；

图9是本发明实施例提供的在下陶瓷基板上制备第一预设高度图形的剖面示意图；

图10是本发明实施例提供的在下陶瓷基板上制备第二预设高度图形的剖面示意图；

图11是本发明实施例提供的在下陶瓷基板上制备第三预设高度图形的剖面示意图；

图中：1-下陶瓷基板，2-第一下侧墙，3-第二下侧墙，4-第一金属柱，5-上陶瓷基板，6-第一上侧墙，7-第二上侧墙，8-第二金属柱，9-侧盖板，10-芯片，11-锡球，12-第一矮墙，13-第二矮墙，14-第一通孔，15-第一导体层，16-下导体柱，17-顶盖板。

具体实施方式

以下描述中，为了说明而不是为了限定，提出了诸如特定***结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的***、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。

为了说明本发明所述的技术方案，下面通过具体实施例来进行说明。

本发明实施例通过采用半导体芯片加工的方式，采用逐层电镀的方式将多个芯片密封腔集成到一起，从而实现了通过在一个封装外壳内设置多个独立气密的射频腔，通过在多个独立气密的射频腔内安装不同频段的芯片10，然后单独密封，在单个封装内实现了多频收发甚至多频多通道收发，从而满足了高性能TR模块封装的需求。

作为本发明的一种实施例，一种立式互联金属陶瓷封装外壳，如图1所示，包括下陶瓷基板1、上陶瓷基板5、生长在下陶瓷基板1和上陶瓷基板5之间的金属墙、以及盖板。所述下陶瓷基板1上有贯通其上、下表面的第一金属柱4，下陶瓷基板1的上表面用于生长金属墙、下表面设有用于与外部电路连接的焊盘。所述上陶瓷基板5上有贯通其上、下表面的第二金属柱8，上陶瓷基板5的下表面与所述下陶瓷基板1的上表面对称设置、上表面用于制作控制电路层，所述控制电路层用于控制所需安装的芯片10。所述金属墙包括用于芯片侧装的多个第一金属侧墙、以及与所述第一金属侧墙连接并向所述外壳外侧延伸的第二金属侧墙，所述第一金属侧墙与对应的第二金属侧墙形成一侧面开口的芯片密封腔。盖板包括用于密封所述芯片密封腔的开口的侧盖板9和上陶瓷基板5的上表面的控制电路层的顶盖板18。

本发明实施例提供的立式互联金属陶瓷封装外壳，通过在下陶瓷基板1和上陶瓷基板5间生长金属墙，且金属墙包括多个第一金属侧墙和多个第二金属侧墙，其中第一金属侧墙的外立面用于安装芯片，安装芯片的第一金属侧墙的外立面与相应的第二金属侧墙形成一侧面开口的芯片密封腔。多个第一金属侧墙和多个第二金属侧墙可形成多个侧面开口的芯片密封腔。在多个独立的芯片密封腔内可安装不同的射频芯片10，然后对每个芯片密封腔焊接侧盖板9。每个射频芯片都可在近似独立的金属屏蔽腔内工作，空间隔离度好。本发明创造性的实现了射频芯片在第一金属侧墙的外立面贴装和下陶瓷基板1的底面输出，且在上陶瓷基板5的上表面还布设有控制电路层，提高了集成度。

在本实施例中，下陶瓷基板1和上陶瓷基板5可以为预先烧结好的，例如，可以是氧化铝陶瓷、氮化铝陶瓷、石英或蓝宝石等。

作为另一种实施例，第一金属侧墙在所述下陶瓷基板1上对称布置。在本实施例中，在所述下陶瓷基板1上可对称设置多组第一金属侧墙，多组芯片10安装在第一金属侧墙的外立面，第二金属侧墙与第一金属侧墙连接，并向外壳外侧延伸，第二金属侧墙和第一金属侧墙形成只有一侧面开口的芯片密封腔。

在本实施例中，芯片密封腔对称布设，相互耦合、均衡负载，可以降低空间耦合度和提高信号隔离度。

作为另一种实施例，相邻的第一金属侧墙互联形成导体柱密闭腔室，所述导体柱密闭腔室内设置连通下陶瓷基板1和上陶瓷基板5的导体柱。导体柱与上陶瓷基板5的下表面和下陶瓷基板1的上表面相连通。导体柱可使上陶瓷基板5的上表面的控制电路层与下陶瓷基板1的下表面的输出端互联或与其他芯片密封腔内的芯片连接。

其中，所述导体柱密闭腔室的形状由设计的光刻掩膜版的图形确定，导体柱密闭腔室可由3面互联的第一金属侧墙围设而成，3面互联的第一金属侧墙的外立面可用于安装芯片10，且安装芯片10的外立面与对应的向远离导体柱密闭腔室的一侧延伸形成的第二金属侧墙形成芯片密封腔。同样的，导体柱密闭腔室也可由4面互联的第一金属侧墙围设而成，每面第一金属侧墙的外立面用于贴装芯片10，且安装芯片10的外立面与对应的向远离导体柱密闭腔室的一侧延伸形成的第二金属侧墙形成芯片密封腔。其中，导体柱与四周密闭的第一金属侧墙可构成同轴传输结构，可提高信号隔离度。

作为另一种实施例，如图3所述外壳由结构对称的下封装外壳和上封装外壳扣合焊接而成。其中，如图2所示，下封装外壳包括：下陶瓷基板1、第一下侧墙2和第二下侧墙3。下陶瓷基板1上设有贯穿下陶瓷基板1的上表面和下表面的第一金属柱4。同样的，上封装外壳包括：上陶瓷基板5、第一上侧墙6和第二上侧墙7。上陶瓷基板5上设有贯穿上陶瓷基板5的上表面和下表面的第二金属柱8。

在下陶瓷基板1的上表面的第一区域内多个第一下侧墙2围设成用于布线互联的下导体柱室，下导体柱室内设有多个下导体柱16。任一第一下侧墙2的外立面用于安装芯片10。第二下侧墙3在安装芯片10的第一下侧墙2的一侧向外延伸设置，形成用于密封芯片10的下容置腔。其中第一下侧墙2的端面和第二下侧墙3的端面作为结构对称面用于下封装外壳的上表面与上封装外壳的下表面的金金键合焊接。

同样的，在上陶瓷基板5的下表面的第一区域内多个第一上侧墙6围设成上导体柱室，上导体柱室内设有多个上导体柱。第二上侧墙7和第一上侧墙6形成用于密封芯片10的上容置腔。将下陶瓷基板1的第一下侧墙2的端面和第二下侧墙3的端面与上陶瓷基板5的第一上侧墙6的端面和第二上侧墙7的端面对称焊接，从而上、下导体柱室即形成导体柱密闭腔室，上、下导体柱形成导体柱，上、下容置腔形成芯片密封腔。侧盖板9用于密封芯片密封腔，形成气密封装外壳。导体柱用于上陶瓷基板5的上表面的控制电路层与下陶瓷基板1的下表面的输入、输出端连接。

在本实施例中，在下陶瓷基板1的上表面与第二下侧墙3连接的还有第一矮墙12，第一矮墙12用作焊接侧盖板的缝焊沿，第一矮墙12设在安装芯片10的第一下侧墙2的对面，第一矮墙12、安装芯片10的第一下侧墙2和第二下侧墙3共同形成用于密封芯片10的下容置腔。任一第一下侧墙2的外侧壁用于安装芯片10，第二下侧墙3的四个外侧面都可以安装芯片10。相同的，在上陶瓷基板5的下表面与第二上侧墙7连接的还有第二矮墙13。

在本实施例中，如图4所示，上封装外壳的上陶瓷基板5的上表面上还设有多个互联布线的控制电路层，多个控制电路层内设有薄膜电阻、互联电路、第一下侧墙2的互联焊盘和芯片10的贴装焊盘。

在本实施例中，四个独立的芯片密封腔内安装的不同频段的芯片10与控制电路层只是相互电连通，不含相同的元件，避免了控制电路层中的一个元件老化产生异物对其他控制电路层内功能单元的影响，其他芯片密封腔内的芯片10仍可以继续工作。不同的芯片密封腔通过上陶瓷基板5的第二金属柱8与上封装外壳的上陶瓷基板5的上表面高精度布线的多个控制电路层实现互联。

在本实施例中，第一下侧墙2与第二下侧墙3等高，且第一下侧墙2或第二下侧墙3的深宽比为10:1-30:1。第一下侧墙2与第二下侧墙3的最小厚度0.15mm，高度2-5mm，第一下侧墙2与第二下侧墙3的厚度相同。同样的，第一上侧墙6和第二上侧墙7也等高等厚度，与第一下侧墙2和第二下侧墙3的结构完全相同。

在本实施例中，第一下侧墙2、第二下侧墙3、第一上侧墙6、第二上侧墙7、第一矮墙12和第二矮墙13均可以采用铜逐层电镀工艺制作，也可采用其它散热好、易导电的金属制作。

在本实施例中，下导体柱室内设置有与第一下侧墙2等高的多个下导体柱16，多个下导体柱16相互独立设置在下导体柱室内。

在本实施例中，多个相互独立的导体柱作为上陶瓷基板5上的控制腔与下陶瓷基板1下的输入、输出端的互联柱。上陶瓷基板5上的第二金属柱8和下陶瓷基板1上的第一金属柱4的高度低于导体柱，第二金属柱8和第一金属柱4用作与芯片10的焊接键合引线连接。下导体柱室内设置的多个导体柱的布设与管壳的热应力匹配设计。

在本实施例中，多个相互独立的导体柱与四周密闭的金属导体柱密闭腔室构成同轴传输结构，可提高信号隔离度。

作为本发明的另一种实施例，本发明还提供了一种立式互联金属陶瓷封装器件，如图5、6所示，其特征在于，除包括上述立式互联金属陶瓷封装外壳外，立式互联金属陶瓷封装器件还包括设置在芯片密封腔的第一金属侧墙外立面上的芯片10，芯片10的焊盘分别通过键合线连接第一金属柱4和/或第二金属柱8。

本发明实施例提供的立式互联金属陶瓷封装器件，通过在上述立式互联金属陶瓷封装外壳中的芯片密封腔的第一金属侧墙外立面上安装芯片10，且将芯片10通过键合线与第一金属柱4和/或第二金属柱8连接，然后焊接侧盖板9，形成气密的金属屏蔽封装器件。芯片10的输出端通过键合到第一金属柱4和/或第二金属柱8，以最短路径与输出端连接，最大程度的减小损耗。多个气密的芯片密封腔可用来安装射频芯片10，从而单个封装内实现了多频收发甚至多频多通道收发，从而满足了高性能TR模块封装的需求。通过合理分布，完全可以省去敏感元件的独立封装，提升组装密度。陶瓷气密封装固有的高可靠性保障了内部电路长期稳定工作，可满足宇航级要求。本发明特别适用于毫米波、THz多通道模块封装。

作为本发明的另一种实施例，本发明还提供了一种立式互联金属陶瓷封装器件的制备方法，包括：

S101：在陶瓷基板上钻通孔，溅射金属种子层，电镀填充所述通孔，形成金属柱，其中一陶瓷基板作为下陶瓷基板1，另一陶瓷基板作为上陶瓷基板5。

S102：在下陶瓷基板1上逐层电镀预设高度的多个第一下侧墙2、多个第二下侧墙3、多个下导体柱16和与所述金属柱电导通的第一金属柱4，相邻的第一下侧墙2互联形成导体柱密闭腔室。下导体柱16设置在导体柱密闭腔室内、并与第一下侧墙2和第二下侧墙3等高，第二下侧墙3从对应的第一下侧墙2的两端向远离导体柱密闭腔室的一侧延伸、与对应的第一下侧墙2围设成顶面敞口、一侧面开口的腔体，刻蚀剥离多余的金属种子层，制成下封装外壳。

S103：在上陶瓷基板5的下表面上逐层电镀与下封装外壳结构对称的第一上侧墙6、第二上侧墙7、上导体柱和与金属柱电导通的第二金属柱8，刻蚀剥离多余的金属种子层，制成上封装外壳。

S104：在上陶瓷基板5的上表面制作控制电路层。

S105：将下封装外壳和上封装外壳以第一下侧墙2和第二下侧墙3的端面为对接面进行扣合焊接，形成多个侧面开口的芯片密封腔。

S106：在芯片密封腔内安装芯片10、并与第一金属柱4和/或第二金属柱8键合，焊侧盖板9密封。

本发明实施例提供的立式互联金属陶瓷封装器件的制备方法，通过采用逐层电镀的工艺，在下封装外壳和上封装外壳上分别制备结构对称的用于布线互联的导体柱室和密封芯片10的芯片密封腔，当下封装外壳与上封装外壳焊接后，形成导体柱密闭腔室和芯片密封腔。然后将芯片10安装在芯片密封腔的芯片安装面，将芯片10通过键合线与第一金属柱4和/或第二金属柱8连接，然后焊接侧盖板9，形成多个气密的封装器件。多个芯片10安装腔内可分别安装不同的射频芯片10，每个射频芯片10都在近似独立的金属陶瓷封装腔内工作，空间隔离度好，可实现单个封装内不同金属陶瓷封装腔在多个频段同时工作。

图7至图11是本申请实施例提供的制备立式互联金属陶瓷封装器件的工艺流程中对应的剖面图。上封装结构的上陶瓷基板5的下表面和下封装结构的下陶瓷基板1的上表面是对称的，此处仅介绍下封装结构的下陶瓷基板1的上表面的制备过程。

第一、在下陶瓷基板1上制备贯穿下陶瓷基板1的上表面和下表面的第一通孔14，如图7所示。

在本实施例中，下封装结构为预先制备好的，下封装结构中的下陶瓷基板1为预先烧结好的，可以是氧化铝陶瓷、氮化铝陶瓷、石英或蓝宝石等。设计第一通孔14时，为降低射频损耗、提升隔离度，需要射频信号过孔分布和尺寸有特殊考量。在下陶瓷基板1上制备第一通孔14时，可以采用皮秒冷激光加工钻孔，且加工出的第一通孔14贯穿所述下陶瓷基板1的上表面和下表面。孔的直径在70-125μm，数值参考基板厚度，保证下陶瓷基板1的厚度和第一通孔14的直径比在4:1到3:1范围内，第一通孔14的孔径典型值是125μm。采用皮秒冷激光加工钻孔这种方式制备的第一通孔14的孔壁光滑、垂直度高、所述下陶瓷基板1的正面和背面的孔径差值小于5％，可减少传输损耗。

第二、在第一通孔14内、下陶瓷基板1的上表面和下表面上溅射第一金属种子层。

在本实施例中，在溅射第一金属种子层之前要将下陶瓷基板1和第一通孔14内进行清洗处理。在第一通孔14内、下陶瓷基板1的上表面和下表面溅射第一金属种子层，也可以采用其它物理气相沉积法或化学气相沉积法等方式。当然，也可以根据需要进行设置第一金属种子层的厚度。在本实施例中，上陶瓷基板5的上表面不进行相关制作。

在本实施例中，第一金属种子层材质为：Ti或Cu。

第三、在第一通孔14内的第一金属种子层上填充金属，形成贯穿下陶瓷基板1的上表面和下表面的第一金属柱4。

在本申请实施例中，在下陶瓷基板1上旋涂光刻胶或热压光敏干膜，进行光刻显影后进行电镀，使第一通孔14内填满电镀金属。电镀完成后，需要将下陶瓷基板1的上表面和下表面分别进行研磨和抛光，去除下陶瓷基板1的上表面和下表面多余的金属，便于后续制备。在本实施例中，上陶瓷基板5的上表面不进行相关制作。

在本申请实施例中，金属填充第一通孔14直径50-100μm，孔最小中心距75-100μm。

第四、在填充金属的第一通孔14的上表面和下表面上分别制备第一导体层15，如图8所示。

在本申请实施例中，在下陶瓷基板1上再次旋涂光刻胶或热压光敏干膜，进行光刻显影后进行电镀，使第一通孔14的上表面和下表面的第一导体层15的厚度大于10μm。第一导体层15为铜材质。由于下陶瓷基板1由于钻孔形成若干第一通孔14，破坏了下陶瓷基板1的结构，且第一通孔14内填充的金属与下陶瓷基板1存在热失配，无法实现致密连接，因此制备第一导体层15，通过第一导体层15表面覆盖第一通孔14，从而保证管壳的气密性。在本实施例中，上陶瓷基板5的上表面不进行相关制作。

第一通孔14的上表面的第一导体层15上的第一预留区域用于制备第一下侧墙2；第一通孔14的上表面的第一导体层15上的第二预留区域用于制备第二下侧墙3；第一通孔14的上表面的第一导体层15上的第四预留区域用于制备第一矮墙12；第一通孔14的上表面的第一导体层15上的第五预留区域用于加厚第一金属柱4；第一通孔14的上表面的第一导体层15上的第三预留区域用于制备下导体柱16。

第五、在下陶瓷基板1的上表面逐层电镀预设高度的第一下侧墙2、第二下侧墙3、下导体柱16、第一矮墙12和第一金属柱4。如图9-11所示。由于第一下侧墙2、第二下侧墙3和下导体柱16同时生长，且高度、厚度都相同，图中只画出了第一下侧墙2，第二下侧墙3和下导体柱16未显示。

在下陶瓷基板1的上表面的第一预留区域、第二预留区域、第三预留区域、第四预留区域和第五预留区域内逐层电镀第一预设高度的第一下侧墙2、第二下侧墙3、下导体柱16、第一矮墙12和下金属互联柱4，第一预设高度为150-300μm，第一预设高度为第一矮墙12的最终高度。在第一导体层15上再次旋涂或热压第一光阻层，进行光刻显影后再次进行电镀，匹配设计版图金属层高度150-300μm，整版高度偏差±2μm。当达到第一预设高度后，停止电镀，第一矮墙4制备完成。然后进行研磨、抛光，便于后续制备。

在下陶瓷基板1的上表面的第一预留区域、第二预留区域、第三预留区域和第五预留区域内逐层电镀第二预设高度的第一下侧墙2、第二下侧墙3、下导体柱16和下金属互联柱4，第二预设高度为500-1300μm，第二预设高度为下金属柱4的最终高度。再次在制备第一矮墙12后的表面再次旋涂或热压第二光阻层，进行光刻显影后再次进行电镀，匹配设计版图金属层高度500-1300μm，整版偏差±3μm，对位偏差＜2μm。其中下金属柱4的尺寸为200μm*200μm-250μm*400μm，精度±1μm。当下金属柱4的高度达到第二预设高度后，停止电镀，然后进行研磨、抛光，便于后续制备。

在下陶瓷基板1的上表面的第一预留区域、第二预留区域和第三预留区域内逐层电镀第三预设高度的第一下侧墙2、第二下侧墙3和下导体柱16，第三预设高度为2000-5000μm，第三预设高度为第一下侧墙2的最终高度。其中，第一下侧墙2、第二下侧墙3和下导体柱16的高度相同。再次旋涂或热压第三光阻层，进行光刻显影后再次进行电镀，匹配设计版图金属层高度2000-5000μm，整版偏差±5μm，对位偏差＜2μm。当第一下侧墙2的高度达到第三预设高度时，停止电镀。然后进行研磨、抛光，便于后续制备。

在本申请实施例中，第一光阻层、第二光阻层和第三光阻层的材料可以选择高粘度光刻胶，也可以选择高解析度的光敏干膜，第一光阻层4满足约束条件：厚度大于15微米，线条解析度小于10微米。

在本申请实施例中，第一矮墙12的预设高度、第一金属柱4的预设高度和第一下侧墙2的预设高度可以根据封装器件组装或使用要求进行设置。

在本申请实施例中，第一下侧墙2的最小厚度0.15mm，最大厚度可达8mm。第一下侧墙2的厚铜增强了外侧壁安装功率芯片的散热。

在本申请实施例中，第一矮墙12、第一金属柱4、第一下侧墙2、第二下侧墙3和下导体柱16的高度由第一光阻层、第二光阻层和第三光阻层定义(精度可达±1μm)，逐层电镀的高度精确匹配设计值，保证了空间耦合，可定制与频率精确匹配，空间耦合度可控，提升射频特性。

第六、对下陶瓷基板1的上表面和下表面未被第一导体层15覆盖的第一金属种子层进行刻蚀。

在本申请实施例中，在第一金属柱4、第一下侧墙2、第二下侧墙3和下导体柱16制作完成后，底面第一导体层15最小宽度约100μm，第一下侧墙2、第二下侧墙3和下导体柱16的高度可达2-5mm，在20:1到50:1的深槽内刻蚀金属种子层难度极大。本申请采用带3D空间可调制皮秒激光剥离电镀后的下陶瓷基板1的上表面和下表面未电镀区域的金属种子层，漏出下陶瓷基板1的基体材料。采用带3D空间可调制皮秒激光进行刻蚀，实现在20:1到50:1的深槽内刻蚀，可以准确定位刻蚀位置，从而提高刻蚀精度，防止侧壁的其他金属被刻蚀掉。在本申请实施例中，上陶瓷基板5的上表面不进行相关制作。

第七、在上陶瓷基板5的上表面制备控制电路层。在贯穿通孔的上陶瓷基板5的上表面上溅射第二金属种子层，在第二金属种子层上旋涂第一薄膜光阻层，制备薄膜控制电路，再次旋涂第二薄膜光阻层，制备薄膜电阻，上陶瓷基板5的上表面形成控制电路层。

在本实施例中，在溅射第二金属种子层之前，还要对上陶瓷基板5的上表面进行抛光，使表面光滑，易于后续制备。

在本实施例中，第二金属种子层材质为：TaN、TiW或Au。

在本实施例中，只对上陶瓷基板5的上表面进行操作，上陶瓷基板5的下表面、下陶瓷基板1的上表面和下表面均不制作。

第八、在刻蚀后的下陶瓷基板1的上表面和下表面制备保护层。

在本申请实施例中，在刻蚀后的下陶瓷基板1的上表面和下表面采用化学方式进行镀金，以提升下陶瓷基板1的环境耐受性。

第九、将制备保护层的下陶瓷基板1和上陶瓷基板5采用金金键合的方式，焊接形成芯片密封腔。

在本申请实施例之后，还可以包括：采用砂轮或激光划片，分割成独立的单元。

第十、将芯片10装配到由第一下侧墙2和第一上侧墙6焊接形成的外侧壁上，且将芯片10的焊盘通过键合线连接第一金属柱4和/或第二金属柱8。

第十一、采用激光缝焊，将侧盖板9焊接在芯片密封腔上，将顶盖板18焊接在上陶瓷基板5的上表面的控制电路层上。

第十二、在下陶瓷基板1的下表面的第一金属柱4上制作焊接焊盘。

在本申请实施例中，下陶瓷基板1的下表面高密度的BGA输出，传输距离短，可作为芯片10的输出端和输入端。下陶瓷基板1的下表面的第一金属柱4与外部的BGA焊盘直连，匹配100-250μm小锡球11实现输出，传输距离短，损耗低、隔离效果好。下陶瓷基板1的下表面的第一金属柱4可一面连接控制电路，另一面连接功能端，提升设计灵活性，提升集成度。

应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。

以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (9)

1.一种立式互联金属陶瓷封装外壳，其特征在于，包括下陶瓷基板和上陶瓷基板、生长在所述下陶瓷基板和上陶瓷基板之间的金属墙、以及盖板；

所述下陶瓷基板设有贯通其上、下表面的第一金属柱，所述下陶瓷基板的上表面用于生长所述金属墙、下表面设有用于与外部电路连接的焊盘；

所述上陶瓷基板设有贯通其上、下表面的第二金属柱，所述上陶瓷基板的下表面与所述下陶瓷基板的上表面对称设置、上表面用于制作控制电路层，所述控制电路层用于控制所需安装的芯片；

所述金属墙包括用于芯片侧装的多个第一金属侧墙、以及与所述第一金属侧墙连接并向所述外壳外侧延伸的第二金属侧墙，所述第一金属侧墙与对应的第二金属侧墙形成一侧面开口的芯片密封腔；

所述盖板包括用于密封所述芯片密封腔的开口的侧盖板；

其中，所述外壳由结构对称的下封装外壳和上封装外壳扣合焊接而成；所述下封装外壳包括所述下陶瓷基板、多个电镀生长在所述下陶瓷基板上的第一下侧墙和第二下侧墙；所述上封装外壳包括所述上陶瓷基板、与所述下封装外壳对称生长的第一上侧墙和第二上侧墙；所述第一上侧墙的端面和所述第二上侧墙的端面作为结构对称面用于所述下封装外壳与所述上封装外壳的焊接，当所述下封装外壳与所述上封装外壳焊接后，形成多个所述芯片密封腔。

2.如权利要求1所述的立式互联金属陶瓷封装外壳，其特征在于，所述第一金属侧墙在所述下陶瓷基板上对称布置。

3.如权利要求2所述的立式互联金属陶瓷封装外壳，其特征在于，相邻的第一金属侧墙互联形成导体柱密闭腔室，所述导体柱密闭腔室内设置连通所述下陶瓷基板和上陶瓷基板的导体柱。

4.如权利要求3所述的立式互联金属陶瓷封装外壳，其特征在于，所述导体柱密闭腔室由3面互联的第一金属侧墙围设而成，所述第一金属侧墙的外立面用于贴装芯片，所述第二金属侧墙从所述第一金属侧墙的外立面向远离所述导体柱密闭腔室的一侧延伸。

5.如权利要求3所述的立式互联金属陶瓷封装外壳，其特征在于，所述导体柱密闭腔室由4面互联的第一金属侧墙围设而成，每面第一金属侧墙的外立面用于贴装芯片。

6.一种立式互联金属陶瓷封装器件，其特征在于，包括权利要求1-5 任一项所述的立式互联金属陶瓷封装外壳，所述器件还包括贴装在所述芯片密封腔的第一金属侧墙外立面上的芯片，所述芯片的焊盘通过键合线连接所述第一金属柱和/或第二金属柱。

7.一种立式互联金属陶瓷封装器件的制备方法，其特征在于，包括以下步骤：

在陶瓷基板上钻通孔，溅射金属种子层，电镀填充所述通孔，形成金属柱，其中一陶瓷基板作为下陶瓷基板，另一陶瓷基板作为上陶瓷基板；

在所述下陶瓷基板上逐层电镀预设高度的多个第一下侧墙、多个第二下侧墙、多个下导体柱和与所述金属柱电导通的第一金属柱，相邻的第一下侧墙互联形成导体柱密闭腔室，所述下导体柱设置在所述导体柱密闭腔室内、并与所述第一下侧墙和第二下侧墙等高，所述第二下侧墙从对应的第一下侧墙的两端向远离所述导体柱密闭腔室的一侧延伸、与对应的第一下侧墙围设成顶面敞口、一侧面开口的腔体，刻蚀剥离多余的金属种子层，制成下封装外壳；

在所述上陶瓷基板的下表面上逐层电镀与所述下封装外壳结构对称的第一上侧墙、第二上侧墙、上导体柱和与所述金属柱电导通的第二金属柱，刻蚀剥离多余的金属种子层，制成上封装外壳；

在所述上陶瓷基板的上表面制作控制电路层；

将所述下封装外壳和所述上封装外壳以所述第一下侧墙和第二下侧墙的端面为对接面进行扣合焊接，形成多个侧面开口的芯片密封腔；

在所述芯片密封腔内安装芯片、并与所述第一金属柱和/或第二金属柱键合，焊侧盖板密封。

8.如权利要求7所述的立式互联金属陶瓷封装器件的制备方法，其特征在于，还包括在所述上陶瓷基板的上表面焊接顶盖板。

9.如权利要求7所述的立式互联金属陶瓷封装器件的制备方法，其特征在于，所述在所述下陶瓷基板上逐层电镀预设高度的多个第一下侧墙、多个第二下侧墙、多个下导体柱和与所述金属柱电导通的第一金属柱的具体步骤包括：

在所述下陶瓷基板上逐层电镀第一预设高度的多个所述第一下侧墙、多个所述第二下侧墙、多个所述下导体柱和第一金属柱，所述第一预设高度为150-300μm；

继续逐层电镀多个所述第一下侧墙、多个所述第二下侧墙、多个所述下导体柱和第一金属柱至第二预设高度，所述第二预设高度为500-1300μm；

继续逐层电镀多个所述第一下侧墙、多个所述第二下侧墙和下导体柱至第三预设高度，所述第三预设高度为2000-5000μm。

Images