JP5040021B2 - 気密パッケージ及び気密パッケージの製造方法 - Google Patents
気密パッケージ及び気密パッケージの製造方法 Download PDFInfo
- Publication number
- JP5040021B2 JP5040021B2 JP2007226563A JP2007226563A JP5040021B2 JP 5040021 B2 JP5040021 B2 JP 5040021B2 JP 2007226563 A JP2007226563 A JP 2007226563A JP 2007226563 A JP2007226563 A JP 2007226563A JP 5040021 B2 JP5040021 B2 JP 5040021B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- mems device
- insulating layer
- island
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
Landscapes
- Micromachines (AREA)
Description
本発明は、密閉されたキャビティ内に収容されたＭＥＭＳデバイスを有する気密パッケージ及び該気密パッケージの製造方法に関するものである。
近年、半導体プロセス技術を用いて、１つの基板に機械的構造と電子回路とを集積させた微小デバイスであるＭＥＭＳ（Micro Electro Mechanical System）デバイスが注目されている。このＭＥＭＳデバイスは、半導体技術を利用して製造されることから、加工精度の高さ、量産の容易さ、電子回路と機械的構造とを一体形成することで精密な動作制御が可能等といった利点があり、ＩＴ関連のみならず、通信や化学、医療やバイオ等といった様々な分野に応用され始めている。
このＭＥＭＳデバイスの１つとして、発振子や角速度センサ等のジャイロに適用されるもので、外部から受ける力学量（例えば、角速度等）や、静電引力を受けて振動する振動部を備えたＭＥＭＳデバイスが知られている。
このＭＥＭＳデバイスの１つとして、発振子や角速度センサ等のジャイロに適用されるもので、外部から受ける力学量（例えば、角速度等）や、静電引力を受けて振動する振動部を備えたＭＥＭＳデバイスが知られている。
このような振動部を有するＭＥＭＳデバイスは、通常、大気圧よりも圧力が低く調整されたキャビティ（密閉室）内に収容する必要がある。これは、空気のダンピングによって感度が低下してしまうことを軽減するためである。また、振動部に関わらず、何らかの動作を行う動作部を有するＭＥＭＳデバイスであっても、通常、キャビティ内に収容している。これは、塵埃や水分等の影響を防止したり、周囲の環境条件の影響を受け難くしたりするためである。いずれにしても、キャビティ内にＭＥＭＳデバイスを収容する必要がある。
ＭＥＭＳデバイスをキャビティ内に収容する方法としては、様々な方法が考えられているが、一般的には次の方法が用いられている。
即ち、ＭＥＭＳデバイスを形成したＭＥＭＳデバイス基板に、リッドとなるリッド基板を接合する方法である。この際、リッド基板には、キャビティを形成する凹部が形成されている。そのため、両基板を重ね合わせて接合することで、密閉したキャビティを形成することができると共に、該キャビティ内にＭＥＭＳデバイスを収容させることができる。なお、接合の際にキャビティの内部を真空引きすることで、キャビティ内を減圧することができ、減圧したキャビティ内にＭＥＭＳデバイスを収容させることも可能である。
即ち、ＭＥＭＳデバイスを形成したＭＥＭＳデバイス基板に、リッドとなるリッド基板を接合する方法である。この際、リッド基板には、キャビティを形成する凹部が形成されている。そのため、両基板を重ね合わせて接合することで、密閉したキャビティを形成することができると共に、該キャビティ内にＭＥＭＳデバイスを収容させることができる。なお、接合の際にキャビティの内部を真空引きすることで、キャビティ内を減圧することができ、減圧したキャビティ内にＭＥＭＳデバイスを収容させることも可能である。
ところで、キャビティ内に収容されたＭＥＭＳデバイスを作動させるためには、駆動回路等が形成されたＩＣ基板が必要である。そのため、実際に製品化する場合には、ＭＥＭＳデバイス基板と、リッド基板と、ＩＣ基板とを一体的にモジュール化して１つのパッケージにする必要がある。
しかしながら、このようにパッケージングされたものは、基板が３枚構造になってしまうので、サイズが大きくなってしまい、小型化、薄型化を図ることが困難であった。また、基板が３枚必要であるので、コスト高になってしまうものであった。
しかしながら、このようにパッケージングされたものは、基板が３枚構造になってしまうので、サイズが大きくなってしまい、小型化、薄型化を図ることが困難であった。また、基板が３枚必要であるので、コスト高になってしまうものであった。
そこで、このような不都合を解消するべくいくつかの提案がなされている。
その１つとして、図３２に示すように、ＩＣ基板１０１の能動回路面（駆動回路が形成された面）１０２に電気パッド１０３を介してＭＥＭＳデバイス１０４が表面実装され、ＩＣ基板１０１に接合されたパッケージチップ１０５によりＭＥＭＳデバイス１０４をキャビティ１０６内に収容させたパッケージ１００が知られている（特許文献１参照）。なお、パッケージチップ１０５に形成された凹部１０５ａとＩＣ基板１０１とで囲まれた空間が、キャビティ１０６となっている。
その１つとして、図３２に示すように、ＩＣ基板１０１の能動回路面（駆動回路が形成された面）１０２に電気パッド１０３を介してＭＥＭＳデバイス１０４が表面実装され、ＩＣ基板１０１に接合されたパッケージチップ１０５によりＭＥＭＳデバイス１０４をキャビティ１０６内に収容させたパッケージ１００が知られている（特許文献１参照）。なお、パッケージチップ１０５に形成された凹部１０５ａとＩＣ基板１０１とで囲まれた空間が、キャビティ１０６となっている。
このように構成されたパッケージ１００によれば、３枚の基板を必要としないため、３枚構造に比べれば小型化、薄型化を図り易い。しかしながら、ＩＣ基板１０１とＭＥＭＳデバイス１０４とをウエハレベルで接合することができないので、依然として小型化、薄型化の問題が残されている。また、パッケージチップ１０５に凹部１０５ａを形成する際に、ＭＥＭＳデバイス１０４との干渉を防止するためギャップＧが必要であった。そのため、このギャップＧの分だけ厚みが増してしまので、この点においても小型化、薄型化が困難であった。
また、別の１つとして、図３３に示すように、ＩＣ基板１１１の能動回路面１１２に電気パッド１１３を介してＭＥＭＳデバイス１１４が表面実装され、ＭＥＭＳデバイス１１４を樹脂１１５で封止することでキャビティ１１６内に収容させたパッケージ１１０が知られている（特許文献２参照）。
このように構成されたパッケージ１１０によれば、３枚の基板を必要としないため、やはり３枚構造に比べれば小型化、薄型化を図り易い。しかしながら、上記パッケージ１００と同様に、ＩＣ基板１１１とＭＥＭＳデバイス１１４とをウエハレベルで接合することができないので、依然として小型化、薄型化の問題が残されている。また、樹脂１１５封止によってキャビティ１１６を形成しているので、密閉の信頼性に劣るものであった。特に、樹脂封止であるので、真空引きによってキャビティ１１６内を減圧することが困難であり、キャビティ１１６内を例えば真空状態にすることはできなかった。
このように構成されたパッケージ１１０によれば、３枚の基板を必要としないため、やはり３枚構造に比べれば小型化、薄型化を図り易い。しかしながら、上記パッケージ１００と同様に、ＩＣ基板１１１とＭＥＭＳデバイス１１４とをウエハレベルで接合することができないので、依然として小型化、薄型化の問題が残されている。また、樹脂１１５封止によってキャビティ１１６を形成しているので、密閉の信頼性に劣るものであった。特に、樹脂封止であるので、真空引きによってキャビティ１１６内を減圧することが困難であり、キャビティ１１６内を例えば真空状態にすることはできなかった。
更に、別の１つとして、ＭＥＭＳデバイス１２１が形成されているＭＥＭＳデバイス基板１２２と、ＩＣ基板１２３とを接合することで、ＭＥＭＳデバイス１２１をキャビティ１２４内に収容したパッケージ１２０が知られている（特許文献３参照）。
このパッケージ１２０は、図３４に示すように、ＩＣ基板１２３と、該ＩＣ基板１２３の能動回路面１２５上に形成された酸化膜からなるシールリング１２６と、該シールリング１２６上に形成された金属膜１２７と、シールリング１２６及び金属膜１２７を介してＩＣ基板１２３に接合されたＭＥＭＳデバイス基板１２２と、を備えている。
このパッケージ１２０は、図３４に示すように、ＩＣ基板１２３と、該ＩＣ基板１２３の能動回路面１２５上に形成された酸化膜からなるシールリング１２６と、該シールリング１２６上に形成された金属膜１２７と、シールリング１２６及び金属膜１２７を介してＩＣ基板１２３に接合されたＭＥＭＳデバイス基板１２２と、を備えている。
ＭＥＭＳデバイス１２１は、ＭＥＭＳデバイス基板１２２とシールリング１２６とＩＣ基板１２３とで囲まれたキャビティ１２４内に収容された状態となっている。また、キャビティ１２４内には、酸化膜からなるポスト１３０が複数形成されている。なお、図３４では、２つのポスト１３０を図示している。複数のポスト１３０のうちの１つには、ＩＣ基板１２３の能動回路面１２５に電気的に接続された金属膜１３１が形成されている。また、他の１つには、ＭＥＭＳデバイス１２１に電気的に接続された金属膜１３２が形成されている。そして、ＭＥＭＳデバイス基板１２２には、ポスト１３０に対向する位置に、ＭＥＭＳデバイス１２１にアクセスするためのスルーホール１３３が形成されており、該スルーホール１３３の内面からＭＥＭＳデバイス基板１２２の表面に亘って金属膜１３４が成膜されている。この金属膜１３４は、外部電極部として機能するものであり、上記金属膜１３１、１３２に対して物理的に密着すると共に電気的に接続されている。そのため、この金属膜１３４を介して、パッケージ１２０を外部に電気的に接続することができると共に、ＭＥＭＳデバイス１２１を作動させることができるようになっている。
このように構成されたパッケージ１２０によれば、基板が２枚構造であるので、３枚構造のものに比べ小型化、薄型化を図ることができる。しかも、ＭＥＭＳデバイス基板１２２と、ＩＣ基板１２３とをウエハレベルで接合できるので、上述した各種のパッケージ１００、１１０とは異なり、小型化、薄型化を図ることができる。そのため、このパッケージ１２０は、最も小型化、薄型化に貢献したパッケージの１つとされている。
特開２００７−１６３５０１号公報
特開２００６−１１９０４２号公報
特開２００６−１７３５９９号公報
しかしながら、上記従来のパッケージには、以下の課題が残されている。
即ち、図３４に示すパッケージ１２０は、小型化、薄型化に貢献するものではあるが、キャビティ１２４内の気密を確実に行うことができない場合が多々あり、気密の信頼性に不安が残るものであった。
つまり、ＭＥＭＳデバイス基板１２２に形成されているスルーホール１３３は、シールリング１２６の内側に配置されている。そのため、スルーホール１３３の内面に成膜している金属膜（外部電極部となる金属膜）１３４の密着性が悪いと、このスルーホール１３３を介してキャビティ１２４と外部とが連通した状態となってしまう。特に、スルーホール１３３は、エッチングによって形成されているので、内面が粗れてしまう場合がある（深堀りエッチング（DEEP RIE）により形成した場合には、特に顕著である）。
よって、キャビティ１２４内の気密性の低下を招いてしまっていた。そのため、キャビティ１２４内を仮に真空状態に設定したとしても、時間と共に真空度が悪化してしまう。これにより、品質低下、信頼性低下を招いてしまうものであった。
即ち、図３４に示すパッケージ１２０は、小型化、薄型化に貢献するものではあるが、キャビティ１２４内の気密を確実に行うことができない場合が多々あり、気密の信頼性に不安が残るものであった。
つまり、ＭＥＭＳデバイス基板１２２に形成されているスルーホール１３３は、シールリング１２６の内側に配置されている。そのため、スルーホール１３３の内面に成膜している金属膜（外部電極部となる金属膜）１３４の密着性が悪いと、このスルーホール１３３を介してキャビティ１２４と外部とが連通した状態となってしまう。特に、スルーホール１３３は、エッチングによって形成されているので、内面が粗れてしまう場合がある（深堀りエッチング（DEEP RIE）により形成した場合には、特に顕著である）。
よって、キャビティ１２４内の気密性の低下を招いてしまっていた。そのため、キャビティ１２４内を仮に真空状態に設定したとしても、時間と共に真空度が悪化してしまう。これにより、品質低下、信頼性低下を招いてしまうものであった。
本発明は、このような事情に考慮してなされたもので、その目的は、小型化、薄型化を図りながら、ＭＥＭＳデバイスが収容されるキャビティを高気密に維持することができ、高品質化及び高信頼性化を図った気密パッケージ及び該気密パッケージの製造方法を提供することである。
本発明は、前記課題を解決するために以下の手段を提供する。
本発明に係る気密パッケージは、上面にＭＥＭＳデバイスが形成された半導体からなるＭＥＭＳデバイス基板と、前記ＭＥＭＳデバイスの周囲を囲むように前記ＭＥＭＳデバイス基板の上面に形成された枠部と、上面に形成された回路面と該回路面上に成膜された絶縁層とを有し、該絶縁層を前記ＭＥＭＳデバイス基板側に対向させた状態で前記枠部を介してＭＥＭＳデバイス基板に接合され、ＭＥＭＳデバイス基板と前記枠部とで囲まれたキャビティ内に前記ＭＥＭＳデバイスを密閉状態で収容させるＩＣ基板と、前記ＭＥＭＳデバイスに対向するように前記絶縁層に形成され、前記枠部の内側でＭＥＭＳデバイスと前記回路面とを電気的に接続する電極パッドと、前記枠部の外側にて前記回路面に一端側が電気的に接続されると共に、前記ＭＥＭＳデバイス基板又は前記ＩＣ基板の外面に他端側が露出して外部に電気的に接続される外部電極部と、を備えていることを特徴とするものである。
本発明に係る気密パッケージは、上面にＭＥＭＳデバイスが形成された半導体からなるＭＥＭＳデバイス基板と、前記ＭＥＭＳデバイスの周囲を囲むように前記ＭＥＭＳデバイス基板の上面に形成された枠部と、上面に形成された回路面と該回路面上に成膜された絶縁層とを有し、該絶縁層を前記ＭＥＭＳデバイス基板側に対向させた状態で前記枠部を介してＭＥＭＳデバイス基板に接合され、ＭＥＭＳデバイス基板と前記枠部とで囲まれたキャビティ内に前記ＭＥＭＳデバイスを密閉状態で収容させるＩＣ基板と、前記ＭＥＭＳデバイスに対向するように前記絶縁層に形成され、前記枠部の内側でＭＥＭＳデバイスと前記回路面とを電気的に接続する電極パッドと、前記枠部の外側にて前記回路面に一端側が電気的に接続されると共に、前記ＭＥＭＳデバイス基板又は前記ＩＣ基板の外面に他端側が露出して外部に電気的に接続される外部電極部と、を備えていることを特徴とするものである。
また、本発明に係る気密パッケージの製造方法は、キャビティ内にＭＥＭＳデバイスが密閉状態で収容された気密パッケージを製造する方法であって、半導体からなるＭＥＭＳデバイス基板の上面に、半導体技術により上記ＭＥＭＳデバイス及び該ＭＥＭＳデバイスを囲む枠部を形成する第１の基板形成工程と、ＩＣ基板の上面に形成された回路面上に絶縁層を成膜すると共に、回路面に導通する電極パッドを前記ＭＥＭＳデバイスに対向するように絶縁層に形成する第２の基板形成工程と、前記第１の基板形成工程又は前記第２の基板形成工程の際に、前記枠部の外側にて前記回路面に一端側が電気的に接続されると共に、前記ＭＥＭＳデバイス基板又は前記ＩＣ基板の外面に他端側が露出して外部に電気的に接続される外部電極部を形成する外部電極部形成工程と、前記各工程が終了した後、前記絶縁層を前記ＭＥＭＳデバイス基板側に対向させた状態で、前記枠部を介して前記ＩＣ基板をＭＥＭＳデバイス基板に重ね合わせる重ね合わせ工程と、重ね合わせた前記両基板を接合し、両基板と前記枠部とで囲まれたキャビティ内に前記ＭＥＭＳデバイスを密閉状態で収容すると共に、前記電極パッドと前記ＭＥＭＳデバイスとの間を電気的に接続させる接合工程と、を備えていることを特徴とするものである。
この発明に係る気密パッケージ及び気密パッケージの製造方法においては、第１の基板形成工程により、半導体技術を利用してＭＥＭＳデバイス基板の上面に、ＭＥＭＳデバイス及び枠部を形成する。この際、ＭＥＭＳデバイスの周囲を囲むように枠部を形成する。また、この工程と同時或いは前後のタイミングで第２の基板形成工程を行って、ＩＣ基板の上面に形成された回路面上に絶縁層を成膜すると共に、回路面に導通する電極パッドを絶縁層に形成する。これにより、電極パッドを介して、絶縁層の下層に配置された回路面に対して導通することが可能となる。また、電極パッドを形成する際、ＭＥＭＳデバイス基板とＩＣ基板とを重ね合わせた時にＭＥＭＳデバイスに対向する位置に形成する。
また、第１の基板形成工程又は第２の基板形成工程を行う際に、外部電極部形成工程を行って外部電極部を形成する。この際、外部電極部は、キャビティを構成する枠部の外側において、回路面に一端側が電気的に接続されるように形成する。
続いて、上述した全ての工程が終了した後、ＭＥＭＳデバイス基板とＩＣ基板とを重ね合わせる重ね合わせ工程を行う。この際、回路面上に成膜された絶縁層をＭＥＭＳデバイス基板側に向けながら、枠部を介してＩＣ基板を重ね合わせる。これにより、ＭＥＭＳデバイスは、ＭＥＭＳデバイス基板とＩＣ基板と枠部とで囲まれた空間、即ち、キャビティ内に収容された状態となる。この際、電極パッドは、ＭＥＭＳデバイスに対向した状態となる。
続いて、上述した全ての工程が終了した後、ＭＥＭＳデバイス基板とＩＣ基板とを重ね合わせる重ね合わせ工程を行う。この際、回路面上に成膜された絶縁層をＭＥＭＳデバイス基板側に向けながら、枠部を介してＩＣ基板を重ね合わせる。これにより、ＭＥＭＳデバイスは、ＭＥＭＳデバイス基板とＩＣ基板と枠部とで囲まれた空間、即ち、キャビティ内に収容された状態となる。この際、電極パッドは、ＭＥＭＳデバイスに対向した状態となる。
続いて、接合工程により、重ね合わせたＭＥＭＳデバイス基板とＩＣ基板とを接合する。これにより、ＭＥＭＳデバイスをキャビティ内に密閉状態で収容することができると共に、電極パッドとＭＥＭＳデバイスとを密着させて、両者を電気的に接続することができる。
このようにして製造された気密パッケージは、外部電極部を介してＩＣ基板の回路面及びＭＥＭＳデバイスに対して導通を図ることができ、ＭＥＭＳデバイスを作動させることができる。
このようにして製造された気密パッケージは、外部電極部を介してＩＣ基板の回路面及びＭＥＭＳデバイスに対して導通を図ることができ、ＭＥＭＳデバイスを作動させることができる。
ところで、ＭＥＭＳデバイスと外部電極部とは、絶縁層の下層に形成されているＩＣ基板の回路面を介して電気的に接続されている。しかも、外部電極部は、キャビティを構成する枠部の外側にて、回路面に電気的に接続されている。つまり、ＭＥＭＳデバイスは、キャビティの外側まで引き出された回路面を介して、外部電極部に接続されている。よって、キャビティと外部とを物理的に連通するようにスルーホールが形成されていた従来のものとは異なり、キャビティ内を密閉した空間に保つことができる。従って、キャビティ内の気密性に影響を与えることがない。特に、絶縁層は、ＩＣ基板の回路面上に成膜されているので、絶縁層と回路面との間からキャビティ内の気密が破られる可能性は低い。
これらのことから、キャビティ内の気密が悪化してしまうことを防止でき、高い気密性を有するキャビティ内にＭＥＭＳデバイスを収容することができる。その結果、高品質化及び高信頼性化を図ることができる。また、ＭＥＭＳデバイス基板とＩＣ基板という２枚の基板をウエハレベルで接合した構成であるので、小型化、薄型化を図ることができる。
また、本発明に係る気密パッケージは、上記本発明の気密パッケージにおいて、前記外部電極部が、前記枠部の外側に配置されるように前記ＭＥＭＳデバイス基板の上面に形成されたコンタクトアイランドと、該コンタクトアイランドに対向するように前記絶縁層に設けられ、コンタクトアイランドと前記回路面とを電気的に接続するアイランド用電極パッドと、前記ＭＥＭＳデバイス基板を貫通するように形成され、一端側が前記コンタクトアイランドに電気的に接続されると共に他端側がＭＥＭＳデバイス基板の外面に露出する貫通配線と、を備えていることを特徴とするものである。
この発明に係る気密パッケージにおいては、ＭＥＭＳデバイス基板を貫通する貫通配線、コンタクトアイランド及びアイランド用電極パッドを介して、外部と回路面とを導通することができる。特に、ＩＣ基板側に何ら加工を施すことなく、外部電極部を形成することができるので、ＩＣ基板の信頼性を保障することができる。また、貫通配線は、キャビティを構成している枠部の外側に配置されているので、仮に貫通配線の気密性が十分でない場合であっても、キャビティ内の気密性に何ら影響を与えることがない。
また、本発明に係る気密パッケージは、上記本発明の気密パッケージにおいて、前記外部電極部が、前記ＩＣ基板を貫通するように形成され、一端側が前記枠部の外側にて前記回路面に電気的に接続されると共に他端側がＩＣ基板の外面に露出する貫通配線であることを特徴とするものである。
この発明に係る気密パッケージにおいては、ＩＣ基板を貫通する貫通配線を介して、外部と回路面とを導通することができる。特に、貫通配線を形成するだけで、外部電極部を形成することができるので、構成の簡略化を図ることができると共に低コストを図ることができる。また、貫通配線は、キャビティを構成している枠部の外側に配置されているので、仮に貫通配線の気密性が十分でない場合であっても、キャビティ内の気密性に何ら影響を与えることがない。
また、本発明に係る気密パッケージは、上記本発明の気密パッケージにおいて、前記ＭＥＭＳデバイスが、前記回路面を介して印加された電圧に基づいて静電引力を発生させる電極部と、該電極部に対して所定距離を空けた状態で対向配置され、前記静電引力を受けて振動する振動部と、該振動部に対して所定距離を空けた状態で対向配置され、振動部との間の静電容量の変化を検出する検出部と、を備えていることを特徴とするものである。
この発明に係る気密パッケージにおいては、ＭＥＭＳデバイスを発振子として機能させることができる。即ち、電極部は、回路面を介して印加された電圧に基づいて静電引力を発生させ、振動部を振動させる。すると、振動部と検出部との距離が変化するので静電容量が変化する。検出部は、この静電容量の変化を検出すると共に、周波数としてＩＣ基板に出力する。ＩＣ基板は、この周波数が共振状態となるように電極部に印加する電圧を調整する。このように、ＭＥＭＳデバイスを発振子として機能させることができる。特に、気密性に優れたキャビティ内に発振子を収容することができるので、高感度で高性能な発振子としてＭＥＭＳデバイスを作動させることができる。
また、本発明に係る気密パッケージは、上記本発明の気密パッケージにおいて、前記キャビティの内部が、大気圧よりも低い圧力に調整されていることを特徴とするものである。
また、本発明に係る気密パッケージの製造方法は、上記本発明の気密パッケージの製造方法において、前記接合工程の際に、前記キャビティ内を真空引きして、内部の圧力を大気圧よりも低い圧力に調整する圧力調整工程を行うことを特徴とするものである。
この発明に係る気密パッケージ及び気密パッケージの製造方法においては、ＭＥＭＳデバイス基板とＩＣ基板とを接合する際に、キャビティ内を真空引きする圧力調整工程を行う。この工程を行うことで、キャビティ内の圧力を減圧することができ、大気圧よりも低い圧力、例えば、真空状態にすることができる。よって、ダンピングの影響を低減させた状態でＭＥＭＳデバイスを作動させることができる。しかも、気密性が高いキャビティであるので、時間と共に真空度が悪化する恐れがない。よって、性能が低下する恐れがなく、作動の信頼性を長期間に亘って確保することができる。
また、本発明に係る気密パッケージは、上記本発明の気密パッケージにおいて、前記絶縁層が、表面が平坦面とされていることを特徴とするものである。
また、本発明に係る気密パッケージの製造方法は、上記本発明の気密パッケージの製造方法において、前記第２の基板形成工程の際に、前記絶縁層を成膜した後、研磨加工を行って絶縁層の表面を平坦面にする研磨工程を行うことを特徴とするものである。
この発明に係る気密パッケージ及び気密パッケージの製造方法においては、研磨工程により絶縁層の表面を均一な平坦面にすることができるので、ＭＥＭＳデバイス基板とＩＣ基板との密着性を高めることができ、キャビティ内の気密性をより高めることができる。
また、本発明に係る気密パッケージの製造方法は、上記本発明の気密パッケージの製造方法において、前記接合工程の際に、４００℃以下の温度環境下で接合を行うことを特徴とするものである。
この発明に係る気密パッケージの製造方法においては、４００℃以下の温度環境下でＭＥＭＳデバイス基板とＩＣ基板とを接合するので、接合時にＩＣ基板にかかる温度負荷をできるだけ抑えることができる。従って、性能に影響を与えるほどの温度にＩＣ基板が達してしまうことを防ぐことができる。よって、信頼性を向上することができる。
本発明によれば、小型化、薄型化を図りながら、ＭＥＭＳデバイスが収容されるキャビティ内を高気密に維持することができ、高品質化及び高信頼性化を図ることができる気密パッケージを得ることができる。
（第１実施形態）
以下、本発明に係る気密パッケージの第１実施形態を、図１から図１９を参照して説明する。なお、本実施形態では、気密パッケージを発振器として以下に説明する。
図１に示すように、発振器１は、ＭＥＭＳ基板（ＭＥＭＳデバイス基板）２と、ＩＣ基板３とが２層に接合されたもので、両基板２、３の間に形成されたキャビティ４内に発振子として機能するＭＥＭＳデバイス５が密閉状態で収容されている。
以下、本発明に係る気密パッケージの第１実施形態を、図１から図１９を参照して説明する。なお、本実施形態では、気密パッケージを発振器として以下に説明する。
図１に示すように、発振器１は、ＭＥＭＳ基板（ＭＥＭＳデバイス基板）２と、ＩＣ基板３とが２層に接合されたもので、両基板２、３の間に形成されたキャビティ４内に発振子として機能するＭＥＭＳデバイス５が密閉状態で収容されている。
上記ＭＥＭＳ基板２は、上面視矩形状に形成された半導体からなる基板であり、ＭＥＭＳデバイス５と、該ＭＥＭＳデバイス５の周囲を囲むフレーム（枠部）１０と、該フレーム１０の外側に配置されたコンタクトアイランド１１と、が上面に形成されている。
なお本実施形態では、ＭＥＭＳ基板２をシリコン基板、より具体的には、シリコン支持層２ａ（例えば、厚さ３００〜８００μｍ）と該シリコン支持層２ａ上に形成された二酸化珪素（ＳｉＯ２）のＢＯＸ（Buried Oxide）層２ｂ（例えば、厚さ数μｍ）と、該ＢＯＸ層２ｂ上に形成されたシリコン活性層２ｃ（例えば、厚さ５〜１００μｍ）とを有するＳＯＩ（Silicon On Insulator）基板を用いた例に挙げて説明する。また、上述したＭＥＭＳ基板２の上面とは、シリコン活性層２ｃ側の面である。但し、ＭＥＭＳ基板２は、このようなシリコン基板に限られず、半導体基板であれば構わない。
なお本実施形態では、ＭＥＭＳ基板２をシリコン基板、より具体的には、シリコン支持層２ａ（例えば、厚さ３００〜８００μｍ）と該シリコン支持層２ａ上に形成された二酸化珪素（ＳｉＯ２）のＢＯＸ（Buried Oxide）層２ｂ（例えば、厚さ数μｍ）と、該ＢＯＸ層２ｂ上に形成されたシリコン活性層２ｃ（例えば、厚さ５〜１００μｍ）とを有するＳＯＩ（Silicon On Insulator）基板を用いた例に挙げて説明する。また、上述したＭＥＭＳ基板２の上面とは、シリコン活性層２ｃ側の面である。但し、ＭＥＭＳ基板２は、このようなシリコン基板に限られず、半導体基板であれば構わない。
上記ＭＥＭＳデバイス５は、図１から図３に示すように、振動部１２と、該振動部１２に対して所定距離（例えば、２μｍ以下）を空けた状態で、振動部１２を間に挟むように対向配置された駆動アイランド（電極部）１３及び検出アイランド（検出部）１４と、を備えている。なお、図２は図１に示すＡ−Ａ断面を示す図であり、図３は図１に示すＢ−Ｂ断面を示す図である。
振動部１２は、両端が振動部アイランド１５によって支持されており、駆動アイランド１３との間に発生した静電引力を受けて駆動アイランド１３及び検出アイランド１４に対して接近離間する方向（図１及び図３に示す矢印Ｃ方向）に振動するようになっている。この振動部１２は、シリコン活性層２ｃにより形成されており、振動部１２とシリコン支持層２ａとの間のＢＯＸ層２ｂが除去されている。これにより、振動部１２とシリコン支持層２ａとの間には振動ギャップが空いており、中空に浮いた状態で振動部アイランド１５によって両端が支持されている。
振動部１２は、両端が振動部アイランド１５によって支持されており、駆動アイランド１３との間に発生した静電引力を受けて駆動アイランド１３及び検出アイランド１４に対して接近離間する方向（図１及び図３に示す矢印Ｃ方向）に振動するようになっている。この振動部１２は、シリコン活性層２ｃにより形成されており、振動部１２とシリコン支持層２ａとの間のＢＯＸ層２ｂが除去されている。これにより、振動部１２とシリコン支持層２ａとの間には振動ギャップが空いており、中空に浮いた状態で振動部アイランド１５によって両端が支持されている。
振動部１２の両端を支持する２つの振動部アイランド１５は、シリコン活性層２ｃ及びＢＯＸ層２ｂから形成されており、上面がＩＣ基板３の後述する能動回路面（回路面）２０上に成膜された絶縁層２１に接合されている。この際、振動部アイランド１５の一部は、絶縁層２１に埋没するように形成された後述するコンタクト電極（電極パッド）２２を介して、ＩＣ基板３の能動回路面２０に電気的に接続されている。振動部１２及び振動部アイランド１５は、このコンタクト電極２２を介して所定の電位（例えばＧＮＤ）に保たれている。
駆動アイランド１３は、振動部アイランド１５と同様に、シリコン活性層２ｃ及びＢＯＸ層２ｂから形成されており、やはり上面が絶縁層２１に接合された状態となっている。この際、駆動アイランド１３の一部も同様に、コンタクト電極２２を介してＩＣ基板３の能動回路面２０に電気的に接続されている。そして、駆動アイランド１３は、能動回路面２０及びコンタクト電極２２を介して印加された電圧に基づいて振動部１２との間に静電引力を発生させ、振動部１２を上述した方向に振動させるようになっている。
検出アイランド１４は、駆動アイランド１３と同様に、シリコン活性層２ｃ及びＢＯＸ層２ｂから形成されており、上面が絶縁層２１に接合されている。また、検出アイランド１４の一部も同様に、コンタクト電極２２を介してＩＣ基板３の能動回路面２０に電気的に接続されている。そして、検出アイランド１４は、振動する振動部１２との間の距離変化を静電容量の変化として検出し、周波数としてＩＣ基板３に出力するようになっている。
このように構成されたＭＥＭＳデバイス５は、ＩＣ基板３とＭＥＭＳ基板２とフレーム１０とで囲まれたキャビティ４に密閉状態で収容されている。なお本実施形態のキャビティ４は、内部が真空状態に維持された状態となっている。
フレーム１０は、振動部アイランド１５、駆動アイランド１３及び検出アイランド１４に対してそれぞれ所定の距離を空けた状態で、ＭＥＭＳデバイス５の周囲を囲むように、例えば上面視四角形状に形成されている。このフレーム１０は、シリコン活性層２ｃ及びＢＯＸ層２ｂから形成されており、上面が絶縁層２１に接合されている。これにより、キャビティ４内を密閉している。
上記コンタクトアイランド１１は、フレーム１０の外側に配置されるように形成されている。具体的には、フレーム１０から所定の距離を空けた状態で、フレーム１０の各辺に対向するように４つ形成されている。このコンタクトアイランド１１も、シリコン活性層２ｃ及びＢＯＸ層２ｂから形成されており、上面が絶縁層２１に接合されている。この際、コンタクトアイランド１１の一部は、絶縁層２１に埋没するように形成された後述するアイランド用電極（アイランド用電極パッド）２３を介して、ＩＣ基板３の能動回路面２０に電気的に接続された状態となっている。
また、ＭＥＭＳ基板２には、一端側がコンタクトアイランド１１に電気的に接続されると共に、他端側がＭＥＭＳ基板２の外面に露出する貫通配線２４が形成されている。詳細に説明すると、この貫通配線２４は、シリコン支持層２ａからＢＯＸ層２ｂを厚さ方向に貫通するように形成されており、コンタクトアイランド１１を構成するシリコン活性層２ｃに一端側が接続し、他端側がシリコン支持層２ａの下面（外面）に露出している。
上述した、コンタクトアイランド１１、アイランド用電極２３及び貫通配線２４は、フレーム１０の外側にて能動回路面２０に一端側が電気的に接続されると共に、ＭＥＭＳ基板２の外面に他端側が露出して外部に電気的に接続される外部電極部２５として機能するようになっている。
上述した、コンタクトアイランド１１、アイランド用電極２３及び貫通配線２４は、フレーム１０の外側にて能動回路面２０に一端側が電気的に接続されると共に、ＭＥＭＳ基板２の外面に他端側が露出して外部に電気的に接続される外部電極部２５として機能するようになっている。
上記ＩＣ基板３は、上面（ＭＥＭＳ基板２に対向する面）に、ＭＥＭＳデバイス５を作動させる回路等を含む能動回路面２０を有している。また、この能動回路面２０上には、表面が平坦化された絶縁層２１が成膜されている。これにより、能動回路面２０は、絶縁層２１の下層に隠された状態となっている。このＩＣ基板３は、絶縁層２１をＭＥＭＳ基板２側に対向させた状態で、主にフレーム１０を介してＭＥＭＳ基板２に接合されている。この接合によって、キャビティ４内にＭＥＭＳデバイス５が密閉状態で収容されている。また、フレーム１０だけでなく、振動部アイランド１５、駆動アイランド１３、検出アイランド１４及びコンタクトアイランド１１が、それぞれＩＣ基板３に接合されている。
ところで、絶縁層２１には、能動回路面２０に導通するコンタクト電極２２及びアイランド用電極２３が、所定の位置に埋没するように形成されている。この際、コンタクト電極２２は、両基板２、３を重ね合わせたときに、ＭＥＭＳデバイス５の駆動アイランド１３、検出アイランド１４及び振動部アイランド１５にそれぞれ対向する位置に形成されている。一方、アイランド用電極２３は、両基板２、３を重ね合わせたときに、コンタクトアイランド１１に対向する位置に形成されている。これにより、両基板２、３を接合した際に、駆動アイランド１３、検出アイランド１４、振動部アイランド１５及びコンタクトアイランド１１をそれぞれ絶縁層２１の下層に配置されている能動回路面２０に対して導通させることができるようになっている。
次に、このように構成された発振器１を作動させる場合について、簡単に説明する。まず、貫通配線２４、コンタクトアイランド１１及びアイランド用電極２３を介してＩＣ基板３の能動回路面２０に外部から電源を供給すると共に、作動を開始させる信号を入力する。すると、ＩＣ基板３は、能動回路面２０及びコンタクト電極２２を介して駆動アイランド１３に対して交流信号（交流電圧）を印加する。駆動アイランド１３は、これを受けて、該駆動アイランド１３と振動部１２との間に静電引力を発生させる。振動部１２は、この静電引力によって、駆動アイランド１３及び検出アイランド１４に対して接近離間するように振動する。振動部１２が振動すると、該振動部１２と検出アイランド１４との間の距離が変化し、両者の静電容量が変化する。検出アイランド１４は、この静電容量の変化を周波数としてＩＣ基板３に出力する。そして、ＩＣ基板３は、この周波数が共振状態となるように、駆動アイランド１３に印加する交流信号を設定する。
このようにして、ＭＥＭＳデバイス５を発振子として機能させることができる。
このようにして、ＭＥＭＳデバイス５を発振子として機能させることができる。
次に、このように構成された発振器１の製造方法について、以下に説明する。
本実施形態の製造方法は、第１の基板形成工程と、第２の基板形成工程と、外部電極部形成工程と、重ね合わせ工程と、接合工程と、を適宜行うことで、発振器１を製造する方法である。これら各工程について、図４から図１９を参照しながら以下に説明する。なお、図４から図９は、図１に示すＡ−Ａ断面に沿った視点を図示している。
本実施形態の製造方法は、第１の基板形成工程と、第２の基板形成工程と、外部電極部形成工程と、重ね合わせ工程と、接合工程と、を適宜行うことで、発振器１を製造する方法である。これら各工程について、図４から図１９を参照しながら以下に説明する。なお、図４から図９は、図１に示すＡ−Ａ断面に沿った視点を図示している。
まず、ＭＥＭＳ基板２の上面に、半導体プロセス技術によりＭＥＭＳデバイス５、フレーム１０及びコンタクトアイランド１１を形成する第１の基板形成工程を行う。また、これと同時に、外部電極部形成工程を行って、外部電極部２５を構成する貫通配線２４を同じタイミングで形成する。
始めに、図４に示すように、シリコン支持層２ａとＢＯＸ層２ｂとシリコン活性層２ｃとからなるＳＯＩ基板でもあるＭＥＭＳ基板２を用意する。続いて、図５に示すように、シリコン支持層２ａ上にエッチングマスクとなるフォトレジスト膜３０を成膜する。成膜後、図６に示すように、フォトレジスト膜３０をフォトリソグラフィ技術によって部分的に除去するようにパターニングし、貫通配線２４を形成する領域のシリコン支持層２ａを露出させる。
始めに、図４に示すように、シリコン支持層２ａとＢＯＸ層２ｂとシリコン活性層２ｃとからなるＳＯＩ基板でもあるＭＥＭＳ基板２を用意する。続いて、図５に示すように、シリコン支持層２ａ上にエッチングマスクとなるフォトレジスト膜３０を成膜する。成膜後、図６に示すように、フォトレジスト膜３０をフォトリソグラフィ技術によって部分的に除去するようにパターニングし、貫通配線２４を形成する領域のシリコン支持層２ａを露出させる。
続いて、図７に示すように、フォトレジスト膜３０をマスクとして、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）やＤＲＩＥ（Deep Reactive Ion Etching）を行って、マスクされていないシリコン支持層２ａを選択的に除去して貫通配線２４用の貫通孔２４ａを形成する。この際、シリコン支持層２ａだけでなく、ＢＯＸ層２ｂも同時に除去しておく。
なお、上述したドライエッチングに限らず、水酸化カリウム（ＫＯＨ）やテトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）等のアルカリ性エッチャントによる異方性エッチング（ウェットエッチング）によりシリコン支持層２ａ及びＢＯＸ層２ｂを除去しても構わない。
なお、上述したドライエッチングに限らず、水酸化カリウム（ＫＯＨ）やテトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）等のアルカリ性エッチャントによる異方性エッチング（ウェットエッチング）によりシリコン支持層２ａ及びＢＯＸ層２ｂを除去しても構わない。
そして、図８に示すように、マスクとしていたフォトレジスト膜３０を除去すると共に、貫通孔２４ａ内を埋めるように金属材料をメッキ等により形成して貫通配線２４を形成する。貫通配線２４を形成した後、図９に示すように、シリコン活性層２ｃ上にエッチングマスクとなるフォトレジスト膜３１を成膜する。成膜後、図１０に示すように、フォトレジスト膜３１をフォトリソグラフィ技術によって部分的に除去するようにパターニングし、振動部１２を形成する領域のシリコン活性層２ｃを露出させる。
続いて、図１１に示すように、フォトレジスト膜３１をマスクとして同様にドライエッチングやウェットエッチングを行い、マスクされていないシリコン活性層２ｃを所定距離（例えば、０．５μｍ〜５μｍ）だけ除去する。これにより、振動部１２とＩＣ基板３との間の振動ギャップを形成することができる。
続いて、図１１に示すように、フォトレジスト膜３１をマスクとして同様にドライエッチングやウェットエッチングを行い、マスクされていないシリコン活性層２ｃを所定距離（例えば、０．５μｍ〜５μｍ）だけ除去する。これにより、振動部１２とＩＣ基板３との間の振動ギャップを形成することができる。
続いて、マスクとしていたフォトレジスト膜３１を除去した後、図１２に示すように、新たなフォトレジスト膜３２をシリコン活性層２ｃ上に成膜する。そして、図１３に示すように、フォトレジスト膜３２をフォトリソグラフィ技術によって部分的に除去するようにパターニングし、ＭＥＭＳデバイス５、フレーム１０、コンタクトアイランド１１となる以外の領域のシリコン活性層２ｃを露出させる。
続いて、図１４に示すように、フォトレジスト膜３０をマスクとして同様にドライエッチングやウェットエッチングを行い、マスクされていないシリコン活性層２ｃを選択的に除去する。この際、ＢＯＸ層２ｂをエッチングストップとして利用する。そして、図１５に示すように、ドライエッチングやフッ酸を利用したウェットエッチングを行って、露出したＢＯＸ層２ｂ及び、振動部１２の下層に位置するＢＯＸ層２ｂを選択的に除去する。
続いて、図１４に示すように、フォトレジスト膜３０をマスクとして同様にドライエッチングやウェットエッチングを行い、マスクされていないシリコン活性層２ｃを選択的に除去する。この際、ＢＯＸ層２ｂをエッチングストップとして利用する。そして、図１５に示すように、ドライエッチングやフッ酸を利用したウェットエッチングを行って、露出したＢＯＸ層２ｂ及び、振動部１２の下層に位置するＢＯＸ層２ｂを選択的に除去する。
その結果、ＭＥＭＳ基板２の上面（シリコン活性層２ｃ側）にＭＥＭＳデバイス５、フレーム１０、コンタクトアイランド１１を形成することができると共に、コンタクトアイランド１１に電気的に接続した貫通配線２４を形成することができる。
次に、ＩＣ基板３の能動回路面２０上に絶縁層２１を形成すると共に、能動回路面２０に導通するコンタクト電極２２及びアイランド用電極２３を絶縁層２１に形成する第２の基板形成工程を行う。
まず、図１６に示すように、ＩＣ基板３の上面に能動回路面２０を形成する。続いて、図１７に示すように、能動回路面２０上の所定位置に金属材料をパターニングして、コンタクト電極２２及びアイランド用電極２３をそれぞれ形成する。この際、駆動アイランド１３、検出アイランド１４及び振動部アイランド１５に対向する位置にコンタクト電極２２を形成すると共に、コンタクトアイランド１１に対向する位置にアイランド用電極２３を形成する。
まず、図１６に示すように、ＩＣ基板３の上面に能動回路面２０を形成する。続いて、図１７に示すように、能動回路面２０上の所定位置に金属材料をパターニングして、コンタクト電極２２及びアイランド用電極２３をそれぞれ形成する。この際、駆動アイランド１３、検出アイランド１４及び振動部アイランド１５に対向する位置にコンタクト電極２２を形成すると共に、コンタクトアイランド１１に対向する位置にアイランド用電極２３を形成する。
続いて、図１８に示すように、能動回路面２０上にＴＥＯＳ（Tetraethyl orthosilicate）やＳｉＯ２等の絶縁層２１を成膜する。この際、コンタクト電極２２及びアイランド用電極２３を覆うように厚めに絶縁層２１を成膜する。そして、図１９に示すように、ＣＭＰ（Chemical Mechanical Polishing）装置等により、コンタクト電極２２及びアイランド用電極２３が露出するまで絶縁層２１の表面を研磨加工する研磨工程を行う。この工程を行うことで、絶縁層２１の表面の凹凸をなくすことができ、表面を平坦面とすることができる。また、コンタクト電極２２の表面と、外部電極部２５を構成するアイランド用電極２３の表面と、絶縁層２１の表面とが、段差がない面一状態となる。
この時点で、第１の基板形成工程、第２の基板形成工程及び外部電極部形成工程が終了する。なお、第２の基板形成工程は、第１の基板形成工程と同じタイミングで行っても構わないし、前後のタイミングで行っても構わない。
この時点で、第１の基板形成工程、第２の基板形成工程及び外部電極部形成工程が終了する。なお、第２の基板形成工程は、第１の基板形成工程と同じタイミングで行っても構わないし、前後のタイミングで行っても構わない。
次に、ＭＥＭＳ基板２とＩＣ基板３とを重ね合わせる重ね合わせ工程を行う。この際、能動回路面２０上に成膜された絶縁層２１をＭＥＭＳ基板２側に向けながら、フレーム１０を介してＩＣ基板３を重ね合わせる。これにより、ＭＥＭＳデバイス５は、キャビティ４内に収容された状態となる。また、コンタクト電極２２が駆動アイランド１３、検出アイランド１４及び振動部アイランド１５にそれぞれ重なると共に、アイランド用電極２３がコンタクトアイランド１１に重なった状態となる。
次に、ＭＥＭＳ基板２とＩＣ基板３とを接合する接合工程を行う。ここで、接合を行う前に、キャビティ４内を真空引きする圧力調整工程を行う。この工程を行うことで、キャビティ４内の圧力を減圧することができ、大気圧よりも低い圧力にすることができる。本実施形態では、キャビティ４内を真空状態にする。
真空引きが終了した後、接合を開始する。これより、内部の圧力が真空に調整されたキャビティ４内にＭＥＭＳデバイス５を密閉状態で収容することができる。また、コンタクト電極２２が駆動アイランド１３、検出アイランド１４及び振動部アイランド１５に対して密着して導通した状態になると共に、アイランド用電極２３がコンタクトアイランド１１に対して密着して導通した状態となる。
その結果、図１に示す気密パッケージを製造することができる。
真空引きが終了した後、接合を開始する。これより、内部の圧力が真空に調整されたキャビティ４内にＭＥＭＳデバイス５を密閉状態で収容することができる。また、コンタクト電極２２が駆動アイランド１３、検出アイランド１４及び振動部アイランド１５に対して密着して導通した状態になると共に、アイランド用電極２３がコンタクトアイランド１１に対して密着して導通した状態となる。
その結果、図１に示す気密パッケージを製造することができる。
このように製造された発振器１は、ＭＥＭＳデバイス５と外部電極部２５とが絶縁層２１の下層に形成されている能動回路面２０を介して接続されている。しかも、貫通配線２４で構成される外部電極部２５は、キャビティ４を構成するフレーム１０の外側にて、能動回路面２０に接続されている。つまり、ＭＥＭＳデバイス５は、キャビティ４の外側まで引き出された能動回路面２０を介して、外部電極部２５に接続されている。よって、キャビティと外部とを連通するようにスルーホールが形成されていた従来のものとは異なり、キャビティ４内を密閉した空間に保つことができる。従って、キャビティ４内の気密性に影響を与えることがない。
特に、絶縁層２１は、能動回路面２０上に成膜されているので、絶縁層２１と能動回路面２０との間からキャビティ４内の気密が破られる可能性は低い。しかも、絶縁層２１の表面は、凹凸がない平坦面となっているので、ＭＥＭＳ基板２とＩＣ基板３との密着性を高めることができ、上述した可能性が低く、気密性を確実なものにすることができる。
以上のことから、キャビティ４内の気密が悪化してしまうことを防止でき、高い気密性を有するキャビティ４内に発振子として機能するＭＥＭＳデバイス５を収容することができる。その結果、高感度で高性能な発振子としてＭＥＭＳデバイス５を作動させることができ、発振器１の高品質化及び高性能化を図ることができる。
以上のことから、キャビティ４内の気密が悪化してしまうことを防止でき、高い気密性を有するキャビティ４内に発振子として機能するＭＥＭＳデバイス５を収容することができる。その結果、高感度で高性能な発振子としてＭＥＭＳデバイス５を作動させることができ、発振器１の高品質化及び高性能化を図ることができる。
しかも、キャビティ４内は真空状態になっているので、ダンピングの影響を低減させた状態で振動部１２を振動させることができる。また、気密性が高いキャビティ４であるので、時間と共に真空度が悪化する恐れがない。よって、性能が低下する恐れがなく、作動の信頼性を長期間に亘って確保することができる。
また、本実施形態では、シリコン支持層２ａに貫通配線２４を形成しているが、この貫通配線２４はキャビティ４の外側に配置されている。そのため、仮に貫通孔２４ａの粗れ等によって貫通配線２４の気密性が十分でない場合であっても、キャビティ４内の気密性に何ら影響を与えることがない。
また、本実施形態では、シリコン支持層２ａに貫通配線２４を形成しているが、この貫通配線２４はキャビティ４の外側に配置されている。そのため、仮に貫通孔２４ａの粗れ等によって貫通配線２４の気密性が十分でない場合であっても、キャビティ４内の気密性に何ら影響を与えることがない。
また、本実施形態の発振器１は、ＭＥＭＳ基板２とＩＣ基板３という２枚の基板をウエハレベルで接合した構成であるので、小型化及び薄型化を図ることができる。また、ＩＣ基板３側に何ら加工を施すことなく、外部電極部２５を形成することができるので、ＩＣ基板３の信頼性を保障することができる。
上述したように、本実施形態の発振器１によれば、小型化、薄型化を図りながら、発振子として機能するＭＥＭＳデバイス５が収容されるキャビティ４内を高気密に維持することができ、高品質化及び高信頼性化を図ることができる。
なお、上述した発振器１は、各種の電子機器の基板回路上に実装されて使用される。この際、図２０に示すように、発振器１の周囲を樹脂３５でモールドした状態で実装しても構わない。
つまり、ＭＥＭＳ基板２を上側にした状態でＩＣ基板３をリードフレーム３６上に接着剤３７を利用して固定する。そして、ＭＥＭＳ基板２の外面に露出している貫通配線２４の他端側と、リードフレーム３６とをワイヤー３８を介してワイヤーボンディングによって電気的に接続する。最後に、リードフレーム３６が露出するように、発振器１を樹脂３５によりモールドしてパッケージングする。これにより、図示しない基板回路上に発振器１を安定して実装することができ、使い易くなる。
また、図２１に示すように、貫通配線２４の他端側にバンプ３９を形成し、該バンプ３９を介して基板回路上に直接実装しても構わない。こうすることで、パッケージレス化を図ることができる。
つまり、ＭＥＭＳ基板２を上側にした状態でＩＣ基板３をリードフレーム３６上に接着剤３７を利用して固定する。そして、ＭＥＭＳ基板２の外面に露出している貫通配線２４の他端側と、リードフレーム３６とをワイヤー３８を介してワイヤーボンディングによって電気的に接続する。最後に、リードフレーム３６が露出するように、発振器１を樹脂３５によりモールドしてパッケージングする。これにより、図示しない基板回路上に発振器１を安定して実装することができ、使い易くなる。
また、図２１に示すように、貫通配線２４の他端側にバンプ３９を形成し、該バンプ３９を介して基板回路上に直接実装しても構わない。こうすることで、パッケージレス化を図ることができる。
なお、上記第１実施形態において、接合工程を行う際に、４００℃以下の温度環境下で接合を行うことが好ましい。こうすることで、接合時にＩＣ基板３にかかる温度負荷をできるだけ抑えることができる。従って、性能に影響を与えるほどの温度にＩＣ基板３が達してしまうことを防ぐことができ、動作保障をより確実にして信頼性を向上することができる。
このような接合方法としては、例えば、表面活性化接合、ＡｕＳｉ共晶接合、ＡｕＳｎ共晶接合やＡｕＡｕ熱圧着接合等が考えられる。
表面活性化接合は、接合を行う前に、ＭＥＭＳ基板２及びＩＣ基板３の表面にＡｒ、Ｏ２、Ｎ２等のプラズマやＡｒイオンビーム等を照射して、互いの表面を活性化させておく。その後、両基板２、３を２００℃〜４００℃程度に加熱して接合を行う方法である。この方法は、Ｓｉ−Ｓｉ、Ｓｉ−ＳｉＯ２、ＳｉＯ２−ＳｉＯ２等の組み合わせで可能な方法である。そのため、絶縁層２１をＳｉＯ２の層にしたり、フレーム１０等の上面をＳｉＯ２の層にしたりすれば良い。
表面活性化接合は、接合を行う前に、ＭＥＭＳ基板２及びＩＣ基板３の表面にＡｒ、Ｏ２、Ｎ２等のプラズマやＡｒイオンビーム等を照射して、互いの表面を活性化させておく。その後、両基板２、３を２００℃〜４００℃程度に加熱して接合を行う方法である。この方法は、Ｓｉ−Ｓｉ、Ｓｉ−ＳｉＯ２、ＳｉＯ２−ＳｉＯ２等の組み合わせで可能な方法である。そのため、絶縁層２１をＳｉＯ２の層にしたり、フレーム１０等の上面をＳｉＯ２の層にしたりすれば良い。
また、ＡｕＳｉ共晶接合は、ＡｕとＳｉとの共晶反応による融解を利用して接合させる方法である。この場合には、フレーム１０等に対向するように絶縁層２１上にＡｕの薄膜をパターン形成した後、ＭＥＭＳ基板２とＩＣ基板３とを重ね合わせる。そして、両基板２、３を３６０℃以上に加熱することで、共晶反応を利用して接合させることができる。このように、ＡｕとＳｉとの共晶反応を利用して接合を行っても構わない。
また、ＡｕＳｎ共晶接合は、ＡｕとＳｎとの共晶反応による融解を利用して接合させる方法である。この場合には、ＭＥＭＳ基板２又はＩＣ基板３の一方或いは両方に、ＡｎＳｎ合金の薄膜をパターン形成したり、一方の基板にＡｕの薄膜をパターン形成すると共に他方の基板にＳｎの薄膜をパターン形成したりした後、両基板２、３を重ね合わせる。そして、両基板２、３を２５０℃以上に加熱することで、共晶反応を利用して接合させることができる。このように、ＡｕとＳｎとの共晶反応を利用して接合を行っても構わない。
また、両基板２、３の表面にＡｕを成膜した後、３００℃以上に加熱しながら、両基板２、３を１ＭＰａ以上の荷重で圧接することで接合を行っても構わない。つまり、ＡｕＡｕ熱圧着接合により接合を行っても構わない。
（第２実施形態）
次に、本発明に係る第２実施形態について、図２２から図３１を参照して説明する。なお、第２実施形態において第１実施形態と同一の構成については、同一の符号を付しその説明を省略する。
第２実施形態と第１実施形態との異なる点は、第１実施形態では、外部電極部２５がＭＥＭＳ基板２側に形成されていたが、第２実施形態ではＩＣ基板３側に形成されている点である。
次に、本発明に係る第２実施形態について、図２２から図３１を参照して説明する。なお、第２実施形態において第１実施形態と同一の構成については、同一の符号を付しその説明を省略する。
第２実施形態と第１実施形態との異なる点は、第１実施形態では、外部電極部２５がＭＥＭＳ基板２側に形成されていたが、第２実施形態ではＩＣ基板３側に形成されている点である。
即ち、本実施形態の発振器４０は、図２２及び図２３に示すように、貫通配線４１が形成されているＩＣ基板３を備えている。なお、図２３は、図２２に示すＤ−Ｄ断面を示す図である。
この貫通配線４１は、ＩＣ基板３を貫通するように形成され、一端側がフレーム１０の外側にて能動回路面２０に電気的に接続されると共に、他端側がＩＣ基板３の外面に露出するように形成されている。即ち、本実施形態では、この貫通配線４１が外部電極部として機能する。このように、ＩＣ基板３側に貫通配線４１が形成されているので、本実施形態のＭＥＭＳ基板２には、第１実施形態のようにコンタクトアイランド１１や貫通配線２４が不要である。また、絶縁層２１にアイランド用電極２３を形成する必要もない。
この貫通配線４１は、ＩＣ基板３を貫通するように形成され、一端側がフレーム１０の外側にて能動回路面２０に電気的に接続されると共に、他端側がＩＣ基板３の外面に露出するように形成されている。即ち、本実施形態では、この貫通配線４１が外部電極部として機能する。このように、ＩＣ基板３側に貫通配線４１が形成されているので、本実施形態のＭＥＭＳ基板２には、第１実施形態のようにコンタクトアイランド１１や貫通配線２４が不要である。また、絶縁層２１にアイランド用電極２３を形成する必要もない。
このように構成された発振器４０によれば、ＩＣ基板３側に貫通配線４１を形成するだけで外部電極部を形成することができるので、構成の簡略化を図ることができると共に、低コスト化を図ることができる。また、仮に貫通孔４１ａの粗れによって貫通配線４１の気密性が十分でない場合であっても、フレーム１０の外側に配置されているので、第１実施形態と同様にキャビティ４内の気密性に何ら影響を与えることがない。
また、第１実施形態のようにＭＥＭＳ基板２側にコンタクトアイランド１１や貫通配線２４を形成する必要がないので、構成の簡略化を図ることができると共に、第１実施形態に比べて製造工程、製造時間の短縮化、デバイスの小型化を図ることができる。なお、上述した点以外に関しては、第１実施形態と同様の作用効果を奏することができる。
また、第１実施形態のようにＭＥＭＳ基板２側にコンタクトアイランド１１や貫通配線２４を形成する必要がないので、構成の簡略化を図ることができると共に、第１実施形態に比べて製造工程、製造時間の短縮化、デバイスの小型化を図ることができる。なお、上述した点以外に関しては、第１実施形態と同様の作用効果を奏することができる。
ここで、本実施形態の発振器４０の製造方法について、図２４から図３１を参照にして簡単に説明する。なお、本実施形態の製造方法は、第２の基板形成工程の際に、外部電極部形成工程を行って、ＩＣ基板３に絶縁層２１やコンタクト電極２２を形成すると同時に貫通配線４１を形成する。
まず、第１の基板形成工程を行って、ＭＥＭＳ基板２の上面にＭＥＭＳデバイス５及びフレーム１０を形成する。即ち、図２４に示すように、スタート基板となるＳＯＩ基板でもあるＭＥＭＳ基板２を用意した後、図２５に示すように、シリコン活性層２ｃを部分的に削って、振動部１２の振動ギャップを形成する。続いて、図２６に示すように、ＭＥＭＳデバイス５、フレーム１０となる以外の部分のシリコン活性層２ｃを選択的に除去する。そして、図２７に示すように、露出したＢＯＸ層２ｂ及び振動部１２の下層に位置するＢＯＸ層２ｂを除去して、ＭＥＭＳデバイス５及びフレーム１０を形成する。
このように本実施形態では、第１の基板形成工程の際に、コンタクトアイランド１１を形成する必要がないので、工程を簡略化することができる。
このように本実施形態では、第１の基板形成工程の際に、コンタクトアイランド１１を形成する必要がないので、工程を簡略化することができる。
次に、第２の基板形成工程を行う。まず、図２８に示すように、ＩＣ基板３に貫通孔４１ａを形成すると共に、該貫通孔４１ａ内を埋めるように金属材料を形成して貫通配線４１を形成する。なお、貫通配線４１が予め設けられたＩＣ基板３を用意しても構わない。
続いて、図２９に示すように、ＩＣ基板３の上面に能動回路面２０を形成する。これにより、貫通配線４１の一端側は、能動回路面２０に導通した状態となる。続いて、図３０に示すように、能動回路面２０上の所定位置に金属材料をパターニングして、コンタクト電極２２を形成する。そして、このコンタクト電極２２を覆うように能動回路面２０上に絶縁層２１を形成した後、コンタクト電極２２が表面に露出するまで絶縁層２１の表面を研磨加工する。
続いて、図２９に示すように、ＩＣ基板３の上面に能動回路面２０を形成する。これにより、貫通配線４１の一端側は、能動回路面２０に導通した状態となる。続いて、図３０に示すように、能動回路面２０上の所定位置に金属材料をパターニングして、コンタクト電極２２を形成する。そして、このコンタクト電極２２を覆うように能動回路面２０上に絶縁層２１を形成した後、コンタクト電極２２が表面に露出するまで絶縁層２１の表面を研磨加工する。
これにより、図３１に示すように、絶縁層２１の表面を平坦面にすることができると共に、コンタクト電極２２の表面と絶縁層２１の表面とが段差がなく、面一となった状態になる。その後、第１実施形態と同様に、重ね合わせ工程及び接合工程を行うことで、図２２に示す発振器４０を製造することができる。
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記各実施形態では、振動部１２の両端が振動部アイランド１５に支持された構成を例に挙げて説明したが、振動部アイランド１５を１つだけ形成し、該振動部アイランド１５によって振動部１２が片持ち状態で支持されるように構成しても構わない。この場合であっても、ＭＥＭＳデバイス５を同様に発振子として機能させることができる。
また、上記各実施形態では、ＭＥＭＳデバイス５を発振子として機能させ、気密パッケージを発振器１、４０に適用した場合を例に挙げて説明したが、この場合に限定されるものではない。例えば、ＭＥＭＳデバイスを、加速度センサや角速度センサとして機能させ、気密パッケージをこのようなセンサを有するデバイスとして機能させても構わない。このように、本発明に係る気密パッケージを、幅広い分野に適用することができる。
特に、本実施形態のように、キャビティ４内を減圧して真空状態に設定しても構わないが、ＭＥＭＳデバイス５が振動部１２を有していない場合には、キャビティ４内を減圧する必要はなく、単に密閉するだけでも構わない。この場合であっても、キャビティ４内の気密性が高いので、外部から塵埃等が侵入する可能性を低減することができ、高品質で信頼性の高い気密パッケージとすることができる。
特に、本実施形態のように、キャビティ４内を減圧して真空状態に設定しても構わないが、ＭＥＭＳデバイス５が振動部１２を有していない場合には、キャビティ４内を減圧する必要はなく、単に密閉するだけでも構わない。この場合であっても、キャビティ４内の気密性が高いので、外部から塵埃等が侵入する可能性を低減することができ、高品質で信頼性の高い気密パッケージとすることができる。
１、４０ 発振器（気密パッケージ）
２ ＭＥＭＳ基板（ＭＥＭＳデバイス基板）
３ ＩＣ基板
４ キャビティ
５ ＭＥＭＳデバイス
１０ フレーム（枠部）
１１ コンタクトアイランド
１２ 振動部
１３ 駆動アイランド（電極部）
１４ 検出アイランド（検出部）
２０ 能動回路面（回路面）
２１ 絶縁層
２２ コンタクト電極（電極パッド）
２３ アイランド用電極（アイランド用電極パッド）
２４ 貫通配線
２５ 外部電極部
４１ 貫通配線（外部電極部）
２ ＭＥＭＳ基板（ＭＥＭＳデバイス基板）
３ ＩＣ基板
４ キャビティ
５ ＭＥＭＳデバイス
１０ フレーム（枠部）
１１ コンタクトアイランド
１２ 振動部
１３ 駆動アイランド（電極部）
１４ 検出アイランド（検出部）
２０ 能動回路面（回路面）
２１ 絶縁層
２２ コンタクト電極（電極パッド）
２３ アイランド用電極（アイランド用電極パッド）
２４ 貫通配線
２５ 外部電極部
４１ 貫通配線（外部電極部）
Claims (10)
- 上面にＭＥＭＳデバイスが形成された半導体からなるＭＥＭＳデバイス基板と、
前記ＭＥＭＳデバイスの周囲を囲むように前記ＭＥＭＳデバイス基板の上面に形成された枠部と、
上面に形成された回路面と該回路面上に成膜された絶縁層とを有し、該絶縁層を前記ＭＥＭＳデバイス基板側に対向させた状態で前記枠部を介してＭＥＭＳデバイス基板に接合され、ＭＥＭＳデバイス基板と前記枠部とで囲まれたキャビティ内に前記ＭＥＭＳデバイスを密閉状態で収容させるＩＣ基板と、
前記ＭＥＭＳデバイスに対向するように前記絶縁層に形成され、前記枠部の内側でＭＥＭＳデバイスと前記回路面とを電気的に接続する電極パッドと、
前記枠部の外側にて前記回路面に一端側が電気的に接続されると共に、前記ＭＥＭＳデバイス基板又は前記ＩＣ基板の外面に他端側が露出して外部に電気的に接続される外部電極部と、を備えていることを特徴とする気密パッケージ。 - 請求項１に記載の気密パッケージにおいて、
前記外部電極部は、
前記枠部の外側に配置されるように前記ＭＥＭＳデバイス基板の上面に形成されたコンタクトアイランドと、
該コンタクトアイランドに対向するように前記絶縁層に設けられ、コンタクトアイランドと前記回路面とを電気的に接続するアイランド用電極パッドと、
前記ＭＥＭＳデバイス基板を貫通するように形成され、一端側が前記コンタクトアイランドに電気的に接続されると共に他端側がＭＥＭＳデバイス基板の外面に露出する貫通配線と、を備えていることを特徴とする気密パッケージ。 - 請求項１に記載の気密パッケージにおいて、
前記外部電極部は、前記ＩＣ基板を貫通するように形成され、一端側が前記枠部の外側にて前記回路面に電気的に接続されると共に他端側がＩＣ基板の外面に露出する貫通配線であることを特徴とする気密パッケージ。 - 請求項１から３のいずれか１項に記載の気密パッケージにおいて、
前記ＭＥＭＳデバイスは、
前記回路面を介して印加された電圧に基づいて静電引力を発生させる電極部と、
該電極部に対して所定距離を空けた状態で対向配置され、前記静電引力を受けて振動する振動部と、
該振動部に対して所定距離を空けた状態で対向配置され、振動部との間の静電容量の変化を検出する検出部と、を備えていることを特徴とする気密パッケージ。 - 請求項１から４のいずれか１項に記載の気密パッケージにおいて、
前記キャビティの内部は、大気圧よりも低い圧力に調整されていることを特徴とする気密パッケージ。 - 請求項１から５のいずれか１項に記載の気密パッケージにおいて、
前記絶縁層は、表面が平坦面とされていることを特徴とする気密パッケージ。 - キャビティ内にＭＥＭＳデバイスが密閉状態で収容された気密パッケージを製造する方法であって、
半導体からなるＭＥＭＳデバイス基板の上面に、半導体技術により上記ＭＥＭＳデバイス及び該ＭＥＭＳデバイスを囲む枠部を形成する第１の基板形成工程と、
ＩＣ基板の上面に形成された回路面上に絶縁層を成膜すると共に、回路面に導通する電極パッドを前記ＭＥＭＳデバイスに対向するように絶縁層に形成する第２の基板形成工程と、
前記第１の基板形成工程又は前記第２の基板形成工程の際に、前記枠部の外側にて前記回路面に一端側が電気的に接続されると共に、前記ＭＥＭＳデバイス基板又は前記ＩＣ基板の外面に他端側が露出して外部に電気的に接続される外部電極部を形成する外部電極部形成工程と、
前記各工程が終了した後、前記絶縁層を前記ＭＥＭＳデバイス基板側に対向させた状態で、前記枠部を介して前記ＩＣ基板をＭＥＭＳデバイス基板に重ね合わせる重ね合わせ工程と、
重ね合わせた前記両基板を接合し、両基板と前記枠部とで囲まれたキャビティ内に前記ＭＥＭＳデバイスを密閉状態で収容すると共に、前記電極パッドと前記ＭＥＭＳデバイスとの間を電気的に接続させる接合工程と、を備えていることを特徴とする気密パッケージの製造方法。 - 請求項７に記載の気密パッケージの製造方法において、
前記接合工程の際に、前記キャビティ内を真空引きして、内部の圧力を大気圧よりも低い圧力に調整する圧力調整工程を行うことを特徴とする気密パッケージの製造方法。 - 請求項７又は８に記載の気密パッケージの製造方法において、
前記第２の基板形成工程の際に、前記絶縁層を成膜した後、研磨加工を行って絶縁層の表面を平坦面にする研磨工程を行うことを特徴とする気密パッケージの製造方法。 - 請求項７から９のいずれか１項に記載の気密パッケージの製造方法において、
前記接合工程の際に、４００度以下の温度環境下で接合を行うことを特徴とする気密パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007226563A JP5040021B2 (ja) | 2007-08-31 | 2007-08-31 | 気密パッケージ及び気密パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007226563A JP5040021B2 (ja) | 2007-08-31 | 2007-08-31 | 気密パッケージ及び気密パッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009059941A JP2009059941A (ja) | 2009-03-19 |
| JP5040021B2 true JP5040021B2 (ja) | 2012-10-03 |
Family
ID=40555402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007226563A Expired - Fee Related JP5040021B2 (ja) | 2007-08-31 | 2007-08-31 | 気密パッケージ及び気密パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5040021B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5314979B2 (ja) * | 2008-09-22 | 2013-10-16 | アルプス電気株式会社 | Ｍｅｍｓセンサ |
| JP4913180B2 (ja) | 2009-07-02 | 2012-04-11 | 株式会社パテントストラ | 医療用ガイドワイヤ、その製造方法、及び医療用ガイドワイヤとバルーンカテーテルとガイディングカテーテルとの組立体 |
| JP4913198B2 (ja) * | 2009-10-27 | 2012-04-11 | 株式会社パテントストラ | 医療用ガイドワイヤ、医療用ガイドワイヤの製造方法、医療用ガイドワイヤとマイクロカテーテルとガイディングカテーテルとの組立体、および医療用ガイドワイヤとバルーンカテーテルとガイディングカテーテルとの組立体 |
| JP4913249B2 (ja) * | 2011-04-27 | 2012-04-11 | 株式会社パテントストラ | 医療用ガイドワイヤと、その製造方法 |
| JP2013004754A (ja) * | 2011-06-16 | 2013-01-07 | Toshiba Corp | 半導体パッケージ及びその製造方法 |
| JP5912048B2 (ja) * | 2012-02-15 | 2016-04-27 | アルプス電気株式会社 | 半導体素子の製造方法 |
| WO2013145287A1 (ja) | 2012-03-30 | 2013-10-03 | 株式会社日立製作所 | Memsデバイスおよびその製造方法 |
| JP6237982B2 (ja) | 2013-04-23 | 2017-11-29 | セイコーエプソン株式会社 | 物理量センサー、電子機器及び移動体 |
| US9764946B2 (en) | 2013-10-24 | 2017-09-19 | Analog Devices, Inc. | MEMs device with outgassing shield |
| JP2015182158A (ja) | 2014-03-24 | 2015-10-22 | セイコーエプソン株式会社 | Ｍｅｍｓデバイス |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4012753B2 (ja) * | 2002-03-25 | 2007-11-21 | 京セラ株式会社 | 弾性表面波装置 |
| US6936491B2 (en) * | 2003-06-04 | 2005-08-30 | Robert Bosch Gmbh | Method of fabricating microelectromechanical systems and devices having trench isolated contacts |
| JP2005184126A (ja) * | 2003-12-16 | 2005-07-07 | Murata Mfg Co Ltd | スイッチ素子 |
| US7183622B2 (en) * | 2004-06-30 | 2007-02-27 | Intel Corporation | Module integrating MEMS and passive components |
| JP2007214438A (ja) * | 2006-02-10 | 2007-08-23 | Dainippon Printing Co Ltd | センサーパッケージ |
-
2007
- 2007-08-31 JP JP2007226563A patent/JP5040021B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009059941A (ja) | 2009-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5040021B2 (ja) | 気密パッケージ及び気密パッケージの製造方法 | |
| US9452920B2 (en) | Microelectromechanical system device with internal direct electric coupling | |
| JP5806254B2 (ja) | 単結晶シリコン電極を備えた容量性微小電気機械式センサー | |
| US8616056B2 (en) | BAW gyroscope with bottom electrode | |
| US9344808B2 (en) | Differential sensing acoustic sensor | |
| TWI461348B (zh) | 微封裝方法及裝置 | |
| US7247246B2 (en) | Vertical integration of a MEMS structure with electronics in a hermetically sealed cavity | |
| KR100833508B1 (ko) | 멤즈 패키지 및 그 방법 | |
| US7104129B2 (en) | Vertically integrated MEMS structure with electronics in a hermetically sealed cavity | |
| KR100413789B1 (ko) | 고진공 패키징 마이크로자이로스코프 및 그 제조방법 | |
| TW201538945A (zh) | 微機械壓力感測器裝置及相關製造方法（一） | |
| TWI424546B (zh) | 半導體裝置及其製造方法 | |
| US9809451B2 (en) | Capacitive sensing structure with embedded acoustic channels | |
| US9450109B2 (en) | MEMS devices and fabrication methods thereof | |
| JP2008046078A (ja) | 微小電気機械システム素子およびその製造方法 | |
| US8828771B2 (en) | Sensor manufacturing method | |
| JP2006519707A (ja) | ガラス−シリコンｍｅｍｓプロセスで埋め込まれた電気的フィードスルーに関するシステム及び方法 | |
| KR101048085B1 (ko) | 기능성 소자 패키지 및 그 제조 방법 | |
| CN108217581B (zh) | 一种mems压电传感器及其制作方法 | |
| CN112583372A (zh) | 压电微机电谐振器设备以及对应的制造过程 | |
| US10934158B2 (en) | Semiconductor device including a microelectromechanical structure and an associated integrated electronic circuit | |
| JP4825111B2 (ja) | 圧電薄膜デバイスの製造方法 | |
| US7531424B1 (en) | Vacuum wafer-level packaging for SOI-MEMS devices | |
| JP5771921B2 (ja) | 封止型デバイス及びその製造方法 | |
| CN116625341A (zh) | 微电子机械***陀螺仪 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100513 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120620 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120620 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5040021 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150720 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |