CN1980530A - 电路板导电凸块结构的制法 - Google Patents
电路板导电凸块结构的制法 Download PDFInfo
- Publication number
- CN1980530A CN1980530A CN 200510125649 CN200510125649A CN1980530A CN 1980530 A CN1980530 A CN 1980530A CN 200510125649 CN200510125649 CN 200510125649 CN 200510125649 A CN200510125649 A CN 200510125649A CN 1980530 A CN1980530 A CN 1980530A
- Authority
- CN
- China
- Prior art keywords
- layer
- circuit
- conductive
- making
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
本发明的电路板导电凸块结构的制法包括以下步骤:提供一至少一表面形成有多个电性连接垫的电路板,覆盖在该电路板上一绝缘保护层,形成多个开口;在该绝缘保护层及开口表面形成一导电层;在该阻层开口中形成一粘着层;以及移除该阻层及其所覆盖的金属层与导电层,保留该粘着层下对应于该电性连接垫位置处的部分金属层及导电层,在该电性连接垫上形成导电凸块结构;本发明避免导电凸块的平整性不佳、电性连接制程可靠性差以及电镀区域面积小或电镀区域孔形较深等问题,减少了焊锡材料使用量及有利于环保,能够有效地在细间距的电路板电性连接垫上形成向外作电性导接的导电结构。
Description
技术领域
本发明是关于一种电路板导电凸块结构的制法,特别是关于一种在电路板的电性连接垫上形成导电凸块结构的制作方法。
背景技术
为使封装件更轻薄短小,生产具有缩小线路宽度与焊垫尺寸的细线距(Fine-pitch)产品已成为业界持续努力的目标,诸如BGA、Flip Chip、芯片尺寸封装(CSP,Chip size package)与多芯片模块(MCM,Multi chipmodule)等可缩小集成电路面积且具有高密度与多接脚特性的封装件,日渐成为封装市场上的主流。以覆晶技术为例,现行覆晶技术是在半导体集成电路(IC)芯片的表面上配置有电极垫(Electrode pads),并且在电路板上形成有相对应的电性连接垫,借由在该芯片与电路板之间设置焊锡凸块(Solder bump)或其它导电粘着材料,提供该芯片以电性接触面朝下的方式设置在该电路板上。
在现行覆晶技术中,半导体集成电路(IC)芯片的表面具有电极垫(Electrode pads),电路板也具有相对应的电性连接垫,在该芯片的电极垫或电路板的电性连接垫可设置焊锡凸块或其它导电粘着材料,该芯片是以电性接触面朝下的方式接置于该电路板上,其中,该焊锡凸块或导电粘着材料提供该芯片以及电路板间的电性输入/输出(I/O)的连接。
该芯片的电极垫或电路板的电性连接垫形成焊锡凸块或导电粘着材料,现在是以印刷的方式形成,但随着电性连接垫间隙持续缩减,使电性连接垫的尺寸更加缩小,造成后续形成焊锡凸块不易附着在该电性连接垫上,导致焊锡材料与电性连接垫之间的结合力不佳,同时由于焊锡材料支撑强度不足,致使在回焊时受热熔融的焊锡材料也会有溢流的现象。
为解决上述弊端,以电镀方式在电路板上形成焊锡材料的技术,能够实现细线路的目的。由于电镀形成预焊锡的方式与印刷涂布的方式相比有更高的精密度,因而能够实现细线路,可以高密度布线并可缩小电路板面积。以电镀方式在电路板的电性连接垫上形成电镀焊锡前,先在该电性连接垫上形成导电层,以在该导电层上形成电镀焊锡。电路板的电性连接垫上形成电镀焊锡的技术,如图1A至图1F所示。
请参阅图1A,在一具有多个电性连接垫100的电路板10上形成一防焊层11(Solder mask)。
请参阅图1B,在该防焊层11形成有开孔110,以显露出该电路板10的电性连接垫100。
请参阅图1C,接着在该防焊层11表面及其开孔110内的电性连接垫100表面形成一导电层12(seed layer)。
请参阅图1D,还在该导电层12上形成一阻层13(resister layer),且相对于电路板10的电性连接垫100处形成有开孔130,以外露出覆于电性连接垫100上的导电层12。
请参阅图1E,然后进行电镀制程,借由该导电层12作为电镀的通路,在该电路板10的电性连接垫100上形成导电凸块14。
请参阅图1F,之后移除该阻层13及其所覆盖的导电层12,并在该导电凸块14表面形成金属保护层15,保护该导电凸块14。
然面该导电凸块14是形成在防焊层11的开孔110及阻层13的开孔130中,该开孔110及130叠置所构成的孔较深,要于孔形较深的孔中形成导电凸块14,增加了电镀制程的难度。
再者,要在开孔110、130中形成导电凸块14,因该导电层12所要电镀的区域面积小,故所提供的电流密度不易维持稳定,使得这些形成的导电凸块14高度不一,导致平整性差,影响后续制程的进行。
因此,如何避免现有技术在孔形较深及所要电镀的区域面积较小时形成导电凸块,导致平整性不佳影响后续制程的问题,已成目前亟待解决的课题。
发明内容
为克服上述现有技术的缺点,本发明的主要目的在于提供一种电路板导电凸块结构的制法,避免产生电路板表面导电凸块的平整性不佳以及后续电路板与外部电子元件电性连接制程可靠性差的问题。
本发明的再一目的在于提供一种电路板导电凸块结构的制法,可以避免现有技术中由于电镀区域面积小或电镀区域孔形较深,导致电镀制程难度增加等问题。
本发明的另一目的在于提供一种电路板导电凸块结构的制法,可减少焊锡材料使用量及有利于环保问题。
本发明的又再一目的在于提供一种电路板导电凸块结构及其制法,有效地在细间距的电路板电性连接垫上形成向外作电性导接的导电结构。
为达上述及其它目的,本发明提供一种电路板导电凸块结构的制法,本发明的电路板导电凸块结构的制法包括以下步骤:提供一至少一表面形成有多个电性连接垫的电路板,且在该电路板上覆盖一绝缘保护层,并令该绝缘保护层形成多个开口以外露出该电性连接垫;在该绝缘保护层及开口表面形成一导电层,并在该导电层上电镀形成一金属层,使得该金属层填充在该绝缘保护层的开口中;在该金属层上覆盖一阻层,且令该阻层对应于该电性连接垫位置处形成有开口以外露出部分金属层;在该阻层开口中形成一粘着层;以及移除该阻层及其所覆盖的金属层与导电层,保留该粘着层下对应于该电性连接垫位置处的部分金属层及导电层,在该电性连接垫上形成导电凸块结构。其中,若该粘着层为焊锡材料,后续还包括进行回焊制程,使该例如焊锡材料的粘着层包覆于该金属层之外露表面上。
本发明还涉及一种电路板导电凸块结构的制法,该电路板导电凸块结构的制法包括以下步骤:提供一至少一表面形成有多个电性连接垫的电路板,且在该电路板上覆盖一绝缘保护层,并令该绝缘保护层形成有多个开口以外露出该电性连接垫;在该绝缘保护层及其开口表面形成一导电层,并在该导电层上电镀形成一金属层,且使该金属层填充在该绝缘保护层开口中;在该金属层上覆盖一阻层,并对该阻层进行图案化,使该阻层仅覆盖住对应于该电性连接垫位置处的部分金属层;移除未为该阻层所覆盖的金属层及导电层;以及移除该阻层,且在该金属层外露表面上形成一粘着层。
因此,本发明的电路板导电凸块结构的制法是在电路板上形成具多个开口的绝缘保护层以外露出该电路板表面的电性连接垫,接着在该绝缘保护层及开口表面形成一导电层,借由该导电层表面未覆置阻层,使该导电层完全显露表面积,提供较大的电镀区域以在该导电层上电镀形成一金属层,再移除部分金属层及其所覆盖的导电层,仅保留对应该电性连接垫部分的金属层及导电层,再在其表面形成一粘着层,在该电路板表面的电性连接垫上形成导电凸块结构。本发明可避免现有电镀制程中电镀区域面积过小、所提供的电流密度不易维持稳定所而导致电镀制程难度增加等问题,且本发明的金属层是先全面形成于该绝缘保护层的表面及开口中,使该金属层表面平整,之后移除部分的金属层以形成高度一致的导电凸块结构。现有技术是在电镀制程中,直接在绝缘保护层与阻层的叠置开口中电镀形成导电凸块,由于要在孔形较深的孔中形成导电凸块,增加了电镀制程的难度,导致导电凸块高度一致性无法控制,造成电路板与外界电子元件无法有效完成电性连接。
同时,本发明的电路板导电凸块结构的制法是在电路板表面的绝缘保护层上依次形成导电层及金属层,在移除部分金属层及其所覆盖的导电层后,再形成粘着层,借以在该电路板的电性连接垫上形成导电凸块,避免现有技术在绝缘保护层上形成导电层,再在导电层上形成阻层,然后在绝缘保护层及阻层的开口中电镀形成导电凸块时,因电镀区域高度过高所导致电镀制程难度增加等问题。
此外,本发明可由材料成本较低且电镀速度较快的例如镀铜材料电镀出铜质的金属层,缩短了制程所需时间,且可借由较大的电镀区域进行电镀制程降低电镀制程难度,然后形成材料成本较高的例如为焊锡材料的粘着层,缩短了制程所需时间,通过减少焊锡材料的使用量降低材料成本与环保问题,且可同时避免回焊过程中过多焊锡材料熔融造成架桥现象及短路问题,提供细间距的电性连接垫,以及避免模板印刷技术形成导电凸块尺寸及相邻电性连接垫间距的限制及制程技术上的瓶颈。
附图说明
图1A至图1F是现有电路板的电性连接垫上形成电导电凸块的剖面示意图;
图2A至图2L是本发明的电路板导电凸块结构的制法实施例1的剖面示意图;以及
图3A至图3G是本发明的电路板导电凸块结构的制法实施例2的剖面示意图。
具体实施方式
实施例1
请参阅图2A至图2L,它是本发明的电路板导电凸块结构的制法实施例1的剖面示意图。此处须注意的一点是,这些附图均为简化的示意图,其仅以示意方式说明本发明的基本架构,因此其仅显示与本发明有关的构成,且所显示的构成并非以实际实施时的数目、形状、及尺寸比例绘制,其实际实施时的数目、形状及尺寸比例为一种选择性的设计,且其构成布局形态可能更为复杂。
请参阅图2A至图2D,首先提供表面形成有多个电性连接垫的电路板。如图2A所示,它是在一电路板表面绝缘层41上形成导电层42,该导电层42主要作为后续电镀金属材料所需的电流传导路径,它可由金属或沉积数层金属层所构成,如选自铜、锡、镍、铬、钛、铜-铬或锡-铅等单层或多层结构,或可使用例如聚乙炔、聚苯胺或有机硫聚合物等导电高分子材料;如图2B所示,接着在该导电层42上形成一阻层43,该阻层43可以是一例如干膜或液态光阻等光阻层(Photoresist)或非感光阻层,它是利用印刷、旋涂或贴合等方式形成于该导电层42表面,再借由曝光、显影或激光等方式加以图案化,使该阻层43形成有多个外露出部分导电层42的开口430;如图2C所示,进行电镀(Electroplating)制程,借由该导电层42具有的导电特性,在进行电镀时可作为电流传导路径,在该要电镀开口430中电镀形成有电性连接垫440,当然也可同时电镀形成有电路板表面的导电线路(未标出);如图2D所示,接着即可移除将该阻层43以及被该阻层43覆盖的导电层42。
请参阅图2E,接着,在该电路板表面形成一绝缘保护层45。在本实施例中是利用印刷、旋涂或贴合任一方式,将该绝缘保护层45涂覆在该电路板表面,再借由图案化制程使该电性连接垫440显露在该绝缘保护层45。其中,该绝缘保护层45可例如是防焊层材料制成,并借由曝光、显影或激光等方式加以图案化,使该绝缘保护层45形成有多个开口450,外露出该电性连接垫440。
请参阅图2F,在该绝缘保护层45及其开口450表面形成一导电层46。该导电层46主要是作为后续电镀金属材料所需的电流传导路径,它可由金属、合金或沉积数层金属层所构成,或可使用例如导电高分子材料。
请参阅图2G,接着进行电镀制程,借由该导电层46作为电流传导路径,且借由该导电层46表面较大的电镀区域,以在该导电层46上全面电镀形成一金属层47,且使该金属层47填充在该绝缘保护层45的开口450中,以保持该金属层47表面平整。其中,该金属层47的材质可以是铅、锡、银、铜等金属或其合金,依实际操作的经验,由于铜是成熟的电镀材料且成本较低,因此,该金属层47由电镀铜构成者较佳,但非以此为限。
请参阅图2H,在该金属层47上形成一阻层48,并进行图案化制程形成多个开口480,外露出部分的金属层47。在本实施例中是利用印刷、旋涂及贴合任一方式,将该阻层48覆盖在该金属层47表面,再借由图案化制程使部分的该金属层47显露在该阻层开口480,且该阻层48的开口480是对应该电路板表面的电性连接垫440位置处。
请参阅图2,在该阻层48的开口480中形成一粘着层49。该粘着层49的材质是选自铜、锡、铅、银、镍、金、铂或其合金,并可以电镀方式直接形成。
请参阅图2J,接着利用化学蚀刻或物理移除等方式移除该阻层48。
请参阅图2K,接着移除未被该粘着层49覆盖的部分金属层47及导电层46,仅留下该粘着层49下对应于该电性连接垫440位置处的部分金属层47及导电层46,在该电性连接垫440上形成导电凸块结构。
请参阅图2L,若该粘着层49是焊锡材料时,接着即可进行回焊制程,使该焊锡材料完整包覆该形成于该电性连接垫440上的金属层47外露表面。
实施例2
请参阅图3A至图3G,它是本发明的电路板导电凸块结构的制法实施例2的剖面示意图。
请参阅图3A,首先提供一至少一表面形成有多个电性连接垫510的电路板50。
请参阅图3B,接着在该形成有电性连接垫510的电路板50上覆盖一绝缘保护层55。在本实施例中是利用印刷、旋涂或贴合任一方式将该绝缘保护层55覆盖在该电路板50上,再借由图案化制程形成多个开口550,使该电性连接垫510显露在该绝缘保护层55的开口550中。
请参阅图3C,在该绝缘保护层55及其开口550表面形成一导电层56。该导电层56作为后续电镀金属材料所需要的电流传导路径。
请参阅图3D,进行电镀制程,借由该导电层56作为电流传导路径,通过该导电层56表面较大的电镀区域,在该导电层56上电镀形成一金属层57,且使该金属层57填充在该绝缘保护层的开口550中以保持该金属层57表面平整。
请参阅图3E,在该金属层57上形成一阻层58,该阻层58的材质可以是干膜或液态光阻。在本实施例中是利用印刷、旋涂或贴合的任一方式将该阻层58覆在该金属层57表面,再借由图案化制程使该阻层58仅覆盖住对应于该电路板50表面的电性连接垫510位置处的金属层57。
请参阅图3F,移除未为该阻层58覆盖的部分金属层57及导电层56,保留该阻层58下对应于该电路板50表面的电性连接垫510位置处的部分金属层57及导电层56。
请参阅图3G,接着利用化学清除方式或物理移除方式移除该阻层58,借以在该金属层47外露表面上以无电电镀方式形成一粘着层59。
因此,本发明的电路板导电凸块结构的制法是在电路板上形成具多个开口的绝缘保护层以外露出该电路板表面的电性连接垫,接着在该绝缘保护层及开口表面形成一导电层,因该导电层表面未覆置阻层,提供导电层有较大的暴露表面积,提供较大的电镀区域在该导电层上电镀形成一金属层,再移除部分金属层及其所覆盖的导电层,仅保留对应该电性连接垫部分的金属层及导电层,再在其表面形成一粘着层,在该电路板表面的电性连接垫上形成导电凸块结构,可避免现有电镀制程中电镀区域面积过小导致的电镀制程难度增加,且在本发明中该金属层是先全面形成于该绝缘保护层的表面及开口中,使该金属层表面平整,其后移除部分的金属层以形成高度一致的导电凸块结构。现有电镀制程是在导电层上形成阻层,导致开口叠置的孔形,然后在该叠置的开口中电镀形成导电凸块,因电镀区域孔形较深,使得电镀制程难度增加以及所要电镀的区域面积小,造成制程的电流密度不易维持稳定,使得这些导电凸块形成后的高度不一,导致平整性差,影响到后续制程的进行及与外界电子元件电性连接。
Claims (16)
1.一种电路板导电凸块结构的制法,其特征在于,该电路板导电凸块结构的制法包括:
提供一至少一表面形成有多个电性连接垫的电路板,且在该电路板上覆盖一绝缘保护层,并令该绝缘保护层形成多个开口以外露出该电性连接垫;
在该绝缘保护层及开口表面形成一导电层,并在该导电层上电镀形成一金属层,使得该金属层填充在该绝缘保护层的开口中;
在该金属层上覆盖一阻层,且令该阻层对应于该电性连接垫位置处形成有开口以外露出部分金属层;
在该阻层开口中形成一粘着层;以及
移除该阻层及其所覆盖的金属层与导电层,保留该粘着层下对应于该电性连接垫位置处的部分金属层及导电层,在该电性连接垫上形成导电凸块结构。
2.如权利要求1所述的电路板导电凸块结构的制法,其特征在于,该电性连接垫的制程包括:
在电路板表面绝缘层上形成导电层;
在该导电层上形成阻层,并令该阻层形成多个开口以外露出部分导电层;以及
在该阻层开口中电镀形成电性连接垫。
3.如权利要求2所述的电路板导电凸块结构的制法,其特征在于,该电路板导电凸块结构的制法还包括移除用以电镀形成该电性连接垫的阻层及其所覆盖的导电层。
4.如权利要求1所述的电路板导电凸块结构的制法,其特征在于,该粘着层是借由电镀或涂覆方式形成在该金属层上。
5.如权利要求1所述的电路板导电凸块结构的制法,其特征在于,该粘着层材质是选自锡、银、金、铜、镍、铅、铂及其合金中一种。
6.如权利要求5所述的电路板导电凸块结构的制法,其特征在于,该粘着层是经回焊以完整包覆在该金属层外露表面。
7.如权利要求1所述的电路板导电凸块结构的制法,其特征在于,该金属层材质是选自铅、锡、银、铜及其合金构成群组中一种。
8.如权利要求1所述的电路板导电凸块结构的制法,其特征在于,该导电层是金属材料制成。
9.如权利要求1所述的电路板导电凸块结构的制法,其特征在于,该导电层是有机高分子材料制成。
10.一种电路板导电凸块结构的制法,其特征在于,该电路板导电凸块结构的制法包括:
提供一至少一表面形成有多个电性连接垫的电路板,且在该电路板上覆盖一绝缘保护层,并令该绝缘保护层形成有多个开口以外露出该电性连接垫;
在该绝缘保护层及其开口表面形成一导电层,并在该导电层上电镀形成一金属层,且使该金属层填充在该绝缘保护层开口中;
在该金属层上覆盖一阻层,并对该阻层进行图案化,使该阻层仅覆盖住对应于该电性连接垫位置处的部分金属层;
移除未为该阻层所覆盖的金属层及导电层;以及
移除该阻层,且在该金属层外露表面上形成一粘着层。
11.如权利要求10所述的电路板导电凸块结构的制法,其特征在于,该电性连接垫的制程包括:
在电路板的表面绝缘层上形成导电层;
在该导电层上形成阻层,且令该阻层形成多个开口以外露出部分导电层;以及
在该阻层开口中电镀形成电性连接垫。
12.如权利要求11所述的电路板导电凸块结构的制法,其特征在于,该电路板导电凸块结构的制法还包括移除用以电镀形成该电性连接垫的阻层及其所覆盖的导电层。
13.如权利要求10所述的电路板导电凸块结构的制法,其特征在于,该粘着层材质是选自锡、银、金、铜、镍、铅、铂及其合金构成群组中的一种。
14.如权利要求10所述的电路板导电凸块结构的制法,其特征在于,该金属层材质是选自铅、锡、银、铜及其合金构成群组中的一种。
15.如权利要求10所述的电路板导电凸块结构的制法,其特征在于,该导电层是金属材料制成。
16.如权利要求10所述的电路板导电凸块结构的制法,其特征在于,该导电层是有机高分子材料制成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510125649 CN1980530A (zh) | 2005-11-30 | 2005-11-30 | 电路板导电凸块结构的制法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510125649 CN1980530A (zh) | 2005-11-30 | 2005-11-30 | 电路板导电凸块结构的制法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1980530A true CN1980530A (zh) | 2007-06-13 |
Family
ID=38131467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200510125649 Pending CN1980530A (zh) | 2005-11-30 | 2005-11-30 | 电路板导电凸块结构的制法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1980530A (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101364586B (zh) * | 2007-08-10 | 2010-06-23 | 全懋精密科技股份有限公司 | 封装基板结构 |
CN102208383A (zh) * | 2010-03-31 | 2011-10-05 | 南亚电路板股份有限公司 | 电路板及其形成方法 |
CN102237328A (zh) * | 2010-04-27 | 2011-11-09 | 瑞鼎科技股份有限公司 | 晶粒结构及晶粒接合方法 |
CN101740403B (zh) * | 2007-08-10 | 2011-12-14 | 欣兴电子股份有限公司 | 封装基板结构及其制作方法 |
CN102569098A (zh) * | 2010-12-30 | 2012-07-11 | 三星半导体(中国)研究开发有限公司 | 半导体封装件及其封装方法 |
CN103635035A (zh) * | 2012-08-29 | 2014-03-12 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板及其制作方法 |
TWI512847B (zh) * | 2009-09-29 | 2015-12-11 | Semiconductor Components Ind | 製造半導體元件和結構的方法 |
CN111315124A (zh) * | 2020-02-27 | 2020-06-19 | 歌尔股份有限公司 | 电路板组件和电子设备 |
-
2005
- 2005-11-30 CN CN 200510125649 patent/CN1980530A/zh active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101364586B (zh) * | 2007-08-10 | 2010-06-23 | 全懋精密科技股份有限公司 | 封装基板结构 |
CN101740403B (zh) * | 2007-08-10 | 2011-12-14 | 欣兴电子股份有限公司 | 封装基板结构及其制作方法 |
TWI512847B (zh) * | 2009-09-29 | 2015-12-11 | Semiconductor Components Ind | 製造半導體元件和結構的方法 |
CN102208383A (zh) * | 2010-03-31 | 2011-10-05 | 南亚电路板股份有限公司 | 电路板及其形成方法 |
CN102208383B (zh) * | 2010-03-31 | 2013-08-28 | 南亚电路板股份有限公司 | 电路板的形成方法 |
CN102237328A (zh) * | 2010-04-27 | 2011-11-09 | 瑞鼎科技股份有限公司 | 晶粒结构及晶粒接合方法 |
CN102569098A (zh) * | 2010-12-30 | 2012-07-11 | 三星半导体(中国)研究开发有限公司 | 半导体封装件及其封装方法 |
CN103635035A (zh) * | 2012-08-29 | 2014-03-12 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板及其制作方法 |
CN111315124A (zh) * | 2020-02-27 | 2020-06-19 | 歌尔股份有限公司 | 电路板组件和电子设备 |
CN111315124B (zh) * | 2020-02-27 | 2021-06-18 | 歌尔光学科技有限公司 | 电路板组件和电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4660643B2 (ja) | プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法 | |
CN100440504C (zh) | 电源布线和接地布线的由交错凸起冶金法形成的条的方法 | |
TWI254995B (en) | Presolder structure formed on semiconductor package substrate and method for fabricating the same | |
JP5138277B2 (ja) | 配線基板およびその製造方法 | |
CN1980530A (zh) | 电路板导电凸块结构的制法 | |
US20150262950A1 (en) | Method for Fabricating Equal Height Metal Pillars of Different Diameters | |
US20060219567A1 (en) | Fabrication method of conductive bump structures of circuit board | |
US7174630B2 (en) | Method for fabricating connection terminal of circuit board | |
US20060252248A1 (en) | Method for fabricating electrically connecting structure of circuit board | |
US9363883B2 (en) | Printed circuit board and method for manufacturing same | |
JP2000068409A (ja) | 半導体装置の製造方法及び回路基板の製造方法及び半導体製造装置 | |
US7216424B2 (en) | Method for fabricating electrical connections of circuit board | |
CN101388376B (zh) | 半导体封装基板结构 | |
CN100534263C (zh) | 电路板导电凸块结构及其制法 | |
US20090140419A1 (en) | Extended plating trace in flip chip solder mask window | |
CN101523594A (zh) | 半导体封装和用于制造半导体封装的方法 | |
CN101360388B (zh) | 电路板的电性连接端结构及其制法 | |
CN1980538A (zh) | 形成电路板电性连接端的制法 | |
CN101287331B (zh) | 电路板电性连接垫的导电结构 | |
CN204481016U (zh) | 集成电路封装基板 | |
CN106298692B (zh) | 芯片封装结构的制作方法 | |
JP2005340448A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
US20080083115A1 (en) | Method for repairing metal finish layer on surface of electrical connection pad of circuit board | |
CN100369242C (zh) | 半导体封装基板的预焊锡结构及其制法 | |
US20110061907A1 (en) | Printed circuit board and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |