JP2000068409A - 半導体装置の製造方法及び回路基板の製造方法及び半導体製造装置 - Google Patents

半導体装置の製造方法及び回路基板の製造方法及び半導体製造装置

Info

Publication number
JP2000068409A
JP2000068409A JP10240650A JP24065098A JP2000068409A JP 2000068409 A JP2000068409 A JP 2000068409A JP 10240650 A JP10240650 A JP 10240650A JP 24065098 A JP24065098 A JP 24065098A JP 2000068409 A JP2000068409 A JP 2000068409A
Authority
JP
Japan
Prior art keywords
opening
solder
ball
manufacturing
solder paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10240650A
Other languages
English (en)
Other versions
JP3447961B2 (ja
Inventor
Akira Takashima
晃 高島
Kazuya Kamimura
和也 上村
Kinichi Kumagai
欣一 熊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP24065098A priority Critical patent/JP3447961B2/ja
Priority to US09/274,764 priority patent/US6457633B1/en
Publication of JP2000068409A publication Critical patent/JP2000068409A/ja
Application granted granted Critical
Publication of JP3447961B2 publication Critical patent/JP3447961B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09572—Solder filled plated through-hole in the final product
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】本発明は基板に形成された小径の開口部に半田
ボールを配設する半導体装置の製造方法及び回路基板の
製造方法及び半導体製造装置に関し、基板に形成された
開口部の径寸法が小さくなっても確実に半田ボールを基
板に搭載することを可能とすることを課題とする。 【解決手段】一方の開口縁に電極膜５が覆設された開口
部１４が形成された基板２に半田ボール１０を搭載する
際、先ず開口部１４上に半田ペースト１３を印刷すると
共にこの半田ペースト１３を加熱溶融させる。これによ
り、半田ペースト１３内の半田１５は開口部１４内に流
し、この開口部１４を埋めると共に電極膜５と接合す
る。続いて、この開口部１４内に埋設された半田１５に
半田ボール１０を接合する。この製造方法では、半田ボ
ール１０の接合前に半田ペースト１３を加熱溶融させる
ため、開口部１４の径寸法Ｌ２が小さくても、開口部１
４内を半田１５で確実に埋めることができる。よって、
半田１５，電極膜５，及び半田ボール１０を確実に電気
的に接続することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法及び回路基板の製造方法及び半導体製造装置に係り、
特に基板に形成された小径の開口部に半田ボールを配設
する半導体装置の製造方法及び回路基板の製造方法及び
半導体製造装置に関する。近年、半導体装置の小型化・
高密度化に伴い、これに対応しうるファインピッチＢＧ
Ａ(Ball Grid Array) が多用されるようになってきてい
る。
【０００２】このファインピッチＢＧＡは、基板の表面
側に半導体チップ及びこれをオーバーモールドする樹脂
パッケージが形成されており、また背面側には外部接続
端子となる半田ボールが配設されている。よって、更な
る半導体装置の小型化・高密度化を図るためには、半田
ボールのボールピッチをより狭める必要がある。また、
半導体装置には高い信頼性が要求されており、このよう
に半田ボールの狭ピッチ化を図っても、所定の信頼性を
維持させる必要がある。
【０００３】
【従来の技術】図１及び図２は、一般的なＦＢＧＡ(Fin
e-pitch Ball Grid Array)構造を有した半導体装置１
Ａ，１Ｂを示している。図１に示す半導体装置１Ａは、
いわゆるオーバーモールドタイプのＢＧＡである。この
半導体装置１Ａは、大略すると基板２，半導体チップ
３，樹脂パッケージ８，及び半田ボール１０等により構
成されている。
【０００４】基板２は樹脂フィルムよりなり、その上部
に接着材を介して半導体チップ３が搭載されている。ま
た、基板２の所定位置には開口部７が形成されており、
この開口部７の半導体チップ３が搭載される側の開口縁
には、例えば銅（Ｃｕ）或いは金（Ａｕ）をメッキする
ことにより形成され電極として機能する導電性膜５（以
下、電極膜５という）が形成されている。従って、開口
部７の一方の開口縁は電極膜５により塞がれた構成とな
っている。
【０００５】また、開口部７の内部には半田よりなるビ
ア部９が形成されており、このビア部９には半田ボール
１０が一体的に接合されている。よって、半田ボール１
０は、ビア部９を介して電極膜５と電気的に接続してい
る。この半田ボール１０は外部接続端子として機能する
ものであり、基板２に対し突出するよう形成されてい
る。
【０００６】また、図１に示すオーバーモールドタイプ
の半導体装置１Ａでは、半導体チップ３と電極膜５はワ
イヤ６により接続されている。樹脂パッケージ８は例え
ばトランスファーモールド法を用いて形成されるもので
あり、上記した半導体チップ３，電極膜５，及びワイヤ
６を保護する機能を奏するものである。一方、図２に示
す半導体装置１Ｂは、いわゆるフリップチップタイプの
ＦＢＧＡであり、半導体チップ３に形成されたスタッド
バンプ１１（半田バンプを用いたものもある）を電極膜
５にフリップチップボンディングした構成となってい
る。尚、図２において、図１と同一構成については同一
符号を付している。
【０００７】上記したＦＢＧＡ構造を有する半導体装置
１Ａ，１Ｂは、外部接続端子として半田ボール１０を用
いている。よって、この半導体装置１Ａ，１Ｂの製造工
程には、半田ボール１０を基板２に搭載するボール搭載
工程を有している。図３乃至図５は、従来実施されてい
た半田ボール１０を基板２に搭載する方法（ボール搭載
方法）を示している。尚、図３乃至図５は、図１に示し
た半導体装置１Ａの製造方法を例に上げている。
【０００８】図３に示すボール搭載方法では、予め半田
ボール１０にフラックス１２（或いは、半田ペースト）
を塗布しておき、この半田ボール１０を基板２の開口部
７に挿入する。図４は、半田ボール１０を開口部７に挿
入した状態を示している。従来では、隣接する半田ボー
ル間のピッチ（ボール間ピッチ）は0.8mm 程度と比較的
大きく取れたため、開口部７の径寸法Ｌ１も大きく取る
ことができた（例えば、0.30mm〜0.40mm) 。また、使用
する半田ボール１０の直径Ｒは、0.40mm〜0.50mmのもの
が一般的である。このため、半田ボール１０を開口部７
に挿入した際、図４に示すように半田ボール１０の全体
が開口部７内に挿入されるか、或いは半田ボール１０の
多くの部分が開口部７内に挿入される。
【０００９】上記のように半田ボール１０が開口部７に
挿入された後、リフロー処理（加熱処理）が行なわれ半
田ボール１０は溶融されるが、前記のように従来では半
田ボール１０の全体或いはその大なる部分が開口部７内
に挿入されていたため、溶融した半田ボール１０は確実
に開口部７を埋めて電極膜５と接合する。また、余剰の
半田は基板２上に表面張力により半田ボール１０を形成
する。これにより、図１に示す半導体装置１Ａが形成さ
れる。
【００１０】一方、図５に示すボール搭載方法では、先
ず基板２に印刷法（スクリーン印刷法）を用いて開口部
７内に半田ペースト１３を配設する。前記のように、従
来では開口部７の直径Ｌ１が大きかったため、スクリー
ン印刷を行なうことにより、半田ペースト１３を容易に
開口部７の内部まで充填させることができた。尚、半田
ペースト１３は有機材よりなるフラックスに半田粉を混
入した構成のものである。
【００１１】続いて、半田ペースト１３が充填された開
口部７に半田ボール１０を装着し、リフロー処理が行な
われる。これにより、半田ペースト１３に含まれていた
有機成分は飛散し、また半田粉は溶融して開口部７を埋
める。また、半田ボール１０も溶融して開口部７内の半
田と接合し、これにより図１に示す半導体装置１Ａが形
成される。
【００１２】
【発明が解決しようとする課題】ところで、近年では半
導体チップ３の高密度が進み、端子数が増大する傾向に
ある。また、半導体装置が配設される電子機器の小型化
に伴い、半導体装置には更なる小型化の要求がある。こ
れにより、近年では半導体装置に要求されるボール間ピ
ッチは、0.5mm 程度と小さくなってきている。このよう
に、ボール間ピッチを0.5mm 程度とするためには、開口
部の径寸法Ｌ１は0.20mm〜0.25mm程度と小さくする必要
があり、また半田ボールの径寸法は0.3mm 程度にする必
要がある。
【００１３】このように高密度化に図られた半導体装置
のボール搭載方法として、図３及び図４を用いて説明し
たボール搭載方法を適用した場合、半田ボール１０を開
口部７に挿入した際に半田ボール径に対して開口部径が
小さいため半田ボール１０を十分に開口部７内に挿入す
ることができず、半田ボール１０と電極膜５との間が大
きく離間してしまう。よって、リフロー処理を行なって
も、半田ボール１０と電極膜５とを電気的に接続するこ
とができなくなるという問題点が生じる。
【００１４】また、図６は開口部１４の径寸法Ｌ２を0.
20mmとした基板２に対し、図５を用いて説明したボール
搭載方法を適用した例を示している。図６（Ａ）に示す
ように、開口部１４の径寸法Ｌ２が0.20mm〜0.25mmと小
さいと、スクリーン印刷法を用いて開口部１４内に半田
ペースト１３を配設しようとても、半田ペースト１３を
開口部１４内に十分に充填できなくなる。即ち、図示さ
れるように、半田ペースト１３は開口部１４の開口縁近
傍の所定範囲にのみ充填された状態となる。
【００１５】この充填状態において半田ポール１０を開
口部１４に装着しリフロー処理を行なうと、図６（Ｂ）
に示すように、溶融した半田ボール１０に半田ペースト
１３の半田が吸収されてしまい、開口部１４内には半田
が存在しない状態となる。よって、径寸法Ｌ２が小さい
開口部１４を有する基板２には、図５に示したボール搭
載方法を適用しても、半田ボール１０を適正に搭載する
ことができないという問題点があった。
【００１６】本発明は上記の点に鑑みてなされたもので
あり、ボール間ピッチが小さくなり、これに伴い基板に
形成された開口部の径寸法が小さくなっても、確実に半
田ボールを基板に搭載することを可能とした半導体装置
の製造方法及び回路基板の製造方法及び半導体製造装置
を提供することを目的とする。
【００１７】
【課題を解決するための手段】上記の課題を解決するた
めに本発明では、次に述べる各手段を講じたことを特徴
とするものである。請求項１記載の発明は、半導体チッ
プが搭載されると共に一方の開口縁に導電性膜が覆設さ
れた開口部が形成された樹脂基板に、外部接続端子とな
る半田ボールを搭載するボール搭載工程を有する半導体
製造装置の製造方法において、前記ボール搭載工程が、
前記開口部上に半田ペーストを印刷すると共に、前記半
田ペーストを加熱溶融させることにより半田を前記開口
部内に流入させ、前記開口部に前記導電性膜と接合した
状態で前記半田を埋設する埋設工程と、前記埋設工程の
終了後、前記半田ボールを前記開口部内に埋設された半
田に接合するボール接合工程とを有することを特徴とす
るものである。
【００１８】また、請求項２記載の発明は、前記請求項
１記載の半導体装置の製造方法において、前記埋設工程
を複数回繰り返し実施することを特徴とするものであ
る。また、請求項３記載の発明は、半導体チップが搭載
されると共に一方の開口縁に導電性膜が覆設された開口
部が形成された樹脂基板に、外部接続端子となる半田ボ
ールを搭載するボール搭載工程を有する半導体製造装置
の製造方法において、前記ボール搭載工程が、前記開口
部上に前記開口部の体積より多い量の半田ペーストを配
設する半田ペースト配設工程と、前記半田ペースト配設
工程の終了後、前記半田ペーストを加熱溶融することに
より、前記開口部内に前記導電性膜と接する開口部内配
設部と、前記樹脂基板から突出した半田ボールとを一体
的に形成するボール形成工程とを有することを特徴とす
るものである。
【００１９】また、請求項４記載の発明は、前記請求項
１乃至３のいずれかに記載の半導体装置の製造方法にお
いて、前記半田ボールのボールピッチが0.3mm 以上で0.
5mm 以下であることを特徴とするものである。また、請
求項５記載の発明は、一方の開口縁に導電性膜が覆設さ
れた開口部に接合金属を埋設する埋設工程を有する回路
基板の製造方法において、前記埋設工程が、前記開口部
上に半田ペーストを印刷する印刷工程と、前記半田ペー
ストを加熱溶融させることにより半田を前記開口部内に
流入させ、前記開口部内に前記導電性膜と接合した状態
で前記半田を埋設する加熱溶融工程とを有することを特
徴とするものである。
【００２０】また、請求項６記載の発明は、前記請求項
５記載の回路基板の製造方法において、前記埋設工程を
複数回繰り返し実施することを特徴とするものである。
また、請求項７記載の発明は、一方の開口縁に導電性膜
が覆設された開口部に接合金属を埋設する埋設工程を有
する回路基板の製造方法において、前記埋設工程で、前
記接合金属をメッキ法を用いて前記開口部内に埋設する
ことを特徴とするものである。
【００２１】また、請求項８記載の発明は、前記請求項
１乃至７のいずれかに記載の回路基板の製造方法におい
て、前記開口部の径寸法が0.2mm 以上で0.25mm以下であ
ることを特徴とするものである。また、請求項９記載の
発明は、前記請求項１乃至６のいずれかに記載の回路基
板の製造方法において、前記開口部は、前記樹脂基板の
樹脂が露出された構成であることを特徴とするものであ
る。
【００２２】更に、請求項１０記載の発明は、半導体チ
ップが搭載されると共に一方の開口縁に導電性膜が覆設
された開口部が形成された樹脂基板に、外部接続端子と
なる半田ボールを搭載する半導体製造装置において、前
記開口部の前記導電性膜が形成された側と反対側に半田
ペーストを印刷するペースト印刷部と、前記半田ペース
トを加熱溶融させることにより、半田を前記開口部内に
流入させる加熱部と、前記半田ボールを前記開口部内に
埋設された半田に装着するボール装着部とを具備するこ
とを特徴とするものである。
【００２３】上記した各手段は、次のように作用する。
請求項１，請求項４，及び請求項８記載の発明によれ
ば、埋設工程において、開口部上に半田ペーストを印刷
すると共にこの半田ペーストを加熱溶融させることによ
り、半田は開口部内に流入し開口部を埋めてゆく。この
際、半田は溶融することにより液体状態となっているた
め、ボールピッチが小さく（0.3mm 以上で0.5mm 以
下）、これに伴い開口部の径寸法が小さくても（0.2mm
以上で0.25mm以下）、半田は確実に開口部内に流入し、
よって開口部内に半田を確実に充填することができる。
また、同様の理由により、開口部内に充填された半田
は、確実に導電性膜と電気的に接合する。
【００２４】よって、埋設工程の終了後にボール接合工
程で半田ボールを開口部内の半田に接合する際、半田ボ
ールは開口部内の半田と確実に接合し、かつ、この開口
部内の半田を介して導電性膜と電気的に接続する。これ
により、開口部の径寸法が小さくても、高い信頼性をも
って半田ボールの搭載処理を行なうことができる。ま
た、請求項２及び請求項６記載の発明によれば、埋設工
程を複数回繰り返し実施することにより、より確実に開
口部内に半田を充填することができる。
【００２５】また、請求項３記載の発明によれば、半田
ペースト配設工程において、開口部上に開口部の体積よ
り多い量の半田ペーストを配設したため、開口部内に半
田よりなる開口部内配設部が配設されても余剰の半田が
発生する。この余剰の半田は、表面張力により球形状と
なり、基板から突出し外部接続端子として機能する半田
ボールを形成する。
【００２６】よって、１回の加熱溶融処理で、開口部内
配設部と半田ボールを同時に形成することが可能とな
り、半田ボールを基板に効率よく形成（搭載）すること
が可能となる。請求項５及び請求項８記載の発明によれ
ば、印刷工程において開口部上に半田ペーストを印刷す
ると共に、この半田ペーストを加熱溶融工程において加
熱溶融させることにより、半田は開口部内に流入し開口
部を埋めてゆく。この際、半田は溶融することにより液
体状態となっているため、開口部の径寸法が0.2mm 以上
で0.25mm以下と小さくても、半田は確実に開口部内に流
入し、よって開口部内に半田を確実に充填することがで
きる。また、同様の理由により、開口部内に充填された
半田は、確実に導電性膜と電気的に接合する。
【００２７】また、請求項７及び請求項８記載の発明に
よれば、埋設工程で接合金属をメッキ法を用いて開口部
内に埋設したことにより、開口部の径寸法が0.2mm 以上
で0.25mm以下と小さくても、接合金属を確実に開口部内
に堆積させることができ、よって開口部内に接合金属を
確実に充填することができる。
【００２８】また、通常回路基板には配線パターンがメ
ッキ法を用いて形成されているが、この配線パターンの
形成と開口部内に接合金属を埋設する処理を同時に行な
うことが可能となり、これにより回路基板の製造工程の
簡単化を図ることができる。また、請求項９記載の発明
によれば、開口部は樹脂基板の樹脂が露出した構成であ
るため半田の濡れ性は低く、よって開口部内に流入した
半田は開口部の内壁に付着することなく導電性膜まで流
れる。これにより、半田の充填時に開口部内にボイドが
発生することを防止することができる。
【００２９】更に、請求項１０記載の発明によれば、基
板の開口部に半田ペーストを印刷するペースト印刷部
と、この半田ペーストを加熱溶融させることにより溶融
した半田を開口部内に流入させる加熱部と、半田ボール
を開口部内に埋設された半田に装着するボール装着部と
を設けたことにより、請求項１に記載されたボール搭載
処理を１台の装置により実施することが可能となり、ボ
ール搭載処理の効率化を図ることができる。
【００３０】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図７は、本発明の第１実施例で
ある半導体装置の製造方法を説明するための図である。
尚、図７において、先に図１乃至図６を用いて説明した
構成と同一構成については同一符号を付してその説明を
省略する。また、本実施例に係る半導体装置の製造方法
は、半田ボール１０を基板２に搭載するボール搭載工程
に特徴を有し、他の半導体製造工程については従来と同
様であるため、ボール搭載工程についてのみ説明するも
のとする。
【００３１】本実施例において基板２に半田ボール１０
を搭載するには、先ず図７（Ａ）に示すように、基板２
に形成された開口部１４上に半田ペースト１３を印刷す
る。この印刷方法としては、スクリーン印刷法を用いる
ことができる。具体的には、印刷用マスク３４及びスキ
ージ３５を用いて半田ペースト１３を開口部１４上に印
刷する（図１３参照）。また、開口部１４上に印刷する
半田ペースト１３の量は、半田ペースト１３内に含まれ
る半田により開口部１４が埋まる量に設定されている。
【００３２】尚、本実施例で適用対象としているのは、
ボールピッチ0.3mm 以上で0.5mm 以下と小さく、これに
伴い開口部１４の径寸法Ｌ２が0.2mm 以上で0.25mm以下
と微小な半導体装置である。よって、スクリーン印刷法
により半田ペースト１３を開口部１４上に印刷しても、
半田ペースト１３は殆ど開口部１４の内部には充填され
ず、開口部１４上に位置した状態となる。
【００３３】上記のように半田ペースト１３の印刷が終
了すると、続いて図７（Ｂ）に示すように、半田ペース
ト１３を加熱する処理が行なわれる。この半田ペースト
１３の加熱処理は、半導体チップ３及び樹脂製の基板２
に与えるダメージを軽減する点より、ヒーター３６を用
いたヒーター溶融（図１３参照）或いはレーザーを用い
たレーザー溶融等の部分溶融方法が望ましい。
【００３４】このように加熱処理を行なうことにより、
半田ペースト１３に含まれる有機材は飛散し、また半田
粉は溶融して液状の半田１５となり開口部１４内に流入
する。この際、上記のように半田１５は溶融することに
より液体状態となっているため、ボールピッチが小さく
（0.3mm 以上で0.5mm 以下）、これに伴い開口部１４の
径寸法Ｌ２が0.2mm 以上で0.25mm以下と小さくても、図
７（Ｃ）に示すように半田１５は確実に開口部１４内に
流入する。また同様の理由により、開口部１４内に充填
された半田１５は、確実に電極膜５（導電性膜）と電気
的に接合する（以上の処理が埋設工程となる）。尚、開
口部１４に充填された半田１５は、図１に示したビア部
９を構成する。
【００３５】上記した埋設工程が終了すると、続いて半
田ボール１０を開口部１４内に埋設された半田１５に接
合するボール接合工程が行なわれる。ボール接合工程で
は、図７（Ｄ）に示されるように、予め半田ボール１０
にフラックス１２（半田ペーストを用いてもよい）を塗
布しておき、このフラックス１２により半田ボール１０
を開口部１４内の半田１５に仮止めする。この状態でリ
フロー処理を行なうことにより、半田ボール１０を半田
１５に接合する。これにより、図１に示す半導体装置１
Ａが形成される。
【００３６】この半田ポール１０を半田１５に接合する
際、埋設工程において半田ペースト１３に加熱溶融処理
が実施されることにより、半田１５は開口部１４を完全
に埋めるように形成されている。よって、半田ボール１
０を半田１５に確実に接合することができ、かつ、この
半田１５を介して半田ボール１０と電極膜５を確実に電
気的に接続することができる。これにより、開口部１４
の径寸法が小さくても高い信頼性をもって半田ボール１
０を基板２に搭載することができ、半導体装置１Ａを高
歩留り及び高信頼性をもって製造することが可能とな
る。
【００３７】尚、上記した実施例では、図１に示した半
導体装置１Ａの製造方法を例に挙げて説明したが、図２
に示す半導体装置１Ｂの製造方法に対しても本実施例を
適用できることは勿論である。図８は、上記したポール
搭載工程の変形例を示している。図７を用いて説明した
ポール搭載工程では、図７（Ａ）〜（Ｃ）で示される埋
設工程を１回のみ実施する構成とした。しかるに、開口
部１４の径寸法Ｌ２が小さいと、また基板２の厚さが大
きく開口部１４の深さが大きいと、１回の埋設処理では
十分に開口部１４内に半田１５を埋め込むことができな
い場合がある。
【００３８】よって本変形例では、埋設工程を複数回繰
り返し実施することにより、より確実に開口部１４内に
半田１５を充填するようにしたことを特徴とするもので
ある。図８（Ａ）は、１回目の埋設処理を行なうことに
より開口部１４内に第１層半田１５ａを形成した後、第
２層用半田ペースト１３ｂを印刷した状態を示してる。
この状態において加熱処理を行なうことにより、第２層
用半田ペースト１３ｂ内の半田粉は溶融して開口部１４
内に流れ込み、第１層半田１５ａ上に第２層半田１５ｂ
が形成される。
【００３９】図８（Ｂ）は、埋設処理を３回繰り返し実
施することにより、開口部１４内に第１層半田１５ａ〜
第３層半田１５ｃよりなる半田１５を形成し、これによ
り開口部１４を半田１５により完全に埋めた例を示して
いる。このように、埋設工程を複数回繰り返し実施する
ことにより、開口部１４内に半田１５をより確実に充填
することができる。
【００４０】ところで、基板の上下面を電気的に接続す
る手段としてスルーホール電極が知られている。このス
ルーホール電極は、図９に示されるように、樹脂製の基
板１６に形成された開口部１７の内側壁に内側メッキ膜
１８（例えば、銅膜）を形成した構成とされている。こ
のように、内側メッキ膜１８が形成された開口部１７に
上記した実施例を適用すると、次のような問題点が生じ
る。
【００４１】図９（Ａ）は、内側メッキ膜１８が形成さ
れた開口部１７上に半田ペースト１３を印刷した状態を
示している。この状態において図９（Ｂ）に示すように
加熱処理を実施すると、半田ペースト１３に含まれる半
田粉は溶融して開口部１７内に流入する。しかるに、開
口部１７の内側壁に内側メッキ膜１８が形成された構成
では、内側メッキ膜１８と半田１５との濡れ性（接合
性）が良好であるため、半田１５は最下部まで流れるこ
となく開口部１７の途中位置で内側メッキ膜１８に付着
してしまう。この場合、図９（Ｃ）に示すように、半田
１５の下部にボイド１８が発生してしまい、開口部１７
を半田１５により埋設することができなくなってしま
う。
【００４２】これに対して本実施例では、開口部１４の
内側壁にメッキ膜を形成することはしておらず、樹脂基
板２がそのまま露出した構成としている。このように、
開口部１４の内側壁を樹脂基板２が露出した構成とした
ことにより、樹脂と半田１５との濡れ性は不良であるた
め、開口部１４内に流入した半田１５は開口部１４の内
壁に付着することなく電極膜５まで流れ落ちる。これに
より、半田１５の充填時に開口部１４内にボイドが発生
することを防止することができる。
【００４３】続いて、本発明の第２実施例に係る半導体
装置の製造方法について説明する。図１０は、本発明の
第２実施例である半導体装置の製造方法を説明するため
の図である。尚、図１０において、先に図７を用いて説
明した構成と同一構成については同一符号を付してその
説明を省略する。また、本実施例に係る半導体装置の製
造方法も、半田ボール１０を基板２に搭載するボール搭
載工程に特徴を有し、他の半導体製造工程については従
来と同様であるため、ボール搭載工程についてのみ説明
するものとする。
【００４４】先に図７を用いて説明した第１実施例で
は、埋設工程で実施する半田ペースト１３の印刷処理に
おいて、開口部１４上に印刷する半田ペースト１３の量
は、半田ペースト１３内に含まれる半田により開口部１
４が埋まる量に設定した。これに対して本実施例では、
半田ペースト２０を開口部１４上に印刷する半田ペース
ト配設工程において、開口部１４上にこの開口部１４の
体積より多い量の半田ペースト２０を配設することを特
徴とするものである。
【００４５】図１０（Ａ）は、半田ペースト配設工程を
示している。この状態において、開口部１４上には開口
部１４の体積より多い量の半田ペースト２０が配設され
ている。この開口部１４上に配設される半田ペースト２
０の量は、印刷時に使用される印刷用マスク３４の厚さ
を大きくしたり、また半田ペースト２０が配設される位
置に形成されるマスク孔を大きくしたりすることにより
調整することが可能である。
【００４６】上記の半田ペースト配設工程が終了する
と、続いて図１０（Ｂ）に示すように、半田ペースト２
０を加熱することによりその内部に含有された半田粉の
溶融処理が行なわれる。そして、溶融されることにより
液状となった半田２１は、開口部１４内に流入する。こ
の際、上記のように本実施例では半田ペースト配設工程
において、開口部１４の体積より多い量の半田ペースト
２０が配設されているため、図１０（Ｂ）に示すよう
に、開口部１４内にビア部９（開口部内配設部）が形成
されても余剰の半田２１が発生する。この余剰の半田２
１は、図１０（Ｃ）に示すように、表面張力により球形
状となり半田ボール１０を形成する。この半田ボール１
０は、基板２から突出するため、外部接続端子として機
能させることができる。
【００４７】よって、図７を用いて説明した第１実施例
では半田ペースト１３を加熱溶融するための加熱処理
と、半田ボール１０を開口部１４内の半田１５に接合さ
せるための加熱処理の２回の加熱処理が必要であったの
に対し、本実施例では１回の加熱溶融処理で半田ペース
ト２０の溶融処理（ビア部９の形成処理）と半田ボール
１０の形成処理を同時に行なうことが可能となる。これ
により、半田ボール１０を基板２に効率よく形成（搭
載）することが可能となり、半導体装置１Ａの製造工程
の簡単化及び効率化を図ることができる。
【００４８】尚、本実施例においても埋設工程を複数回
繰り返し実施することが可能であり、これにより開口部
１４内に半田２１をより確実に充填することができる。
続いて、本発明の第１実施例である回路基板の製造方法
について説明する。図１１は、第１実施例である回路基
板の製造方法を説明するための図である。尚、図１１に
おいて、先に図１乃至図１０を用いて説明した構成と同
一構成については同一符号を付してその説明を省略す
る。また、本実施例に係る回路基板の製造方法は、回路
基板２２に形成された開口部２４内に半田ビア２５を埋
設する埋設工程に特徴を有し、他の回路基板製造工程に
ついては従来と同様であるため、埋設工程についてのみ
説明するものとする。
【００４９】本実施例において基板２２に半田ビア２５
を埋設するには、先ず図１１（Ａ）に示すように、基板
２２に形成された開口部２４上に半田ペースト１３を印
刷する印刷工程が実施される。この印刷方法としては、
前記した半導体装置の製造方法と同様にスクリーン印刷
法を用いることができる。また、開口部２４上に印刷す
る半田ペースト１３の量は、半田ペースト１３内に含ま
れる半田により開口部２４が埋まる量に設定されてい
る。
【００５０】尚、本実施例において適用対象としている
のは、開口部２４の径寸法Ｌ２が0.2mm 以上で0.25mm以
下と微小な回路基板である。また、回路基板２２には予
め配線パターン２３が形成されており、この配線パター
ン２３の一部は開口部２４の一方の開口縁を覆設した構
成となっている。上記の印刷工程が終了すると、続いて
図１１（Ｂ）に示すように、半田ペースト１３を加熱し
含有する半田粉を溶融する加熱溶融工程が実施される。
この加熱溶融工程で用いられる加熱方法は、樹脂製の回
路基板２２に与えるダメージを軽減する点より、ヒータ
ーを用いたヒーター溶融或いはレーザーを用いたレーザ
ー溶融等の部分溶融方法が望ましい。
【００５１】この加熱処理を行なうことにより、半田ペ
ースト１３に含まれる有機材は飛散し、また半田粉は溶
融して液状の半田１５となり開口部２４内に流入する。
この際、上記のように半田１５は溶融することにより液
体状態となっているため、開口部２４の径寸法Ｌ２が0.
2mm 以上で0.25mm以下と小さくても、図１１（Ｃ）に示
すように半田１５は確実に開口部２４内に流入し、ボイ
ド等のない良好な半田ビア２５を形成することができ
る。また同様の理由により、開口部２４内に充填された
半田１５を確実に配線パターン２３（導電性膜）と電気
的に接合することができる。
【００５２】また、本実施例においても開口部２４は樹
脂製の回路基板２２が露出した構成であるため半田１５
の濡れ性は低く、よって開口部２４内に流入した半田１
５は開口部２４の内壁に付着することなく配線パターン
２３まで流れる。従って、これによっても半田１５の充
填時に、開口部２４内にボイドが発生することを防止す
ることができる。尚、本実施例においても埋設工程を複
数回繰り返し実施することは可能であり、これにより開
口部２４内に半田ビア２５をより確実に形成することが
できる。
【００５３】続いて、本発明の第２実施例である回路基
板の製造方法について説明する。図１２は、第２実施例
である回路基板の製造方法を説明するための図である。
尚、図１２において、先に図１１を用いて説明した構成
と同一構成については同一符号を付してその説明を省略
する。また、本実施例に係る回路基板の製造方法は、回
路基板２２に形成された開口部２４内にビア（接合金
属）を埋設する埋設工程に特徴を有し、他の回路基板製
造工程については従来と同様であるため、埋設工程につ
いてのみ説明するものとする。
【００５４】本実施例では、埋設工程においてビアをメ
ッキ法を用いて開口部２４内に形成（埋設）することを
特徴としている。具体的には、図１２に示すように、先
ず回路基板２２にメッキ用マスク２８を形成する。この
メッキ用マスク２８は、回路基板２２の開口部２４が形
成された位置及び配線パターンの形成位置に対応する位
置にマスク孔２９が形成されている。
【００５５】そして、このメッキ用マスク２８が配設さ
れた回路基板２２をメッキ液２７が充填されているメッ
キ層２６に浸漬して無電解メッキを行なう。これによ
り、マスク孔２９の形成位置に金属（本実施例では、銅
（Ｃｕ））がメッキされ、開口部２４内に銅よりなるビ
アが形成されると共に、所定位置に配線パターンが形成
される。
【００５６】このように、埋設工程でビアをメッキ法を
用いて開口部２４内に埋設する構成としたことにより、
開口部２４の径寸法が0.2mm 以上で0.25mm以下と小さく
ても、開口部２４内に確実にビアを形成することができ
る。また、ビアの形成と共に配線パターンの形成を同時
に行なうことが可能となり、これにより回路基板２２の
製造工程の簡単化を図ることができる。
【００５７】尚、上記した実施例では、メッキ法として
無電解メッキ法を適用したが、回路基板に適宜電極を設
けることにより電解メッキ法を適用することも可能であ
る。続いて、本発明の一実施例である半導体製造装置に
ついて説明する。図１３は、本発明の一実施例である半
導体製造装置３０を示す要部構成図である。この半導体
製造装置３０は、先に図７乃至図１０を用いて説明した
第１及び第２実施例に係る半導体装置の製造方法を適用
した装置である。このため、図７乃至図１０に示した構
成と同一構成については同一符号を付してその説明を省
略する。
【００５８】半導体製造装置３０は、大略するとペース
ト印刷部３１，加熱部３２，及びボール装着部３３等に
より構成されている。ペースト印刷部３１は、印刷用マ
スク３４とスキージ３５を有している。このペースト印
刷部３１に半導体チップ３及び樹脂パッケージ８等が搭
載された基板２が装着されると、基板２に印刷用マスク
３４が装着され、スキージ３５により半田ペースト１３
の印刷処理が行なわれる。印刷用マスク３４には、基板
２に形成された開口部１４と対向する位置にマスク孔が
形成されており、よって上記の印刷処理を行なうことに
より開口部１４の上には半田ペースト１３が印刷され
る。
【００５９】ペースト印刷部３１において半田ペースト
１３が印刷が終了すると、図示しない搬送装置により、
半田ペースト１３が印刷された基板２は加熱部３２に搬
送される。本実施例では、加熱部３２による加熱装置と
して部分加熱が可能なヒーター３６を用いてる。しかる
に、前記したように加熱装置としてレーザー装置を用い
ることも可能である。この加熱部３２では、半田ペース
ト１３を加熱溶融させることにより、前記したように半
田１５を開口部１４内に流入させる（図７（Ｂ）参
照）。
【００６０】加熱部３２において半田１５を開口部１４
内に流入する処理が終了すると、図示しない搬送装置に
より、基板２はボール装着部３３に搬送される。このボ
ール装着部３３は、半田ボール１０を搬送処理するボー
ル搬送治具３７が設けられている。このボール搬送治具
３７は、基板２に形成された開口部１４と対応する位置
に吸引孔を有しており、この吸引孔に半田ボール１０を
真空吸着しうる構成となっている。
【００６１】そして、ボール搬送治具３７を基板２と位
置決めした上で下動させ、半田ボール１０を開口部１４
に埋設されている半田１５の上部に配設する。続いて、
図示しない搬送装置により、再び基板を加熱部３２に戻
し、加熱処理を実施する。これにより、半田ボール１０
及び半田１５は溶融して一体化し、半導体装置１Ａ（１
Ｂ）が形成される。
【００６２】上記のように本実施例に係る半導体製造装
置３０によれば、基板２の開口部１４に半田ペースト１
３を印刷するペースト印刷部３１と、この半田ペースト
１３を加熱溶融させ半田１５を開口部１４内に流入させ
ると共に半田ボール１０と半田１５を接合させる加熱部
３２と、半田ボール１０を開口部１４内の半田１５に装
着するボール装着部３３とを１台の装置内に設けたこと
により、前記した第１及び第２実施例に係るボール搭載
処理を１台の半導体製造装置３０で実施することが可能
となり、ボール搭載処理の効率化を図ることができる。
【００６３】
【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。請求項１，請求項
４，及び請求項８記載の発明によれば、半田は溶融する
ことにより液体状態となり開口部内に流入するため、開
口部の径寸法が小さくても確実に開口部内に流入する。
よって、半田を開口部内に確実に充填することができる
と共に確実に導電性膜と電気的に接続させることができ
る。
【００６４】また、開口部の内壁は濡れ性は低いため、
開口部内に流入した半田は開口部の内壁に付着すること
なく導電性膜まで流れ、よって半田の充填時に開口部内
にボイドが発生することを防止することができる。ま
た、ボール接合工程で半田ボールは半田が十分に充填さ
れている開口部に接合されるため、半田ボールと開口部
内の半田とを確実に接合することができ、よって開口部
の径寸法が小さくても高い信頼性をもって半田ボールを
基板に搭載することができる。
【００６５】また、請求項２及び請求項６記載の発明に
よれば、埋設工程を複数回繰り返し実施することによ
り、より確実に開口部内に半田を充填することができ
る。また、請求項３記載の発明によれば、１回の加熱溶
融処理で、開口部内配設部と半田ボールを同時に形成す
ることが可能となり、半田ボールを基板に効率よく形成
（搭載）することが可能となる。
【００６６】請求項５及び請求項８記載の発明によれ
ば、半田は溶融することにより液体状態となり開口部内
に流入するため、開口部の径寸法が小さくても確実に開
口部内に流入する。よって、半田を開口部内に確実に充
填することができると共に確実に導電性膜と電気的に接
続させることができる。また、請求項７及び請求項８記
載の発明によれば、埋設工程で接合金属をメッキ法を用
いて開口部内に埋設したことにより、開口部の径寸法が
小さくても接合金属を確実に開口部内に堆積させること
ができ、よって開口部内に接合金属を確実に充填するこ
とができる。
【００６７】また、通常回路基板には配線パターンがメ
ッキ法を用いて形成されているが、この配線パターンの
形成と開口部内に接合金属を埋設する処理を同時に行な
うことが可能となり、これにより回路基板の製造工程の
簡単化を図ることができる。また、請求項９記載の発明
によれば、開口部の内壁は濡れ性は低いため、開口部内
に流入した半田は開口部の内壁に付着することなく導電
性膜まで流れ、よって半田の充填時に開口部内にボイド
が発生することを防止することができる。
【００６８】更に、請求項１０記載の発明によれば、請
求項１に記載されたボール搭載処理を１台の装置により
実施することが可能となり、ボール搭載処理の効率化を
図ることができる。
【図面の簡単な説明】
【図１】一般的なＦＢＧＡ構造の半導体装置の一例を示
す図である（その１）。
【図２】一般的なＦＢＧＡ構造の半導体装置の一例を示
す図である（その２）。
【図３】従来の半導体装置の製造方法の一例を説明する
ための図である（その１）。
【図４】従来の半導体装置の製造方法の一例を説明する
ための図である（その２）。
【図５】従来の半導体装置の製造方法の一例を説明する
ための図である（その３）。
【図６】従来の半導体装置の製造方法における問題点を
説明するための図である。
【図７】本発明の第１実施例である半導体装置の製造方
法を説明するたの図である。
【図８】本発明の第１実施例である半導体装置の製造方
法の変形例を説明するための図である。
【図９】開口部の内側にメッキ膜を形成した際に発生す
る問題点を説明するための図である。
【図１０】本発明の第２実施例である半導体装置の製造
方法を説明するたの図である。
【図１１】本発明の第１実施例である回路基板の製造方
法を説明するたの図である。
【図１２】本発明の第２実施例である回路基板の製造方
法を説明するたの図である。
【図１３】本発明の一実施例である半導体製造装置を説
明するための図である。
【符号の説明】
２，１６ 基板 ３ 半導体チップ ５ 電極膜（導電性膜） ８ 樹脂パッケージ ９ ビア部（開口部内配設部） １０ 半田ボール １２ フラックス １３，２０ 半田ペースト １４，２４ 開口部 １５，２１ 半田 ２２ 回路基板 ２３ 配線パターン ２５ 半田ビア ２６ メッキ槽 ２７ メッキ液 ２８ メッキ用マスク ３０ 半導体製造装置 ３１ ペースト印刷部 ３２ 加熱部 ３３ ボール装着部 ３４ 印刷用マスク
───────────────────────────────────────────────────── フロントページの続き (72)発明者 熊谷 欣一 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 4M105 AA11 AA19 BB02

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップが搭載されると共に一方の
    開口縁に導電性膜が覆設された開口部が形成された樹脂
    基板に、外部接続端子となる半田ボールを搭載するボー
    ル搭載工程を有する半導体製造装置の製造方法におい
    て、 前記ボール搭載工程は、 前記開口部上に半田ペーストを印刷すると共に、前記半
    田ペーストを加熱溶融させることにより半田を前記開口
    部内に流入させ、前記開口部に前記導電性膜と接合した
    状態で前記半田を埋設する埋設工程と、 前記埋設工程の終了後、前記半田ボールを前記開口部内
    に埋設された半田に接合するボール接合工程とを有する
    ことを特徴とする半導体装置の製造方法。
  2. 【請求項２】 請求項１記載の半導体装置の製造方法に
    おいて、 前記埋設工程を複数回繰り返し実施することを特徴とす
    る半導体装置の製造方法。
  3. 【請求項３】 半導体チップが搭載されると共に一方の
    開口縁に導電性膜が覆設された開口部が形成された樹脂
    基板に、外部接続端子となる半田ボールを搭載するボー
    ル搭載工程を有する半導体製造装置の製造方法におい
    て、 前記ボール搭載工程は、 前記開口部上に前記開口部の体積より多い量の半田ペー
    ストを配設する半田ペースト配設工程と、 前記半田ペースト配設工程の終了後、前記半田ペースト
    を加熱溶融することにより、前記開口部内に前記導電性
    膜と接する開口部内配設部と、前記樹脂基板から突出し
    た半田ボールとを一体的に形成するボール形成工程とを
    有することを特徴とする半導体装置の製造方法。
  4. 【請求項４】 請求項１乃至３のいずれかに記載の半導
    体装置の製造方法において、 前記半田ボールのボールピッチが0.3mm 以上で0.5mm 以
    下であることを特徴とする半導体装置の製造方法。
  5. 【請求項５】 一方の開口縁に導電性膜が覆設された開
    口部に接合金属を埋設する埋設工程を有する回路基板の
    製造方法において、 前記埋設工程は、 前記開口部上に半田ペーストを印刷する印刷工程と、 前記半田ペーストを加熱溶融させることにより半田を前
    記開口部内に流入させ、前記開口部内に前記導電性膜と
    接合した状態で前記半田を埋設する加熱溶融工程とを有
    することを特徴とする回路基板の製造方法。
  6. 【請求項６】 請求項５記載の回路基板の製造方法にお
    いて、 前記埋設工程を複数回繰り返し実施することを特徴とす
    る回路基板の製造方法。
  7. 【請求項７】 一方の開口縁に導電性膜が覆設された開
    口部に接合金属を埋設する埋設工程を有する回路基板の
    製造方法において、 前記埋設工程で、前記接合金属をメッキ法を用いて前記
    開口部内に埋設することを特徴とする回路基板の製造方
    法。
  8. 【請求項８】 請求項１乃至７のいずれかに記載の回路
    基板の製造方法において、 前記開口部の径寸法が0.2mm 以上で0.25mm以下であるこ
    とを特徴とする回路基板の製造方法。
  9. 【請求項９】 請求項１乃至６のいずれかに記載の回路
    基板の製造方法において、 前記開口部は、前記樹脂基板の樹脂が露出された構成で
    あることを特徴とする回路基板の製造方法。
  10. 【請求項１０】 半導体チップが搭載されると共に一方
    の開口縁に導電性膜が覆設された開口部が形成された樹
    脂基板に、外部接続端子となる半田ボールを搭載する半
    導体製造装置において、 前記開口部の前記導電性膜が形成された側と反対側に半
    田ペーストを印刷するペースト印刷部と、 前記半田ペーストを加熱溶融させることにより、半田を
    前記開口部内に流入させる加熱部と、 前記半田ボールを前記開口部内に埋設された半田に装着
    するボール装着部とを具備することを特徴とする半導体
    製造装置。
JP24065098A 1998-08-26 1998-08-26 半導体装置の製造方法及び半導体製造装置 Expired - Fee Related JP3447961B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP24065098A JP3447961B2 (ja) 1998-08-26 1998-08-26 半導体装置の製造方法及び半導体製造装置
US09/274,764 US6457633B1 (en) 1998-08-26 1999-03-24 Method of forming a BGA-type semiconductor device having reliable electrical connection for solder balls

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24065098A JP3447961B2 (ja) 1998-08-26 1998-08-26 半導体装置の製造方法及び半導体製造装置

Publications (2)

Publication Number Publication Date
JP2000068409A true JP2000068409A (ja) 2000-03-03
JP3447961B2 JP3447961B2 (ja) 2003-09-16

Family

ID=17062657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24065098A Expired - Fee Related JP3447961B2 (ja) 1998-08-26 1998-08-26 半導体装置の製造方法及び半導体製造装置

Country Status (2)

Country Link
US (1) US6457633B1 (ja)
JP (1) JP3447961B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7443035B2 (en) 2002-12-20 2008-10-28 Fujikura Ltd. Method of forming a penetration electrode and substrate having a penetration electrode

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6659334B2 (en) * 2000-09-21 2003-12-09 Murata Manufacturing Co., Ltd. Method for forming end-face electrode
US7331503B2 (en) * 2004-10-29 2008-02-19 Intel Corporation Solder printing process to reduce void formation in a microvia
DE102006042774A1 (de) * 2006-09-12 2008-03-27 Qimonda Ag Verfahren zur Herstellung einer elektrischen Ankontaktierung
TW200839903A (en) * 2007-03-21 2008-10-01 Advanced Semiconductor Eng Method for manufacturing electrical connections in wafer
TWI392069B (zh) * 2009-11-24 2013-04-01 Advanced Semiconductor Eng 封裝結構及其封裝製程
TWI446420B (zh) 2010-08-27 2014-07-21 Advanced Semiconductor Eng 用於半導體製程之載體分離方法
TWI445152B (zh) 2010-08-30 2014-07-11 Advanced Semiconductor Eng 半導體結構及其製作方法
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
TWI434387B (zh) 2010-10-11 2014-04-11 Advanced Semiconductor Eng 具有穿導孔之半導體裝置及具有穿導孔之半導體裝置之封裝結構及其製造方法
TWI527174B (zh) 2010-11-19 2016-03-21 日月光半導體製造股份有限公司 具有半導體元件之封裝結構
TWI445155B (zh) 2011-01-06 2014-07-11 Advanced Semiconductor Eng 堆疊式封裝結構及其製造方法
US8853819B2 (en) 2011-01-07 2014-10-07 Advanced Semiconductor Engineering, Inc. Semiconductor structure with passive element network and manufacturing method thereof
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
US8975157B2 (en) 2012-02-08 2015-03-10 Advanced Semiconductor Engineering, Inc. Carrier bonding and detaching processes for a semiconductor wafer
US8963316B2 (en) 2012-02-15 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US8937387B2 (en) 2012-11-07 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor device with conductive vias
US8952542B2 (en) 2012-11-14 2015-02-10 Advanced Semiconductor Engineering, Inc. Method for dicing a semiconductor wafer having through silicon vias and resultant structures
US9406552B2 (en) 2012-12-20 2016-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive via and manufacturing process
US8841751B2 (en) 2013-01-23 2014-09-23 Advanced Semiconductor Engineering, Inc. Through silicon vias for semiconductor devices and manufacturing method thereof
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
US9089268B2 (en) 2013-03-13 2015-07-28 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US9173583B2 (en) 2013-03-15 2015-11-03 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US8987734B2 (en) 2013-03-15 2015-03-24 Advanced Semiconductor Engineering, Inc. Semiconductor wafer, semiconductor process and semiconductor package
DE102020109226A1 (de) * 2020-04-02 2021-10-07 Tdk Electronics Ag Elektrische Lotverbindung, Sensor mit einer Lotverbindung und Verfahren zur Herstellung

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097089A (en) * 1998-01-28 2000-08-01 Mitsubishi Gas Chemical Company, Inc. Semiconductor plastic package, metal plate for said package, and method of producing copper-clad board for said package
DE3684602D1 (de) * 1986-10-08 1992-04-30 Ibm Verfahren zum herstellen von loetkontakten fuer ein keramisches modul ohne steckerstifte.
US5275330A (en) 1993-04-12 1994-01-04 International Business Machines Corp. Solder ball connect pad-on-via assembly process
JP2916086B2 (ja) * 1994-10-28 1999-07-05 株式会社日立製作所 電子部品の実装方法
JP3294490B2 (ja) * 1995-11-29 2002-06-24 株式会社日立製作所 Ｂｇａ型半導体装置
JPH10214895A (ja) * 1997-01-31 1998-08-11 Nec Corp 配線構造及びその製造方法
JP3176307B2 (ja) * 1997-03-03 2001-06-18 日本電気株式会社 集積回路装置の実装構造およびその製造方法
US5988487A (en) * 1997-05-27 1999-11-23 Fujitsu Limited Captured-cell solder printing and reflow methods
JPH1126631A (ja) * 1997-07-02 1999-01-29 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7443035B2 (en) 2002-12-20 2008-10-28 Fujikura Ltd. Method of forming a penetration electrode and substrate having a penetration electrode

Also Published As

Publication number Publication date
US6457633B1 (en) 2002-10-01
JP3447961B2 (ja) 2003-09-16

Similar Documents

Publication Publication Date Title
JP3447961B2 (ja) 半導体装置の製造方法及び半導体製造装置
US5316788A (en) Applying solder to high density substrates
CN100550355C (zh) 半导体芯片安装用基板及其制造方法和半导体模块
TWI260079B (en) Micro-electronic package structure and method for fabricating the same
EP0536418B1 (en) Method of manufacturing a semiconductor device terminal structure
US7374969B2 (en) Semiconductor package with conductive molding compound and manufacturing method thereof
JPH098451A (ja) チップ実装回路カードを作製する方法
JPH0945805A (ja) 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法
JPH1167968A (ja) ボールグリッドアレーパッケージ用印刷回路基板及びボールグリッドアレーパッケージ並びにそれらの製造方法
US6596620B2 (en) BGA substrate via structure
US7928559B2 (en) Semiconductor device, electronic component module, and method for manufacturing semiconductor device
US20170290215A1 (en) Electronic Assemblies without Solder and Methods for their manufacture
JP2004281556A (ja) 半導体装置の製造方法
US6543676B2 (en) Pin attachment by a surface mounting method for fabricating organic pin grid array packages
JP2870533B1 (ja) 半導体装置およびその製造方法
JP2000040713A (ja) 半導体パッケージの製造方法
JPH07226456A (ja) Ｉｃパッケージ及びその製造方法
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
JP4045708B2 (ja) 半導体装置、電子回路装置および製造方法
JP4112872B2 (ja) Ｐｇａパッケージのピン表面実装方法
JP3252757B2 (ja) ボールグリッドアレイ
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법
JP2006210369A (ja) 半導体装置およびその製造方法
JP3582111B2 (ja) プリント配線板の製造方法
JP3656590B2 (ja) 半導体装置用テープキャリアの製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030624

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080704

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090704

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100704

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100704

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 8

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees