CN1924684A - 多区域垂直配向型液晶显示面板、薄膜晶体管阵列基板及其制造方法 - Google Patents
多区域垂直配向型液晶显示面板、薄膜晶体管阵列基板及其制造方法 Download PDFInfo
- Publication number
- CN1924684A CN1924684A CN 200510098567 CN200510098567A CN1924684A CN 1924684 A CN1924684 A CN 1924684A CN 200510098567 CN200510098567 CN 200510098567 CN 200510098567 A CN200510098567 A CN 200510098567A CN 1924684 A CN1924684 A CN 1924684A
- Authority
- CN
- China
- Prior art keywords
- substrate
- film transistor
- mentioned
- lining
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
一种多区域垂直配向型液晶显示面板、薄膜晶体管阵列基板及其制造方法,此薄膜晶体管阵列基板包含有基板、多条数据配线、多条扫描配线与多个像素结构,此数据配线与扫描配线是设置于基板上,以定义出多个像素区域,而此像素结构是分别设置于各像素区域内,其包含有薄膜晶体管、像素电极与介电衬层,此薄膜晶体管是电连接于数据配线与扫描配线,而此像素电极是位于薄膜晶体管的上方,并电连接于薄膜晶体管且具有多个主狭缝,而此介电衬层是位于基板上,且位于部分的像素电极与基板之间,使液晶产生更多不同的倾倒方向。
Description
技术领域
本发明涉及一种显示面板、主动元件阵列基板及其制造方法,且特别涉及一种多区域垂直配向型液晶显示面板、薄膜晶体管阵列基板及其制造方法。
背景技术
现有的液晶显示器多朝向高亮度、高对比、大面积显示与广视角的趋势发展,其中为了改善液晶显示器的视角,已有多种广视角技术被提出。目前较常见的广视角液晶显示器例如有多区域垂直配向式(Multi-DomainVertical Alignment,MVA)液晶显示器、板内切换式(In-Plane Switching,IPS)液晶显示器以及边缘场切换式(Fringe Field Switching,FFS)液晶显示器等等。就多区域垂直配向式液晶显示器而言,其例如是在像素电极上形成多个条状狭缝(slit),并在相对的彩色滤光阵列基板上设置多个条状凸起物(protrusion),以通过狭缝与凸起物的搭配,使得液晶层内的液晶分子呈现多方向的倾倒,而达到广视角显示的效果。
请参照图1所示,为一种公知多区域垂直排列型液晶显示装置中其中的一个像素的俯视示意图。如图1所示,基板(未表示)上设置有扫描配线102、数据配线104、薄膜晶体管120以及像素电极112。其中薄膜晶体管120包括有栅极106、通道层108以及源极/漏极110a/110b,且栅极106与扫描配线102电连接,源极110a与数据配线104电连接,而漏极110b通过接触窗116而与像素电极112电连接。
特别是,为了增加液晶显示器的视角,通常会在像素电极112中形成多个条状狭缝114,且在具有彩色滤光层的另一基板(未表示)上设置多个条状凸起物118。如此通过条状狭缝114与条状凸起物118的搭配,可以使得设置于两基板之间的液晶分子呈现多方向的倾倒,进而达到增进液晶显示器的视角范围的目的。
虽然上述多区域垂直排列型液晶显示器可以通过基板上的狭缝与凸起物的设计增加其视角范围,而具有不错的左右及上下的视角表现。但是,在中间调的显示画面下,正视或斜视此液晶显示装置时,仍会产生色偏的现象,而此现象对于液晶显示装置的显示质量有很大的影响。请参照图2所示,为公知的多区域垂直排列型液晶显示装置其施加电压与透光率之间的关系图,其中曲线R为正视时的V-T曲线(curve),而曲线Q为斜视60度时的V-T曲线(curve)。由此关系图中可知:在低驱动电压的操作状况下时,斜视60度时的透光率会比正视时的透光率还大,此即表示:在斜视时会发生漏光的现象,也会有偏白的情形。
发明内容
鉴于上述情况,本发明的目的就是提供一种薄膜晶体管阵列基板,其通过膜层的厚度变化来形成不同高度的结构,以增加液晶分子的倾倒方向,进而改善色偏或漏光等问题。
本发明的再一目的是提供一种多区域垂直配向型液晶显示面板,其通过上述薄膜晶体管阵列基板来提供更多不同的液晶盒间隙(CELL GAP),使得液晶分子具有更多的倾倒方向,进而改善色偏或漏光等问题。
本发明的又一目的是提供一种薄膜晶体管阵列基板的制造方法,适于制造上述薄膜晶体管阵列基板,用以液晶显示面板内的液晶分子的倾倒方向,进而改善色偏或漏光等问题。
本发明的另一目的是提供一种多区域垂直配向型液晶显示面板的制造方法,适于制造上述多区域垂直配向型液晶显示面板,以增加液晶分子的倾倒方向,并可改善色偏或漏光等问题。
基于上述或其它目的,本发明提出一种薄膜晶体管阵列基板,其包括基板、多条数据配线、多条扫描配线及多个像素结构。其中,数据配线与扫描配线设置于基板上,以定义出多个像素区域,而像素结构分别设置于像素区域内,并电连接至数据配线与扫描配线,以通过数据配线与扫描配线进行驱动。每个像素结构包括薄膜晶体管、像素电极及介电衬层,其中薄膜晶体管设置于基板上,且电连接至数据配线与扫描配线。此外,像素电极设置于薄膜晶体管上方,并电连接至薄膜晶体管,且像素电极具有相互平行的多个主狭缝。另外,介电衬层设置于基板上,并位于部分像素电极与基板之间。
在本发明的较佳实施例中,上述主狭缝例如是对应于介电衬层的边缘。
在本发明的较佳实施例中,每一介电衬层例如包含有第一子衬层与第二子衬层,且此第一子衬层与第二子衬层具有不同的高度。
在本发明的较佳实施例中,此像素电极还具有多个侧翼狭缝(fine slit),设置于主狭缝的两侧。
在本发明的较佳实施例中,各薄膜晶体管分别包括栅极、栅绝缘层、通道层、源极/漏极与保护层。其中,栅极设置于基板上,而栅绝缘层设置于基板上,且覆盖栅极。此外,通道层设置于栅绝缘层上对应于栅极之处,而源极/漏极设置于通道层之上,并电连接至其所对应的像素电极。另外,保护层设置于基板上,并覆盖通道层与源极/漏极。
在本发明的较佳实施例中,上述栅绝缘层与保护层例如还延伸至薄膜晶体管之外,以构成介电衬层。
本发明提出一种多区域垂直配向型液晶显示面板,其主要包括上述薄膜晶体管阵列基板、对向基板与液晶层。其中,对向基板对应于薄膜晶体管阵列基板设置,而液晶层设置于薄膜晶体管阵列基板与对向基板之间。
在本发明的较佳实施例中,上述对向基板例如是彩色滤光基板。
在本发明的较佳实施例中,上述对向基板例如包含多个配向凸起物。此配向凸起物例如是呈条状排列,且其延伸方向与主狭缝的延伸方向相互平行。
本发明提出一种薄膜晶体管阵列基板的制造方法,此方法先提供基板,此基板上划分有多个像素区域。接着,于此基板上形成栅极金属层,并图案化此栅极金属层,以于各像素区域内形成栅极。之后,于此基板上形成栅绝缘层,且此栅绝缘层覆盖于栅极之上。接着,于栅绝缘层上对应于各栅极处分别形成通道层。然后,于基板上形成源极/漏极金属层,并图案化此源极/漏极金属层,以于各通道层上形成源极/漏极。接着,于此基板上形成保护层,以覆盖此源极/漏极及通道层。然后,图案化此保护层与栅绝缘层,以于基板上的各像素区域内形成介电衬层。之后,于基板上形成电极层,并将其图案化,以于各像素区域内形成具有多个主狭缝的像素电极。此像素电极是通过保护层而电连接至其所对应的源极/漏极,且有一部分的像素电极覆盖其所对应的介电衬层。
本发明还提出一种多区域垂直配向型液晶显示面板的制造方法,其在形成上述薄膜晶体管阵列基板之外,还包括提供对向基板,以及形成液晶层于基板与对向基板之间等步骤。
在上述薄膜晶体管阵列基板与多区域垂直配向型液晶显示面板的制造方法中,图案化此保护层与栅绝缘层的步骤,例如包括进行一道光刻掩膜工艺,以于此保护层中定义接触窗,其暴露出部分源极/漏极,并且同时于各像素区域内形成介电衬层。此外,图案化此保护层与栅绝缘层的步骤,例如还包括进行另一道光刻掩膜工艺,以移除部分介电衬层。如此一来,即可于基板上形成具有不同高度的多个第一子衬层与多个第二子衬层。
本发明以薄膜晶体管阵列基板上原有的栅绝缘层与保护层作为介电衬层,因此可在不增加光刻掩膜数目的状况下,通过改变介电衬层的厚度,以于液晶显示面板内产生不同的液晶盒间隙,使液晶产生更多不同的倾倒方向,进而改善漏光或色偏等问题。
为让本发明的上述和其它目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合附图,作详细说明如下。
附图说明
图1为一种公知多区域垂直排列型液晶显示装置中其中的一个像素的俯视示意图。
图2为公知的多区域垂直排列型液晶显示装置其施加电压与透光率之间的关系图。
图3为通过两个不同高度的结构所量测而得的V-T曲线(curve)相互补偿后所得的施加电压与透光率之间的关系图。
图4A为本发明的第一实施例的一种多区域垂直配向型液晶显示面板的薄膜晶体管阵列基板的局部俯视图。
图4B为图4A中沿A-A’及B-B’剖面线所示的剖面图。
图5为薄膜晶体管阵列基板的另一种实施方式的剖面图。
图6A为本发明的第二实施例的一种多区域垂直配向型液晶显示面板的薄膜晶体管阵列基板的局部俯视图。
图6B为图6A中沿C-C’剖面线所示的剖面图。
图7A为本发明的第三实施例的一种多区域垂直配向型液晶显示面板的薄膜晶体管阵列基板的局部俯视图。
图7B为图7A中沿D-D’剖面线所示的剖面图。
图8A为本发明的第四实施例的一种多区域垂直配向型液晶显示面板其薄膜晶体管阵列基板部分的局部俯视图。
图8B为沿图8A中的E-E’剖面线所绘制的剖面图。
图9A至9G为本发明的第一实施例中其薄膜晶体管阵列基板的制造流程示意图。
图10为在基板上形成不同高度的第一子衬层及第二子衬层的剖面图。
图11为本发明的一种多区域垂直配向型液晶显示面板的示意图。
主要元件标记说明
102:扫描配线
104:数据配线
106:栅极
108:通道层
110a:源极
110b:漏极
112:像素电极
114:条状狭缝
116:接触窗
118:条状凸起物
120:薄膜晶体管
200:多区域垂直配向型液晶显示面板
210:薄膜晶体管阵列基板
211:基板
212:扫配线
213:数据配线
214:薄膜晶体管
2141:栅极
2142:栅绝缘层
2143:通道层
2144:源极
2145:漏极
2146:保护层
2146a:接触窗
2151:主狭缝
2151a:侧翼狭缝
215:像素电极
216:像素区域
217:介电衬层
2171:第一子衬层
2172:第二子衬层
220:彩色滤光基板
222:配向凸起物
230:液晶层
232:液晶分子
240:对向基板
h1:液晶盒间隙
h2:液晶盒间隙
h3:液晶盒间隙
具体实施方式
请参照图3,其为应用本发明的多区域垂直排列型液晶显示装置其施加电压与透光率之间的关系图。如图3所示,曲线A与曲线B分别表示由两种不同的液晶盒间隙所量测到的V-T曲线(curve),而曲线C则为曲线A与曲线B混合后所得到的V-T曲线(curve)。本发明即是在面板内形成不同的液晶盒间隙,以通过此不同的液晶盒间隙相互补偿,来缩小正视与斜视时的V-T曲线(curve)间的差异,进而改善漏光或色偏等问题。
图4A为本发明的第一实施例的一种多区域垂直配向型液晶显示面板的薄膜晶体管阵列基板的局部俯视图,而图4B为图4A的多区域垂直配向型液晶显示面板沿A-A’及B-B’剖面线所示的剖面图。
请同时参照图4A及4B,多区域垂直配向型液晶显示面板200主要由薄膜晶体管阵列基板210、彩色滤光基板220以及液晶层230所构成。其中,此薄膜晶体管阵列基板210与彩色滤光基板220相互平行地设置,而液晶层230由多个液晶分子232所构成,且是夹置于薄膜晶体管阵列基板210与彩色滤光基板220之间。
薄膜晶体管阵列基板210主要包括基板211、多条扫描配线212、多条数据配线213与多个像素结构。扫描配线212与数据配线213设置于基板211上,以定义出呈矩阵形式排列的像素区域216。此外,像素结构是分别设置于这些像素区域216内,并电连接于扫描配线212与数据配线213。
每个像素结构包括薄膜晶体管214、像素电极215及介电衬层217。薄膜晶体管214分别位于像素区域216内,并电连接于扫描配线212与数据配线213,以通过扫描配线212与数据配线213进行驱动。每一薄膜晶体管214包括栅极2141、栅绝缘层2142、通道层2143、源极2144、漏极2145与保护层2146。其中,栅极2141设置于基板211之上,栅绝缘层2142位于基板211之上,且覆盖此栅极2141。此外,通道层2143设置于栅绝缘层2142之上,且对应于栅极2141的位置。源极2144与漏极2145是设置于通道层2143之上,且源极2144电连接于数据配线213。在源极2144与漏极2145之上设置有保护层2146,以保护下方的栅极2141、栅绝缘层2142、通道层2143、源极2144与漏极2145免于受潮或是结构受损,而此保护层2146具有接触窗2146a,使位于像素区域216内的像素电极215可通过此接触窗2146a电连接至薄膜晶体管214的漏极2145。介电衬层217设置于基板211上,并位于部分像素电极215与基板211之间。
在本实施例中,介电衬层217例如是由延伸于薄膜晶体管214之外的栅绝缘层2142与保护层2146所组成,而形成此介电衬层217的方法例如是在保护层2146中形成接触窗2146a的同时,移除部分延伸于薄膜晶体管214之外的栅绝缘层2142与保护层2146。此外,像素电极215例如具有多个相互平行的主狭缝2151,而每个主狭缝2151对应于介电衬层217的边缘。
彩色滤光基板220与薄膜晶体管阵列基板210相互平行,而液晶层230是由多个液晶分子232所组成,且设置于薄膜晶体管阵列基板210与彩色滤光基板220之间。其中,彩色滤光基板220的表面设置有多个配向凸起物222,其与像素电极215的主狭缝2151相搭配,以使液晶分子呈现不同方向的倾倒。在本实施例中,配向凸起物222例如是呈条状,且其延伸方向与主狭缝2151的延伸方向相互平行。
由图4A与4B可知:部分像素电极215是直接形成于基板211之上,而部分的像素电极215是形成于介电衬层217之上,使得薄膜晶体管阵列基板210上的区域I与区域II间具有高度差,本发明即欲通过此两个不同高度的区域,而产生多个领域,以缩小正视与斜视时的V-T曲线(curve)间的差异。更详细地说,因区域I与区域II中具有不同的液晶盒间隙h1与h2,而会在区域I与区域II中产生不同大小的电场,使液晶产生不同的倾倒方向,进而达到自我补偿的效果,以改善色偏与漏光的现象。
请参照图5所示,为薄膜晶体管阵列基板210的另一种实施方式。此薄膜晶体管阵列基板210是在像素电极215上每一条主狭缝2151的两侧均连接多条侧翼狭缝2151a,此侧翼狭缝2151a将有助于增加多区域垂直配向型液晶显示面板200的应答速度。
请参照图6A所示,为本发明的第二实施例的一种多区域垂直配向型液晶显示面板其薄膜晶体管阵列基板部分的局部俯视图;图6B所示,为沿图6A中的C-C’剖面线所绘制的剖面图。
此第二实施例的结构与第一实施例相似,不过,其介电衬层217被移除及保留下来的部分恰与第一实施例相反。此第二实施例同样是通过具有不同的液晶盒间隙h1与h2的区域I与区域II来产生更多领域,以缩小正视与斜视时的V-T曲线(curve)间的差异。
请参照图7A所示,为本发明的第三实施例的一种多区域垂直配向型液晶显示面板其薄膜晶体管阵列基板部分的局部俯视图;图7B所示,为沿图7A中的D-D’剖面线所绘制的剖面图。
此第三实施例同样是移除部分的介电衬层217,之后,再于基板211及部分介电衬层217上形成像素电极215。此第三实施例与第一实施例不同之处在于:在像素电极215的两相邻主狭缝2151之间,仅有部分的介电衬层217被蚀刻掉,以在两相邻主狭缝2151之间形成不同的液晶盒间隙h1与h2。因此,通过此不同的液晶盒间隙,同样可增加液晶的倾倒方向,进而达到自我补偿的效果。
请参照图8A所示,为本发明的第四实施例的一种多区域垂直配向型液晶显示面板其薄膜晶体管阵列基板部分的局部俯视图;图8B所示,为沿图8A中的E-E’剖面线所绘制的剖面图。在本实施例中,介电衬层217包括不同高度的第一子衬层2171及第二子衬层2172,其中通过此第一子衬层2171及第二子衬层2172可在多区域垂直配向型液晶显示面板200内形成具有不同的液晶盒间隙h1、h2与h3的区域I、区域II与区域Ⅲ,以提供更多个领域。
当然,除上述实施例之外,本发明例如还可于基板上形成两种以上具有不同高度的子衬层,以使液晶产生更多不同的倾倒方向。
请参照图9A至9G所示,为本发明的第一至第三实施例的薄膜晶体管阵列基板210的制造流程示意图,其制造流程说明如下。
首先,提供基板211,此基板211上划分有多个呈矩阵形式排列的像素区域216(如图4A所示)。接着,如图9A所示,于基板211的表面上全面性地形成栅极金属层,并利用光刻/蚀刻(Photolithography/Etching)工艺将此栅极金属层图案化,以于各像素区域216(如图4A所示)内形成栅极2141。之后,如图9B所示,于基板211上形成栅绝缘层2142,且此栅绝缘层2142是覆盖于栅极2141之上,而此栅绝缘层2142可利用等离子体化学气相沉积法(Plasma Enhance Chemical Vapor Deposition,PECVD)等方式沉积于基板211之上。
接着,如图9C所示,于栅绝缘层2142上对应于栅极2141之处形成通道层2143。然后,如图9D所示,于基板211上形成源极/漏极金属层,并利用光刻/蚀刻工艺将此源极/漏极金属层图案化,以于各通道层2143上形成源极2144与漏极2145。
之后,如图9E所示,于基板211上形成保护层2146,以覆盖此通道层2143、源极2144与漏极2145。接着,如图9F所示,进行一道光刻掩膜工艺,以图案化此保护层2146与栅绝缘层2142,以于保护层2146中定义出接触窗2146a,并于像素区域216内定义出介电衬层217的位置。此介电衬层217是由栅绝缘层2142与保护层2146延伸于薄膜晶体管214之外的部分所组成。
接着,如图9G所示,于基板211上形成电极层,并将其图案化,以于各像素区域216内形成具有多个相互平行的主狭缝2151的像素电极215。此像素电极215是通过保护层2146上的接触窗2146a而电连接至薄膜晶体管214上的漏极2145,部分像素电极215是覆盖于介电衬层217之上,而另一部分的像素电极215则是直接形成于基板211之上,以于薄膜晶体管阵列基板210上形成两个具有不同液晶盒间隙的区域。其中,随着介电衬层217的位置的不同,便可形成如上述第一至第三实施例所述的薄膜晶体管阵列基板210。
此外,在上述图9F所示的步骤之后,还可再增加一道光刻掩膜工艺,以移除部分的介电衬层217。如此一来,如图10所示,便可于基板211上形成具有不同高度的多个第一子衬层2171及第二子衬层2172。然后,在基板211上形成像素电极215,即可形成第四实施例所示的薄膜晶体管阵列基板210。
请参照图11,其为本发明的一种多区域垂直配向型液晶显示面板的示意图。当制造多区域垂直配向型液晶显示面板200时,即可再提供对向基板240,例如是彩色滤光基板,并形成液晶层230于利用上述薄膜晶体管阵列基板210与此对向基板240之间,即可形成本发明的第一实施例至第四实施例中所披露的多区域垂直配向型液晶显示面板200。同样地,此对向基板240上例如设置有多个配向凸起物222,以与像素电极215的主狭缝2151相搭配,而达到多区域垂直配向的目的。
综上所述,在本发明的薄膜晶体管阵列基板中,于图案化栅绝缘层与保护层时,形成介电衬层。如此一来,即可在不增加光刻掩膜数目的状况下,通过改变液晶显示面板的液晶盒间隙,使液晶产生更多不同的倾倒方向,进而改善漏光或色偏等问题。
虽然本发明已以较佳实施例披露如上,然其并非用以限定本发明,任何所属技术领域的技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与改进,因此本发明的保护范围当视权利要求所界定者为准。
Claims (21)
1.一种薄膜晶体管阵列基板,其特征是包含:
基板;
多个数据配线及多条扫描配线,设置于该基板上,以定义出多个像素区域;
多个像素结构,设置于上述这些像素区域内,并电连接至上述这些数据配线与上述这些扫描配线,以通过上述这些数据配线及上述这些扫描配线进行驱动,各该像素结构包括:
薄膜晶体管,电连接至上述这些数据配线与上述这些扫描配线;
像素电极,设置于该薄膜晶体管上方,并电连接至该薄膜晶体管,且该像素电极具有多个主狭缝;以及
介电衬层,设置于该基板上,并位于部分该像素电极与该基板之间。
2.根据权利要求1所述的薄膜晶体管阵列基板,其特征是上述这些主狭缝对应于上述这些介电衬层的边缘。
3.根据权利要求1所述的薄膜晶体管阵列基板,其特征是各该介电衬层包括第一子衬层与第二子衬层,且该第一子衬层与该第二子衬层具有不同的高度。
4.根据权利要求1所述的薄膜晶体管阵列基板,其特征是各该像素电极还具有多个侧翼狭缝,其设置于上述这些主狭缝的两侧。
5.根据权利要求1所述的薄膜晶体管阵列基板,其特征是各该薄膜晶体管分别包括:
栅极,设置于基板上;
栅绝缘层,设置于该基板上,并覆盖该栅极;
通道层,设置于该栅绝缘层上对应于该栅极处;
源极/漏极,设置于该通道层上,并电连接至其所对应的该像素电极;以及
保护层,设置于该基板上,并覆盖该通道层与该源极/漏极。
6.根据权利要求5所述的薄膜晶体管阵列基板,其特征是该栅绝缘层与该保护层还延伸至该薄膜晶体管之外,以构成该介电衬层。
7.一种多区域垂直配向型液晶显示面板,其特征是包含:
薄膜晶体管阵列基板,包括:
基板;
多个数据配线及多条扫描配线,设置于该基板上,以定义出多个像素区域;
多个像素结构,设置于上述这些像素区域内,并电连接至上述这些数据配线与上述这些扫描配线,以通过上述这些数据配线及上述这些扫描配线进行驱动,各该像素结构分别包括:
薄膜晶体管,电连接至上述这些数据配线与上述这些扫描配线;
像素电极,设置于该薄膜晶体管上方,并电连接至该薄膜晶体管,且该像素电极具有多个主狭缝;以及
介电衬层,设置于该基板上,并位于部分该像素电极与该基板之间;
对向基板,对应于该薄膜晶体管阵列基板设置;以及
液晶层,设置于该薄膜晶体管阵列基板与该对向基板之间。
8.根据权利要求7所述的多区域垂直配向型液晶显示面板,其特征是上述这些主狭缝对应于上述这些介电衬层的边缘。
9.根据权利要求7所述的多区域垂直配向型液晶显示面板,其特征是各该介电衬层包括第一子衬层与第二子衬层,且该第一子衬层与该第二子衬层具有不同的高度。
10.根据权利要求7所述的多区域垂直配向型液晶显示面板,其特征是各该像素电极还具有多个侧翼狭缝,其设置于上述这些主狭缝的两侧。
11.根据权利要求7所述的多区域垂直配向型液晶显示面板,其特征是各上述这些薄膜晶体管分别包括:
栅极,设置于基板上;
栅绝缘层,设置于该基板上,并覆盖该栅极;
通道层,设置于该栅绝缘层上对应于该栅极处;
源极/漏极,设置于该通道层上,并电连接至其所对应的该像素电极;以及
保护层,设置于该基板上,并覆盖该通道层与该源极/漏极。
12.根据权利要求11所述的多区域垂直配向型液晶显示面板,其特征是该栅绝缘层与该保护层还延伸至该薄膜晶体管之外,以构成该介电衬层。
13.根据权利要求7所述的多区域垂直配向型液晶显示面板,其特征是该对向基板为彩色滤光基板。
14.根据权利要求7所述的多区域垂直配向型液晶显示面板,其特征是该对向基板上包含有多个配向凸起物。
15.根据权利要求14所述的多区域垂直配向型液晶显示面板,其特征是上述这些配向凸起物呈条状,且其延伸方向与上述这些主狭缝的延伸方向相互平行。
16.一种薄膜晶体管阵列基板的制造方法,其特征是包含:
提供基板,其中该基板上划分有多个像素区域;
于该基板上形成栅极金属层,并图案化该栅极金属层,以于各该像素区域内形成栅极;
于该基板上形成栅绝缘层,且该栅绝缘层覆盖上述这些栅极;
于该栅绝缘层上对应于上述这些栅极的多个通道层;
于该基板上形成源极/漏极金属层,并图案化该源极/漏极金属层,以于各该通道层上形成源极/漏极;
于该基板上形成保护层,以覆盖上述这些源极/漏极及上述这些通道层;
图案化该保护层及该栅绝缘层,以于该基板上的各该像素区域内形成介电衬层;以及
于该基板上形成电极层,并将其图案化,以于各该像素区域内形成具有多个主狭缝的像素电极,该像素电极通过该保护层而电连接至其所对应的该源极/漏极,且部分该像素电极覆盖其所对应的该介电衬层。
17.根据权利要求16所述的薄膜晶体管阵列基板的制造方法,其特征是图案化该保护层及该栅绝缘层的步骤,包括进行一道光刻掩膜工艺,以于该保护层中定义多个接触窗,其对应暴露出部分各该源极/漏极,并且同时于各该像素区域内形成该介电衬层。
18.根据权利要求16所述的薄膜晶体管阵列基板的制造方法,其特征是图案化该保护层及该栅绝缘层的步骤,还包括进行另一道光刻掩膜工艺,以移除部分上述这些介电衬层,而于该基板上形成具有不同高度的多个第一子衬层与多个第二子衬层。
19.一种多区域垂直配向型液晶显示面板的制造方法,其特征是包含:
提供基板,其中该基板上划分有多个像素区域;
于该基板上形成栅极金属层,并图案化该栅极金属层,以于各该像素区域内形成栅极;
于该基板上形成栅绝缘层,且该栅绝缘层覆盖上述这些栅极;
于该栅绝缘层上形成对应于上述这些栅极的多个通道层;
于该基板上形成源极/漏极金属层,并图案化该源极/漏极金属层,以于各该通道层上形成源极/漏极;
于该基板上形成保护层,以覆盖上述这些源极/漏极及上述这些通道层;
图案化该保护层及该栅绝缘层,以于该基板上的各该像素区域内形成介电衬层;
于该基板上形成电极层,并将其图案化,以于各该像素区域内形成具有多个主狭缝的像素电极,该像素电极通过该保护层而电连接至其所对应的该源极/漏极,且部分该像素电极覆盖其所对应的该介电衬层;
提供对向基板;以及
形成液晶层于该基板与该对向基板之间。
20.根据权利要求19所述的多区域垂直配向型液晶显示面板的制造方法,其特征是图案化该保护层及该栅绝缘层的步骤,包括进行一道光刻掩膜工艺,以于该保护层中定义多个接触窗,其对应暴露出部分各该源极/漏极,并且同时于各该像素区域内形成该介电衬层。
21.根据权利要求20所述的多区域垂直配向型液晶显示面板的制造方法,其特征是图案化该保护层及该栅绝缘层的步骤,还包括进行另一道光刻掩膜工艺,以移除部分上述这些介电衬层,而于该基板上形成具有不同高度的多个第一子衬层与多个第二子衬层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510098567 CN1924684A (zh) | 2005-09-02 | 2005-09-02 | 多区域垂直配向型液晶显示面板、薄膜晶体管阵列基板及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510098567 CN1924684A (zh) | 2005-09-02 | 2005-09-02 | 多区域垂直配向型液晶显示面板、薄膜晶体管阵列基板及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1924684A true CN1924684A (zh) | 2007-03-07 |
Family
ID=37817383
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200510098567 Pending CN1924684A (zh) | 2005-09-02 | 2005-09-02 | 多区域垂直配向型液晶显示面板、薄膜晶体管阵列基板及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1924684A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104503155A (zh) * | 2014-11-17 | 2015-04-08 | 深圳市华星光电技术有限公司 | 液晶显示像素结构及其制作方法 |
WO2019100496A1 (zh) * | 2017-11-22 | 2019-05-31 | 深圳市华星光电半导体显示技术有限公司 | Va型薄膜晶体管阵列基板及其制作方法 |
-
2005
- 2005-09-02 CN CN 200510098567 patent/CN1924684A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104503155A (zh) * | 2014-11-17 | 2015-04-08 | 深圳市华星光电技术有限公司 | 液晶显示像素结构及其制作方法 |
WO2019100496A1 (zh) * | 2017-11-22 | 2019-05-31 | 深圳市华星光电半导体显示技术有限公司 | Va型薄膜晶体管阵列基板及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100335958C (zh) | 共平面开关型液晶显示装置及其制造方法 | |
CN1189776C (zh) | 液晶显示器 | |
TWI381232B (zh) | 平面顯示面板及其線路修補方法 | |
CN1794076A (zh) | 水平电场施加型薄膜晶体管基板及其制造方法 | |
CN103645589B (zh) | 显示装置、阵列基板及其制作方法 | |
CN1667477A (zh) | 板内切换模式液晶显示器件及其制造方法 | |
CN1808252A (zh) | 薄膜晶体管阵列面板和包括该面板的液晶显示器 | |
CN1769990A (zh) | 薄膜晶体管阵列板 | |
CN1797157A (zh) | 液晶显示器件及其制造方法 | |
CN1530721A (zh) | 用于显示器的面板及其制造方法以及包括该面板的液晶显示器 | |
CN101055388A (zh) | 共平面开关模式液晶显示器件及其制造方法 | |
CN1912717A (zh) | 液晶显示装置 | |
CN1782838A (zh) | 液晶显示器件及其制造方法 | |
CN1577019A (zh) | 薄膜晶体管显示板及包含该显示板的液晶显示器 | |
CN1627160A (zh) | 共面开关型液晶显示装置的阵列基板及其制造方法 | |
CN1825172A (zh) | 阵列基板及其制造方法、显示面板和液晶显示装置 | |
CN1797150A (zh) | 液晶显示器件及其制作方法 | |
CN1573487A (zh) | 阵列基底及其制造方法、采用该阵列基底的液晶显示装置 | |
JP4412494B2 (ja) | マルチドメイン垂直配向液晶表示パネル、薄膜トランジスタアレイ、およびその製造方法 | |
CN1760738A (zh) | 液晶显示装置及其制造方法 | |
US20140061645A1 (en) | Thin Film Transistor Array Substrate, Manufacturing Method Thereof, And Display Device | |
CN104380189B (zh) | 有源矩阵基板、液晶显示装置和有源矩阵基板的制造方法 | |
CN1991549A (zh) | 共平面开关模式液晶显示器件的阵列基板及其制造方法 | |
CN1573488A (zh) | 液晶显示器及其薄膜晶体管阵列面板 | |
CN1967338A (zh) | 显示基底及其制作方法以及具有其的显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |