CN1782838A - 液晶显示器件及其制造方法 - Google Patents

液晶显示器件及其制造方法 Download PDF

Info

Publication number
CN1782838A
CN1782838A CNA2005101277296A CN200510127729A CN1782838A CN 1782838 A CN1782838 A CN 1782838A CN A2005101277296 A CNA2005101277296 A CN A2005101277296A CN 200510127729 A CN200510127729 A CN 200510127729A CN 1782838 A CN1782838 A CN 1782838A
Authority
CN
China
Prior art keywords
electrode
diaphragm
mask
pixel
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101277296A
Other languages
English (en)
Other versions
CN100557492C (zh
Inventor
安炳喆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN1782838A publication Critical patent/CN1782838A/zh
Application granted granted Critical
Publication of CN100557492C publication Critical patent/CN100557492C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明涉及一种可以简化制造工序并提高孔径比的液晶显示器件及其制造方法，该方法包括：形成包括栅线、栅极和公共线的第一掩模图案组；在所述栅绝缘膜上利用第二掩模形成包括半导体图案和具有数据线、源极和漏极的源/漏图案的第二掩模图案组；利用第三掩模形成包括在所述像素孔中与所述保护膜接触以连接到所述漏极的像素电极的第三掩模图案组，从而所述像素电极与所述公共电极形成水平电场。

Description

液晶显示器件及其制造方法
本申请要求享有2004年12月4日在韩国递交的申请号为2004-101551的申请的权益，在此引用其全部内容作为参考。
技术领域
本发明涉及一种使用水平电场的液晶显示器件，尤其涉及一种适于简化制造工序的水平电场施加型薄膜晶体管基板及其制造方法。
背景技术
通常，液晶显示器(LCD)利用电场控制具有介电各向异性的液晶的透光率，从而显示图像。为此，LCD包括用于通过液晶单元矩阵显示图像的液晶显示面板以及用于驱动液晶显示面板的驱动电路。
参照图1，现有技术的液晶显示面板包括彼此粘接在一起并且其间具有液晶24的滤色片基板10和薄膜晶体管基板20。
滤色片基板24包括依次设置在上玻璃基板2上的黑矩阵4、滤色片6和公共电极8。黑矩阵4以矩阵形式设置在上玻璃基板2上。黑矩阵4将上玻璃基板2的区域划分为多个单元区域，以设置有滤色片6，并且防止相邻单元之间的光干扰和外部光的反射。滤色片6设置在由黑矩阵4划分的单元区域处，被划分为红(R)、绿(G)和蓝(B)单元，从而透射红、绿和蓝光。公共电极8由完全涂敷在滤色片6上透明导电层形成，并且在驱动液晶24时提供用作基准电压的公共电压Vcom。此外，在滤色片6和公共电极8之间设置有用于平滑滤色片6的涂覆层(未示出)。
薄膜晶体管基板20包括在下玻璃基板12上在由栅线14和数据线16的交叉限定的各单元区域所提供的薄膜晶体管18和像素电极22。薄膜晶体管18响应来自栅线14的栅信号，将来自数据线16的数据信号提供给像素电极22。透明导电层形成的像素电极22提供来自薄膜晶体管18的数据信号以驱动液晶24。
具有介电各向异性的液晶24根据由来自像素电极22的数据信号和来自像素电极8的公共电压Vcom形成的电场发生旋转，以控制透光率，从而实现灰度级值。
此外，液晶显示面板包括用于恒定保持滤色片基板10和薄膜晶体管基板20之间的盒间隙的衬垫料(未示出)。
在这种液晶显示面板中，滤色片基板10和薄膜晶体管基板20通过多轮掩模工序形成。这里，一轮掩模工序包括诸如薄膜沉积(涂覆)、清洗、光刻、蚀刻、光刻胶剥离和检查等工序的许多工序。具体地，由于薄膜晶体管基板包括半导体工序并且需要多轮掩模工序，其具有的复杂制造工序是液晶显示面板制造成本升高的主要原因。因此，薄膜晶体管基板已经向着减少掩模工序数量的方向发展。
同时，液晶显示器根据驱动液晶的电场方向分为垂直电场施加型和水平电场施加型。
垂直电场施加型液晶显示器通过在上基板和下基板彼此相对设置的像素电极和公共电极之间形成的垂直电场以扭曲向列(TN)模式驱动液晶。垂直电场施加型液晶显示器的优点是孔径比高而其缺点是大约90°的窄视角。
水平电场施加型液晶显示器通过在下基板彼此平行设置的像素电极和公共电极之间形成的水平电场以共平面开关(IPS)模式驱动液晶。水平电场型液晶显示器的优点是视角大约160°。
水平电场施加型液晶显示器中的薄膜晶体管基板也需要多轮掩模工序从而具有制造工序复杂的缺点。因此，为了降低制造成本，需要减少掩模工序的数量。
此外，水平电场施加型液晶显示器中的薄膜晶体管基板包括在各像素区中呈指状图案的公共电极和像素电极从而形成水平电场。这里，由于公共电极通常与栅线一起由栅金属，即不透明金属形成，这就产生了孔径比降低的问题。
发明内容
因此，本发明的优点是提供一种适于简化制造工序的水平电场施加型液晶显示器件及其制造方法。
本发明的另一个优点是提供了一种适于提高孔径比的水平电场施加型液晶显示器件及其制造方法。
为了实现本发明的这些和其它优点，根据本发明一个方面的液晶显示器件包括：在基板上以双导电层结构形成的栅线，该双导电层结构具有第一透明导电层和第二不透明导电层；与栅线交叉其间具有栅绝缘膜以限定像素区的数据线；包括连接到栅线的栅极，连接到数据线的源极，与源极相对的漏极，以及用于限定所述源极和漏极之间沟道的半导体图案的薄膜晶体管；位于基板上具有双导电层结构且与所述栅线平行的公共线；在所述像素区中由所述公共线的第一导电层的延伸提供的公共电极；在所述薄膜晶体管和所述数据线上的保护膜；以及在贯穿所述保护膜的像素孔中的像素电极，所述像素电极与所述保护膜接触且连接到所述漏极，所述像素电极与所述公共电极一起形成水平电场。
根据本发明一种液晶显示器件的制造方法包括：在基板利用第一掩模形成第一掩模图案组，所述第一掩模图案组包括具有第一透明导电层和第二不透明导电层双层结构的栅线、栅极和公共线以及具有公共线的第一透明导电层单层结构的公共电极；在所述第一掩模图案组上形成栅绝缘膜；在所述栅绝缘膜上利用第二掩模形成第二掩模图案组，所述第二掩模图案组包括半导体图案和具有数据线、源极和漏极的源/漏图案；在所述第二掩模图案组上形成保护膜；以及利用第三掩模形成贯穿所述保护膜的像素孔和第三掩模图案组，所述第三掩模图案组包括在所述像素孔中与所述保护膜接触以连接到所述漏极的像素电极，从而所述像素电极和所述公共电极形成水平电场。
附图说明
本发明的这些和其它目的通过下面参照附图对本发明实施方式的详细说明更加清晰。
在附图中：
图1所示为现有技术液晶显示面板结构的截面图；
图2所示为根据本发明第一实施方式的水平电场型薄膜晶体管基板的部分平面图；
图3所示为沿图2中III-III’、IV-IV’、V-V’、VI-VI’线提取的水平电场型薄膜晶体管基板的截面图；
图4所示为图2所示的水平电场施加型薄膜晶体管基板中公共电极与像素电极结构的平面图；
图5A和图5B所示为根据本发明第一实施方式制造水平电场施加型薄膜晶体管基板的方法的第一轮掩模工序的平面图和截面图；
图6A到图6E所示为详细说明本发明第一轮掩模工序的截面图；
图7A和图7B所示为根据本发明第一实施方式制造水平电场施加型薄膜晶体管基板的方法的第二掩模工序的平面图和截面图；
图8A到图8E所示为详细说明本发明第二轮掩模工序的截面图；
图9A和图9B所示为根据本发明第一实施方式制造水平电场施加型薄膜晶体管基板的方法的第三掩模工序的平面图和截面图；
图10A到图10F所示为详细说明本发明第三轮掩模工序的截面图；
图11所示为根据本发明第二实施方式的水平电场施加型薄膜晶体管基板的部分平面图；
图12所示为沿图11中IV-IV’、V-V’、VI-VI’和VII-VII’线提取的水平电场施加型薄膜晶体管基板的截面图；
图13所示为图11所示的水平电场施加型薄膜晶体管基板中公共电极和像素电极结构的平面图；
图14A和图14B所示为根据本发明第二实施方式制造水平电场施加型薄膜晶体管基板的方法的第一轮掩模工序的平面图和截面图；
图15A和图15B所示为根据本发明第二实施方式制造水平电场施加型薄膜晶体管基板的方法的第二掩模工序的平面图和截面图；
图16A到图16B所示为根据本发明第二实施方式制造水平电场施加型薄膜晶体管基板的方法的第三掩模工序的平面图和截面图；以及
图17A到图17E所示为详细说明本发明第三轮掩模工序的截面图。
具体实施方式
下面参照图2到图17E详细说明本发明的优选实施方式。
图2所示为根据本发明第一实施方式的水平电场施加型薄膜晶体管基板的部分平面图，而图3所示为沿图2中III-III’、IV-IV’、V-V’、VI-VI’线提取的水平电场施加型薄膜晶体管基板的截面图。
参照图2和图3，水平电场施加型薄膜晶体管基板包括：下基板150上彼此交叉以限定像素区的栅线102和数据线104，栅线102和数据线104间具有栅绝缘膜152；连接到栅线102、数据线104、像素电极118的薄膜晶体管TFT；在所述像素区处形成水平电场的像素电极118和公共电极122。此外，薄膜晶体管基板包括设置在公共电极122和漏极112之间重叠部分的存储电容Cst、连接到栅线102的栅焊盘124、连接到数据线104的数据焊盘132以及连接到公共线120的公共焊盘140。
栅线102提供来自栅驱动器(未示出)的扫描信号，而数据线104提供来自数据驱动器(未示出)的视频信号。栅线102和数据线104彼此交叉其间具有栅绝缘膜152以限定各像素区。这里，栅线102具有双层结构，在该双层结构中第一导电层101由透明导电层形成并且第二导电层103由不透明金属形成。
薄膜晶体管响应施加到栅线102的扫描信号使得施加到数据线104的视频信号充入到像素电极118并保持。为此，薄膜晶体管TFT包括：包含在栅线102中的栅极、连接到数据线104的源极110、与源极110相对设置以连接到像素电极118的漏极112、与栅线102重叠其间具有栅绝缘膜152以限定源极110和漏极112之间沟道的有源层114、以及在除沟道部分之外的有源层114上形成的欧姆接触层116，以与源极110和漏极112形成欧姆接触。
此外，包括有源层114和欧姆接触层116的半导体层115与数据线104和下数据焊盘电极134重叠。
公共线120和公共电极122提供用于驱动液晶的基准电压，即向各像素提供公共电压。
公共线120包括在显示区中与栅线120平行设置的内部公共线120A和在非显示区中共同连接到内部公共线120A的外部公共线120B。这种公共线120与栅线102类似以第一和第二导电层101和103的双层结构形成。
公共电极122设置在像素区中以连接到内部公共线120A。更具体地说，公共电极122包括与栅线102相邻的第一水平部分122A，以及从第一水平部分向像素区中延伸的指状部分122B。此外，公共电极122可以包括共同连接到指状部分122B且连接到内部公共线120A的第二水平部分122C。公共电极122由与公共线120的第一导电层101类似的透明导电材料形成。
设置存储电容Cst以使公共电极122的第一水平部分122A与漏极112重叠且其间具有栅绝缘膜152和半导体图案115。这里，设置漏极112以使其从漏极与薄膜晶体管TFT的重叠部分延伸出，即从栅线102延伸出，且与公共电极122的第一水平部分122A尽可能宽地重叠。从而，通过公共电极122和漏极112之间宽的重叠区增加存储电容Cst的电容值，从而存储电容Cst使得充入像素电极118中的视频信号能够稳定地保持到充入下一信号。
设置像素电极118以使得其与贯穿保护膜154的像素孔119中的保护膜154接触，并且连接到漏极112。
具体地说，像素孔119包括与公共电极122不重叠的非重叠区，以及与公共电极122重叠的重叠区。像素孔119的非重叠区贯穿与公共电极122的指状部分平行的保护膜154，以暴露出栅绝缘膜152。像素孔119的重叠部分贯穿保护膜154以暴露出与公共电极122的第一水平部分122A以及指状部分122B的下部重叠的漏极112。
由于设置像素电极118以使得与像素孔119内的保护膜154接触，所以像素电极118包括完全连接到漏极112的水平部分118A和从水平部分118A延伸出与公共电极122的指状部分122B平行的指状部分118B。在这种情况下，漏极112和半导体图案115设置在像素电极118与公共电极122之间的重叠部分以防止其下的栅绝缘膜152的蚀刻，从而防止在像素电极118和公共电极122之间的短路缺陷。
如果通过薄膜晶体管向像素电极118施加视频信号，那么在像素电极118的指状部分118B和施加有公共电压的公共电极122的指状部分122B之间形成水平电场。在薄膜晶体管阵列基板和滤色片阵列基板之间沿水平方向排列的液晶分子在这种水平电场的作用下由于介电各向异性而旋转。透过像素区的光的透光率根据液晶分子的旋转程序而不同，从而实现灰度级值。
栅线102通过栅焊盘124连接到栅驱动器(未示出)。栅焊盘124包括从栅线102延伸出的下栅焊盘电极126，以及设置在贯穿栅绝缘膜152和保护膜154的第一接触孔128中以连接到下栅焊盘电极126的上栅焊盘电极130。这里，下栅焊盘电极126具有与栅线102类似的构建有第一和第二导电层101和103的双层结构。
数据线104通过数据焊盘132连接到数据驱动器(未示出)。数据焊盘132包括连同其下的半导体图案115一起从数据线104延伸出的下数据焊盘电极134，以及连接到由贯穿保护膜154的第二接触孔136暴露出的下数据焊盘电极134的上数据焊盘电极138。
公共线120通过公共焊盘140接收来自公共电压源(未示出)的基准电压。公共焊盘140包括从外部公共线120B延伸出的下公共焊盘电极142和连接到通过贯穿栅绝缘膜152和保护膜154的第三接触孔144暴露出的下公共焊盘电极142的上公共焊盘电极146。这里，下公共焊盘电极142具有与公共线120类似的构建有第一和第二导电层101和103的双层结构。
如上所述，在根据本发明的水平电场施加型薄膜晶体管基板中，公共电极122由与像素电极118类似的透明导电材料形成，从而提高了孔径比。这是由于如果在公共电极122的指状部分122B和像素电极118的指状部分118B之间形成水平电场，那么由透明导电层形成的各指状部分122B和118B的各侧(位于从边缘向内大约1μm的区域)可以对孔径比做出贡献。同时，公共线120具有构建有第一和第二导电层101和103的双层结构，从而降低了线电阻。
此外，如图4所示，公共电极122的指状部分122B和像素电极118的指状部分118B可以按Z型方式形成。在这种情况下，公共电极122的指状部分122B中邻近数据线104的边缘与数据线104平行形成，或者按Z型方式形成。另外，数据线104也可以按Z型方式沿相邻公共电极122的指状部分122B形成。
根据本发明具有上述结构和优点的薄膜晶体管基板可以通过下述三轮掩模工序形成。
图5A和图5B所示为根据本发明第一实施方式制造水平电场施加型薄膜晶体管基板的方法的第一轮掩模工序的平面图和截面图，而图6A到图6E所示为详细说明本发明第一轮掩模工序的截面图。
通过第一轮掩模工序在下基板150上形成包括栅线102、下栅焊盘电极126、公共线120、公共电极122和下公共焊盘电极142的第一掩模图案组。这里，除公共电极122以外的第一掩模图案组具有构建有第一和第二导电层101和103的双层结构，而公共电极122具有仅由第一导电层101形成的单层结构。具有双层和单层结构的第一掩模图案组采用半色调掩模或衍射曝光掩模通过一轮掩模工序形成。下面以半色调掩模用于第一掩模作为例子进行说明。
参照图6A，通过诸如溅射等的沉积法在下基板150上沉积第一和第二导电层101和103，并且在其上形成第一光刻胶142。第一导电层101由诸如ITO、TO、IZO或ITZO等的透明导电材料形成。另一方面，第二导电层103由诸如Mo、Ti、Cu、AlNd、Al、Cr、诸如MoW的Mo合金或Cu合金等形成。
接着，使用半色调掩模通过光刻法曝光和显影第一光刻胶167。从而提供如图6B所示具有阶梯覆层的第一光刻胶图案168。半色调掩模分为用于遮蔽紫外线UV的遮蔽部分、用于部分透过紫外线的部分透射部分和用于完全透过紫外线的全透射部分。因此，在与半色调掩模的遮蔽部分重叠的遮蔽区P1留有第一光刻胶图案168A，而在与半透射部分重叠的部分曝光区P2，留有比第一光刻胶图案168A薄的第一光刻胶图案168B。另一方面，在与全透射部分重叠的全曝光区P3，去除第一光刻胶。
然后，使用第一光刻胶图案168通过蚀刻工序构图第一和第二导电层101和103，从而提供如图6C所示包括双层结构的栅线102、下栅焊盘电极126、公共线120、公共电极122和下公共焊盘电极142的第一掩模图案组。
参照图6D，使用氧(O2)等离子体通过灰化工序使第一光刻胶图案168A的厚度变薄，而去除第一光刻胶图案168B。此外，使用灰化后的第一光刻胶图案168A通过蚀刻工序去除公共电极122上的第二导电层103。在这种情况下，构图后的第二导电层103的各侧沿灰化后的第一光刻胶图案168A再次被蚀刻，从而使得第一掩模图案组的第一和第二导电层101和103具有类似台阶形状的恒定阶梯覆层。因此，当第一和第二导电层101和103的侧表面具有高斜率时，可以防止要在其上产生的栅绝缘膜152的阶梯覆层变差。
如图6E所示，去除留在第一掩模图案组上的第一光刻胶图案168A。
图7A和图7B所示为根据本发明第一实施方式制造水平电场施加型薄膜晶体管基板的方法的第二掩模工序的平面图和截面图；而图8A到图8E所示为详细说明本发明第二轮掩模的截面图。
在具有第一掩模图案组的下基板150上形成栅绝缘膜152，而通过第二掩模工序在其上形成具有包括数据线104、源极110、漏极112和下数据焊盘电极134的源/漏图案和沿着源/漏图案的下表面重叠且包括有源层114和半导体层116的半导体图案115的第二掩模图案组。这种第二掩模图案组采用衍射曝光掩模或半色调掩模通过一轮掩模工序形成。下面说明在第二轮掩模中采用衍射曝光掩模的情况。
如图8A所示，在具有第一掩模图案组的下基板150上依次形成栅绝缘膜152、非晶硅层105、掺杂有n+或p+杂质的非晶硅层107和源/漏金属层109。例如，通过PECVD形成栅绝缘膜152、非晶硅层105、掺杂有n+或p+杂质的非晶硅层107，通过溅射形成源/漏金属层109。栅绝缘膜152由诸如氮化硅(SiNx)或氧化硅(SiOx)的无机绝缘材料形成，而源/漏金属层109由诸如Cr、Mo、MoW、Al/Cr、Cu、Al(Nd)、Al/Mo、Al(Nd)/Al、Al(Nd)Cr、Mo/Al(Nd)/Mo、Cu/Mo、Ti/Al(Nd)/Ti、Mo/Al、MO/Ti/Al(Cu)、Cu合金/Mo、Cu合金/Al、Cu合金/Mo合金、Cu合金/Al合金、Al/Mo合金、Mo合金/Al、Al合金/Mo合金、Mo合金/Al合金等的金属材料形成。此外，在源/漏金属层109上涂布第二光刻胶181。
接着，采用衍射曝光掩模通过光刻法对第二光刻胶181进行曝光和显影，从而提供如图8B所示具有阶梯覆层的第二光刻胶图案182。衍射曝光掩模分为用于遮蔽紫外线的遮蔽部分、用于衍射紫外线的部分透射部分和用于完全透过紫外线的全透射部分。因此，在与衍射曝光掩模的遮蔽部分重叠的遮蔽区P1留有第二光刻胶图案182A，而在与半透射部分重叠的衍射曝光区P2留有比第二光刻胶图案182A薄的第二光刻胶图案182B。另一方面，在与全透射部分重叠的全曝光区P3，去除第二光刻胶。
然后，通过采用第二光刻胶图案183的蚀刻工序对源/漏金属层109、掺杂有n+或者p+杂质的非晶硅层107以及非晶硅层105构图，从而如图8C所示，提供包括数据线104、源极110、漏极112以及下数据焊盘电极134的源/漏图案以及其下的半导体图案115。
然后，如图8D所示，使用氧(O2)等离子体通过灰化工序使第二光刻胶图案182A的厚度变薄，而去除第二光刻胶图案182B。此外，使用灰化后的第二光刻胶图案182A通过蚀刻工序去除暴露出的源/漏金属图案和其下的欧姆接触层116。这样，源极110和漏极112彼此断开连接，并且暴露出有源层114。在这种情况下，源/漏图案的各侧沿灰化后的第二光刻胶图案182A再次被蚀刻，从而使得源/漏图案组和半导体图案115具有台阶形状的恒定阶梯覆层。
如图8E所示，通过剥离工序去除留在源/漏图案上的第二光刻胶图案182A。
图9A和图9B所示为根据本发明第一实施方式制造水平电场施加型薄膜晶体管基板的方法的第三掩模工序的平面图和截面图；而图10A到图10F所示为详细说明本发明第三轮掩模的截面图。
通过第三轮掩模工序，形成包括像素孔119和第一到第三接触孔128、136和144的保护膜154，以及包括像素电极118、上栅焊盘电极130、上数据焊盘电极138和上公共焊盘电极146的第三掩模图案组。这里，通过在用作限定像素孔119和第一到第三接触孔128、136和144的光刻胶图案上设置透明导电层，然后提升该光刻胶图案形成第三掩模图案组。
更具体地说，如图10A所示，通过诸如PECVD、旋转涂覆和非旋转涂覆等技术在设置有第二掩模图案组的栅绝缘膜152上形成保护膜154；并且在其上形成第三光刻胶169。保护膜154由与栅绝缘膜152相同的无机绝缘材料或诸如具有低介电常数的丙烯酸有机化合物、BCB(苯并环丁烯)或PFCB(全氟环丁烷)等的有机绝缘材料形成。
接着，采用半色调掩模或衍射曝光掩模通过光刻法对第三光刻胶169进行曝光和显影，从而提供如图10B所示具有阶梯覆层的第三光刻胶图案170。例如，当采用半色调掩模时，在与半色调掩模的遮蔽部分重叠的遮蔽区P1留有第三光刻胶图案170A，而在与半透射部分重叠的部分透射区P2留有比第三光刻胶图案170A薄的第三光刻胶图案170B，而在与全透射部分重叠的全曝光区P3，去除第三光刻胶。
如图10C所示，干刻通过第三光刻胶图案170暴露出的保护膜154以及其下的栅绝缘膜152，从而限定用于分别暴露出下栅焊盘电极126和下公共焊盘电极142的第一和第三接触孔128和144。通过干刻工序使第三光刻胶图案170的高度整个降低。
然后，如图10D所示，通过灰化工序使第三光刻胶图案170A的厚度变进一步减小，而去除第三光刻胶图案170B。此外，干刻通过灰化后的第三光刻胶图案170A暴露出的保护膜154，从而提供用于暴露出漏极122的像素孔119和用于暴露出下数据焊盘电极134的第二接触孔136。在这种情况下，通过过蚀刻保护膜154，灰化后的第三光刻胶图案170A边缘具有比保护膜154边缘更突出的形状。
在同一腔室内连续执行用于蚀刻保护膜154和栅绝缘膜152的干刻工序和第三光刻胶图案170的灰化工序。
如图10E所示，通过诸如溅射等的沉积工序形成覆盖第三光刻胶图案170A的透明导电层172。此时，与突出的第三光刻胶图案170A的边缘具有线性特性沉积的透明导电层172从保护膜154的边缘断开，从而形成剥离剂渗透通道。与上述的第一导电层101类似，透明导电层172由诸如ITO、TO、IZO等形成。同时，透明导电层172可以由诸如Ti或W等具有强耐腐蚀性和高强度的不透明金属替换。
接着，通过剥离工序提升第三光刻胶图案170A及其上的透明导电层172，从而提供包括像素电极118、上栅焊盘电极130、上公共焊盘电极146和上数据焊盘电极138的第三掩模图案组。在这种情况下，剥离剂通过剥离剂渗透通道很容易渗入第三光刻胶图案170A和保护膜154之间的区域中，从而提高提升效率，其中在剥离剂渗透通道中透明导电膜172从保护膜154的边缘断开。因此，像素电极118设置在像素孔119中以连接到漏极112。上栅焊盘电极130设置在第一接触孔128内以连接到下栅焊盘电极126。上数据焊盘电极138设置在第二接触孔136内以连接到下数据焊盘电极134。上公共焊盘电极146设置在第三接触孔144内以连接到下公共焊盘电极142。这种第三掩模图案组在相应的孔内与保护膜154接触。
如上所述，在根据本发明第一实施方式的薄膜晶体管基板制造方法中，通过利用半色调掩模(或衍射曝光掩模)形成包括单层结构的公共电极122和双层结构的栅线102、公共线120、下栅焊盘电极126和下公共焊盘电极142的第一掩模图案组。此外，在根据本发明第一实施方式的薄膜晶体管基板制造方法中，通过利用半色调掩模(或衍射曝光掩模)限定像素孔119和第一到第三接触孔128、136和144。同时，通过用于限定所述孔的光刻胶图案的提升工序构图透明导电层，从而提供包括像素电极118、上栅焊盘电极130、上公共焊盘电极146和上数据焊盘电极138的第三掩模图案组。因此，根据本发明的薄膜晶体管基板制造方法不仅由于透明公共电极122的指状部分122B的原因提高了孔径比，而且通过三轮掩模简化了整个工序。
图11所示为根据本发明第二实施方式的薄膜晶体管基板的部分平面图；而图12所示为沿图11中IV-IV’、V-V’、VI-VI’和VII-VII’线的薄膜晶体管基板的截面图。
栅线202和数据线204彼此交叉其间具有栅绝缘膜252以限定像素区。这里，栅线202具有构建有由透明导电层形成的第一导电层201和由不透明金属形成的第二导电层203。
薄膜晶体管TFT包括包含在栅线202中的栅极、连接到数据线204的源极210、与源极210相对以连接到像素电极218的漏极212、与栅线202重叠其间具有栅绝缘膜252以提供源极210和漏极212之间的沟道的有源层214、以及在除沟道部分之外的有源层214上形成的欧姆接触层216，以与源极210和漏极212形成欧姆接触。
此外，包括有源层214和欧姆接触层216的半导体层215也与数据线204和下数据焊盘234重叠。
公共线220包括在显示区中与栅线202平行设置的内部公共线220A和在非显示区中共同连接到内部公共线220A的外部公共线220B。这种公共线220与栅线202类似由具有第一和第二导电层201和203的双层结构形成。
公共电极222设置在像素区中以连接到内部公共线220A。更具体地说，公共电极222包括与栅线202相邻的第一水平部分222A以及从第一水平部分222A延伸到像素区中的指状部分222B。此外，公共电极222可以包括共同连接到指状部分222B且连接到内部公共线220A的第二水平部分222C。这里，公共电极222的指状部分222B和第二水平部分222C由与公共线220的第一导电层201类似的透明导电层形成，而第一水平部分222A与公共线220类似具有双导电层结构。
像素电极218在像素孔219中与保护膜254接触，并且在侧面连接到通过像素孔219暴露的漏极212。
具体地说，像素孔219参照公共电极222具有非重叠部分和重叠部分。像素孔219的非重叠部分贯穿保护膜254和栅绝缘膜252以与公共电极222的指状部分222B平行。另一方面，像素孔219的重叠部分是与公共电极222的指状部分222B的下部分和第一水平部分222A重叠的区域，并且以贯穿保护膜154、漏极212和半导体图案215的方式设置。此时，蚀刻与公共电极222重叠的漏极212和半导体图案215可以防止蚀刻其下的栅绝缘膜252。因此，覆盖公共电极222的栅绝缘膜252存在于像素孔219的重叠部分中，从而可以防止在像素电极218和公共电极222之间的短路缺陷。此外，保留与公共电极222重叠的漏极212和半导体图案215以覆盖像素孔219的重叠部分边缘。
由于设置像素电极218以在像素孔219内与保护膜254接触，所以像素电极218包括与公共电极222的第一水平部分222A重叠的水平部分218A和从水平部分218A延伸出与公共电极222的指状部分222B平行的指状部分218B。此外，像素电极218通过像素孔219的边缘在侧面连接到漏极212和半导体图案215。
而且，像素电极218的指状部分218B延伸以与公共电极222的第二水平部分重叠。在该重叠部分，留有虚拟图案211和半导体图案215从而防止由于蚀刻栅绝缘层252引起的短路缺陷。
设置存储电容Cst以使像素电极218的水平部分218A与公共222的第一水平部分222A重叠且其间具有栅绝缘膜252。因此，像素电极218的水平部分218A与公共222的第一水平部分222A之间的距离减少，从而增加存储电容Cst的电容值。这里，具有双导电层结构的公共电极222的第一水平部分222A起防止通过存储电容Cst漏光的作用。
栅焊盘224包括具有双层结构以连接到栅线102的下栅焊盘电极226以及设置在贯穿栅绝缘膜252和保护膜254的第一接触孔228中以连接到下栅焊盘电极226的上栅焊盘电极230。
数据焊盘232包括从数据线204延伸出且其下有半导体图案215的下数据焊盘电极234，以及设置在贯穿保护膜254、下数据焊盘电极234和半导体图案215的第二接触孔236以在侧面连接到下数据焊盘电极234的上数据焊盘电极238。
公共焊盘240包括具有双层结构以连接到外部公共线220B的下公共焊盘电极242和设置在贯穿栅绝缘膜252和保护膜254的第三接触孔244中以连接到下公共焊盘电极242的上公共焊盘电极246。
此外，如图13所示，公共电极222的指状部分222B和像素电极218可以按Z型方式形成。在这种情况下，公共电极222的指状部分222B中邻近数据线204的边缘与数据线204平行形成，或者按Z型方式形成。另外，数据线204也可以按Z型方式沿相邻的公共电极222的指状部分222B形成。
根据本发明具有上述结构的薄膜晶体管基板可以通过下述三轮掩模工序形成。
图14A和图14B所示为根据本发明第二实施方式制造水平电场施加型半透射薄膜晶体管基板的方法的第一轮掩模工序的平面图和截面图。
通过第一轮掩模工序在下基板250上形成包括栅线202、下栅焊盘电极226、公共线220、公共电极222和下公共焊盘电极242的第一掩模图案组。这里，除公共电极222的指状部分222B和第二水平部分222C之外的第一掩模图案组具有构建有第一和第二导电层201和203的双层结构，而公共电极222的指状部分222B和第二水平部分222C具有透明导电层的第一导电层101的单层结构。具有双层和单层结构的第一掩模图案组采用半色调掩模或衍射曝光掩模通过一轮掩模工序形成。由于第一轮掩模工序与参照图6A到图6E的工序描述相同，省略其详细说明，然而，请注意，该第一掩模工序具有不同点，即公共电极222的第一水平部分222A具有双层结构以防止漏光。
图15A和图15B所示为根据本发明第二实施方式制造水平电场施加型薄膜晶体管基板的方法的第二掩模工序的平面图和截面图。
在具有第一掩模图案组的下基板250上形成栅绝缘膜252，而通过第二掩模工序在其上形成具有包括数据线204、源极210、漏极212、下数据焊盘电极234和虚拟图案211的源/漏图案和沿着源/漏图案的下表面重叠且包括有源层214和半导体层216的半导体图案215的第二掩模图案组。这种第二掩模图案组采用衍射曝光掩模或半色调掩模通过一轮掩模工序形成。由于，第二轮掩模工序与参照图8A到图8E的工序描述基本上相同，省略其详细说明，然而，请注意，目前第二掩模工序具有不同点，即还提供有与公共电极222的第二水平部分222C以及半导体图案215重叠的虚拟图案211。
图16A和图16B所示为根据本发明第二实施方式制造薄膜晶体管基板的方法的第三掩模工序的平面图和截面图；而图17A到图17E所示为详细说明本发明第三轮掩模工序的截面图。
在形成保护膜254之后，通过第三轮掩模工序形成像素孔219和第一到第三接触孔228、236和244，以及包括像素电极218、上栅焊盘电极230、上数据焊盘电极238和上公共焊盘电极246的第三掩模图案组。这里，通过在用作限定第一到第三接触孔228、236和244的光刻胶图案上形成透明导电材料层，然后提升该光刻胶图案形成第三掩模图案组。
更具体地说，如图17A所示，通过诸如PECVD、旋转涂覆和非旋转涂覆等技术在设置有第二掩模图案组的栅绝缘膜252上形成保护膜254；并且在其上涂布第三光刻胶269。
接着，采用第三掩模通过光刻法对第三光刻胶269进行曝光和显影。从而如图17B所示，在与第三掩模的遮蔽部分重叠的遮蔽区P1留有光刻胶图案270，而在与全透射部分重叠的全曝光区P2去除光刻胶。
如图17C所示，通过蚀刻工序蚀刻通过光刻胶图案270暴露出的保护膜254以及栅绝缘膜252，从而限定像素孔219和第一到第三接触孔228、236和244。像素孔219在与公共电极222不重叠的区域中贯穿保护膜254和栅绝缘膜252；而在与公共电极222重叠的一个区域中依次贯穿保护膜254、漏极212和半导体图案215；而在与公共电极222重叠的另一区域中依次贯穿保护膜254、虚拟图案211和半导体图案215。在这种情况下，源/漏金属层由具有易干刻特性的Mo等形成。因此，栅绝缘膜252留在与像素孔219和公共电极222的重叠部分。第一和第三接触孔228和244贯穿保护膜254和栅绝缘膜252第二接触孔236依次贯穿保护膜254、下数据焊盘电极234和半导体图案215。在这种情况下，由于保护膜254的过蚀刻，光刻胶图案270的边缘比保护膜254的边缘更突出。
然后，如图17D所示，通过诸如溅射等的沉积法形成覆盖光刻胶图案270的透明导电层272。此时，与突出的光刻胶图案270的边缘成线性特性沉积的透明导电层272从保护膜254的边缘断开，从而形成剥离剂渗透通道。
接着，如图17E所示，通过剥离工序提升光刻胶图案270和其上的透明导电层272，从而提供包括像素电极218、上栅焊盘电极230、上公共焊盘电极246和上数据焊盘电极238的第三掩模图案组。在这种情况下，剥离剂通过剥离剂渗透通道很容易渗入光刻胶图案270和保护膜254之间的区域中，从而提高提升效率，其中在剥离剂渗透通道中透明导电膜272从保护膜254的边缘断开。因此，像素电极218设置在像素孔219中以在侧面连接到漏极212。上栅焊盘电极230设置在第一接触孔228内以连接到下栅焊盘电极226。上数据焊盘电极238设置在第二接触孔236内以在侧面连接到下数据焊盘电极234。上公共焊盘电极246设置在第三接触孔244内以连接到下公共焊盘电极242。这种第三掩模图案组在相应的孔内与保护膜254接触。
在根据本发明第二实施方式的薄膜晶体管基板制造方法与根据本发明第一实施方式的不同，其中在第一实施方式中像素孔119和第三接触孔136设置在部分曝光区，而在第二实施方式中像素孔219和第三接触孔236设置在全曝光区。因此，省略了在第一实施方式中灰化光刻胶图案的工序和蚀刻通过灰化后的光刻胶图案暴露出的保护膜的工序，因此可以减少工序时间以提高生产率。同时，接下来的像素电极218的提升工序可以轻松进行以保证工序简化。
此外，如果通过全曝光限定像素孔219，那么可以得到比在第一实施方式中通过部分曝光限定的像素孔119更窄的线宽。因此，在像素孔219中限定的像素电极218的线宽减少，从而可以在像素电极218的指状部分218B和公共电极222的指状部分222B之间得到更高的孔径比。
如上所述，根据本发明，通过半色调(或衍射曝光)掩模，单层结构的公共线可以与双层结构的其它第一掩模图案组一起形成。
此外，根据本发明，通过用于构图保护膜的光刻胶图案的提升工序构图透明导电膜以提供第三掩模图案组。
而且，根据本发明，通过利用半色调(或衍射曝光)掩模，通过部分曝光限定贯穿保护膜的像素孔和第二接触孔，而通过全曝光限定贯穿延伸到栅绝缘膜的区域的第一和第三接触孔。
因此，根据本发明，通过三轮掩模工序可以减化整个工序。
而且，根据本发明，通过全曝光限定像素孔和第三接触孔，从而使得与由部分曝光限定像素孔和第三接触孔的情况相比，可以省略灰化光刻胶图案的工序和蚀刻通过灰化后的光刻胶图案暴露出的保护膜的工序。扩印此，可以减少工序时间
进而，根据本发明，通过全曝光限定像素孔，从而可以得到比通过部分曝光限定的像素孔更窄的线宽。因此，限定在像素孔中的像素电极的线窄减少，从而可以在像素电极的指状部分和公共电极的指状部分之间得到更高的孔径比。
虽然通过上述在附图中说明的实施方式解释了本发明，但是对于熟悉本领域的技术人员可以理解本发明并不限于这些实施方式，而是在不脱离本发明精神的情况下可以有各种变型或改进。因此，本发明的范围仅由所附权利要求及其等效物限定。

Claims (40)

1、一种液晶显示器件，包括：
位于基板上具有双层结构的栅线，所述双层结构具有第一透明导电层和第二不透明导电层；
与所述栅线交叉且其间具有栅绝缘膜以限定像素区的数据线；
薄膜晶体管，包括连接到栅线的栅极，连接到数据线的源极，与源极相对的漏极，以及用于限定所述源极和漏极之间沟道的半导体图案；
位于基板上具有双导电层结构且与所述栅线平行的公共线；
在所述像素区中由所述公共线的第一导电层的延伸提供的公共电极；
在所述薄膜晶体管和所述数据线上的保护膜；以及
在贯穿所述保护膜的像素孔中的像素电极，所述像素电极与所述保护膜接触且连接到所述漏极，所述像素电极与所述公共电极一起形成水平电场。
2、根据权利要求1所述的器件，其特征在于，还包括存储电容，其设置为使所述漏极与所述公共电极的一部分重叠，且其间具有所述栅绝缘膜和所述半导体图案。
3、根据权利要求1所述的器件，其特征在于，还包括存储电容，其设置为使所述像素电极与所述公共电极的一部分重叠，且其间具有所述栅绝缘膜。
4、根据权利要求1所述的器件，其特征在于，所述公共电极包括：
邻近所述栅线的第一水平部分；
在所述像素区中从所述第一水平部分延伸的指状部分；以及
连接到所述指状部分和所述公共线的第一导电层的第二水平部分。
5、根据权利要求4所述的器件，其特征在于，所述公共电极包括在所述第一水平部分上由所述第二导电层形成的防止漏光层。
6、根据权利要求4所述的器件，其特征在于，所述像素电极包括与所述公共电极的第一水平部分重叠的水平部分；以及与所述公共电极的指状部分平行的指状部分。
7、根据权利要求1所述的器件，其特征在于，所述像素孔包括：
与所述公共电极不重叠的非重叠部分；以及
与所述公共电极重叠的重叠部分。
8、根据权利要求7所述的器件，其特征在于，所述像素孔的非重叠部分暴露出所述栅绝缘膜；而所述像素孔的重叠部分暴露出与所述公共电极重叠的所述漏极。
9、根据权利要求7所述的器件，其特征在于，所述像素孔的非重叠部分贯穿保护膜以及其下的栅绝缘膜以暴露出所述基板；而所述像素孔的重叠部分贯穿与所述公共电极重叠的所述漏极和所述半导体图案以暴露出所述栅绝缘膜。
10、根据权利要求9所述的器件，其特征在于，与所述公共电极重叠的所述漏极和所述半导体图案以围绕所述像素孔重叠部分边缘的方式保留。
11、根据权利要求9所述的器件，其特征在于，所述像素电极通过所述像素孔的边缘在侧面连接到所述漏极。
12、根据权利要求9所述的器件，其特征在于，还包括：
与所述公共电极重叠的虚拟图案和半导体图案；
其中所述像素孔的重叠部分贯穿所述虚拟图案和半导体图案以及保护膜以暴露出所述栅绝缘膜。
13、根据权利要求12所述的器件，其特征在于，与所述公共电极重叠的所述漏极和所述半导体图案以围绕所述像素孔重叠部分边缘的方式保留。
14、根据权利要求1所述的器件，其特征在于，还包括：
栅焊盘，包括具有双层结构且从所述栅线延伸出的下栅焊盘电极；以及在贯穿所述栅绝缘膜和所述保护膜的接触孔内连接到所述下栅焊盘电极的上栅焊盘电极。
15、根据权利要求1所述的器件，其特征在于，还包括：
公共焊盘，包括具有双层结构且从所述公共线延伸出的下公共焊盘电极；以及在贯穿所述栅绝缘膜和所述保护膜的接触孔内连接到所述下公共焊盘电极的上公共焊盘电极。
16、根据权利要求1所述的器件，其特征在于，还包括：
数据焊盘，包括与所述半导体图案一起从所述数据线延伸出的下数据焊盘电极；以及在贯穿所述保护膜的接触孔内连接到所述下数据焊盘电极的上数据焊盘电极。
17、根据权利要求16所述的器件，其特征在于，所述接触孔贯穿所述下数据焊盘和所述半导体图案；而所述上数据焊盘电极通过所述接触孔的边缘在侧面连接到所述下数据焊盘。
18、根据权利要求1所述的器件，其特征在于，所述像素电极由透明导电层、钛和钨其中之一形成。
19、一种液晶显示器件的制造方法，包括：
利用第一掩模在基板上形成第一掩模图案组，所述第一掩模图案组包括具有第一透明导电层和第二不透明导电层双层结构的栅线、栅极和公共线以及具有所述公共线的第一透明导电层单层结构的公共电极；
在所述第一掩模图案组上形成栅绝缘膜；
利用第二掩模在所述栅绝缘膜上形成第二掩模图案组，所述第二掩模图案组包括半导体图案以及具有数据线、源极和漏极的源/漏图案；
在所述第二掩模图案组上形成保护膜；以及
利用第三掩模形成贯穿所述保护膜的像素孔，并且形成第三掩模图案组，所述第三掩模图案组包括在所述像素孔中与所述保护膜接触以连接到所述漏极的像素电极，从而所述像素电极和所述公共电极形成水平电场。
20、根据权利要求19所述的方法，其特征在于，所述形成第一掩模图案的步骤包括：
在基板上形成第一和第二导电层；
利用半色调掩模和衍射曝光掩模其中之一通过光刻法在所述第二导电层上形成具有不同厚度的第一和第二光刻胶图案；
利用所述第一和第二光刻胶图案通过蚀刻工序构图所述第一和第二导电层从而形成双层结构的第一掩模图案组；
通过灰化工序使所述第一光刻胶图案变薄且去除所述第二光刻胶图案；
利用灰化后的第一光刻胶图案通过蚀刻工序去除公共电极上的第二导电层；以及
去除灰化后的第一光刻胶图案。
21、根据权利要求19所述的方法，其特征在于，还包括：
形成存储电容，使得所述漏极与所述公共电极的一部分重叠且其间具有半导体图案和所述栅绝缘膜。
22、根据权利要求19所述的方法，其特征在于，还包括：
形成存储电容，设置为使所述像素电极与所述公共电极的一部分重叠，且其间具有所述栅绝缘膜。
23、根据权利要求22所述的方法，其特征在于，所述存储电容的公共电极的上部分保留有所述第二导电层。
24、根据权利要求19所述的方法，其特征在于，所述公共电极包括：
邻近所述栅线的第一水平部分；
从所述第一水平部分延伸出的指状部分；以及
连接到所述指状部分和所述公共线的第一导电层的第二水平部分。
25、根据权利要求24所述的方法，其特征在于，所述像素电极包括：
与所述公共电极的第一水平部分重叠的水平部分；以及
与所述公共电极的指状部分平行的指状部分。
26、根据权利要求19所述的方法，其特征在于，所述形成第一掩模图案组的步骤还包括：形成具有双层结构且从所述栅线延伸出的下栅焊盘电极；以及形成像素孔；而所述形成第三掩模图案组的步骤还包括：形成贯穿所述保护膜和所述栅绝缘膜的第一接触孔以及在所述第一接触孔中形成连接到所述下栅焊盘电极的上栅焊盘电极。
27、根据权利要求26所述的方法，其特征在于，所述形成第二掩模图案组的步骤还包括：形成与所述半导体图案一起且从所述数据线延伸出的下数据焊盘电极；以及形成像素孔，而所述形成第三掩模图案组的步骤还包括：形成贯穿所述保护膜的第二接触孔以及在所述第二接触孔中形成连接到所述下数据焊盘电极的上数据焊盘电极。
28、根据权利要求27所述的方法，其特征在于，所述形成第一掩模图案组的步骤还包括：形成具有双层结构且从所述公共线延伸出的下公共焊盘电极；以及形成像素孔；而所述形成第三掩模图案组的步骤还包括：形成贯穿所述保护膜和所述栅绝缘膜的第三接触孔以及在所述第三接触孔中形成连接到所述公共栅焊盘电极的上公共焊盘电极。
29、根据权利要求28所述的方法，其特征在于，所述形成第三掩模图案组的步骤包括：
利用半色调掩模和衍射曝光掩模其中之一在所述保护膜上形成具有不同厚度的第一和第二光刻胶图案；
通过蚀刻由所述第一和第二光刻胶图案暴露出的所述保护膜和所述栅绝缘膜从而形成第一和第三接触孔；
通过灰化工序使得所述第一光刻胶图案变薄且去除所述第二光刻胶图案；
通过蚀刻由灰化后的第一光刻胶图案暴露出的所述保护膜形成所述像素孔和所述第二接触孔；
在所述第一光刻胶图案上形成第三导电层；以及
通过提升所述第一光刻胶图案和所述第三导电层，在所述像素孔内和所述第一到第三接触孔内形成第三掩模图案组。
30、根据权利要求29所述的方法，其特征在于，所述像素孔包括：与所述公共电极不重叠以暴露出所述栅绝缘膜的非重叠部分；以及与所述公共电极重叠以暴露出与所述公共电极重叠的漏极的重叠部分。
31、根据权利要求30所述的方法，其特征在于，所述像素电极与通过所述像素孔暴露出的所述漏极重叠且连接。
32、根据权利要求28所述的方法，其特征在于，所述形成第三掩模图案组的步骤包括：
利用第三掩模在所述保护膜上形成光刻胶图案；
通过蚀刻由所述光刻胶图案暴露出的所述保护膜和所述栅绝缘膜形成像素孔和第一到第三接触孔；
在所述光刻胶图案上形成第三导电层；以及
通过提升所述光刻胶图案以及第三导电层在所述像素孔内和所述第一到第三接触孔内形成第三掩模图案组。
33、根据权利要求32所述的方法，其特征在于，所述像素孔包括：与所述公共电极不重叠的非重叠部分；以及与所述公共电极重叠的重叠部分，其中所述像素孔的非重叠部分贯穿所述保护膜和所述栅绝缘膜以暴露出所述基板，而所述像素孔的重叠部分贯穿所述漏极和与所述公共电极重叠的半导体图案以及保护膜以暴露出所述栅绝缘膜。
34、根据权利要求33所述的方法，其特征在于，与所述公共电极重叠的所述漏极和所述半导体图案以围绕所述像素孔重叠部分边缘的方式保留。
35、根据权利要求34所述的方法，其特征在于，所述像素电极通过所述像素孔的边缘在侧面连接到所述漏极。
36、根据权利要求33所述的方法，其特征在于，还包括：
形成与所述公共电极重叠的虚拟图案和半导体图案，并且其间具有所述栅绝缘膜；
其中所述像素孔的重叠部分贯穿所述虚拟图案和半导体图案以及保护膜以暴露出所述栅绝缘膜。
37、根据权利要求36所述的方法，其特征在于，与所述公共电极重叠的所述虚拟图案和所述半导体图案以围绕所述像素孔重叠部分边缘的方式保留。
38、根据权利要求32所述的方法，其特征在于，所述第二接触孔贯穿延伸到所述下数据焊盘电极和所述半导体图案的区域；而所述上数据焊盘电极通过所述第二接触孔的边缘在侧面连接到所述下数据焊盘电极。
39、根据权利要求29所述的方法，其特征在于，所述像素电极由透明导电层、钛和钨其中之一形成。
40、根据权利要求32所述的方法，其特征在于，所述像素电极由透明导电层、钛和钨其中之一形成。
CNB2005101277296A 2004-12-04 2005-12-02 液晶显示器件及其制造方法 Expired - Fee Related CN100557492C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040101551A KR101085136B1 (ko) 2004-12-04 2004-12-04 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR1020040101551 2004-12-04

Publications (2)

Publication Number Publication Date
CN1782838A true CN1782838A (zh) 2006-06-07
CN100557492C CN100557492C (zh) 2009-11-04

Family

ID=36574832

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101277296A Expired - Fee Related CN100557492C (zh) 2004-12-04 2005-12-02 液晶显示器件及其制造方法

Country Status (4)

Country Link
US (2) US7348198B2 (zh)
JP (1) JP4537946B2 (zh)
KR (1) KR101085136B1 (zh)
CN (1) CN100557492C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101089686B (zh) * 2006-06-16 2011-09-14 乐金显示有限公司 显示器件及其制造方法
CN101211109B (zh) * 2006-12-26 2011-11-23 乐金显示有限公司 液晶显示器件及其制造方法
WO2013117004A1 (zh) * 2012-02-07 2013-08-15 深圳市华星光电技术有限公司 Tft阵列基板的制作方法
CN105304643A (zh) * 2015-09-28 2016-02-03 深圳市华星光电技术有限公司 一种tft阵列基板及其制作方法
CN105931985A (zh) * 2016-05-13 2016-09-07 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101002347B1 (ko) 2004-06-24 2010-12-21 엘지디스플레이 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101085136B1 (ko) * 2004-12-04 2011-11-18 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101085142B1 (ko) * 2004-12-24 2011-11-21 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
JP4537929B2 (ja) * 2005-10-04 2010-09-08 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置および液晶表示装置の製造方法
KR101226444B1 (ko) * 2005-12-21 2013-01-28 삼성디스플레이 주식회사 표시 기판의 제조 방법 및 표시 기판
US8212953B2 (en) 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101288837B1 (ko) * 2006-06-29 2013-07-23 엘지디스플레이 주식회사 횡전계방식 액정표시소자 및 그 제조 방법
KR101183434B1 (ko) 2006-06-30 2012-09-14 엘지디스플레이 주식회사 수평 전계 인가형 박막 트랜지스터 기판
KR101201972B1 (ko) * 2006-06-30 2012-11-15 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR101316635B1 (ko) * 2006-07-27 2013-10-15 삼성디스플레이 주식회사 표시 기판의 제조 방법, 표시 기판 및 마스크
JP4449953B2 (ja) * 2006-07-27 2010-04-14 エプソンイメージングデバイス株式会社 液晶表示装置
KR100917654B1 (ko) 2006-11-10 2009-09-17 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 박막트랜지스터 액정 디스플레이 화소 구조 및 그 제조방법
CN100524781C (zh) * 2006-12-13 2009-08-05 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器像素结构及其制造方法
JP5380037B2 (ja) 2007-10-23 2014-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI384650B (zh) * 2008-07-18 2013-02-01 Lextar Electronics Corp 發光二極體晶片的製造方法
KR101959185B1 (ko) 2008-11-28 2019-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 표시 장치를 포함하는 전자 장치
KR101275068B1 (ko) * 2008-12-10 2013-06-18 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법
CN101752514B (zh) * 2008-12-17 2015-11-25 株式会社半导体能源研究所 发光元件、照明装置、发光装置以及电子设备
KR101309364B1 (ko) * 2008-12-24 2013-09-17 엘지디스플레이 주식회사 전기영동표시장치 및 그의 제조방법과 그의 리페어방법
TWI418060B (zh) * 2008-12-26 2013-12-01 Lextar Electronics Corp 發光二極體晶片的製造方法
CN102148195B (zh) * 2010-04-26 2013-05-01 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102637634B (zh) * 2011-08-12 2014-02-26 北京京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
US9048256B2 (en) * 2012-11-16 2015-06-02 Apple Inc. Gate insulator uniformity
CN104409418B (zh) * 2014-11-13 2018-02-13 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制备方法、显示装置
KR102454383B1 (ko) * 2015-12-28 2022-10-17 엘지디스플레이 주식회사 프린지 필드 스위칭 방식의 액정 표시장치
KR102601650B1 (ko) 2016-07-26 2023-11-13 삼성디스플레이 주식회사 표시 장치
KR101878188B1 (ko) * 2016-08-31 2018-07-13 엘지디스플레이 주식회사 스페이서 및 범프 패턴을 포함하는 액정 표시 장치 및 그의 제조 방법
US10275562B2 (en) 2016-11-29 2019-04-30 Taiwan Semiconductor Manufacturing Company Limited Method of decomposing a layout for multiple-patterning lithography
WO2018151085A1 (ja) * 2017-02-20 2018-08-23 シャープ株式会社 アクティブマトリクス基板および液晶表示装置
JP7030563B2 (ja) * 2018-03-02 2022-03-07 株式会社ジャパンディスプレイ 表示装置
KR102522047B1 (ko) * 2018-04-19 2023-04-13 엘지디스플레이 주식회사 컨택 구조를 개선한 전계발광 표시장치
US20210193866A1 (en) * 2019-12-24 2021-06-24 Mikro Mesa Technology Co., Ltd. Method of forming display device with light-emitting diode
KR20230008016A (ko) * 2020-05-13 2023-01-13 보에 테크놀로지 그룹 컴퍼니 리미티드 구동 기판, 구동 기판의 제작 방법 및 표시 장치
CN115280231B (zh) * 2021-02-26 2023-11-03 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板、显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5289030A (en) * 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
JPH10154815A (ja) * 1996-11-25 1998-06-09 Furontetsuku:Kk 薄膜トランジスタおよびその製造方法とそれを用いた液晶表示装置
WO1998027454A1 (fr) * 1996-12-18 1998-06-25 Hitachi, Ltd. Visuel a cristaux liquides a systeme de champs transversal electrique permettant d'ameliorer le rapport d'ouverture
KR100325072B1 (ko) 1998-10-28 2002-08-24 주식회사 현대 디스플레이 테크놀로지 고개구율및고투과율액정표시장치의제조방법
KR100654158B1 (ko) * 1999-10-25 2006-12-05 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100325079B1 (ko) * 1999-12-22 2002-03-02 주식회사 현대 디스플레이 테크놀로지 고개구율 및 고투과율 액정표시장치의 제조방법
JP2002139737A (ja) * 2000-07-31 2002-05-17 Matsushita Electric Ind Co Ltd 液晶表示装置とその製造方法
KR100650401B1 (ko) * 2000-12-29 2006-11-27 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100945442B1 (ko) * 2003-02-28 2010-03-05 엘지디스플레이 주식회사 씨오티 구조 반투과형 액정표시장치
TWI242671B (en) 2003-03-29 2005-11-01 Lg Philips Lcd Co Ltd Liquid crystal display of horizontal electronic field applying type and fabricating method thereof
KR20050091291A (ko) * 2004-03-11 2005-09-15 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치 및 그 제조방법
KR101085136B1 (ko) * 2004-12-04 2011-11-18 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101089686B (zh) * 2006-06-16 2011-09-14 乐金显示有限公司 显示器件及其制造方法
CN101211109B (zh) * 2006-12-26 2011-11-23 乐金显示有限公司 液晶显示器件及其制造方法
WO2013117004A1 (zh) * 2012-02-07 2013-08-15 深圳市华星光电技术有限公司 Tft阵列基板的制作方法
CN105304643A (zh) * 2015-09-28 2016-02-03 深圳市华星光电技术有限公司 一种tft阵列基板及其制作方法
CN105931985A (zh) * 2016-05-13 2016-09-07 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Also Published As

Publication number Publication date
US7348198B2 (en) 2008-03-25
KR20060062642A (ko) 2006-06-12
US20080173872A1 (en) 2008-07-24
JP2006163407A (ja) 2006-06-22
JP4537946B2 (ja) 2010-09-08
CN100557492C (zh) 2009-11-04
US20060121634A1 (en) 2006-06-08
US7671367B2 (en) 2010-03-02
KR101085136B1 (ko) 2011-11-18

Similar Documents

Publication Publication Date Title
CN1782838A (zh) 液晶显示器件及其制造方法
CN100350319C (zh) 液晶显示板及其制造方法
CN1275075C (zh) 薄膜晶体管阵列基板及其制造方法
CN1794076A (zh) 水平电场施加型薄膜晶体管基板及其制造方法
CN1797158A (zh) 液晶显示器件及其制造方法
CN1797157A (zh) 液晶显示器件及其制造方法
CN1892394A (zh) 液晶显示器件及其制造方法
CN100335958C (zh) 共平面开关型液晶显示装置及其制造方法
CN1797163A (zh) 液晶显示器件及其制造方法
CN1707338A (zh) 液晶显示器件及其制造方法
CN1892385A (zh) 液晶显示器及其制造方法
CN1610110A (zh) 显示器件的薄膜晶体管基板及其制造方法
CN1702531A (zh) 液晶显示器件及其制造方法
CN1797150A (zh) 液晶显示器件及其制作方法
CN1713057A (zh) 薄膜晶体管阵列基板及其制造方法
CN1794078A (zh) 液晶显示器件及其制造方法
CN101059633A (zh) 用于液晶显示器件的阵列基板及其制造方法
CN100538999C (zh) 采用水平电场的薄膜晶体管基板及其制造方法
CN1794077A (zh) 液晶显示器件及其制造方法
CN1550827A (zh) 液晶显示装置及其制造方法
CN1514468A (zh) 薄膜晶体管阵列基板及其制造方法
CN1614487A (zh) 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
CN1605918A (zh) 薄膜晶体管阵列基板及其制造方法
CN1677209A (zh) 液晶显示器件及其制造方法
CN1991539A (zh) 液晶显示器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091104

Termination date: 20181202

CF01 Termination of patent right due to non-payment of annual fee