CN1917489A - 一种时钟数据恢复的方法及电路 - Google Patents
一种时钟数据恢复的方法及电路 Download PDFInfo
- Publication number
- CN1917489A CN1917489A CN 200610037507 CN200610037507A CN1917489A CN 1917489 A CN1917489 A CN 1917489A CN 200610037507 CN200610037507 CN 200610037507 CN 200610037507 A CN200610037507 A CN 200610037507A CN 1917489 A CN1917489 A CN 1917489A
- Authority
- CN
- China
- Prior art keywords
- control code
- data
- phase
- clock
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明公开了一种时钟数据恢复的电路,该电路包括:信号检测模块、逻辑控制模块、采样时钟相位调节模块和数据预采样模块;信号检测模块,用于检测数据总线上是否存在包括握手数据和用户有效数据的外部数据;数据预采样模块,用于接收数据,对多相时钟信号采样,将采样结果发送给所述逻辑控制模块;逻辑控制模块,用于调节控制码;采样时钟相位调节模块,用于根据外部参考时钟信号和所述逻辑控制模块输出的控制码将多相时钟信号调节为最佳多相时钟信号;数据预采样模块根据最佳多相时钟信号生成采样时钟信号对所述接收的数据采样。本发明还公开了一种时钟数据恢复的方法。本发明实现了快速接收外部数据并在数据恢复过程中产生极低误码率的目的。
Description
技术领域
本发明涉及一种时钟数据恢复技术,尤其涉及一种高速突发数据的快速时钟恢复的方法和电路。
背景技术
随着通信技术的不断发展,大容量数据传输与交换越来越普遍,通过高速接口可以有效地提高单通道的信号的传输带宽,并最终实现芯片和***间大流量数据的传输,在高速接口电路中,***首先把多路低速数据捆绑成单路的高速数据发然后通过传输媒质发送出去,因此在接收端***必须把高速数据恢复出来,时钟数据恢复技术,就是在接收端将数据通过本地时钟信号进行恢复的技术。
锁相环是一种时钟恢复电路所广泛采用的方法,图1为常用的以锁相环技术来实现数据时钟恢复的简化电路。其基本工作原理如下:原始的输入数据和压控振荡器输出的采样时钟通过鉴相器进行鉴相后,生成电压差信号。低通滤波器完成对该电压差信号的低通滤波功能,保证***环路的稳定性。电压差信号作用在压控振荡器上促使其输出信号频率与输入信号频率靠拢,直至频差消除而完成频率和相位锁定,通过环路的这种负反馈调整,压控振荡器的输出时钟会逐渐完成对输入数据的中心采样,并保持这种工作状态。此时,通过触发器,用采样时钟对输入数据进行采样后输出数据,就完成了时钟数据恢复的功能。
这种锁相环电路的环路入锁时间很长,无法用于突发的时钟数据恢复。
图2为另一种实现时钟数据恢复的简化电路。该电路的工作原理为:本地时钟信号通过鉴相器、低通滤波器、压控振荡器1构成的锁相环电路产生一个与输入数据具有相同频率的时钟信号1,当锁相环电路完成时钟锁定后,用低通滤波器的输出信号来控制压控振荡器2(与压控振荡器1完全相同),使压控振荡器2的输出时钟信号时钟信号2与压控振荡器1输出的时钟信号1具有相同的频率。然后用输入数据的跳变沿产生一个数据使能信号,该使能信号用于启动压控振荡器2,此时,用时钟信号2作为采样时钟,输入到触发器对输入数据进行采样后,输出数据,就完成了时钟数据恢复的功能。
该电路在图1的基础上作了些改动,解决了图1不能进行快速的突发数据的时钟恢复的问题,但是又存在新的问题,由于本地时钟与输入数据存在固有频差,时钟对数据的采样点会逐渐偏离中心点,会产生过大的误码率。
综上所述,现有技术存在以下的缺点:
现有技术不能满足对突发数据进行快速的时钟恢复同时产生极低的误码率的要求。
发明内容
本发明所要解决的技术问题在于,提供一种时钟数据恢复的方法及电路,以实现快速时钟数据恢复,并且在对数据进行恢复的同时产生极低的误码率。
为了解决上述技术问题,本发明提供了一种时钟数据恢复的方法,包括:
A、当时钟恢复电路检测到包括握手数据和用户有效数据的外部数据时,接收所述数据;
B、根据所述数据,获取对多相时钟信号的采样结果,并根据所述对多相时钟信号的采样结果、时钟相位调节规则和控制码状态转移表,调节控制码;
C、根据所述调节后的控制码将多相时钟信号调节为最佳多相时钟信号;
D、根据所述最佳多相时钟信号生成采样时钟信号;
E、根据所述采样时钟信号对所述数据采样。
其中,步骤A中在接收数据之前还包括以下步骤:
A0、当时钟恢复电路检测到带有握手数据的外部数据时,设置初始控制码;
A1、根据所述初始控制码和外部参考时钟信号生成多相时钟信号。
进一步,该方法还包括预设时钟相位调节规则和控制码状态转移表的步骤。
其中,所述时钟相位调节规则为根据对多相时钟的采样结果控制多相时钟相位的变化。
其中,步骤C中,所述最佳多相时钟信号为时钟相位调节规则中规定的下阶段初始相位保持的多相时钟信号。
其中,当接收的数据为握手数据时,步骤B和步骤C具体包括以下步骤:
B10、根据对多相时钟信号的采样结果、时钟相位调节规则和控制码状态转移表,确定最佳调节控制码;
B11、修改所述初始控制码为所述最佳调节控制码;
B12、根据所述最佳调节控制码和外部参考时钟信号调节多相时钟信号为最佳多相时钟信号。
其中,当接收的数据为用户有效数据时,步骤B和步骤C具体包括以下步骤:
B20、根据对多相时钟信号的采样结果、时钟相位调节规则和控制码状态转移表,确定最佳调节控制码;
B21、根据所述控制码状态转移表调节控制码;
B22、判断控制码是否为所述最佳调节控制码,如果判断结果为是,转步骤B24,否则,转步骤B23;
B23、根据所述控制码和所述外部参考时钟信号调节所述多相时钟信号,然后转步骤B21;
B24、根据所述最佳调节控制码和外部参考时钟信号调节多相时钟信号为最佳多相时钟信号。
其中,所述采样结果的获取包括以下步骤:
F、根据所述接收到的数据生成判断脉冲信号;
G、用所述判断脉冲信号对所述多相时钟信号采样。
相应地,本发明提供了一种实现时钟数据恢复的电路,所述电路包括:信号检测模块、逻辑控制模块、采样时钟相位调节模块及数据预采样模块;
所述信号检测模块,用于检测数据总线上是否存在带有握手数据的外部数据,并根据检测结果生成相应的检测信号;
所述数据预采样模块,用于当所述信号检测模块检测到带有握手数据的外部数据时,接收所述数据;对所述采样相位调节模块输出的多相时钟信号采样,将采样结果发送给所述逻辑控制模块;
所述逻辑控制模块,用于根据所述数据预采样模块输出的所述对多相时钟信号的采样结果、预设的时钟相位调节规则和预设的控制码状态转移表,调节控制码;
所述采样时钟相位调节模块,用于根据所述外部参考时钟信号和所述逻辑控制模块输出的控制码将多相时钟信号调节为最佳多相时钟信号;
所述数据预采样模块根据所述采样相位调节模块输出的最佳多相时钟信号生成采样时钟信号,用所述采样时钟信号对所述接收的数据采样。
其中,所述信号检测模块包括:
包络检测单元,用于检测数据总线是否存在数据,并根据检测结果生成相应的包络检测信号;
置位/复位信号产生单元,用于根据所述包络检测单元输出的包络检测信号生成复位信号和置位信号。
其中,所述逻辑控制模块包括:
存储单元,用于存储控制码、预设的时钟相位调节规则和预设的控制码状态转移表;
最佳调节控制码确定单元,用于根据所述数据预采样模块输出的所述对多相时钟信号的采样结果、所述存储单元存储的时钟相位调节规则和控制码状态转移表,确定最佳调节控制码;
第一控制码调节单元,用于当接收的数据为握手数据时,修改控制码为所述最佳调节控制码确定单元确定的最佳调节控制码,并将所述最佳调节控制码发送给所述采样相位调节模块;
第二控制码调节单元,用于当接收的数据为用户有效数据时,根据所述存储单元存储的控制码状态转移表调节控制码,并将调节后的控制码发送给所述采样相位调节模块;
判断单元,分别与所述最佳调节控制码确定单元和所述第二控制码调节单元相连,用于判断第二控制码调节单元输出的控制码是否为所述最佳调节控制码。
进一步,所述逻辑控制模块还包括:
初始控制码设置单元,用于当信号检测模块检测到带有握手数据的外部数据时,在所述信号检测模块输出的相应检测信号控制下,设置初始控制码,并将所述控制码发送给存储单元。
其中,所述采样时钟相位调节模块包括:
多相时钟生成单元,用于根据所述初始控制码和外部参考时钟信号生成多相时钟信号;
多相时钟信号调节单元,用于接收所述第一控制码调节单元和所述第二控制码调节单元输出的控制码,并根据外部参考时钟和所述第一控制码调节单元或者第二控制码调节单元输出的控制码将多相时钟信号调节为最佳多相时钟信号。
其中,所述数据预采样模块包括:
判断脉冲生成单元,用于当所述信号检测模块检测到包括握手数据和用户有效数据的外部数据时,接收所述数据,根据所述接收到的数据生成判断脉冲信号;
时钟采样单元,用于接收所述判断脉冲生成单元生成的判断脉冲信号,用所述判断脉冲信号对所述采样相位调节模块输出的多相时钟信号采样,并将采样结果发送给所述逻辑控制模块;
采样时钟生成单元,用于根据所述采样相位调节模块输出的最佳多相时钟信号生成采样时钟信号;
时钟数据恢复单元,用于用所述采样时钟生成单元生成的所述采样时钟信号对接收的数据采样。
与现有技术相比,本发明具有如下有益效果:
本发明通过对外部高速数据包设置握手字段来完成时钟与数据的首次同步,保证了对突发的高速数据包的及时接收,能够实现快速进行时钟恢复的目的;在实现快速进行时钟恢复的同时本发明通过动态地调节采样时钟的相位,保证采样时钟对数据的中心采样,误码率极低。同时本发明的相关电路全部可采用CMOS数字逻辑工艺实现,可以提高电路的工作频率。
附图说明
图1是现有技术一时钟数据恢复电路的简化示意图;
图2是现有技术二时钟数据恢复电路的简化示意图;
图3是本发明外部数据包的组成示意图;
图4是本发明时钟数据恢复电路的简化模块组成示意图;
图5是图3中信号检测模块的一种结构组成示意图;
图6是图5中包络检测信号的产生示意图;
图7是图5中置位信号和复位信号的产生示意图;
图8是本发明数据预采样模块的一种结构组成示意图;
图9是图8中判断脉冲信号的一种产生方式示意图;
图10是图8中采样模块针对8相时钟的采样示意图;
图11是图10中采样结果与采样区域的对照表;
图12是本发明逻辑控制模块的一种结构组成示意图;
图13是图12中存储模块存储的8相时钟的时钟相位调节规则表;
图14是本发明在对数据理想采样时刻,8相时钟与判断脉冲的对应关系图;
图15是图12存储模块存储的8相时钟控制码状态转移表;
图16是本发明采样相位调节模块的一种结构组成示意图;
图17是本发明采样相位调节模块针对8相时钟的选择器电路图;
图18是本发明数据时钟恢复的方法从预设到对握手数据处理完成的流程图;
图19是本发明数据时钟恢复的方法对用户有效数据的处理流程图。
具体实施方式
本发明的核心思想:本发明通过在用户数据包起始位置添加握手数据字段,并在接收握手数据字段时,直接调节采样时钟到对握手数据字段理想采样的状态,保证突发的高速数据包的及时接收;在用户有效数据接收过程中动态调节采样时钟使采样时钟对数据的采样时钟位于中心理想采样区域,保证数据恢复的低误码率。参考图3,是本发明划分数据结构的示意图,如图所示,外部高速数据包包括握手数据字段和用户有效数据字段。在对数据进行时钟恢复前,本发明预设时钟相位调节规则和控制码状态转移表。
为使本发明的技术方案及优点更加清楚明白,下面结合附图并举实施例,对本发明做进一步详细说明。
参考图4,是本发明时钟数据恢复电路的简化模块组成示意图。它包括:信号检测模块1、数据预采样模块2、逻辑控制模块3及采样相位调节模块4;
具体的,信号检测模块1检测数据总线上是否有数据存在并根据检测结果生成相对应的检测信号,所述检测信号用于触发时钟数据恢复电路开始接收数据。逻辑控制模块3在信号检测模块1生成的检测信号作用下设置初始控制码,采样相位调节模块4根据所述初始控制码和外部参考时钟信号生成多相时钟信号,数据预采样模块2用于接收握手数据或者用户有效数据,并根据所述握手数据或所述用户有效数据生成判断脉冲信号,并用所述判断脉冲信号采样所述多相时钟信号,然后将采样结果发送给逻辑控制模块3,逻辑控制模块3根据所述采样结果、设定的时钟相位调节规则和控制码状态转移表修改控制码,当接收的数据为握手数据时,确定最佳调节控制码,直接修改控制码为最佳调节控制码,将所述最佳调节控制码发送给所述采样相位调节模块4,然后所述采样相位调节模块4根据所述最佳调节控制码和所述外部参考时钟信号将多相时钟信号调节为最佳多相时钟信号,所述最佳多相时钟信号为时钟相位调节规则中规定的下阶段初始相位保持的多相时钟信号;当接收的数据为用户有效数据时,确定最佳调节控制码,逐次修改当前控制码为最佳调节控制码,每次修改控制码后,将修改后的控制码发送给所述采样相位调节模块4,然后采样相位调节模块4根据所述修改后的控制码和所述外部参考时钟信号调节多相时钟信号。当控制码被修改为最佳调节控制码时,采样相位调节模块4即根据所述最佳调节控制码和所述外部参考时钟信号将多相时钟信号调节为最佳多相时钟信号。接着,数据预采样模块2接收所述最佳多相时钟信号生成采样时钟信号对接收的握手数据或者用户有效数据采样,实现时钟数据的恢复。
下面对每个模块进行详细说明。
参考图5,是本发明信号检测模块1的一种结构组成示意图。它包括包络检测单元11和置位/复位信号产生单元12;其中,
包络检测单元11,用于检测数据总线是否存在数据,并根据检测结果生成相对应的包络检测信号;包络检测信号的产生示意图参考图6。如果数据总线上没有数据存在,则总线为缄默状态,检测信号取值为”0”;如果有数据存在,则总线为有效状态,检测信号取值为”1”;如图所示,由于电路性能或者信号流的延时,包络检测电路产生的包络检测信号相对数据会有一定的延时。
置位/复位信号产生单元12,用于根据所述包络检测信号生成复位信号和置位信号。复位信号和置位信号的产生示意图参考图7。如图所示,当包络检测信号为高电平时,电路从复位状态变为置位状态。与包络信号的产生相似,复位和置位的过程也存在延时。复位和置位信号用于启动时钟数据恢复电路开始工作,当复位完成置位没有完成时生成初始控制码和多相时钟信号。
参考图8,是本发明数据预采样模块2的一种组成示意图。它包括判断脉冲生成单元21、时钟采样单元22、采样信号生成单元23及时钟数据恢复单元24;其中,
判断脉冲生成单元21,用于当所述信号检测模块检测到带有握手数据的外部数据时,接收所述数据,根据所述数据生成判断脉冲信号。参考图9,是判断脉冲产生的一种方式示意图。将数据和数据的延时信号经过异或电路,由于异或逻辑的特性,当数据和它的延时信号极性相反时,异或电路就会产生一个脉冲,该脉冲信号用于对多相时钟信号采样。
时钟采样单元22,用于根据判断脉冲生成单元21输出的判断脉冲信号对采样时钟相位调节模块4输出的多相时钟信号进行采样;在具体实施中,对多相时钟进行采样需结合一定的采样规则,本发明对多相时钟采样结果的获取与多相时钟的相数和相位差有关,为方便说明,在此,用Ckouts[N:0]来表示多相时钟,其中,2*(N+1)为多相时钟的相位数,N为大于等于1的整数。多相时钟的相位差为T/(2*(N+1)),最大为T/4(此时N=1),T为外部参考时钟的周期,和输入数据的周期基本相同,2*(N+1)为多相时钟的相位数。采样区域数等于多相时钟的相位数。本发明在此以相位差为T/8和采样区域为8为例。参考图10,为判断脉冲信号对8相时钟的采样示意图。当判断脉冲信号落在区域1时,对应的采样结果为1110,当判断脉冲信号落在区域4时,对应的采样结果为0000。相应的,采样结果与采样区域的对应关系参考图11,用DGP[3:0]表示采样结果,其中DGP[0]是判断脉冲信号采样Ckouts[3:0]的相位时钟Ckouts[0]的输出,,DGP[1]是判断脉冲信号采样Ckouts[3:0]的相位时钟Ckouts[1]的输出,DGP[2]是判断脉冲信号采样Ckouts[3:0]的相位时钟Ckouts[2]的输出,DGP[3]是判断脉冲信号采样Ckouts[3:0]的相位时钟Ckouts[3]的输出。
采样信号生成单元23,用于根据所述采样相位调节模块输出的最佳多相时钟信号生成采样时钟信号;本发明选择多相时钟信号Ckouts[N:0]的相位时钟Ckouts[0]的反相时钟信号为采样时钟信号。
时钟数据恢复单元24,用于当接收的数据为握手数据时,根据所述采样时钟信号对所述握手数据采样,当接收的数据为用户有效数据时,根据所述采样时钟对所述用户有效数据采样,并将采样后的数据输出电路,完成时钟数据恢复。
参考图12,是本发明逻辑控制模块3的一种结构组成示意图。它包括初始控制码设置单元31、存储单元32和控制码状态调节单元33;其中,
初始控制码设置单元31,用于在所述置位/复位信号产生单元12输出的置位和复位信号控制下设置初始控制码,并将所述控制码发送给存储单元32;具体实施时,本发明在电路处于复位而没有进入置位的阶段设置初始控制码。
存储单元32,用于存储控制码、预先设定的时钟相位调节规则和控制码状态转移表。所述调节规则为根据对多相时钟信号的采样结果控制多相时钟相位的变化。为方便详细叙述时钟相位调节规则,以8相时钟举例说明,当多相时钟为8相时钟时,相位差为T/8时,参考图13是与8相时钟信号对应的时钟相位调节规则表,如图所示,当采样结果DGP[3:0]=0000或DGP[3:0]=0001时,多相时钟Ckouts[3:0]的初始相位此时最佳,规定下阶段时钟状态为初始相位保持,此时的多相时钟信号为最佳多相时钟信号;当采样结果DGP[3:0]=1110或DGP[3:0]=1100或DGP[3:0]=1000时,多相时钟Ckouts[3:0]的初始相位比最佳位置提前,规定下阶段时钟状态为时钟后移;当采样结果DGP[3:0]=0011或DGP[3:0]=0111或DGP[3:0]=1111时,多相时钟Ckouts[3:0]的初始相位比最佳位置滞后,规定下阶段时钟状态为时钟前移;该时钟相位调节规则的制定依据参考图14,如图14所示,当判断脉冲信号的上升沿处于采样区域4或者区域5时,我们用来采样数据的时钟(Ckouts[0]的反相时钟)就会处于数据的中心区域,和理想采样位置的偏离不会超过±T/8。规定当前的多相时钟的初始相位为最佳位置,当判断脉冲处于采样区域1、采样区域2和采样区域3时,表明多相时钟的初始相位提前了,要使多相时钟的初始相位达到最佳位置,则多相时钟需要前移,当判断脉冲处于采样区域6、采样区域7和采样区域8时,表明多相时钟的初始相位滞后了,要使多相始终的处世相位达到最佳位置,则多相时钟需要后移。我们定义多相时钟从当前状态前移或者后移一个状态的过程为多相时钟相位前移或者后移一个相位为前移或者后移一个步阶。当多相时钟的相位数为其他时,时钟相位调节规则与8相多相时钟相位调节规则相似,在此不再举例说明。
最佳调节控制码确定单元33,用于根据所述数据预采样模块输出的所述对多相时钟信号的采样结果、所述存储单元32存储的时钟相位调节规则和控制码状态转移表,确定最佳调节控制码。所述最佳调节控制码根据以下方式确定:首先确定所述接收到的采样结果对应的多相时钟信号与最佳多相时钟信号相差的步阶数和了解多相时钟信号与最佳多相时钟信号相比是应该前移还是后移,然后找出控制码状态转移表中当前控制码迁移相同步阶数后对应的控制码,该控制码即为最佳调节控制码。
第一控制码调节单元34,用于当接收的数据为握手数据时,直接修改控制码为所述最佳调节控制码确定单元33确定的最佳调节控制码,并将所述最佳调节控制码发送给所述采样相位调节模块;
第二控制码调节单元35,用于当接收的数据为用户有效数据时,根据所述存储单元32存储的控制码状态转移表调节控制码,并将调节后的控制码发送给所述采样相位调节模块。
判断单元36,分别与所述最佳调节控制码确定单元33和所述第二控制码调节单元35相连,用于判断第二控制码调节单元35输出的控制码是否为所述最佳调节控制码。
在具体实施时,第一控制码调节单元34和第二控制码调节单元35的功能都由状态控制电路实现。我们分别对接收数据为握书数据和用户有效数据对状态控制电路进行说明:
当接收的数据为握手数据时,状态控制电路直接修改控制码为所述最佳调节控制码;仍以8相时钟为例。参考图13、图15。当接收的数据为握手数据时,假设,当前采样结果为1110,初始控制码为CB1=1,CB2-CB8全为0时,通过比较确定采样结果1100对应的多相时钟信号与最佳多相时钟信号相比提前了3个步阶,找出控制码状态转移表中初始控制码CB1=1,CB2-CB8全为0迁移3个步阶数后的控制码为CB4=1,CB1-CB3、CB5-CB8全为0,此状态的控制码即为当前最佳调节控制码,当确定最佳调节控制码后,直接将该初始控制码修改为CB4=1,CB 1-CB3、CB5-CB8全为0的最佳调节码状态。
当接收的数据为用户有效数据时,状态控制电路根据所述存储单元32存储的控制码状态转移表调节控制码,并将调节后的控制码发送给采样相位调节模块,同时判断单元36接收所述状态控制电路输出的所述调节后的控制码,判断所述控制码是否为所述最佳调节控制码,如果判断结果为是,状态控制电路停止调节控制码,如果判断结果为否,则状态控制电路继续根据所述控制状态转移表调节控制码。仍以8相时钟为例。参考图13、图15。当接收的数据为用户有效数据时,假设,当前采样结果为1100,当前控制码为CB3=1,其它CB均为0。通过比较采样结果1100对应的多相时钟信号与最佳多相时钟信号提前了2个步阶,找出控制码状态转移表中当前控制码CB3=1,其它CB全为0迁移2个步阶数后的控制码为CB5=1,其它CB全为0,该控制码即为当前最佳调节控制码,然后状态控制电路根据所述存储单元32存储的控制码状态转移表调节控制码,参考图15位控制码状态转移表,该表规定控制码状态以前移后者后移一个步阶发生状态转移,本例中,既是调节当前控制码CB3=1,其它CB全为0的状态为CB4=1,其它CB全为0的状态,并将调节后的控制码CB4=1,其它CB全为0发送给采样相位调节模块,同时判断单元36,判断控制码CB4=1,其它CB全为0是否为当前最佳调节控制码,判断结果为否,则状态控制电路继续根据所述控制状态转移表调节控制码,直到判断单元36判断所述调节后的控制码为当前最佳调节控制码。在本例中,当控制码调节为CB5=1,其它CB全为0时,停止调节控制码。
在具体实施中,对时钟相位调节规则可以进行修改,比如在远离理想采样采样位置的区域,可以加快调节时钟相位的速率,在靠近理想采样位置的区域,可以减缓调整的速率。
参考图16,是本发明采样时钟相位调节模块4的一种结构组成示意图。它包括多相时钟生成单元41和多相时钟信号调节单元42;其中,
多相时钟生成单元41,用于根据所述初始控制码设置单元输出的初始控制码和外部参考时钟信号生成多相时钟信号;
多相时钟信号调节单元42,用于接收所述第一控制码调节单元和所述第二控制码调节单元输出的控制码,并根据外部参考时钟和所述第一控制码调节单元或者第二控制码调节单元输出的控制码将多相时钟信号调节为最佳多相时钟信号。并当接收的数据为握手数据时,根据所述外部参考时钟信号和所述第一控制码调节单元输出的所述最佳调节控制码将多相时钟信号调节为最佳多相时钟信号;当接收的数据为用户有效数据时,逐次根据所述外部参考时钟信号和所述第二控制码调节单元输出的控制码调节所述多相时钟信号,直到将所述多相时钟信号调节为最佳多相时钟信号;具体实施中采样相位调节模块4为多选一的选择器,图17是8相时钟的采样相位调节模块的功能示意图。如图所示,采样时钟相位调节模块4为4个8选1的选择器。该8个选择器用于接收初始控制码和外部参考时钟信号和它的4个反相时钟信号,生成多相时钟信号Ckouts[3:0],;接收调节控制码和外部参考时钟信号和它的4个反相时钟信号调节多相时钟信号Ckouts[3:0]。其中,Ckouts[3:0]的相位差是连续的。
在具体实现中,本发明的所有模块均可以采用CMOS数字逻辑实现。
参考图18是本发明数据时钟恢复的方法从预设到对握手数据处理结束的流程图。
步骤S100,预设时钟相位调节规则和控制码状态转移表。所述时钟相位调节规则为根据对多相时钟的采样结果控制多相时钟状态的改变。
步骤S101,检测数据总线是否存在数据,并根据检测结果生成相应的包络检测信号。包络检测信号的产生示意图参考图6。如果数据总线上没有数据存在,则总线为缄默状态,检测信号取值为”0”;如果有数据存在,则总线为有效状态,检测信号取值为”1”;如图所示,由于电路性能或者信号流的延时,包络检测电路产生的包络检测信号相对数据会有一定的延时。
步骤S102,根据所述包络检测信号生成复位信号和置位信号。复位信号和置位信号的产生示意图参考图7。如图所示,当包络检测信号为高电平时,电路从复位状态变为置位状态,同样,复位和置位的过程也存在延时。
步骤S103,设置初始控制码。初始控制码的设置在复位完成置位未开始阶段。
步骤S104,根据所述初始控制码和外部参考时钟信号生成多相时钟信号。具体实施中,多相时钟信号生成是通过选择器实现的。参考图17,是生成8相时钟信号的电路。将所述初始控制码和外部参考时钟输入到4个8选1的选择器生成8相时钟信号。
步骤S105,接收握手数据并根据所述握手数据生成判断脉冲信号。参考图9,是判断脉冲产生的一种方式示意图。将数据和数据的延时信号经过异或电路,由于异或逻辑的特性,当数据和它的延时信号极性相反时,异或电路就会产生一个脉冲,该脉冲信号用于对多相时钟信号采样。
步骤S106,根据判断脉冲信号对所述多相时钟信号采样。在具体实施中,对多相时钟进行采样需结合一定的采样规则,本发明对多相时钟采样结果的获取与多相时钟的相数和相位差有关,为方便说明,在此,用Ckouts[N:0]来表示多相时钟,其中,2*(N+1)为多相时钟的相位数,N为大于等于1的整数。多相时钟的相位差为T/(2*(N+1)),最大为T/4(此时N=1),T为外部参考时钟的周期,和输入数据的周期基本相同,2*(N+1)为多相时钟的相位数。采样区域数等于多相时钟的相位数。本发明在此以相位差为T/8和采样区域为8为例。参考图10,为判断脉冲信号对8相时钟的采样。当判断脉冲信号落在区域1时,对应的采样结果为1110,当判断脉冲信号落在区域4时,对应的采样结果为0000。采样结果与采样区域的对应关系参考图11,用DGP[3:0]表示采样结果,其中DGP[0]是判断脉冲信号采样Ckouts[3:0]的相位时钟Ckouts[0]的输出,,DGP[1]是判断脉冲信号采样Ckouts[3:0]的相位时钟Ckouts[1]的输出,DGP[2]是判断脉冲信号采样Ckouts[3:0]的相位时钟Ckouts[2]的输出,DGP[3]是判断脉冲信号采样Ckouts[3:0]的相位时钟Ckouts[3]的输出。
步骤S107,根据所述采样结果,时钟相位调节规则和控制码状态转移表确定最佳调节控制码。所述最佳调节控制码根据以下方式确定:首先确定所述接收到的采样结果对应的多相时钟信号与最佳多相时钟信号相差的步阶数和了解多相时钟信号与最佳多相时钟信号相比是应该前移还是后移,然后找出控制码状态转移表中当前控制码迁移相同步阶数后对应的控制码,该控制码即为最佳调节控制码。其中,所述的最佳多相时钟信号为时钟相位调节规则中规定的下阶段初始相位保持的多相时钟信号。
步骤S108,直接修改所述初始控制码为最佳调节控制码。仍以8相时钟为例。参考图15。假设,当前采样结果为1110,初始控制码为CB1=1,CB2-CB8全为0时,通过比较确定采样结果1100对应的多相时钟信号与最佳多相时钟信号相比提前了3个步阶,然后找出控制码状态转移表中初始控制码CB1=1,CB2-CB8全为0迁移3个步阶数后的控制码为CB4=1,CB1-CB3、CB5-CB8全为0,该状态的控制码为最佳调节控制码,实施时,直接将该初始控制码修改为CB4=1,CB1-CB3、CB5-CB8全为0的状态。
在具体实施中,对时钟相位调节规则可以进行修改,比如在远离理想采样采样位置的区域,可以加快调节时钟相位的速率,在靠近理想采样位置的区域,可以减缓调整的速率。
步骤S109,根据所述最佳调节控制码和所述外部参考时钟信号将所述多相时钟信号调节为最佳多相时钟信号。具体实施时,对多相时钟信号的调节通过选择器实系,参考图17,是调节8相时钟信号的选择器电路。具体实施为将最佳调节控制码和外部参考时钟输入到4个8选1的选择器来将所述8相时钟信号调节为最佳多相时钟信号。
步骤S110,根据所述最佳多相时钟信号生成采样时钟信号。本实施例选择多相时钟信号Ckouts[N:0]的相位时钟Ckouts[0]的反相时钟信号为采样时钟信号。
步骤S111,根据所述采样时钟信号对所述握手数据采样并输出采样后的数据。
本发明在对握手数据处理时,直接修改控制码到最佳状态,保证对外部高速数据的及时接收。
参考图19,是本发明对用户有效数据的处理流程图。
步骤S200,接收用户有效数据并根据所述用户有效数据生成判断脉冲信号。
步骤S201,根据判断脉冲信号对所述多相时钟信号采样。
步骤S202,根据所述采样结果、时钟相位调节规则和控制码状态转移表,确定最佳调节控制码。
步骤S203,根据所述控制码状态转移表调节控制码。
步骤S204,判断控制码是否为所述最佳调节控制码,当判断结果为是时转步骤S207,否则,转步骤S205。
步骤S205,根据所述控制码和所述外部参考时钟信号调节所述多相时钟信号,然后转步骤S203。
步骤S206,根据所述最佳调节控制码和外部参考时钟信号调节多相时钟信号为最佳多相时钟信号。
当接收的数据为用户有效数据时,根据存储的控制码状态转移表调节控制码,并将调节后的控制码发送给采样相位调节模块,同时判断所述控制码是否为所述最佳调节控制码,如果判断结果为是,停止调节控制码,如果判断结果为否,则继续根据所述控制状态转移表调节控制码。仍以8相时钟为例。参考图13、图15。当接收的数据为用户有效数据时,假设,当前采样结果为1100,当前控制码为CB3=1,其它CB均为0。通过比较采样结果1100对应的多相时钟信号与最佳多相时钟信号提前了2个步阶,找出控制码状态转移表中当前控制码CB3=1,其它CB全为0迁移2个步阶数后的控制码为CB5=1,其它CB全为0,该控制码即为当前最佳调节控制码,然后根据存储的控制码状态转移表调节控制码,参考图15位控制码状态转移表,该表规定控制码状态以前移或者后移一个步阶发生状态转移,本例中,即是调节当前控制码CB3=1,其它CB全为0的状态为CB4=1,其它CB全为0的状态,并将调节后的控制码CB4=1,其它CB全为0发送给采样相位调节模块,同时判断控制码CB4=1,其它CB全为0是否为当前最佳调节控制码,判断结果为否,则继续根据所述控制状态转移表调节控制码,直到判断所述调节后的控制码为当前最佳调节控制码。在本例中,当控制码调节为CB5=1,其它CB全为0时,停止调节控制码。
在具体实施中,对时钟相位调节规则可以进行修改,比如在远离理想采样采样位置的区域,可以加快调节时钟相位的速率,在靠近理想采样位置的区域,可以减缓调整的速率。
步骤S207,根据所述最佳多相时钟信号生成采样时钟信号。
步骤S208,根据所述采样时钟信号对所述用户有效数据采样并输出采样后的数据。
本发明通过接收用户有效数据过程中,动态调节采样时钟信号,使采样时钟信号对数据始终保持理想采样,大大降低误码率。
以上所揭露的仅为本发明的较佳实施例,不能以此来限定本发明之权利范围,因此依本发明权利要求所作的等同变化,仍属本发明所涵盖的范围。
Claims (14)
1、一种时钟数据恢复的方法,其特征在于,包括:
A、当时钟恢复电路检测到包括握手数据和用户有效数据的外部数据时,接收所述数据;
B、根据所述数据,获取对多相时钟信号的采样结果,并根据所述对多相时钟信号的采样结果、时钟相位调节规则和控制码状态转移表,调节控制码;
C、根据所述调节后的控制码将多相时钟信号调节为最佳多相时钟信号;
D、根据所述最佳多相时钟信号生成采样时钟信号;
E、根据所述采样时钟信号对所述数据采样。
2、如权利要求1所述的时钟数据恢复的方法,其特征在于,步骤A中在接收数据之前还包括以下步骤:
A0、当时钟恢复电路检测到带有握手数据的外部数据时,设置初始控制码;
A1、根据所述初始控制码和外部参考时钟信号生成多相时钟信号。
3、如权利要求1所述的时钟数据恢复的方法,其特征在于,该方法还包括预设时钟相位调节规则和控制码状态转移表的步骤。
4、如权利要求3所述的时钟数据恢复的方法,其特征在于,所述时钟相位调节规则为根据对多相时钟的采样结果控制多相时钟相位的变化。
5、如权利要求1所述的时钟数据恢复的方法,其特征在于,步骤C中,所述最佳多相时钟信号为时钟相位调节规则中规定的下阶段初始相位保持的多相时钟信号。
6、如权利要求2所述的时钟数据恢复的方法,其特征在于,当接收的数据为握手数据时,步骤B和步骤C具体包括以下步骤:
B10、根据对多相时钟信号的采样结果、时钟相位调节规则和控制码状态转移表,确定最佳调节控制码;
B11、修改所述初始控制码为所述最佳调节控制码;
B12、根据所述最佳调节控制码和外部参考时钟信号调节多相时钟信号为最佳多相时钟信号。
7、如权利要求2所述的时钟数据恢复的方法,其特征在于,当接收的数据为用户有效数据时,步骤B和步骤C具体包括以下步骤:
B20、根据对多相时钟信号的采样结果、时钟相位调节规则和控制码状态转移表,确定最佳调节控制码;
B21、根据所述控制码状态转移表调节控制码;
B22、判断控制码是否为所述最佳调节控制码,如果判断结果为是,转步骤B24,否则,转步骤B23;
B23、根据所述控制码和所述外部参考时钟信号调节所述多相时钟信号,然后转步骤B21;
B24、根据所述最佳调节控制码和外部参考时钟信号调节多相时钟信号为最佳多相时钟信号。
8、如权利要求1-7任一项所述的时钟数据恢复的方法,其特征在于,所述采样结果的获取包括以下步骤:
F、根据所述接收到的数据生成判断脉冲信号;
G、用所述判断脉冲信号对所述多相时钟信号采样。
9、一种时钟数据恢复电路,其特征在于,包括:信号检测模块、逻辑控制模块、采样时钟相位调节模块及数据预采样模块;
所述信号检测模块,用于检测数据总线上是否存在带有握手数据的外部数据,并根据检测结果生成相应的检测信号;
所述数据预采样模块,用于当所述信号检测模块检测到带有握手数据的外部数据时,接收所述数据;对所述采样相位调节模块输出的多相时钟信号采样,将采样结果发送给所述逻辑控制模块;
所述逻辑控制模块,用于根据所述数据预采样模块输出的所述对多相时钟信号的采样结果、预设的时钟相位调节规则和预设的控制码状态转移表,调节控制码;
所述采样时钟相位调节模块,用于根据所述外部参考时钟信号和所述逻辑控制模块输出的控制码将多相时钟信号调节为最佳多相时钟信号;
所述数据预采样模块根据所述采样相位调节模块输出的最佳多相时钟信号生成采样时钟信号,用所述采样时钟信号对所述接收的数据采样。
10、如权利要求9所述的时钟数据恢复电路,其特征在于,所述信号检测模块包括:
包络检测单元,用于检测数据总线是否存在数据,并根据检测结果生成相应的包络检测信号;
置位/复位信号产生单元,用于根据所述包络检测单元输出的包络检测信号生成复位信号和置位信号。
11、如权利要求9所述的时钟数据恢复电路,其特征在于,所述逻辑控制模块包括:
存储单元,用于存储控制码、预设的时钟相位调节规则和预设的控制码状态转移表;
最佳调节控制码确定单元,用于根据所述数据预采样模块输出的所述对多相时钟信号的采样结果、所述存储单元存储的时钟相位调节规则和控制码状态转移表,确定最佳调节控制码;
第一控制码调节单元,用于当接收的数据为握手数据时,修改控制码为所述最佳调节控制码确定单元确定的最佳调节控制码,并将所述最佳调节控制码发送给所述采样相位调节模块;
第二控制码调节单元,用于当接收的数据为用户有效数据时,根据所述存储单元存储的控制码状态转移表调节控制码,并将调节后的控制码发送给所述采样相位调节模块;
判断单元,分别与所述最佳调节控制码确定单元和所述第二控制码调节单元相连,用于判断第二控制码调节单元输出的控制码是否为所述最佳调节控制码。
12、如权利11所述的时钟数据恢复电路,其特征在于,所述逻辑控制模块还包括:
初始控制码设置单元,用于当信号检测模块检测到带有握手数据的外部数据时,在所述信号检测模块输出的相应检测信号控制下,设置初始控制码,并将所述控制码发送给存储单元。
13、如权利要求11所述的时钟数据恢复电路,其特征在于,所述采样时钟相位调节模块包括:
多相时钟生成单元,用于根据所述初始控制码和外部参考时钟信号生成多相时钟信号;
多相时钟信号调节单元,用于接收所述第一控制码调节单元和所述第二控制码调节单元输出的控制码,并根据外部参考时钟和所述第一控制码调节单元或者第二控制码调节单元输出的控制码将多相时钟信号调节为最佳多相时钟信号。
14、如权利要求9所述的时钟数据恢复电路,其特征在于,所述数据预采样模块包括:
判断脉冲生成单元,用于当所述信号检测模块检测到包括握手数据和用户有效数据的外部数据时,接收所述数据,根据所述接收到的数据生成判断脉冲信号;
时钟采样单元,用于接收所述判断脉冲生成单元生成的判断脉冲信号,用所述判断脉冲信号对所述采样相位调节模块输出的多相时钟信号采样,并将采样结果发送给所述逻辑控制模块;
采样时钟生成单元,用于根据所述采样相位调节模块输出的最佳多相时钟信号生成采样时钟信号;
时钟数据恢复单元,用于用所述采样时钟生成单元生成的所述采样时钟信号对接收的数据采样。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB200610037507XA CN100563222C (zh) | 2006-09-05 | 2006-09-05 | 一种时钟数据恢复的方法及电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB200610037507XA CN100563222C (zh) | 2006-09-05 | 2006-09-05 | 一种时钟数据恢复的方法及电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1917489A true CN1917489A (zh) | 2007-02-21 |
CN100563222C CN100563222C (zh) | 2009-11-25 |
Family
ID=37738386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB200610037507XA Expired - Fee Related CN100563222C (zh) | 2006-09-05 | 2006-09-05 | 一种时钟数据恢复的方法及电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100563222C (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101651654B (zh) * | 2009-09-01 | 2012-07-18 | 深圳市远望谷信息技术股份有限公司 | 有源应答器的能量提取与数据时钟恢复设备 |
CN102946306A (zh) * | 2012-11-23 | 2013-02-27 | 中国电子科技集团公司第三十二研究所 | 时钟数据恢复电路结构及数字化时钟数据恢复方法 |
CN103812504A (zh) * | 2012-11-06 | 2014-05-21 | 瑞昱半导体股份有限公司 | 相位校正装置及相位校正方法 |
CN104750422A (zh) * | 2013-12-25 | 2015-07-01 | 深圳开立生物医疗科技股份有限公司 | 一种现场可编程逻辑阵列及串行数据接收转换方法 |
CN106165298A (zh) * | 2014-05-02 | 2016-11-23 | 高通股份有限公司 | 具有高抖动容忍和快速锁相的时钟和数据恢复 |
CN107425848A (zh) * | 2016-05-23 | 2017-12-01 | 龙芯中科技术有限公司 | 时钟数据恢复电路和方法 |
CN112671527A (zh) * | 2021-01-13 | 2021-04-16 | 北京方天长久科技股份有限公司 | 一种无同步时钟串行通信数据采样方法及*** |
CN113886300A (zh) * | 2021-09-23 | 2022-01-04 | 珠海一微半导体股份有限公司 | 一种总线接口的时钟数据自适应恢复***及芯片 |
CN113886315B (zh) * | 2021-09-23 | 2024-05-03 | 珠海一微半导体股份有限公司 | 一种时钟数据恢复***、芯片及时钟数据恢复方法 |
-
2006
- 2006-09-05 CN CNB200610037507XA patent/CN100563222C/zh not_active Expired - Fee Related
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101651654B (zh) * | 2009-09-01 | 2012-07-18 | 深圳市远望谷信息技术股份有限公司 | 有源应答器的能量提取与数据时钟恢复设备 |
CN103812504B (zh) * | 2012-11-06 | 2017-03-01 | 瑞昱半导体股份有限公司 | 相位校正装置及相位校正方法 |
CN103812504A (zh) * | 2012-11-06 | 2014-05-21 | 瑞昱半导体股份有限公司 | 相位校正装置及相位校正方法 |
CN102946306A (zh) * | 2012-11-23 | 2013-02-27 | 中国电子科技集团公司第三十二研究所 | 时钟数据恢复电路结构及数字化时钟数据恢复方法 |
CN102946306B (zh) * | 2012-11-23 | 2016-03-02 | 中国电子科技集团公司第三十二研究所 | 时钟数据恢复电路结构及数字化时钟数据恢复方法 |
CN104750422A (zh) * | 2013-12-25 | 2015-07-01 | 深圳开立生物医疗科技股份有限公司 | 一种现场可编程逻辑阵列及串行数据接收转换方法 |
CN104750422B (zh) * | 2013-12-25 | 2018-02-23 | 深圳开立生物医疗科技股份有限公司 | 一种现场可编程逻辑阵列及串行数据接收转换方法 |
CN106165298A (zh) * | 2014-05-02 | 2016-11-23 | 高通股份有限公司 | 具有高抖动容忍和快速锁相的时钟和数据恢复 |
CN106165298B (zh) * | 2014-05-02 | 2018-06-12 | 高通股份有限公司 | 具有高抖动容忍和快速锁相的时钟和数据恢复 |
CN107425848A (zh) * | 2016-05-23 | 2017-12-01 | 龙芯中科技术有限公司 | 时钟数据恢复电路和方法 |
CN107425848B (zh) * | 2016-05-23 | 2020-08-11 | 龙芯中科技术有限公司 | 时钟数据恢复电路和方法 |
CN112671527A (zh) * | 2021-01-13 | 2021-04-16 | 北京方天长久科技股份有限公司 | 一种无同步时钟串行通信数据采样方法及*** |
CN113886300A (zh) * | 2021-09-23 | 2022-01-04 | 珠海一微半导体股份有限公司 | 一种总线接口的时钟数据自适应恢复***及芯片 |
CN113886315B (zh) * | 2021-09-23 | 2024-05-03 | 珠海一微半导体股份有限公司 | 一种时钟数据恢复***、芯片及时钟数据恢复方法 |
CN113886300B (zh) * | 2021-09-23 | 2024-05-03 | 珠海一微半导体股份有限公司 | 一种总线接口的时钟数据自适应恢复***及芯片 |
Also Published As
Publication number | Publication date |
---|---|
CN100563222C (zh) | 2009-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1917489A (zh) | 一种时钟数据恢复的方法及电路 | |
CN1228918C (zh) | 多相时钟传送电路及多相时钟传送方法 | |
CN1246992C (zh) | 半导体集成电路 | |
CN1268060C (zh) | 时钟同步装置 | |
CN1102011C (zh) | Ds-cdma基站间异步蜂窝式***的初始同步方法及其接收机和移动电台 | |
CN1216324C (zh) | 多相时钟发生电路 | |
CN1926767A (zh) | 同步跟踪装置和同步跟踪方法 | |
CN1101955C (zh) | 时钟产生电路,锁相环电路,半导体装置以及设计方法 | |
CN1666456A (zh) | 时钟数据恢复电路 | |
CN1885720A (zh) | 时钟生成电路和时钟生成方法 | |
CN1144407C (zh) | 码分多址通讯***的信号接收装置 | |
CN1266873C (zh) | 同步电路 | |
CN1574629A (zh) | 时钟和数据恢复电路 | |
CN1574641A (zh) | 使用可进行高精度频率调制的谱扩散方式的时钟发生电路 | |
CN101078763A (zh) | 在ip网络中依靠卫星定位***校准时钟频率的方法及设备 | |
CN1630196A (zh) | 时钟同步器 | |
CN1735005A (zh) | 使用基准信号进行同步数据传输的装置和方法 | |
CN1516923A (zh) | 有限脉冲响应滤波器和数字信号接收装置 | |
CN1427547A (zh) | Pll电路 | |
CN1913361A (zh) | 锁定检测器和具有该锁定检测器的延迟锁定环 | |
CN1905372A (zh) | 自动频率控制环路 | |
CN1773887A (zh) | 宽带码分多址***中基站间b节点帧号同步方法及其*** | |
CN1878054A (zh) | Ip网络传送基站用时钟参考的装置和方法 | |
CN1656685A (zh) | 锁相环 | |
CN1708939A (zh) | 接收装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091125 Termination date: 20170905 |