CN1913507A - 预加重装置、包含其的低压差分信令发射器和预加重方法 - Google Patents

Abstract

一种LVDS发射器的预加重装置包含：预加重脉冲信号发生单元和预加重电流输出单元。预加重脉冲信号发生单元根据从外部源接收的N个并行数据信号以及从锁相环路接收的N相时钟信号，生成预加重脉冲信号，其中N为大于1的整数。预加重电流输出单元响应于由预加重脉冲信号发生单元生成的预加重脉冲信号，向LVDS驱动器的电流源提供用于预加重操作的附加电流。根据从外部源接收的并行数据信号以及多相时钟信号，生成用于预加重的脉冲信号，其中多相时钟信号从锁相环路输出，用来对并行数据信号进行采样。

Description

预加重装置、包含其的低压差分信令发射器和预加重方法

技术领域

本发明涉及一种预加重装置以及低压差分信令(LVDS)发射器的预加重方法，更具体地，本发明涉及可以利用从外部源接收的并行数据信号以及多相时钟信号来进行预加重的预加重装置以及LVDS发射器的预加重方法。

背景技术

低压差分信令(LVDS)接口***为具有以下特性的电路，即，高速运行、低电流消耗、弱电磁干扰(EMI)，并且广泛地用于各种应用，例如半导体设备、液晶显示器(LCD)和通信***等等。

LVDS接口***通常包含：LVDS发射器，其发射低压差分信号；以及LVDS接收器，其接收所发射的低压差分信号。

图1为说明常规LVDS发射器、更具体地在LCD单元中发射8比特的8位色彩数据的LVDS发射器的配置的方框图。

参照图1，常规LVDS发射器包含：并串数据转换单元20、LVDS驱动器单元40、以及锁相环路(PLL)30。

输入到LVDS发射器的数据信号包含：8位红色数据信号、8位绿色数据信号、8位蓝色数据信号、以及4位控制数据信号。所有28位的输入数据信号被并行输入。

并串数据转换单元20包括四个并串数据转换器21、22、23和24。并串数据转换器21、22、23和24分别将输入的并行数据信号转换为不归零(NRZ)数据格式的串行数据信号DA、DB、DC和DD。

此处，7位并行数据信号分别输入到并串数据转换器21、22、23和24。即，因为四个7位并行数据信号分别输入到四个并串数据转换器21、22、23、以及24，总共有28位并行数据信号被输入到四个并串数据转换器21、22、23和24。

从并串数据转换单元20中的四个并串数据转换器21、22、23和24输出的串行数据信号DA、DB、DC、以及DD分别传送到LVDS驱动器单元40中的四个LVDS驱动器41、42、43、以及44。相应地，一个并行输入的7位数据元素被串行化、并且输入到每个LVDS驱动器41、42、43和44。

LVDS驱动器单元40将输入的串行数据信号DA、DB、DC、以及DD转换为LVDS电平，以输入所转换的LVDS电平。如图1所示，在LVDS驱动器单元40中包含另外的LVDS驱动器45，用来输出从锁相环路30传送来的时钟信号。

锁相环路30接收输入的时钟信号CLKIN，并且生成7相时钟信号，用来分别采样输入的并行数据信号。

图2为说明LVDS驱动器与LVDS接收器之间传送的电路图。在图2中，为了简便，只说明的LVDS驱动器41、42、43、以及44中的第一LVDS驱动器41。

参照图2，LVDS驱动器41包含：恒流源AD，其提供3.5mA电流；以及四个晶体管开关M1、M2、M3和M4。响应于输入到开关的逻辑数据信号，即，串行数据信号DA，接通/关断开关M1、M2、M3和M4，由此使电流流过传输线。因此，LVDS驱动器41在耦合到LVDS接收器50输入端上的100ohm电阻器Rx两端生成+/-350mV电平的电压差。LVDS接收器50放大输入的+/-350mV的电压差，并且将所放大的电压差转换为逻辑电平，并且由此确定所转换的逻辑电平对应逻辑高还是逻辑低电平。

图3为说明将输入到图2所示的LVDS驱动器的逻辑数据信号转换为低压差分信号的过程的时序图。

参照图2与3，当输入串行数据信号(DA)(即，逻辑数据)时，根据高/低状态，在传输线上流动+3.5mA/-3.5mA的电流。当耦合到LVDS接收器50输入端上的电阻器Rx两端的电压对应于逻辑高电平时，在电阻器Rx两端生成+350mV的电压。当在电阻器Rx两端的电压对应于逻辑低电平时，在Rx两端生成-350mV的电压。

然而，当以相对低的速率传送数据信号时，在LVDS接收器的输入端一般生成+/-350mV电平电压差。但是，随着数据信号传送速度增加，该电压差会下降。

例如，假定输入的数据信号以135MHz的速度输入，则信令驱动器应该以945Mbps(＝135×7)的数据速率操作，这是因为LVDS驱动器需要处理7个信号。但是，因为恒流源AD连续生成3.5mA的电流，所以随着数据速率增加，输出信号愈加衰减，由此幅度降低。

另外，输入信号受所连接的传输线长度以及LVDS驱动器与LVDS接收器之间负载情况的影响。

因此，输出信号的衰减降低了数据信号的眼图特性(Eye characteristic)，并且阻止正常的数据被发送到LVDS接收机。

这样一来，采用了预加重技术，即，通过检测所传送数据信号的转变部分来生成预加重脉冲信号，然后根据预加重脉冲信号补偿数据信号的幅度。

图4为说明常规预加重技术的概念图。

参照图4，当传送低压差分信号时，通过利用预加重方法来补偿失真而提高了眼图特性，该预加重方法补偿(或者加强)信号转变部分期间的幅度。

图5为说明常规预加重脉冲信号发生电路的配置的示意性电路图。

参照图5，常规预加重脉冲信号发生电路利用由多个串联的反转器61构成的延迟单元60，将输入的串行数据信号(DA)延迟预定时间。将延迟的串行数据信号(DA′)与串行数据信号(DA)提供给异或门(XOR gate)70，并且生成用来指定幅度加强位置的预加重脉冲信号(PEM)。

图6为说明图5所示的预加重脉冲信号发生电路的原始信号的时序图。

参照图6，在串行数据信号(DA)的、需要预加重的转变部分期间，根据输入的串行数据信号(DA)与延迟的串行数据信号(DA′)的异或运算结果，对于一个单位间隔(UI)，生成预加重脉冲信号(PEM)。

如上所述，常规的预加重依赖于由于诸如反转器等延迟单元而造成的延迟时间。但是，这样的延迟时间对环境因素(例如工艺、电压、以及温度(PVT)(即，工艺变化)，工作功率电压变化、以及工作温度变化)非常敏感。

相应地，因为，由常规的预加重脉冲信号发生电路生成的预加重脉冲信号易于被环境因素改变，并且由于延迟电路的特性而不被常规地维持，所以难于进行准确的预加重，特别对于增加数据传送速率来说。

发明内容

本发明的示例实施例提供了一种LVDS发射器的预加重装置，其可以通过利用从外部源接收的并行输入数据以及用来对并行数据进行采样的相位时钟信号来生成预加重脉冲信号而提高可靠性。

本发明的示例实施例还提供了一种具有以上预加重装置的LVDS发射器。

本发明的示例实施例还提供了一种LVDS发射器的预加重方法，其可以通过利用从外部源接收的并行输入数据以及用来对并行数据进行采样的相位时钟信号而生成确定幅度加强位置的预加重脉冲信号来提高可靠性。

在一个方面，一种低压差分信令(LVDS)发射器的预加重装置包含：预加重脉冲信号发生单元，其被配置成根据从外部源接收的N个并行数据信号以及从锁相环路接收的N相(N-Phase)时钟信号来生成预加重脉冲信号，其中N为大于1的整数；以及预加重电流输出单元，其被配置成响应于由预加重脉冲信号发生单元生成的预加重脉冲信号，向LVDS驱动器的电流源提供用于预加重操作的附加电流。

预加重脉冲信号发生单元可以包含：N个异或门，其被配置成对输入的第一并行数据信号和邻近输入的第一并行数据信号的、输入的第二并行数据信号进行异或运算，以相应地输出第一运算信号；N个与门，其被配置成对第一运算信号和对应于输入的第二并行数据信号的N相时钟信号中的一个进行与运算，以相应地输出第二运算信号；以及或门，其被配置成对从与门输出的第二运算信号进行或运算，以输出预加重脉冲信号。N相时钟信号用来当将N个并行数据信号转换为串行数据信号时对每个并行数据信号采样。

当将N个并行数据信号转换为串行数据信号时，在串行数据信号的转变部分期间，生成所生成的预加重脉冲信号。在转变部分期间，对于一个单位间隔，生成预加重脉冲信号。

预加重电流输出单元包含M个附加电流源，这些附加电流源并联到LVDS发射器的电流源，并且被配置成响应于预加重脉冲信号而提供附加电流。其中，M为3。此处，每个附加电流源向LVDS驱动器的电流源提供大约25％的附加电流。

LVDS发射器的预加重装置还可以包含：预加重电流选择单元，其被配置成控制通过预加重电流输出单元提供的附加电流。

预加重电流选择单元可以包含：电流源选择单元，其被配置成接收来自外部源的附加电流源选择信号，并且被配置成输出操作控制信号；以及选择开关，其分别串联到每个附加电流源，并且每个选择开关被配置成响应于操作控制信号而接通。

在另一方面，一种低压差分信令(LVDS)发射器包含：锁相环路，其被配置成生成N相时钟信号，其中N为大于1的整数；并串数据转换电路，其被配置成接收来自外部源的N个并行数据信号，并且每个并串数据转换电路被配置成响应于N相时钟信号而将N个并行数据信号转换为串行数据信号；LVDS驱动器，其被配置成转换从并串数据转换电路输出的串行数据信号，从而该串行数据信号具有低压差分信号电平；以及预加重单元，其被配置成响应于N个并行数据信号和N相时钟信号而生成预加重脉冲信号，并且被配置成向LVDS驱动器提供用于预加重操作的附加电流。

预加重单元可以包含：预加重脉冲信号发生单元，其被配置成根据N个并行数据信号以及N相时钟信号来生成预加重脉冲信号；以及预加重电流输出单元，其被配置成响应由预加重脉冲信号发生单元生成的预加重脉冲信号而向LVDS驱动器提供附加电流。

预加重脉冲信号发生单元可以包含：N个异或门，其被配置成对输入的第一并行数据信号和邻近输入的第一并行数据信号的、输入的第二并行数据信号进行异或运算，以相应地输出第一运算信号；N个与门，其被配置成对第一运算信号和对应于输入的第二并行数据信号的N相时钟信号中的一个进行与运算，以相应地输出第二运算信号；以及或门，其被配置成对第二运算信号进行或运算，以输出预加重脉冲信号。

在另一方面，一种低压差分信令(LVDS)发射器的预加重方法包含：根据从外部源接收的N个并行数据信号以及从锁相环路接收的N相时钟信号，生成预加重脉冲信号，其中N为大于1的整数；以及响应于所生成的预加重脉冲信号，向LVDS驱动器的电流源提供用于预加重操作的附加电流。

所述生成预加重脉冲信号可以包含：通过相应地对并行数据信号的第一并行数据信号和邻近第一并行数据信号的并行数据信号的第二并行数据信号进行异或运算，输出N个第一运算信号；通过相应地对一个第一运算信号和对应于第二并行数据信号的N相时钟信号进行与运算，输出N个第二运算信号；以及通过对N个第二运算信号进行或运算，输出预加重脉冲信号。

LVDS发射器的预加重方法还可以包含：控制响应于预加重脉冲信号而提供的附加电流。此处，可以控制对附加电流的调整，从而向LVDS驱动器的电流源提供大约25％、50％和75％之一的附加电流。

附图说明

通过参照附图的以下对本发明示例实施例的详细描述，可以清楚本发明的示例实施例，其中

图1为说明常规的LVDS发射器的方框图。

图2为说明LVDS驱动器与LVDS接收器之间传送的电路图。

图3为说明将输入到图2所示LVDS驱动器的逻辑数据信号转换为低压差分信号的过程的时序图。

图4为说明预加重技术概念的概念图。

图5为说明常规的预加重脉冲信号发生电路的配置的示意性电路图。

图6为说明图5所示的预加重脉冲信号发生电路的原始信号的时序图。

图7为说明根据本发明的示例实施例的具有预加重装置的LVDS发射器的配置的方框图。

图8为说明图7所示的预加重脉冲信号发生单元的逻辑电路图。

图9为说明根据图8所示的预加重脉冲信号发生单元配置的原始信号的状态的时序图。

具体实施方式

此处公开了本发明的示例实施例。但是，此处公开的具体结构与功能细节只是代表性的，用于描述本发明的示例实施例。本发明的示例实施例可以以许多替换形式实现，并且不应该被认为是限于此处列出的本发明的示例实施例。

相应地，虽然本发明可以有各种修改与替换形式，但是在附图中作为例子显示了其具体实施例，并且对其进行详细描述。但是应该理解：这不是要将本发明限于所公开的具体形式，而是相反，本发明要覆盖落入本发明精神与范围内的所有修改、等价物、以及替代方式。在附图描述中，相同的附图标记表示相同的元件。

应该理解：虽然此处使用了术语第一、第二等等来描述各种元件，但是这些元件补应该受这些术语限制。这些术语是用来区分各个元件的。例如，第一元件可以称为第二元件，并且类似地，第二元件可以称为第一元件，而不会脱离本发明的范围。此处所使用的术语“和/或”包含一或多个相关列举项目的任意所有组合。

应该理解：当称一元件“连接到”或“耦合到”另一元件时，其可以直连接到或耦合到该另一元件，或者可以存在中间元件。相反，当称一元件“直接连接到”或“直接耦合到”另一元件时，不存在中间元件。用来描述元件之间关系的其他词语应该以类似方式解释(例如，“在…之间”与“直接在…之间”，“邻近”与“直接邻近”等等)。

此处使用的术语是用来描述特定实施例，不是要限制本发明。此处使用的单数形式意在也包含复数形式，除非上下文另有所指。还应该理解：此处使用的术语“包含”、“包括”指明存在所述的特征、整数、步骤、操作、元件、和/或组件，但是不排除存在或添加一或多个其他特征、整数、步骤、操作、元件、组件、和/或其群组。

除非另外定义，此处使用的所有术语(包括技术与科学术语)意义与本发明所属领域普通技术人员共同理解的相同。还应该理解：在常用词典中定义的术语应该解释为具有与其在相关技术上下文中的意义一致的含义，并且不应该以理想化或者过于形式化的意义解释，除非此处明确定义如此。

应该理解：在某些替换实施例中，在框图中描述的功能/操作可能以不同于流程图中所示的顺序发生。例如，根据所涉及的功能/操作，连续显示两个框图实际上可以基本同时地执行，或者某些时候可以相反顺序执行这些框图。

此后，将参照附图详细描述本发明的实施例。详细解释本发明的实施例以使本相应领域技术人员能够实现本发明。

图7为说明根据本发明的示例实施例的具有预加重装置的低压差分信令(LVDS)发射器的配置的方框图。在图7中，说明了传送对应于一个信道的数据信号的配置。

参照图7，将对应于一个信道的七个并行数据信号D[6:0]输入到低压差分信令发射器1000，如参照图1所述。

并串数据转换器300将输入的七个并行数据信号D[6:0]转换为串行数据信号(DA)。从锁相环路200输出的具有七个相位的时钟信号用来对相应的并行数据信号D[6:0]采样。从并串数据转换器300输出的串行数据信号由LVDS驱动器单元400转换为LVDS电平，并且输出为LVDS输出信号。

根据本发明示例性实施例的预加重装置100可以包含：预加重脉冲信号发生单元110，预加重电流选择单元150，以及预加重电流输出单元130。

预加重脉冲信号发生单元110利用从外部源接收的七个并行数据信号(D[6:0])以及从锁相环路200输出的七相时钟信号来生成预加重脉冲信号(DPEM)，并且将所生成的预加重脉冲信号(DPEM)传送给预加重电流输出单元130。

图8为显示图7所示的预加重脉冲信号发生单元110的逻辑电路图。

参照图8，7个并行数据信号D6、D5、D4、D3、D2、D1和D0以及七相位时钟信号CK6、CK5、CK4、CK3、CK2、CK1和CK0被输入到预加重脉冲信号发生单元110。

并行数据信号D6、D5、D4、D3、D2、D1和D0以及相位时钟信号CK6、CK5、CK4、CK3、CK2、CK1和CK0还被输入到并串数据转换器300，用于并串数据转换。

相位时钟信号CK6、CK5、CK4、CK3、CK2、CK1和CK0为在并串数据转换期间、用来依次采样并行数据信号D6、D5、D4、D3、D2、D1和D0的时钟信号，并且按CK6、CK5、CK4、CK3、CK2、CK1和CK0的序列来生成序列脉冲。在本发明中，利用这些信号生成预加重脉冲信号DPEM。

预加重脉冲信号发生单元110包含：7个异或门(XOR门)506、505、504、503、502、501和500，其分别对并行数据信号D6、D5、D4、D3、D2、D1和D0以及与其相邻的并行数据信号D5、D4、D3、D2、D1、D0和D6进行XOR运算，以分别输出第一运算信号D6′、D5′、D4′、D3′、D2′、D1′和D0′；7个AND门，其在分别从异或门506、505、504、503、502、501和500输出的第一运算信号D6′、D5′、D4′、D3′、D2′、D1′和D0′与对应于相邻并行数据信号D5、D4、D3、D2、D1、D0和D6的7相时钟信号CK5、CK4、CK3、CK2、CK1、CK0和CK6之间进行AND运算(逻辑AND)，以相应地输出第二运算信号DT6、DT5、DT4、DT3、DT2、DT1和DT0；以及OR门520，其对AND门516、515、514、513、512、511和510输出的第二运算信号DT6、DT5、DT4、DT3、DT2、DT1和DT0进行OR运算(逻辑OR)，以输出预加重脉冲信号(DPEM)。

根据预加重脉冲信号发生单元110的运算的示例实施例，所示XOR门506接收输入的并行数据信号D6以及邻近并行数据信号D6的并行数据信号D5，并且输出第一运算信号D6′。这一过程由7个XOR门506、505、504、503、502、501和500类似地执行，并且输出第一运算信号D6′、D5′、D4′、D3′、D2′、D1′和D0′。

输出的第一运算信号D6′被输入到对应的AND门516。所示的AND门516对输入的第一运算信号D6′和对应于相邻并行数据信号D5的7相时钟信号CK5进行AND运算，并且输出第二运算信号DT6。这一过程由AND门516、515、514、513、512、511和510类似地执行，并且输出第二运算信号DT6、DT5、DT4、DT3、DT2、DT1和DT0。

OR门520对输出的第二运算信号DT6、DT5、DT4、DT3、DT2、DT1和DT0进行OR运算，并且输出预加重脉冲信号(DPEM)作为输出信号。

为了进行预加重操作，当将输入的并行数据信号转换为串行数据信号时，检测在其处数据信号转变的点。因此，通过对相邻信号进行能够容易地检测信号转变的XOR运算以及与7相时钟信号一起处理XOR运算的输出信号，来生成预加重脉冲信号。

通过上述过程输出的预加重脉冲信号(DPEM)表达为等式1中的逻辑等式。

[等式1]

DPEM＝DT6 OR DT5 OR DT4 OR DT3 OR DT2 OR DT1 OR DT0

其中，

DT6＝(D6 XOR D5)AND CK5

DT5＝(D5 XOR D4)AND CK4

DT4＝(D4 XOR D3)AND CK4

DT3＝(D3 XOR D2)AND CK3

DT2＝(D2 XOR D1)AND CK2

DT1＝(D1 XOR D0)AND CK1

DT0＝(D0 XOR D6+1)AND CK6(D6+1为D6的下一个信号)

图9为说明图8所示的预加重脉冲信号发生单元110的原始信号的时序图。

参照图9，通过对输入的并行数据信号D6、D5、D4、D3、D2、D1和D0的并串数据转换，生成串行数据信号DA。另外，7相时钟信号CK6、CK5、CK4、CK3、CK2、CK1和CK0依次生成一个单位间隔(UI)的脉冲信号。

此处，考虑到利用并行数据信号D6、D5、D4、D3、D2、D1和D0以及7相时钟信号CK6、CK5、CK4、CK3、CK2、CK1和CK0生成的预加重脉冲信号(DPEM)，每当串行数据信号DA从′0′转变到′1′或者从′1′转变到′0′时，生成一个UI的脉冲。

再次参照图7，可以根据所生成的预加重脉冲信号(DPEM)来驱动预加重电流输出单元130中的附加电流源A1、A2和A3。

参照图7，响应于输出的预加重脉冲信号(DPEM)，预加重电流输出单元130提供用于预加重的附加电流到LVDS驱动器400。

预加重电流输出单元130与LVDS驱动器400的电流源(AD)并联，并且包含根据预加重脉冲信号(DPEM)驱动的3个附加电流源A1、A2和A3。虽然图7说明附加电流源的数目为3，但是显然可以提供各种数目的电流源。

各个附加电流源A1、A2和A3向LVDS驱动器400的电流源AD另外提供25％的预加重所需的电流。相应地，当只使用一个附加电流源(例如，A1)时，另外提供25％的电流。当使用两个附加电流源(例如，A1和A2)时，另外提供50％的电流。最后，当使用三个附加电流源(例如，A1、A2、和A3)时，另外提供75％的电流。

因此，在利用低压差分信号的通信中，在预加重期间，为了加强低压差分信号的幅度，可以根据数据速率以及传输线的负载情况，选择25％、50％、75％附加电流中的至少一个附加电流。

为了选择性地使用电流源A1、A2和A3，提供了预加重电流选择电路150。预加重电流选择电路150接收从外部源施加的附加电流源选择信号(SEL)，并且选择电流源A1、A2、A3中的至少一个，由此，控制用于预加重的附加电流。

预加重电流选择电路150包括：电流源选择单元151，其接收附加电流源选择信号(SEL)，并且输出操作控制信号(CL)；以及选择开关(S1、S2、S3)，其分别串联耦合到附加电流源(A1、A2、A3)，并且响应于操作控制信号(CL)而接通。电流源选择信号(SEL)为2比特信号，并且可以例如由外部用户输入。

如上所述，根据本发明的示例实施例，LVDS发射器的预加重装置与预加重方法根据从外部源接收的并行数据信号以及从锁相环路输出的、用于采样并行数据信号的多相时钟信号，生成用于预加重的脉冲信号。另外，所生成的预加重脉冲信号可以用来根据环境情况施加预加重电流。

因此，LVDS发射器的预加重装置与预加重方法通过克服与利用常规延迟元件的常规预加重电路中PVT敏感性相关的局限，进行可靠的预加重操作。

虽然详细描述了本发明的示例实施例及其优点，但是应该理解：在不脱离本发明的范围的前提下，可以对其进行各种修改、替换、以及变化。

Claims (27)

1.一种低压差分信令(LVDS)发射器的预加重装置，该预加重装置包括：

预加重脉冲信号发生单元，其被配置成根据从外部源接收的N个并行数据信号以及从锁相环路接收的N相时钟信号来生成预加重脉冲信号，其中N为大于1的整数；以及

预加重电流输出单元，其被配置成响应于由预加重脉冲信号发生单元生成的预加重脉冲信号，向LVDS驱动器的电流源提供用于预加重操作的附加电流。

2.如权利要求1所述的预加重装置，其中，预加重脉冲信号发生单元包含：

N个异或门，其被配置成对输入的第一并行数据信号和邻近输入的第一并行数据信号的、输入的第二并行数据信号进行异或运算，以相应地输出第一运算信号；

N个与门，其被配置成对第一运算信号和对应于输入的第二并行数据信号的N相时钟信号中的一个进行与运算，以相应地输出第二运算信号；以及

或门，其被配置成对从与门输出的第二运算信号进行或运算，以输出预加重脉冲信号。

3.如权利要求1所述的预加重装置，其中，N相时钟信号用来当将N个并行数据信号转换为串行数据信号时对每个并行数据信号采样。

4.如权利要求1所述的预加重装置，其中，当将N个并行数据信号转换为串行数据信号时，在串行数据信号的转变部分期间，生成所生成的预加重脉冲信号。

5.如权利要求4所述的预加重装置，其中，在转变部分期间，对于一个单位间隔，生成预加重脉冲信号。

6.如权利要求1所述的预加重装置，其中N为7。

7.如权利要求1所述的预加重装置，其中预加重电流输出单元包含M个附加电流源，这些附加电流源并联到LVDS发射器的电流源，并且被配置成响应于预加重脉冲信号而提供附加电流。

8.如权利要求7所述的预加重装置，其中，M为3。

9.如权利要求8所述的预加重装置，其中，每个附加电流源向LVDS驱动器的电流源提供大约25％的附加电流。

10.如权利要求1所述的预加重装置，还包含：预加重电流选择单元，其被配置成控制通过预加重电流输出单元提供的附加电流。

11.如权利要求10所述的预加重装置，其中，预加重电流选择单元包含：

电流源选择单元，其被配置成接收来自外部源的附加电流源选择信号，并且被配置成输出操作控制信号；以及

选择开关，其分别串联到每个附加电流源，并且每个选择开关被配置成响应于操作控制信号而接通。

12.一种低压差分信令(LVDS)发射器，包含：

锁相环路，其被配置成生成N相时钟信号，其中N为大于1的整数；

并串数据转换电路，其被配置成接收来自外部源的N个并行数据信号，并且每个并串数据转换电路被配置成响应于N相时钟信号而将N个并行数据信号转换为串行数据信号；

LVDS驱动器，其被配置成转换从并串数据转换电路输出的串行数据信号，从而该串行数据信号具有低压差分信号电平；以及

预加重单元，其被配置成响应于N个并行数据信号和N相时钟信号而生成预加重脉冲信号，并且被配置成向LVDS驱动器提供用于预加重操作的附加电流。

13.如权利要求12所述的LVDS发射器，其中，预加重单元包含：

预加重脉冲信号发生单元，其被配置成根据N个并行数据信号以及N相时钟信号来生成预加重脉冲信号；以及

预加重电流输出单元，其被配置成响应由预加重脉冲信号发生单元生成的预加重脉冲信号而向LVDS驱动器提供附加电流。

14.如权利要求13所述的LVDS发射器，其中，预加重脉冲信号发生单元包含：

N个异或门，其被配置成对输入的第一并行数据信号和邻近输入的第一并行数据信号的、输入的第二并行数据信号进行异或运算，以相应地输出第一运算信号；

N个与门，其被配置成对第一运算信号和对应于输入的第二并行数据信号的N相时钟信号中的一个进行与运算，以相应地输出第二运算信号；以及

或门，其被配置成对第二运算信号进行或运算，以输出预加重脉冲信号。

15.如权利要求13所述的LVDS发射器，其中，N相时钟信号用来当将N个并行数据信号转换为串行数据信号时对每个并行数据信号采样。

16.如权利要求13所述的LVDS发射器，其中，在串行数据信号的转变部分期间，生成所生成的预加重脉冲信号。

17.如权利要求16所述的LVDS发射器，其中，在转变部分期间，对于一个单位间隔，生成预加重脉冲信号。

18.如权利要求13所述的LVDS发射器，其中，预加重电流输出单元包含M个附加电流源，这些附加电流源并联到LVDS发射器的电流源，并且被配置成响应于预加重脉冲信号而提供附加电流。

19.如权利要求18所述的LVDS发射器，其中，每个附加电流源向LVDS驱动器的电流源提供大约25％的附加电流。

20.如权利要求13所述的LVDS发射器，其中，预加重单元还包含：预加重电流选择单元，其被配置成控制通过预加重电流输出单元提供的附加电流。

21.如权利要求20所述的LVDS发射器，其中，预加重电流选择单元包含：

电流源选择单元，其被配置成接收来自外部源的附加电流源选择信号，并且被配置成输出操作控制信号；以及

选择开关，其分别串联到每个附加电流源，并且每个选择开关被配置成响应于操作控制信号而接通。

22.一种低压差分信令(LVDS)发射器的预加重方法，该方法包含：

根据从外部源接收的N个并行数据信号以及从锁相环路接收的N相时钟信号，生成预加重脉冲信号，其中N为大于1的整数；以及

响应于所生成的预加重脉冲信号，向LVDS驱动器的电流源提供用于预加重操作的附加电流。

23.如权利要求22所述的预加重方法，其中，所述生成预加重脉冲信号包含：

通过相应地对并行数据信号的第一并行数据信号和邻近第一并行数据信号的并行数据信号的第二并行数据信号进行异或运算，输出N个第一运算信号；

通过相应地对一个第一运算信号和对应于第二并行数据信号的N相时钟信号进行与运算，输出N个第二运算信号；以及

通过对N个第二运算信号进行或运算，输出预加重脉冲信号。

24.如权利要求22所述的预加重方法，其中，当将N个并行数据信号转换为串行数据信号时，在串行数据信号的转变部分期间，生成所生成的预加重脉冲信号。

25.如权利要求24所述的预加重方法，其中，在转变部分期间，对于一个单位间隔，生成预加重脉冲信号。

26.如权利要求22所述的预加重方法，还包含：控制响应于预加重脉冲信号而提供的附加电流。

27.如权利要求26所述的预加重方法，其中，控制对附加电流的调整，从而向LVDS驱动器的电流源提供大约25％、50％和75％之一的附加电流。

Images