CN101753269B - 信息处理装置和信号传输方法 - Google Patents
信息处理装置和信号传输方法 Download PDFInfo
- Publication number
- CN101753269B CN101753269B CN2009102608542A CN200910260854A CN101753269B CN 101753269 B CN101753269 B CN 101753269B CN 2009102608542 A CN2009102608542 A CN 2009102608542A CN 200910260854 A CN200910260854 A CN 200910260854A CN 101753269 B CN101753269 B CN 101753269B
- Authority
- CN
- China
- Prior art keywords
- signal
- clock
- transmission
- frequency
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
- H04L25/4923—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes
- H04L25/4925—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes using balanced bipolar ternary codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
提供了一种信息处理装置和信号传输方法,该信息处理装置包括:编码部分,用于对位串编码,以产生具有振幅a1和传输速度b的数据信号;信号产生部分,用于将具有频率b/K(K是预定自然数)、振幅a2(>a1)和更小的占空比的时钟同步添加到由所述编码部分产生的数据信号,以产生传输信号;以及信号传输部分,用于传输由所述信号产生部分所产生的传输信号。
Description
技术领域
本发明涉及信息处理装置和信号传输方法。
背景技术
诸如移动电话、笔记本型个人计算机(下文中称为笔记本PC)等的许多信息处理装置包括在转轴部分处的活动组件,其中该转轴将由用户操作的主体与在其上显示信息的显示部分相连接。然而,许多信号线和电源线在转轴部分中布线,并期望用于维持布线的可靠性的方法。首先,可以考虑降低穿过转轴部分的信号线的数量。因此,通过使用串行传输方法而不是并行传输方法来执行主体与显示部分之间的数据传输处理。当使用串行传输方法时,还可以获得减少了信号线的数量此外还减少了电磁干扰(EMI)的效果。
在串行传输方法中,编码数据,然后传输该数据。此时,作为编码方法,例如使用不归零(NRZ)编码方法、曼彻斯特编码方法、交替传号反转(AMI)编码方法等。例如,在日本专利申请公开03-109843号中,公开了使用作为双极性码的典型例子的AMI码来传输数据的技术。而且,在该文件中,还公开了由要传输的信号电平的中间值来表示数据时钟并基于接收侧的信号电平来再现该数据时钟的技术。
发明内容
然而,在诸如笔记本PC的信息处理装置中,即使使用了利用上述代码的串行传输方法,在转轴部分中布线的信号线的数量仍然较大。例如在笔记本PC的情况下,除了要传输到显示部分的视频信号之外,还存在与用于照亮LCD的LED背光有关的布线,因此包括这些信号线在内的数十根信号线在转轴部分中布线。(上述LCD是液晶显示器的缩写,并且上述LED是发光二极管的缩写。)
因此,本发明的发明人开发了不包括直流分量并可以容易地从接收的信号中提取时钟分量的编码技术(下文中称为新方法)。通过使用该编码技术产生的信号可以通过被叠加在包含直流分量的信号上而传输。另外,可以从接收侧的信号中再现时钟。因此,可以集合多条信号线,使得可以降低信号线的数量。
另一方面,最近,期望的数据传输速度急剧增加,并期望实现高速且稳定的数据传输的串行传输方法。例如,如果将具有UXGA分辨率的显示器安装到笔记本PC中,则当将视频信号从主体传输到显示器时,传输速度达到大约3Gbps(参考图11)。由于还可以将具有VGA或更大分辨率的显示器安装在移动电话中(参考图11),因此期望用于高速稳定地传输数据的技术。(UXGA是超扩展图形阵列的缩写,并且VGA是视频图形阵列(VideoGraphics Array)的缩写。)由于以上原因,而且在利用时钟传输数据的新方法中,期望实现高速稳定的数据传输。
考虑到前述内容,期望提供可以高速稳定地利用时钟传输数据的新的改进的信息处理装置以及模式切换方法。
根据本发明的实施例,提供了一种信息处理装置,其包括:编码部分,用于对位串编码,以产生具有振幅a1和传输速度b的数据信号;信号产生部分,用于将具有频率b/K(K是预定自然数)、振幅a2(>a1)和比所述数据信号的位时钟的占空比更小的占空比的时钟同步添加到由所述编码部分产生的数据信号,以产生传输信号;以及信号传输部分,用于传输由所述信号产生部分所产生的传输信号。
该信息处理装置还可以包括:第一模块和第二模块,它们通过预定传输线连接在一起。在此情况下,第一模块具有所述编码部分、所述信号产生部分和所述信号传输部分,所述信号传输部分通过所述预定传输线传输所述传输信号,并且第二模块具有:时钟分量提取部分,用于从通过所述预定传输线传输的传输信号中提取频率为b/K的时钟分量;频率转换部分,用于将由所述时钟分量提取部分所提取的频率为b/K的时钟分量乘以K,以产生频率为b的时钟分量;以及解码部分,用于通过使用由所述频率转换部分产生的频率为b的时钟分量从基于所述传输信号检测的数据信号中解码位串。
此外,该编码部分可以将位串编码为不包括直流分量的代码形式,以产生所述数据信号。
此外,预定传输线可以是电源线,并且信号传输部分可以将由所述信号产生部分所产生的传输信号叠加在直流电源上,以传输该传输信号。
此外,该编码部分可以将位串编码为双极性码、AMI(交替传号反转)码或者部分响应码,以产生所述数据信号。
此外,该位串可以是包括RGB信号、水平同步信号和垂直同步信号的视频信号。
此外,该编码部分可以逐个分组地将要作为频率b/K的时钟分量的预定位值添加到所述位串的顶部的T(T≥1)位,并且该信号产生部分可以将时钟同步添加到数据信号,使得振幅a2与被所述编码部分添加了预定位值的顶部位同步,以产生传输信号。
此外,要作为频率b/K的时钟分量的预定位值可以逐个分组地交替为正和负。
根据本发明的另一实施例,提供了一种信号传输方法,包括步骤:对位串编码以产生具有振幅a1和传输速度b的数据信号;通过将具有频率b/K(K是预定自然数)、振幅a2(>a1)和比所述数据信号的位时钟的占空比小的占空比的时钟同步添加到由所述编码部骤产生的数据信号来产生传输信号;以及传输通过传输信号产生步骤所产生的传输信号。
根据本发明的另一实施例,提供了一种程序,用于致使计算机实现由上述装置拥有的功能。此外,还可以提供其中记录了程序的计算机可读记录介质。
如上所述,根据本发明,可以高速稳定地利用时钟传输数据。
附图说明
图1是示出采用串行传输方法的移动电话的配置例子的示意图;
图2是示出采用串行传输方法的信息处理装置的配置例子的示意图;
图3是示出采用新方法的信息处理装置的功能配置例子的示意图;
图4是示出新方法的编码方法和解码方法的例子的示意图;
图5是示出根据新方法的代码的频谱的例子的示意图;
图6是示出传输新方法的代码时观察到的眼孔图样的例子的示意图;
图7是示出根据本发明的实施例的信息处理装置的功能配置例子的示意图;
图8是示出根据实施例的编码方法和解码方法的例子的示意图;
图9是示出当传输实施例的代码时观察到的眼孔图样的例子的示意图;
图10是示出根据实施例的代码的频谱的例子的示意图;以及
图11是示意性示出与屏幕分辨率的增加相对应的串行传输速度的增加的程度的示意图。
具体实施方式
下文中,将参考附图详细描述本发明的优选实施例。注意,在本说明书和附图中,利用相同的参考标记来表示具有基本相同的功能和结构的结构元件,并省略对这些结构元件的重复解释。
[描述流程]
在此,将简要描述与本发明的实施例相关的以下描述的流程。首先,将参考图1描述采用串行传输方法的移动电话100的配置。接下来,将参考图2描述采用新方法的信息处理装置120(例如笔记本PC)的配置。然后,将参考图3更详细地描述信息处理装置120的功能配置。在描述中,将参考图4到图6更详细地描述新方法的编码方法以及通过该编码方法产生的信号的特性。
此外,在描述了新方法的技术问题后,将参考图7描述可以解决技术问题的根据本发明的实施例的信息处理装置140的功能配置。在描述中,将参考图8到图10更详细地描述根据实施例的编码方法以及通过该编码方法产生的信号的特性。最后,将总结该实施例的技术思想,并将简要描述根据该技术思想获得的操作效果。
(描述项目)
1:新方法
1-1:采用串行传输方法的移动电话100的配置
1-2:采用串行传输方法的信息处理装置120的配置
1-3:采用新方法的技术的信息处理装置120的功能配置
2:实施例
2-1:信息处理装置140的功能配置
2-2:编码方法/解码方法
2-3:总结
<1:新方法>
首先,在详细描述根据本发明的实施例的技术之前,将描述作为实施例的技术基础的新方法。
[1-1:采用串行传输方法的移动电话100的配置]
首先,将参考图1简要描述采用串行传输方法的移动电话100的配置例子。图1是示出采用串行传输方法的移动电话100的配置例子的示意图。然而,以下描述的技术的应用范围不限于移动电话。
如图1所示,移动电话100主要包括显示部分101、连接部分102、操作部分103和液晶显示部分104(LCD)。另外,移动电话100还包括基带处理器105(BBP)、串行器111、解串行器112和串行信号线113。
移动电话100通过串行传输方法经由在连接部分102中布线的串行信号线113传输视频信号。因此,在操作部分103中,提供了用于将从基带处理器105输出的视频信号(并行信号)串行化的串行器111。另一方面,在显示部分101中,提供了用于将经由串行信号线113传输的串行信号并行化的解串行器112。
串行器111将从基带处理器105输出并经由并行信号线输入的并行信号转换成串行信号。由串行器111转换的串行信号经由串行信号线113传输到解串行器112。解串行器112将输入串行信号恢复为原始并行信号,并经由并行信号线将该并行信号输入到液晶显示部分104。例如,经由串行信号线113传输通过NRZ编码方法编码的数据信号。然而,可以利用时钟信号传输数据信号。
串行信号线113的布线数量k比并行信号线的布线数量n小得多(k<<n)。例如,可以将布线数量k降低到仅几根线。因此,串行信号线113布线在其中的连接部分102的可活动范围的自由度比并行信号线布线在其中的连接部分102的可活动范围的自由度大得多。例如,当使用移动电话100观看TV广播节目等时,可以改变移动电话的形状,使得可以将显示部分101布置为由用户以横向模式(landscape mode)观看。随着自由度的改进,移动电话100的使用拓宽,除了作为通信终端的各种功能之外,还产生了诸如观看电影、收听音乐等的各种使用形式。此外,显著提高了信号线的可靠性。
如上所述,通过将串行传输方法应用于移动电话100,可以获得很大的效果。还可以通过将串行传输方法应用于诸如笔记本PC之类的其他电子设备来获得该效果。例如,当将串行传输方法应用于图2所示的信息处理装置120时,可以显著改善在作为转轴部分的连接部分102中布线的信号线的可靠性。尤其是,在安装了比移动电话100的液晶显示部分大的液晶显示部分104的信息处理装置120中,数量大于移动电话100的信号线数量的信号线布线在连接部分102中。因此,改善在连接部分102中布线的信号线的可靠性是要解决的尤其重要的问题。
[1-2:采用串行传输方法的信息处理装置120的配置]
如图2所示,以与移动电话100相同的方式,在信息处理装置120中,将串行器111安装在主体中,并将解串行器112安装在显示部分中。将串行化的视频信号从主体传输到显示部分。然而,由于液晶显示部分104的分辨率高,因此从主体传输到显示部分的视频信号的传输速度也很高。例如,当分辨率是UXGA时,传输到显示部分的串行信号以大约3Gbps的传输速度传输。
当以这种高传输速度传输数据时,使用将数据划分成要传输的多个划分的数据方法。此时,通过使用多条信号线以大约1Gbps的传输速度来传输每个划分的数据。通过预定编码方法对从主体传输到显示部分的视频信号编码,然后传输该视频信号。因此,用于在显示部分中解码该视频信号的视频信号的时钟也从主体传输到显示部分。而且,从主体向显示部分提供电源。因此,在连接主体与显示部分的连接部分102中,布线具有多个芯线(core)的细线同轴电缆,其用于提供电力并且传输信号。
例如,作为经由连接部分102中的布线传输的信号,除了视频信号外,还存在用于背光照明的许多信号。因此,包括电源线、地线和连接部分102的布线中的其他控制信号线在内,有20条或更多的布线。为了降低信号线的数量,可以考虑例如将用于背光照明的LED驱动电路(下文中称为LED驱动器)安装在显示部分而不是主体中的方法。当使用这种安装方法时,可以降低用于传输LED驱动器的输出信号的信号线的数量。
然而,在诸如笔记本PC之类的信息处理装置120中,显示部分的变薄以及降低屏幕周围的框架区的大小对于改进设计是非常重要的。因此,期望尽可能地减少显示部分的组件安装面积。由于上述原因,将LED驱动器安装在主体中。因此,即使在将视频信号串行化时,也没有充分地减少连接部分102中的布线数量。结果,限制了连接部分102的可活动范围的自由度,并且穿过连接部分102的布线的断开故障的风险仍然不小。由于上述原因,期望用于减少连接部分102中的布线数量的方法。
[1-3:采用新方法的技术的信息处理装置120的功能配置]
因此,本发明的发明人已经开发了如下技术,其中将视频信号和时钟叠加在要传输的包含诸如直流电源之类的直流分量的信号上,并且不使用接收侧的PLL而恢复视频信号和时钟。通过使用此技术,可以将视频信号和时钟叠加在包括直流分量的LED控制信号等上并将其传输,并可以显著减少连接部分102中的布线的数量。下文中,将该技术称作新方法。
当将该新方法的技术应用于图2所示的信息处理装置120时,信息处理装置120的功能配置如图3所示。图3是示出根据新方法的信息处理装置120的功能配置例子的示意图。然而,图3是其中主要绘制出了串行器111和解串行器112的功能配置并省略了与其他配置元件有关的绘图的示意图。
(串行器111)
首先,将描述串行器111。如图3所示,串行器111包括P/S转换部分201、PLL部分202、编码器203、定时控制部分204、传输缓冲器205和叠加部分206。串行器111经由同轴电缆207连接到解串行器112。
如图3所示,并行信号(P-DATA)和并行信号时钟(P-CLK)被输入到串行器111中。输入到串行器111的并行信号由P/S转换部分201转换成串行信号。从P/S转换部分201输出的串行信号被输入到编码器203中。当输入串行信号时,编码器203将报头等添加到该串行信号,并通过预定编码方法对该串行信号编码。
另一方面,输入到串行器111的并行信号时钟被输入到PLL部分202。PLL部分202从并行信号时钟产生串行信号时钟,并将串行信号时钟输入到P/S转换部分201和定时控制部分204。定时控制部分204基于输入的串行信号时钟来控制由编码器203传输的串行信号的传输定时。
在此,参考图4,将更详细地描述编码器203中的编码信号的产生方法。图4是示出根据新方法的编码方法的例子的示意图。在图4中,示出了基于具有100%占空比的AMI码的代码产生方法。然而,新方法的应用范围不限于此,并可以类似的方式将该新方法应用于具有与AMI码的特性相同的特性的代码。例如,可以将新方法应用于双极性码、部分响应码(partial responsecode)等。
图4的(C)中所示的信号是通过新方法的编码方法编码的信号。该信号将数据1表示为多个电势A1(-1、-3、1、3),并将数据0表示为不同于电势A1的多个电势A2(-2、2)。该信号被配置用于反转极性,并且进一步被配置为不保持相同的电势。例如,当涉及数据“0”在位间隔T6、...、T9中持续的部分时,电势是-2、2、-2、2。通过使用这种代码,即使在连续出现相同的数据值时,通过检测上升沿和下降沿这两个边沿,也可以再现时钟分量。
编码器203包括加法器ADD,以便产生上述代码。如图4所示,例如,编码器203将输入串行信号编码为不包括直流分量的代码(A),并将代码(A)输入到加法器ADD中。在图4中,作为代码(A),例示了AMI码,当数据是“1”时,其使用振幅“1”或“-1”,当数据是“0”时,其使用振幅“0”。代码(A)的传输速度是Fb,位间隔是1/Fb。例如可以使用曼彻斯特码、部分响应码(例如PR(1,-1)、...、PR(1,0,...,-1))、双极性码等作为不包括直流分量的代码(A)。
编码器203产生具有代码(A)的传输速度Fb的一半频率(周期:2/Fb)的时钟(B),并将时钟(B)输入加法器ADD。该时钟的振幅是代码(A)的振幅的N倍(N>1;在图4的例子中N=2)。编码器203通过使用加法器ADD将代码(A)与时钟(B)相加以产生代码(C)。此时,通过调整边沿同步地相加代码(A)和代码(B)。
再次参考图3。如上所述由编码器203编码的串行信号(代码(C))经由传输缓冲器205输入叠加部分206中。当输入串行信号时,叠加部分206将直流电源叠加在串行信号上,以产生叠加信号。由叠加部分206产生的叠加信号经由同轴电缆207传输到解串行器112。
(解串行器112)
接下来,将描述解串行器112。如图3所示,解串行器112包括接收缓冲器209、S/P转换部分212、定时控制部分213、时钟检测部分211和解码器210。
如上所述,叠加信号经由同轴电缆207传输到解串行器112。叠加信号被输入到分离部分208,并被分离为串行信号和直流电源。由分离部分208分离的直流电源用作显示部分中的每个配置元件的驱动电源。串行信号经由接收缓冲器209输入到解码器210和时钟检测部分211。解码器210参考输入串行信号的报头来检测数据的顶部部分,并对基于预定编码方法编码的串行信号解码。
在此,将再次参考图4来描述解码器210进行的解码方法。如上所述,串行信号被编码器203编码为图4的(C)中所示的代码形式。因此,通过确定输入信号的振幅是A1(-1,-3,1,3)还是A2(-2,2),解码器210可以解码原始串行信号。
为了标识与数据1对应的振幅A1(-1,-3,1,3)和与数据0对应的振幅A2(-2,2),使用图4的(C)中所示的四个阈值(L1,L2,L3,L4)。在图4的例子中,如下设置L1、L2、L3、L4:2<L1≤3,1<L1≤2,-2≤L3<-1,-3≤L4<-2。解码器210将输入信号的振幅与以上四个阈值比较,并确定振幅是A1(-1,-3,1,3)还是A2(-2,2)以解码原始串行信号。
尽管使用了四个阈值L1、L2、L3、L4来标识数据1和数据0,但是如果代码(C)经过绝对值电路并且负的一侧被反转成正的一侧,则可以将用于标识数据的阈值的数量降低到两个。关于降低用于标识数据的阈值数量的方法,可以考虑不同于使用绝对值电路的方法的各种方法。例如,在从代码(C)中减去时钟(B)后标识数据的方法是这种方法的例子。如上所述,可以对用于标识来自代码(C)的数据的方法做出各种修改。
再次参考图3。由解码器210解码的串行信号被输入到S/P转换部分212中。S/P转换部分212将输入串行信号转换成并行信号(P-DATA)。由S/P转换部分212转换的并行信号被输出到液晶显示部分104。
另一方面,时钟检测部分211检测来自输入信号的时钟分量。具体地,时钟检测部分211将输入信号的振幅与阈值L0(电势0)相比较以检测振幅的极性的反转,并基于所检测的极性反转的时段来检测时钟分量。由时钟检测部分211检测的时钟被输入到解码器210和定时控制部分213中。定时控制部分213基于从时钟检测部分211输入的时钟来控制接收定时。输入到定时控制部分213中的时钟(P-CLK)被输出到液晶显示部分104。
如上所述,通过传输通过同步地添加时钟而产生的信号,容易地从信号中提取时钟分量。由于在提取时钟时未使用PLL,因此通过不在显示部分中安装PLL,可以减小电路的规模,并可以降低功耗。因此,在诸如移动电话之类的低功耗对其来说重要的设备中,优选使用新方法的技术。另外,通过将信号编码为不包括直流分量的代码形式,可以将信号叠加在要传输的包括诸如电源之类的直流分量的信号上。结果,可以将视频信号等叠加在包括直流分量的信号的传输线上并将其传输,因此可以降低信号线的数量。
(关于频率特性)
例如,在新方法中使用的代码的频谱具有如图5所示的形状。线状谱(linespectrum)出现在通过编码器203的加法器ADD与代码相加的时钟的时钟频率Fb/2处以及谐波部分中Fb/2的奇数倍的时钟频率处(3Fb/2,...)。并且除了以上之外,还出现了AMI码的宽频谱。该频谱不包括直流分量,并在接近频率Fb/2处具有峰值(peak)。此外,该频谱在频率Fb、2Fb、3Fb、...处变为零。
(关于信号波形:新方法的问题)
如上所述,在新方法中使用的代码的频谱中,时钟频率Fb/2的奇数倍的时钟频率的谐波分量出现为线状谱。因此,为了抑制EMI,期望用于切断高频分量的低通滤波器。由解串行器112接收的信号经过不具有无限的高频特性的缓冲器、放大器等。因此,实际上,观察到如图6所示的具有圆形顶部的眼孔图样(eye pattern)。
如图6所示,该眼孔图样包括抖动Tj。如果在时钟检测部分211提取时钟时包括了抖动Tj,则产生与该抖动Tj对应的误差。结果,倾向于容易发生传输误差。作为用于降低抖动Tj的影响的方法,考虑让由时钟检测部分211检测的时钟分量经过频率Fb/2的带通滤波器方法。然而,当包括带通滤波器时,通带被固定,使得损失了传输速度的可伸缩性(scalability)。因此,期望不使用带通滤波器来降低抖动Tj的影响并高速稳定地传输包括时钟分量在内的信号的方法。
<2:实施例>
将描述本发明的实施例。该实施例提供了通过使用少量信号线快速且稳定地传输数据和时钟的方法。
[2-1:信息处理装置140的配置]
首先,将参考图7描述根据实施例的信息处理装置140的功能配置。图7是示出根据此实施例的信息处理装置140的功能配置例子的示意图。然而,图3是主要绘制出了串行器111和解串行器112的功能配置并省略了与其他配置元件有关的绘图的示意图。对具有与上述信息处理装置120的功能基本相同的功能的配置元件给出了相同的参考标记,并省略其详细描述。
(串行器111)
首先,将描述串行器111。如图7所示,串行器111包括P/S转换部分201、PLL部分202、编码器301、定时控制部分204、传输缓冲器205和叠加部分206。串行器111经由同轴电缆207连接到解串行器112。此串行器111与上述信息处理装置120中包括的串行器111的主要区别在于编码器301的功能配置。
如图7所示,并行信号(P-DATA)和用于并行信号的时钟(P-CLK)被输入到串行器111中。输入到串行器111的并行信号由P/S转换部分201转换成串行信号。从P/S转换部分201输出的串行信号被输入到编码器301中。当输入串行信号时,编码器301将报头等添加到该串行信号,并通过预定编码方法对该串行信号编码。
以与上述新方法相同的方式,编码器301的编码方法是将时钟分量同步地添加到不包括直流分量的代码以产生传输信号的方法。然而,要同步地添加的时钟分量的频率是通过将以上代码的传输速度Fb除以K(K是自然数)而计算的频率(Fb/K)。这点与上述编码器203的编码方法不同。下面将描述编码器301的编码方法的细节。
另一方面,输入到串行器111的并行信号时钟被输入到PLL部分202。PLL部分202从并行信号时钟产生串行信号时钟,并将串行信号时钟输入到P/S转换部分201和定时控制部分204。定时控制部分204基于输入的串行信号时钟来控制串行信号的传输定时。由编码器301编码的串行信号经由传输缓冲器205输入到叠加部分206中。当输入串行信号时,叠加部分206将直流电源叠加在串行信号上,以产生叠加信号。由叠加部分206产生的叠加信号经由同轴电缆207传输到解串行器112。
(解串行器112)
接下来,将描述解串行器112。如图7所示,解串行器112包括接收缓冲器209、S/P转换部分212、定时控制部分213、解码器302、时钟检测部分303和PLL部分304。此解串行器112与在上述信息处理装置120中包括的解串行器112的主要区别在于解码器302、时钟检测部分303、以及PLL部分304的功能配置。
如上所述,叠加信号经由同轴电缆207传输到解串行器112。叠加信号被输入到分离部分208,并被分离为串行信号和直流电源。由分离部分208分离的直流电源用作显示部分中的每个配置元件的驱动电源。串行信号经由接收缓冲器209输入到解码器302和时钟检测部分303中。解码器302参考输入串行信号的报头来检测数据的顶部部分,并对基于预定编码方法编码的串行信号解码。下面将描述解码器302的解码方法的细节。
另一方面,时钟检测部分303从输入信号中检测时钟分量。具体地,时钟检测部分303将输入信号的振幅与阈值L0(电势0)相比较以检测振幅的极性反转,并基于所检测的极性反转的时段来检测时钟分量。然而,在此检测的时钟分量的频率是Fb/K。然而,为了解码原始串行信号,期望再现具有与原始串行信号的传输速度Fb相同频率的时钟。因此,由时钟检测部分303检测的时钟分量被输入到PLL部分304中。在PLL部分304中,将输入时钟分量乘以K,使得再现具有频率Fb的时钟。
在PLL部分304中再现的具有频率Fb的时钟被输入到解码器302中和定时控制部分213中。定时控制部分213通过使用从PLL部分304输入的时钟产生并行信号时钟。由定时控制部分213产生的并行信号时钟(P-CLK)被输出到液晶显示部分104。另一方面,在解码器302中,基于从PLL部分304输入的时钟对原始串行信号解码。由解码器302解码的串行信号被输入到S/P转换部分212中。S/P转换部分212将输入的串行信号转换成并行信号(P-DATA)。由S/P转换部分212转换的并行信号被输出到液晶显示部分104。
[2-2:编码方法/解码方法]
在此,参考图8到图10,将详细描述编码器301进行的编码方法和解码器302进行的解码方法。在描述中,还将描述时钟检测部分303和PLL部分304进行的时钟再现方法。在此,将作为例子描述视频信号传输方法。
作为视频信号,通常使用由红色、绿色和蓝色三种颜色构成的RGB信号。例如由于由8位的灰度来表示每个颜色,因此RGB信号是8×3=24位的信号。除了RGB信号之外,视频信号还包括水平同步信号(HSYNC)、垂直同步信号(VSYNC)和数据使能信号(DE)。由于这些信号的每个由1位表示,因此包括24位的RGB信号和另外3位在内,视频信号包括27位。换句话说,通常,视频信号的一个分组由27位的位串构成。
然而,在此实施例中,将1位数据添加到这种27位的视频信号,以产生28位的位串,并且使用由28位的位串构成的一个分组。例如,编码器301将数据“0”添加到由P/S转换部分201串行化的27位视频信号的顶部,以产生28位的位串。编码器301将数据“0”添加到每个分组的顶部,并产生如图8的顶部行中所示的位串。其后,编码器301将所产生的28位的位串编码为不包括直流分量的代码形式。
在图8的例子中,将位串编码为具有三个振幅值(-A,0,A)和传输速度Fb的AMI码(A)。在根据新方法的编码器203中,将具有Fb/2频率的时钟同步添加到代码(A)以产生传输信号。然而,在根据此实施例的编码器301中,将不具有直流分量的、极性逐个分组地反转的频率为Fb/56的时钟(B)同步添加到代码(A)。然而,如图8所示,时钟(B)具有大于代码(A)的振幅的振幅(例如2A),并具有其中相邻两个分组之间的顶部位(top bit)的极性不同的形式。在不同于每个分组的顶部位的部分中,时钟(B)的振幅是“0”。
当由编码器301将代码(A)和时钟(B)同步地相加时,产生代码(C)。如上所述,由编码器301产生的代码(C)被叠加在直流电源上,并被传输到解串行器112。代码(C)的眼孔图样如图9所示。如图9所示,每28位出现时钟分量,并且其他部分是代码(A)的眼孔图样。如上所述,代码(C)每28位具有顶部位为2A或-2A的振幅。因此通过使用阈值L01(=1.5A)和阈值L04(=-1.5A)来标识振幅,可以提取代码(C)中所包括的频率为Fb/56的时钟分量。具体地,当振幅大于阈值L01或小于阈值L04时,将该振幅标识为时钟分量。由时钟检测部分303执行该标识处理。
如上所述的由时钟检测部分303检测的频率为Fb/56的时钟分量被输入到PLL部分304中,并乘以56。其后,由解码器302等使用从PLL部分304输出的频率为Fb的时钟。在解码器302中,通过使用阈值L02(值是0.5A)和阈值L03(值是-0.5A)来标识数据。当接收的振幅小于阈值L02或者大于阈值L03时,解码器302将该振幅标识为数据“1”,并且在不同于以上的情况下,将该振幅标识为数据“0”。通过这种标识处理,解码了视频信号的位串。如上所述,由解码器302解码的视频信号被S/P转换部分212并行化,然后被输出到液晶显示部分104。
(关于频率特性)
在此,参考图10,将描述由编码器301产生的代码(C)的频率特性。图10是示出由编码器301产生的代码(C)的频谱的例子的示意图。
如上所述,与代码(A)的传输速度Fb相比,根据此实施例的时钟(B)具有非常低的频率Fc=Fb/56。因此,观察到出现在代码(C)的频谱中的时钟(B)的分量为在频率Fc(<<Fb)以及在频率Fc的奇数倍的频率处的线状谱。另一方面,观察到代码(A)的分量为不包括直流分量的宽谱。如上所述,由于根据此实施例的时钟(B)的占空比是1/56,因此其平均功率分量很小。在高频范围内,平均功率分量进一步降低。因此在此实施例中,与采用上述新方法的情况相比,减轻了EMI的影响。此外,可以抑制通过切断高频而产生的抖动的影响。
如上所述,当使用此实施例的编码方法和解码方法时,可以将传输信号叠加在直流电源上,并可以通过使用单个同轴电缆207同时传输数据、时钟和直流电源。另外,通过在抑制作为传输信号的频谱中的线状谱出现的时钟分量的频率的同时传输信号,可以降低EMI并可以改善传输质量。
[2-3:总结]
最后,将简要概括根据此实施例的信息处理装置的功能配置以及通过该功能配置获得的操作效果。
可以如下描述根据此实施例的信息处理装置的功能配置。该信息处理装置由如下所示第一模块和第二模块构成。第一模块对应于主体的配置元件,第二模块对应于显示部分的配置元件。
首先,上述第一模块包括编码部分、信号产生部分和信号传输部分。编码部分对位串编码以产生具有振幅a1和传输速度b的数据信号。信号产生部分将具有频率b/K(K是预定自然数)和振幅a2(>a1)的时钟添加到由编码部分产生的数据信号,以产生传输信号。信号传输部分传输由信号产生部分产生的传输信号。
以此方式,通过将振幅大于数据信号的振幅的时钟同步添加到数据信号以产生信号,可以通过标识传输信号的振幅而提取传输信号的时钟分量。另外,由于被同步添加到传输信号的时钟的频率是数据信号的传输速度b的1/K,因此占空比变为1/K并且降低了EMI的影响。此外,可以降低由于高频切断引起的接收信号的波形中出现的抖动的影响,并且可以抑制由抖动引起的传输错误的出现。结果,可以改善传输质量。
通过预定传输线将第一模块和第二模块连接在一起。如上所述,第一模块包括编码部分、信号产生部分和信号传输部分。信号传输部分通过预定传输线传输该传输信号。另一方面,第二模块包括如下所述的时钟分量提取部分、频率转换部分和解码部分。
时钟分量提取部分从通过预定传输线传输的传输信号中提取频率为b/K的时钟分量。频率转换部分将由时钟分量提取部分提取的频率b/K的时钟分量乘以K以产生频率为b的时钟分量。解码部分通过使用由频率转换部分产生的频率为b的时钟分量从基于传输信号检测的数据信号中解码位串。
如上所述,传输信号包括频率为b/K的时钟分量。可以通过检测振幅a2来提取此时钟分量。然而,为了使用时钟分量来解码位串,期望将频率提高到数据信号的传输速度b。因此,信息处理装置通过使用频率转换部分将时钟分量乘以K,以产生频率为b的时钟分量。以此方式,当产生了频率为b的时钟分量时,通过使用该时钟分量由解码部分从数据信号中解码位串。
编码部分可以被配置用于将位串编码为不包括直流分量的代码形式以产生数据信号。以此方式,通过将信号编码为不包括直流分量的代码形式以产生数据信号,可以将传输信号叠加在要传输的包括直流分量的信号上。例如,预定传输线可以是电源线,并且信号传输部分可以被配置用于将由信号产生部分产生的传输信号叠加在直流电源上,以传输该传输信号。
以此方式,当可以通过电源线传输该传输信号时,可以降低连接第一和第二模块的信号线的数量。例如,当第一和第二模块通过可活动组件连接,并且传输线在该可活动组件上布线时,可以明显改善布线的可靠性。另外,可以增加可活动组件的可活动范围,使得改善改变信息处理装置的形状的灵活性。结果,可以取决于使用和功能而改变形状,使得改善用户便利性。
编码部分可以被配置用于将位串编码为AMI码或者部分响应码以产生数据信号。这些代码不包括直流分量。因此,当使用这些代码时,可以如上所述产生可通过电源线等传输的传输信号。位串可以是包括RGB信号、水平同步信号和垂直同步信号的视频信号。位串可以由如下分组串构成:在该分组串中,一个分组是由RGB信号、水平同步信号和垂直同步信号构成的位串。
编码部分可以被配置用于逐个分组地(on a packet-by-packet basis)将预定位值添加到位串的顶部位。信号产生部分可以被配置用于将时钟同步添加到数据信号,使得振幅a2与被编码部分添加了预定位值的顶部位同步,以产生传输信号。换句话说,编码部分和信号产生部分可以逐个分组地将预定位值添加到位串的顶部位,并形成传输信号,使得时钟的振幅与顶部位匹配。
在此实施例中,示出了仅使用顶部位作为时钟的例子。然而,在此情况下,当受高频切断特性影响时,时钟的脉冲宽度减小,并且时钟检测可能是困难的。为了消除这种担心,例如可以考虑牺牲信息位并将分配给时钟的位的数量增加到多于一个的方法。换句话说,在此实施例中,对于每个分组,允许将多于一位分配给时钟。
当采用这种配置时,即使当未对与视频信号对应的数据信号执行信号处理时,也可以通过简单地标识振幅a1来解码位串。例如,当振幅a1由(-a,+a)表示时,可以通过确定除了对于顶部位位置之外的数据信号的振幅是小于阈值-Tha(Tha<a)还是大于阈值Tha来解码视频信号的位串。
(注意)
编码器301是编码部分和信号产生部分的例子。编码器301、传输缓冲器205、叠加部分206是信号传输部分的例子。串行器111是第一模块的例子。解串行器112是第二模块的例子。时钟检测部分303是时钟分量提取部分的例子。PLL部分304是频率转换部分的例子。解码器302是解码部分的例子。同轴电缆207是预定传输线的例子。
本领域技术人员应当理解,取决于设计要求和其他因素,可以发生各种修改、组合、子组合和更改,只要其在所附权利要求或其等效物的范围内即可。
例如,在实施例的描述中,作为传输信号的例子,考虑包括RGB信号、HSYNC、VSYNC和DE的27位视频信号。然而,根据实施例的技术的应用范围不限于此。首先,根据此实施例的技术不仅可以用于视频信号,而且还可以用于任何信号的传输。此外,位串的长度不限于27位(在添加了顶部位后是28位)。此外,被添加到位串的顶部的数据值不限于“0”。
应当取决于构成一个分组的位串的长度来设置被同步添加到数据信号(视频信号)的时钟的频率,并且不限于串行传输速度Fb的1/56。例如,当构成一个分组的位串的长度是k位时,将同步添加的时钟的频率设置为例如串行传输速度Fb的1/(2*k)。被同步添加到数据信号的时钟的振幅只需要大于数据信号的振幅,并且其不限于数据信号的振幅的2倍。
另外,为了便于描述,假定为笔记本PC而描述以上实施例。然而,根据此实施例的技术的应用范围不限于此,并且可以在各种电子设备中使用该技术。例如,可以将该技术应用于移动电话、移动信息终端、音乐播放器、数码相机、摄像机、各种信息工具等。尤其是,在由通过可活动组件连接在一起的至少两个模块构成并通过使用在可活动组件上布线的传输线来传输数据的电子设备中,优选使用该技术。
相关申请的交叉引用
本申请包含与2008年12月19日在日本专利局提交的日本优先权专利申请JP 2008-324665有关的主题,通过引用将其全部内容合并于此。
Claims (8)
1.一种信息处理装置,包括:
第一模块和第二模块,它们通过预定传输线连接在一起,其中,
所述第一模块具有
编码部分,用于对位串编码,以产生具有振幅a1和传输速度b的数据信号,
信号产生部分,用于将具有频率b/K、振幅a2和比所述数据信号的位时钟的占空比更小的占空比的时钟同步添加到由所述编码部分产生的数据信号,以产生传输信号,其中K是预定自然数,并且a2>a1,以及
信号传输部分,用于通过所述预定传输线传输由所述信号产生部分所产生的传输信号;
所述第二模块具有
时钟分量提取部分,用于从通过所述预定传输线传输的传输信号中提取频率为b/K的时钟分量,
频率转换部分,用于将由所述时钟分量提取部分所提取的频率为b/K的时钟分量乘以K,以产生频率为b的时钟分量,以及
解码部分,用于通过使用由所述频率转换部分产生的频率为b的时钟分量从基于所述传输信号检测的数据信号中解码位串。
2.根据权利要求1的信息处理装置,其中所述编码部分将位串编码为不包括直流分量的代码形式,以产生所述数据信号。
3.根据权利要求2的信息处理装置,其中
所述预定传输线是电源线,以及
所述信号传输部分将由所述信号产生部分所产生的传输信号叠加在直流电源上,以传输该传输信号。
4.根据权利要求2的信息处理装置,其中所述编码部分将位串编码为双极性码、交替传号反转码或者部分响应码,以产生所述数据信号。
5.根据权利要求1的信息处理装置,其中所述位串是包括RGB信号、水平同步信号和垂直同步信号的视频信号。
6.根据权利要求1的信息处理装置,其中
所述编码部分在逐个分组将要作为频率为b/K的时钟分量的预定位值添加到所述位串的顶部的T位,其中T≥1,以及
所述信号产生部分将时钟同步添加到数据信号,使得振幅a2与被所述编码部分添加了预定位值的顶部位同步,以产生传输信号。
7.根据权利要求6的信息处理装置,其中要作为频率为b/K的时钟分量的预定位值在逐个分组交替为正和负。
8.一种信号传输方法,包括步骤:
对位串编码以产生具有振幅a1和传输速度b的数据信号;
通过将具有频率b/K、振幅a2和比所述数据信号的位时钟的占空比更小的占空比的时钟同步添加到由所述编码步骤产生的数据信号来产生传输信号,其中K是预定自然数,并且a2>a1;
传输通过传输信号产生步骤所产生的传输信号;
从通过传输步骤传输的传输信号中提取频率为b/K的时钟分量;
将由时钟分量提取步骤所提取的频率为b/K的时钟分量乘以K,以产生频率为b的时钟分量;以及
通过使用产生的频率为b的时钟分量从基于所述传输信号检测的数据信号中解码位串。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008324665A JP2010147943A (ja) | 2008-12-19 | 2008-12-19 | 情報処理装置、及び信号伝送方法 |
JP324665/08 | 2008-12-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101753269A CN101753269A (zh) | 2010-06-23 |
CN101753269B true CN101753269B (zh) | 2013-03-27 |
Family
ID=42024041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009102608542A Expired - Fee Related CN101753269B (zh) | 2008-12-19 | 2009-12-21 | 信息处理装置和信号传输方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8279747B2 (zh) |
EP (1) | EP2200241A3 (zh) |
JP (1) | JP2010147943A (zh) |
CN (1) | CN101753269B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110013078A1 (en) * | 2009-07-15 | 2011-01-20 | Hiroshi Shinozaki | Head-separated camera device |
CN107346999B (zh) * | 2016-11-24 | 2019-12-10 | 天地融科技股份有限公司 | 一种数据帧尾检测方法及数据传输装置 |
CN107359962B (zh) * | 2016-11-24 | 2020-03-24 | 天地融科技股份有限公司 | 数据接收方法和装置 |
CN107359965B (zh) * | 2016-11-24 | 2019-10-22 | 天地融科技股份有限公司 | 一种数据传输方法以及终端 |
CN107359964B (zh) * | 2016-11-24 | 2020-05-19 | 天地融科技股份有限公司 | 数据发送方法和装置 |
CN107346997B (zh) * | 2016-11-24 | 2019-10-18 | 天地融科技股份有限公司 | 一种数据传输方法以及终端 |
CN107241161B (zh) * | 2016-11-24 | 2019-12-31 | 天地融科技股份有限公司 | 一种数据传输方法及装置 |
CN107346998B (zh) * | 2016-11-24 | 2019-12-10 | 天地融科技股份有限公司 | 一种数据帧尾检测方法及数据传输装置 |
CN107404366B (zh) * | 2016-11-24 | 2019-12-31 | 天地融科技股份有限公司 | 数据发送方法和装置 |
CN107404319B (zh) * | 2016-11-24 | 2020-06-09 | 天地融科技股份有限公司 | 数据接收方法和装置 |
CN107359963B (zh) * | 2016-11-24 | 2019-12-31 | 天地融科技股份有限公司 | 一种数据传输方法及终端 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3349182A (en) * | 1963-06-28 | 1967-10-24 | Nippon Electric Co | Phase-modulated frequency division multiplex system |
US3765005A (en) * | 1972-02-18 | 1973-10-09 | Ibm | Digital signal record systems |
CN1633691A (zh) * | 2002-03-11 | 2005-06-29 | 松下电器产业株式会社 | 信号处理装置以及信号处理方法 |
CN101131329A (zh) * | 2006-08-22 | 2008-02-27 | 松下电器产业株式会社 | 编码器信号的校正电路 |
CN101529926A (zh) * | 2006-10-18 | 2009-09-09 | Dts(英属维尔京群岛)有限公司 | 用于补偿音频换能器的无记忆非线性失真的***和方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1566223A (en) * | 1978-01-17 | 1980-04-30 | Standard Telephones Cables Ltd | Digital duplex transmission system |
US4267595A (en) * | 1980-02-04 | 1981-05-12 | International Telephone And Telegraph Corporation | AMI Decoder apparatus |
JPH03109843A (ja) | 1989-09-25 | 1991-05-09 | Ricoh Co Ltd | Oa機器間の信号伝送方法 |
GB2242105B (en) | 1990-03-16 | 1994-02-16 | Stc Plc | Multi-level linecoding |
JP3109843B2 (ja) | 1991-02-12 | 2000-11-20 | キヤノン株式会社 | 焦点検出装置 |
JP3661890B2 (ja) | 1995-12-15 | 2005-06-22 | ソニー株式会社 | 画像データ送信方法及び画像データ受信方法 |
JP4254492B2 (ja) * | 2003-11-07 | 2009-04-15 | ソニー株式会社 | データ伝送システム、データ送信装置、データ受信装置、データ伝送方法、データ送信方法及びデータ受信方法 |
JP4423157B2 (ja) * | 2004-10-06 | 2010-03-03 | キヤノン株式会社 | 電力線通信装置およびその制御方法 |
US7405593B2 (en) * | 2005-10-28 | 2008-07-29 | Fujitsu Limited | Systems and methods for transmitting signals across integrated circuit chips |
JP4877312B2 (ja) | 2008-11-05 | 2012-02-15 | ソニー株式会社 | 情報処理装置、及び全二重伝送方法 |
-
2008
- 2008-12-19 JP JP2008324665A patent/JP2010147943A/ja not_active Withdrawn
-
2009
- 2009-10-29 US US12/608,370 patent/US8279747B2/en not_active Expired - Fee Related
- 2009-12-17 EP EP09179591A patent/EP2200241A3/en not_active Withdrawn
- 2009-12-21 CN CN2009102608542A patent/CN101753269B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3349182A (en) * | 1963-06-28 | 1967-10-24 | Nippon Electric Co | Phase-modulated frequency division multiplex system |
US3765005A (en) * | 1972-02-18 | 1973-10-09 | Ibm | Digital signal record systems |
CN1633691A (zh) * | 2002-03-11 | 2005-06-29 | 松下电器产业株式会社 | 信号处理装置以及信号处理方法 |
CN101131329A (zh) * | 2006-08-22 | 2008-02-27 | 松下电器产业株式会社 | 编码器信号的校正电路 |
CN101529926A (zh) * | 2006-10-18 | 2009-09-09 | Dts(英属维尔京群岛)有限公司 | 用于补偿音频换能器的无记忆非线性失真的***和方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101753269A (zh) | 2010-06-23 |
JP2010147943A (ja) | 2010-07-01 |
US20100158100A1 (en) | 2010-06-24 |
US8279747B2 (en) | 2012-10-02 |
EP2200241A2 (en) | 2010-06-23 |
EP2200241A3 (en) | 2012-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101753269B (zh) | 信息处理装置和信号传输方法 | |
US8390482B2 (en) | Encoding apparatus, information processing apparatus, encoding method, and data transmission method | |
US8823696B2 (en) | Information processing apparatus, and signal transmission method | |
US8213532B2 (en) | Information processing device and bidirectional transmission method | |
US8831112B2 (en) | Information processing apparatus, encoding method and frame synchronization method | |
JP4877312B2 (ja) | 情報処理装置、及び全二重伝送方法 | |
US20100329381A1 (en) | Signal processing apparatus, information processing apparatus, multilevel coding method, and data transmission method | |
CN104202136A (zh) | 三相极性编码串行接口 | |
US20100085988A1 (en) | Information processing apparatus and signal transmission method | |
US8258988B2 (en) | Encoding apparatus, encoding method, and program | |
CN101667851B (zh) | 信息处理设备和信号判定方法 | |
JP4977981B2 (ja) | 光伝送装置 | |
CN101640707B (zh) | 信息处理设备、信号处理方法和信号传输方法 | |
US9860090B2 (en) | Method of transporting data with embedded clock | |
US8520765B2 (en) | Information processing apparatus, signal transmission method and decoding method | |
JP2011103552A (ja) | 情報処理装置、及び信号処理方法 | |
CN101364960B (zh) | 高速差分接口 | |
US8619898B2 (en) | Information processing apparatus, decoding processing method and signal transmission method | |
WO2017085969A1 (ja) | フレーム生成装置、フレーム生成方法、画像合成装置、画像合成方法、信号生成装置、信号生成方法、画像伝送システムおよび画像伝送方法 | |
JP2011002957A (ja) | 情報処理装置、データ多重装置、信号処理方法、及びデータ多重方法 | |
JP2011101308A (ja) | 信号処理装置、信号伝送方法、及びデータ復元方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130327 Termination date: 20151221 |
|
EXPY | Termination of patent right or utility model |