CN1906768A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1906768A
CN1906768A CNA2005800015082A CN200580001508A CN1906768A CN 1906768 A CN1906768 A CN 1906768A CN A2005800015082 A CNA2005800015082 A CN A2005800015082A CN 200580001508 A CN200580001508 A CN 200580001508A CN 1906768 A CN1906768 A CN 1906768A
Authority
CN
China
Prior art keywords
type
trap
low concentration
gate electrode
injected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800015082A
Other languages
English (en)
Inventor
大路洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN1906768A publication Critical patent/CN1906768A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

在硅衬底的上层中形成p型阱。通过注入砷离子并进行热处理在所述p型阱的最上表面层中形成p型低浓度层。在所述衬底的顶部依次形成HfAlOx膜和多晶硅膜。通过构图所述多晶硅膜形成栅电极。通过利用所述栅电极作为掩模注入砷离子而形成n型延伸区。然后，在所述栅电极的侧壁上形成侧壁间隙壁。通过利用所述侧壁间隙壁和所述栅电极作为掩模注入砷离子而形成n型源极/漏极区。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种具有高k栅极介电层的半导体器件以及该半导体器件的制造方法。更具体而言，本发明涉及MISFET的阈值电压的控制。
背景技术
为了实现半导体器件、比如MISFET(金属绝缘体半导体场效应晶体管)的高速性能以及尺寸的按比例缩小，已采用了薄的栅极介电层。然而，在氧化硅膜和氮氧化硅膜(以下称为“氧化硅膜等”)的厚度减小时，出现了栅极泄漏电流增大的问题。至今一直将氧化硅膜等用作栅极介电层。为了解决这一问题，已经发展了包括采用具有高介电常数(k)的膜(以下称为“高k栅极介电层”)作为栅极介电层的技术。
并且，已经提出了包括通过形成P型杂质区来控制MOS(金属氧化物半导体)晶体管的阈值电压的技术(参见例如日本专利公开No.2002-313950)。
然而，作为本发明的发明者考查的结果，显而易见的是与使用氧化硅膜等的情况相比，使用高k栅极介电层作为MISFET的栅极介电层产生了MISFET的阈值电压进一步提高的问题。作为一个原因，可认为这是由于包含在高k栅极介电层中的金属与包含在栅电极中的硅彼此反应。此外，作为另一个原因，可认为这是由于包含在高k栅极介电层中的金属与注入到衬底中用于形成源极/漏极区的砷离子和硼离子反应。
因为如果MISFET的阈值电压增大，则晶体管的驱动性能下降，所以有必要以高精度控制阈值电压。
发明内容
构思本发明以解决前面提到的问题，并且本发明的主要目的是提供一种新颖且有用的半导体器件，并提供制造半导体器件的新颖且有用的方法。
本发明的更具体的目的是以高精度控制具有高k栅极介电层的半导体器件的阈值电压。
根据本发明的第一方面，半导体器件包括形成在衬底的上层中的第一导电类型的阱。杂质浓度低于所述阱的所述第一导电类型的低浓度层形成在所述阱的沟道部分的最外表面层(extreme surface layer)中。介电常数高于氧化硅膜的高k栅极介电层形成在所述低浓度层上。栅电极形成在所述高k栅极介电层上。第二导电类型的源极/漏极区形成在所述阱的上层中，并且所述源极/漏极区将所述低浓度层夹在中间。
根据本发明的第二方面，具有n型电路区和p型电路区的互补半导体器件包括形成在所述n型电路区的衬底的上层中的p型阱。n型阱形成在所述p型电路区的衬底的上层中。p型低浓度层形成在所述p型阱的沟道部分的最外表面层中，所述p型低浓度层具有比所述p型阱更低的杂质浓度。n型低浓度层形成在所述n型阱的沟道部分的最外表面层中，所述n型低浓度层具有比所述n型阱更低的杂质浓度。高k栅极介电层形成在所述p型和n型低浓度层上，所述高k栅极介电层具有比氧化硅膜更高的介电常数。栅电极形成在所述高k栅极介电层上。N型源极/漏极区形成在所述p型阱的上层中，所述n型源极/漏极区将所述p型低浓度层夹在中间。p型源极/漏极区形成在所述n型阱的上层中，所述p型源极/漏极区将所述n型低浓度层夹在中间。
根据本发明的第三方面，在制造半导体器件的方法中，首先通过将第一导电类型杂质注入到衬底中形成阱。将第二导电类型杂质注入到所述阱的沟道部分的最外表面层中。在注入所述第二导电类型杂质之后，在所述衬底上形成介电常数高于氧化硅膜的高k栅极介电层。在所述高k栅极介电层上形成将成为栅电极的栅电极材料膜。通过构图所述栅电极材料膜和所述高k栅极介电层形成栅电极。通过利用所述栅电极作为掩模，将第二导电类型杂质注入到所述衬底中形成源极/漏极区。
根据本发明的第四方面，在制造互补半导体器件的方法中，在n型电路区的衬底的上层中形成p型阱。在p型电路区的衬底的上层中形成n型阱。将n型杂质注入到所述p型阱的沟道部分的最外表面层中。将p型杂质注入到所述n型阱的沟道部分的最外表面层中。在注入所述n型和p型杂质之后，在所述衬底上形成介电常数高于氧化硅膜的高k栅极介电层。在所述高k栅极介电层上形成将成为栅电极的栅电极材料膜。通过构图所述n型和p型电路区中的栅电极材料膜和高k栅极介电层形成栅电极。通过利用所述栅电极作为掩模将所述n型杂质注入到所述p型阱中而形成n型源极/漏极区。通过利用所述栅电极作为掩模将所述p型杂质注入到所述n型阱中而在所述p型电路区中形成p型源极/漏极区。
根据本发明的第五方面，在制造互补半导体器件的方法中，首先通过将硼离子以1×1013atoms/cm2的剂量注入到n型电路区中衬底的上层中而形成p型阱。通过将磷离子以1×1013atoms/cm2的剂量注入到p型电路区中衬底的上层中而形成n型阱。以5至8×1012atoms/cm2的剂量将砷或磷离子注入到所述p型阱的沟道部分的最外表面层中。以3至5×1012atoms/cm2的剂量将硼离子注入到所述n型阱的沟道部分的最外表面层中。通过执行热处理使注入到所述最外表面层中的砷或磷离子以及硼离子扩散，在所述p型和n型阱的沟道部分的最外表面层上形成p型和n型低浓度层。在执行所述热处理之后，在所述衬底上形成HfAlOx膜。在所述HfAlOx膜上形成将成为栅电极的多晶硅膜。通过构图所述多晶硅膜和HfAlOx膜，经由所述HfAlOx膜在所述p型和n型低浓度层上形成栅电极。通过利用所述栅电极作为掩模将n型杂质注入到所述p型阱中而形成n型源极/漏极区。通过利用所述栅电极作为掩模将p型杂质注入到所述n型阱中而在所述p型电路区中形成p型源极/漏极区。
通过结合附图的以下详细说明，本发明的其他目的和进一步的特征将变得更为明了。
附图说明
图1是用于说明根据本发明第一实施例的半导体器件的截面图；
图2A至2F是用于说明根据本发明第一实施例的半导体器件的制造方法的截面工艺图；
图3是用于说明根据本发明第二实施例的半导体器件的截面图；
图4A至6C是用于说明根据本发明第二实施例的半导体器件的制造方法的截面工艺图；
图7是用于表示阈值电压与根据本发明的n型沟道MISFET的栅极长度之间关系的图；以及
图8是用于表示阈值电压与根据本发明的p型沟道MISFET的栅极长度之间关系的图。
具体实施方式
以下，将参照附图说明本发明的原理和实施例。对某些附图而言公共的构件和步骤被赋予相同的附图标记，并由此省略对其的重复说明。
第一实施例
图1是用于说明根据本发明第一实施例的半导体器件的截面图。更具体而言，图1是用于说明n型沟道MISFET(以下称为“NMISFET”)的截面图。
如图1所示，形成用于隔离硅衬底1的有源区的元件隔离结构2。在硅衬底1的上层中形成p型阱(以下称为“p阱”)3。在p阱3的沟道部分的最外表面层(extreme surface layer)中形成p型低浓度层5。尽管将在以下进行更详细的说明，但利用n型杂质的反掺杂(counter-doping)来形成该p型低浓度层5。p型低浓度层5具有比层5周围的p阱3更低的杂质浓度。通过在沟道部分的最外表面层中形成p型低浓度层5，可以以高精度进行对于MISFET的阈值电压的控制(将在以下描述)。p型低浓度层5的深度为从硅衬底1的表面起几纳米至10nm等。在比该水平面更深的位置，p型低浓度层被p阱3补偿(offset)。在p型低浓度层5上形成氧化硅膜6a。在氧化硅膜6a上，形成HfAlOx膜作为高k栅极介电层7a。HfAlOx膜具有比氧化硅膜6a更高的介电常数。
在HfAlOx膜7a上形成由多晶硅膜制成的栅电极8a。通过氧化硅膜12在栅电极8a的侧面上形成由氮化硅膜制成的侧壁间隙壁13。氧化硅膜12用于防止损伤。在侧壁间隙壁13之下的p阱3的上层中，n型延伸区11a以这样的方式形成从而将p型低浓度层5a夹在中间。此外，在p阱3的上层中形成连接到所述n型延伸区11a的n型源极/漏极区15a。
接下来，将说明上述半导体器件的制造方法。
图2A至2F是用于说明根据本发明第一实施例的半导体器件的制造方法的截面工艺图。更具体而言，图2A至2F是用于说明NMISFET的制造方法的截面工艺图。
首先，如图2A所示，通过STI(浅沟槽隔离)工艺在p型硅衬底1中形成每个都由氧化硅膜制成的元件隔离结构2。以例如1×1013atoms/cm2的剂量和130keV的加速电压，向通过元件隔离结构2隔离的有源区中注入作为p型杂质的硼离子。之后，进行热处理从而形成p阱3。
然后，如图2B所示，以例如5至8×1012atoms/cm2的剂量和80keV的加速电压，向p阱3的最外表面层中、即成为p阱3的沟道区的部分(以下称为“沟道部分”)的最外表面层中，注入作为n型杂质4的砷离子。之后，以850℃的温度进行热处理大约30秒。由此，使砷离子扩散。如图2C所示，在p阱3的最外表面层中形成杂质浓度低于p阱3的p型低浓度层5。尽管将在以下进行详细说明，但该p型低浓度层5a使得能够以高精度控制具有高k栅极介电层7的MISFET的阈值电压。
接着，如图2C所示，利用热氧化工艺在p型低浓度层5上形成膜厚度例如为0.7nm至1.0nm的氧化硅膜6。在氧化硅膜6上，以例如1.2nm至2.5nm的膜厚度形成HfAlOx膜，以作为介电常数高于氧化硅膜6的高k栅极介电层7。此外，利用硅烷气体作为材料在HfAlOx膜7上形成膜厚度例如约为125nm的将成为栅电极的多晶硅膜8。尽管未示出，但以例如1×1016atoms/cm2的剂量向多晶硅膜8中注入作为栅极掺杂剂的磷离子。之后，通过进行热处理而使注入到多晶硅膜8中的栅极掺杂剂扩散。此外，通过光刻技术在多晶硅膜8上形成抗蚀剂图案9。
随后，利用抗蚀剂图案9作为掩模，使多晶硅膜8、HfAlOx膜7和氧化硅膜6以这一顺序被蚀刻。之后，去除抗蚀剂图案9。由此，如图2D所示，通过栅极介电层6a、7a，在硅衬底1的p型低浓度层5上形成了栅电极8a。也就是说，p型低浓度层5位于栅极介电层6a正下方的沟道区的最外表面层中。接着，利用栅电极8a作为掩模，以2keV的加速电压和例如1×1015atoms/cm2的剂量注入作为n型杂质的砷离子10，由此形成n型杂质层11。之后，进行热处理。由此，使n型杂质层11中的砷离子被激活，并且如图2E所示，在硅衬底1中形成了n型延伸区11a。
接着，以例如2nm的膜厚度，在衬底1的整个表面上形成用于防止损伤的氧化硅膜12。在氧化硅膜12上以例如50nm至80nm的膜厚度形成氮化硅膜13。随后，各向异性蚀刻氮化硅膜13和氧化硅膜12。由此，如图2E所示，以自对准的方式形成了覆盖栅电极8a的侧面的侧壁间隙壁13。接着，利用侧壁间隙壁13和栅电极8a作为掩模，以例如35keV的加速电压和5×1015atoms/cm2的剂量注入作为n型杂质的砷离子14，由此形成n型杂质层15。之后，进行热处理。由此，使n型杂质层15中的砷离子被激活，并且如图2F所示，在硅衬底1中形成了比n型延伸区11具有更高浓度的n型源极/漏极区15a。
如上所述，在第一实施例中，在形成p阱3之后，向p阱3的沟道部分的最外表面层中注入砷离子4。之后，进行热处理。由此，在p阱3的最外表面层中形成杂质浓度低于p阱3的p型低浓度层5。结果，即使在包含金属的HfAlOx膜用作栅极介电层的情况下，也可以控制MISFET的阈值电压。因此，能够以高精度控制具有高k栅极介电层的半导体的阈值电压。
顺便提及，在第一实施例中，已经描述了n型沟道MISFET。然而，本发明也可以应用于p型沟道MISFET。在这种情况下，通过在形成元件隔离结构2之后以1×1013atoms/cm2的剂量和300keV的加速电压注入磷离子并执行热处理，形成n型阱(以下称为“n阱”)。之后，以例如3至5×1012atoms/cm2的剂量和15keV的加速电压，向n阱的沟道部分的最外表面层中注入作为p型杂质的硼离子，并进行热处理。由此，形成了p型低浓度层。然后，通过和以下将描述的用于第二实施例的PMIS区相同的技术，形成MISFET。
并且，在第一实施例中，已经描述了具有LDD(轻掺杂漏极)结构的MISFET。然而，本发明也可应用于没有LDD结构的MISFET。(这同样适用于以下将描述的第二实施例)。在这种情况下，通过在构图栅电极之后利用栅电极8a作为掩模，将用于形成n型源极/漏极区的n型杂质注入到硅衬底1中。
并且，也可以使用氮化硅膜或氮氧化硅膜来代替氧化硅膜6。此外，除了HfAlOx膜(铪铝酸盐膜)之外，也可以使用铪氧化物膜(HfO2膜，二氧化铪膜)、Hf硅酸盐膜(HfSiOx膜)、铝氧化物膜(Al2O3膜，氧化铝膜)或者通过氮化这些膜获得的膜作为高k栅极介电层7。并且，高k栅极介电层7可以直接形成在硅衬底1上而不形成氧化硅膜6(这同样适用于以下将描述的第二实施例)。
此外，可以使用多晶硅锗膜来代替多晶硅膜作为栅电极材料膜8(这同样适用于以下将描述的第二实施例)。
并且，为了形成p型低浓度层5，可以以例如5至8×1012atoms/cm2的剂量和35keV的加速电压注入磷离子来代替砷离子4(这同样适用于以下将描述的第二实施例)。并且在这种情况下，能够获得相同深度的p型低浓度层。
第二实施例
图3是用于说明根据本发明第二实施例的半导体器件的截面图。更具体而言，图3是用于说明用作互补半导体器件的CMISFET(互补MISFET)的截面图。
如图3所示，形成用于隔离硅衬底21的有源区的元件隔离结构22。通过元件隔离结构22限定了NMIS区和PMIS区。在NMIS区的硅衬底21的上层中形成p阱23。在PMIS区的硅衬底21的上层中形成n阱24。在p阱23的沟道部分的最外表面层中形成p型低浓度层27。在n阱24的沟道部分的最外表面层中形成n型低浓度层30。尽管将在以下进行更详细的说明，但通过n型杂质和p型杂质的反掺杂来形成该p型低浓度层27和n型低浓度层30。p型低浓度层27和n型低浓度层30具有比层27、30周围的p阱23和n阱24更低的杂质浓度。通过在沟道部分的最外表面层中形成p型低浓度层27和n型低浓度层30，可以以高精度进行对于n型沟道MISFET和p型沟道MISFET的阈值电压的控制(将在以下描述)。p型低浓度层27和n型低浓度层30的深度为从硅衬底21的表面起几纳米至10nm等。在比该水平面更深的位置，p型低浓度层27和n型低浓度层30被p阱23和n阱24补偿。在p型低浓度层27和n型低浓度层30的每一个上形成氧化硅膜31a。在氧化硅膜31a上，形成HfAlOx膜作为高k栅极介电层32a。HfAlOx膜32a具有比氧化硅膜31a更高的介电常数。
在HfAlOx膜32a上形成由多晶硅膜制成的栅电极33a。通过氧化硅膜41在栅电极33a的侧面上形成由氮化硅膜制成的侧壁间隙壁42。氧化硅膜41用于防止损伤。
在NMIS区中的侧壁间隙壁42之下的p阱23的上层中，n型延伸区37a以这样的方式形成从而将p型低浓度层27夹在中间。此外，在p阱23的上层中形成连接到所述n型延伸区37a的n型源极/漏极区45a。
并且，在PMIS区中的侧壁间隙壁42之下的n阱24的上层中，p型延伸区40a以这样的方式形成从而将n型低浓度层30夹在中间。此外，在n阱24的上层中形成连接到n型延伸区40a的p型源极/漏极区48a。
接下来，将说明上述半导体器件的制造方法。
图4A至6C是用于说明根据本发明第二实施例的半导体器件的制造方法的截面工艺图。更具体而言，这些图是用于说明用作互补半导体器件的CMISFET的制造方法的截面工艺图。
首先，如图4A所示，通过STI工艺在p型硅衬底21中形成元件隔离结构22。接着，以例如1×1013atoms/cm2的剂量和130keV的加速电压，向通过元件隔离结构22隔离的n型沟道MISFET区(以下称为“NMIS区”)的有源区中注入作为p型杂质的硼离子。之后，进行热处理从而使硼离子扩散。由此形成p阱23。
并且，以例如1×1013atoms/cm2的剂量和300keV的加速电压，向p型沟道MISFET区(以下称为“PMIS区”)的有源区中注入作为n型杂质的磷离子。之后，进行热处理从而使磷离子扩散。由此形成n阱24。顺便提及，可以通过进行一次热处理使p型杂质和n型杂质扩散。
然后，如图4B所示，利用光刻技术形成覆盖PMIS区的抗蚀剂图案25。以例如5至8×1012atoms/cm2的剂量和80keV的加速电压，向p阱23的最外表面层中、即p阱23的沟道部分的最外表面层中，注入作为n型杂质26的砷离子。之后，去除抗蚀剂图案25。
然后，如图4C所示，利用光刻技术形成覆盖NMIS区的抗蚀剂图案28。以例如3至5×1012atoms/cm2的剂量和15keV的加速电压，向n阱24的最外表面层中、即n阱24的沟道部分的最外表面层中，注入作为p型杂质29的硼离子。之后，去除抗蚀剂图案28。
之后，以850℃的温度进行热处理大约30秒。由此，如图5A所示，在p阱23的最外表面层中形成p型低浓度层27，并且在n阱24的最外表面层中形成n型低浓度层30。
接着，如图5A所示，利用热氧化工艺在硅衬底21上形成膜厚度例如为0.7nm至1.0nm的氧化硅膜31。在氧化硅膜31上，以例如1.2nm至2.5nm的膜厚度形成HfAlOx膜，以作为高k栅极介电层32。HfAlOx膜32具有比氧化硅膜31更高的介电常数。此外，利用硅烷气体作为材料，在HfAlOx膜32上形成膜厚度例如约为125nm的将成为栅电极的多晶硅膜33。
尽管未示出，但用抗蚀剂图案掩蔽PMIS区，并且以例如1×1016atoms/cm2的剂量向NMIS区的多晶硅膜33中注入作为栅极掺杂剂的磷离子。通过利用相似的技术，用抗蚀剂图案掩蔽NMIS区，并且以例如3×1015atoms/cm2的剂量向PMIS区的多晶硅膜33中注入作为栅极掺杂剂的硼离子。之后，通过进行热处理而使注入到多晶硅膜33中的栅极掺杂剂扩散。
接着，利用光刻技术在多晶硅膜33上形成抗蚀剂图案34。
随后，利用抗蚀剂图案34作为掩模，使多晶硅膜33、HfAlOx膜32和氧化硅膜31以这一顺序被蚀刻。之后，去除抗蚀剂图案34。由此，如图5B所示，通过栅极介电层31a、32a，在NMIS区的n型低浓度层27上形成了栅电极33a，并且通过栅极介电层25a、26a，在PMIS区的p型低浓度层30上形成了栅电极33a。
接着，如图5B所示，利用光刻技术形成覆盖PMIS区的抗蚀剂图案35。利用NMIS区的栅电极33a作为掩模，以2keV的加速电压和例如1×1015atoms/cm2的剂量注入用于形成n型延伸区的作为n型杂质的砷离子36。由此，在NMIS区的硅衬底21中形成n型杂质层37。去除抗蚀剂图案35。
然后，如图5C所示，利用光刻技术形成覆盖NMIS区的抗蚀剂图案38。利用PMIS区的栅电极33a作为掩模，以0.2keV的加速电压和例如1×1015atoms/cm2的剂量注入用于形成p型延伸区的作为p型杂质的硼离子39。由此，在PMIS区的硅衬底21上形成p型杂质层40。
之后，进行热处理。由此，如图6A所示，使NMIS区的n型杂质层37中的砷离子被激活从而形成n型延伸区37a，并且使PMIS区的p型杂质层40中的硼离子被激活从而形成p型延伸区40a。
接着，如图6A所示，以例如2nm的膜厚度，在衬底21的整个表面上形成氧化硅膜41。在氧化硅膜41上以例如50nm至80nm的膜厚度形成氮化硅膜42。随后，各向异性蚀刻氮化硅膜42和氧化硅膜41。由此，以自对准的方式形成了覆盖栅电极33a的侧面的侧壁间隙壁42。
接着，利用光刻技术形成覆盖PMIS区的抗蚀剂图案43。利用NMIS区的侧壁间隙壁42和栅电极33a作为掩模，以35keV的加速电压和例如5×1015atoms/cm2的剂量注入用于形成n型源极/漏极区的作为n型杂质的砷离子44。由此，在NMIS区的硅衬底21的上层中形成n型杂质层45。去除抗蚀剂图案43。
接着，如图6B所示，通过光刻技术形成覆盖NMIS区的抗蚀剂图案46。利用PMIS区的侧壁间隙壁42和栅电极33a作为掩模，以5keV的加速电压和例如3×1015atoms/cm2的剂量注入用于形成p型源极/漏极区的作为p型杂质的硼离子47。由此，在PMIS区的硅衬底21的上层中形成了p型杂质层48。去除抗蚀剂图案46。
最后，如图6C所示，以不低于1000℃但是不高于1050℃的温度进行数分钟的热处理。由此，使NMIS区的n型杂质层45中的砷离子被激活以形成n型源极/漏极区45a，并且使PMIS区的p型杂质层48中的硼离子被激活以形成源极/漏极区48a。
如上所述，在第二实施例中，在于NMIS区中形成p阱23并且于PMIS区中形成n阱24之后，向p阱23的沟道部分的最外表面层中注入砷离子26并进行热处理。由此，形成杂质浓度低于p阱23的p型低浓度层27。此外，向n阱24的沟道部分的最外表面层中注入硼离子29并进行热处理。由此，形成杂质浓度低于n阱24的n型低浓度层30。结果，即使在包含金属的HfAlOx膜用作栅极介电层的情况下，也可以控制n型沟道MISFET和p型沟道MISFET的阈值电压。因此，能够以高精度控制具有高k栅极介电层的互补半导体器件的阈值电压。
图7是用于表示阈值电压与根据本发明的n型沟道MISFET的栅极长度之间关系的图。
如图7所示，当不执行向沟道部分中的用于杂质浓度控制的离子注入时，观察到NMISFET的阈值电压的增大。通过执行离子注入能够抑制阈值电压。为了将NMISFET的阈值电压控制到具体而言是300mV至600mV的优选范围，其中该NMISFET具有不小于现阶段最小值90nm的栅极长度，优选的是以5至8×1012atoms/cm2的剂量注入砷离子。在这种情况下，通过以1×1013atoms/cm2的剂量和130keV的加速电压注入硼离子来形成p阱。
图8是用于表示阈值电压与根据本发明的p型沟道MISFET的栅极长度之间关系的图。
如图8所示，正如上述NMISFET那样，当不执行向沟道部分中的用于杂质浓度控制的离子注入时，观察到PMISFET的阈值电压的增大。通过执行离子注入能够抑制阈值电压。为了将PMISFET的阈值电压控制到具体而言是400mV至600mV的优选范围，其中该PMISFET具有不小于现阶段最小值90nm的栅极长度，优选的是以3至5×1012atoms/cm2的剂量注入硼离子。在这种情况下，通过以1×1013atoms/em2的剂量和300keV的加速电压注入硼离子来形成n阱。
当本发明作为实例地以上述方式被实现时，提供了以下主要效果：
如上所述，在本发明中，通过在阱区的沟道部分的最外表面层中形成具有低杂质浓度的低浓度层，可以以高精度控制具有高k栅极介电层的半导体器件的阈值电压。

Claims (5)

1.一种半导体器件，包括：
形成在衬底的上层中的第一导电类型的阱；
杂质浓度低于所述阱的所述第一导电类型的低浓度层，所述低浓度层形成在所述阱的沟道部分的最外表面层中；
介电常数高于氧化硅膜的高k栅极介电层，所述高k栅极介电层形成在所述低浓度层上；
形成在所述高k栅极介电层上的栅电极；以及
形成在所述阱的上层中的第二导电类型的源极/漏极区，所述源极/漏极区将所述低浓度层夹在中间。
2.一种互补半导体器件，该器件具有n型电路区和p型电路区，所述互补半导体器件包括：
形成在所述n型电路区的衬底的上层中的p型阱；
形成在所述p型电路区的衬底的上层中的n型阱；
形成在所述p型阱的沟道部分的最外表面层中的p型低浓度层，所述p型低浓度层具有比所述p型阱更低的杂质浓度；
形成在所述n型阱的沟道部分的最外表面层中的n型低浓度层，所述n型低浓度层具有比所述n型阱更低的杂质浓度；
形成在所述p型和n型低浓度层上的高k栅极介电层，所述高k栅极介电层具有比氧化硅膜更高的介电常数；
形成在所述高k栅极介电层上的栅电极；
形成在所述p型阱的上层中的n型源极/漏极区，所述n型源极/漏极区将所述p型低浓度层夹在中间；以及
形成在所述n型阱的上层中的p型源极/漏极区，所述p型源极/漏极区将所述n型低浓度层夹在中间。
3.一种半导体器件的制造方法，包括：
通过将第一导电类型杂质注入到衬底中形成阱；
将第二导电类型杂质注入到所述阱的沟道部分的最外表面层中；
在注入所述第二导电类型杂质之后，在所述衬底上形成介电常数高于氧化硅膜的高k栅极介电层；
在所述高k栅极介电层上形成将成为栅电极的栅电极材料膜；
通过构图所述栅电极材料膜和所述高k栅极介电层形成栅电极；以及
通过利用所述栅电极作为掩模，将第二导电类型杂质注入到所述衬底中形成源极/漏极区。
4.一种互补半导体器件的制造方法，该互补半导体器件具有n型电路区和p型电路区，所述方法包括：
在所述n型电路区的衬底的上层中形成p型阱；
在所述p型电路区的衬底的上层中形成n型阱；
将n型杂质注入到所述p型阱的沟道部分的最外表面层中；
将p型杂质注入到所述n型阱的沟道部分的最外表面层中；
在注入所述n型和p型杂质之后，在所述衬底上形成介电常数高于氧化硅膜的高k栅极介电层；
在所述高k栅极介电层上形成将成为栅电极的栅电极材料膜；
通过构图所述n型和p型电路区中的栅电极材料膜和高k栅极介电层，形成栅电极；
通过利用所述栅电极作为掩模将所述n型杂质注入到所述p型阱中而形成n型源极/漏极区；以及
通过利用所述栅电极作为掩模将所述p型杂质注入到所述n型阱中而在所述p型电路区中形成p型源极/漏极区。
5.一种互补半导体器件的制造方法，该互补半导体器件具有n型电路区和p型电路区，所述方法包括以下步骤：
通过将硼离子以1×1013atoms/cm2的剂量注入到所述n型电路区中衬底的上层中而形成p型阱；
通过将磷离子以1×1013atoms/cm2的剂量注入到所述p型电路区中衬底的上层中而形成n型阱；
以5至8×1012atoms/cm2的剂量将砷或磷离子注入到所述p型阱的沟道部分的最外表面层中；
以3至5×1012atoms/cm2的剂量将硼离子注入到所述n型阱的沟道部分的最外表面层中；
通过执行热处理使注入到所述最外表面层中的砷或磷离子以及硼离子扩散，在所述p型和n型阱的沟道部分的最外表面层上形成p型和n型低浓度层；
在执行所述热处理之后，在所述衬底上形成HfAlOx膜；
在所述HfAlOx膜上形成将成为栅电极的多晶硅膜；
通过构图所述多晶硅膜和HfAlOx膜，经由所述HfAlOx膜在所述p型和n型低浓度层上形成栅电极；
通过利用所述栅电极作为掩模将n型杂质注入到所述p型阱中而形成n型源极/漏极区；以及
通过利用所述栅电极作为掩模将p型杂质注入到所述n型阱中而在所述p型电路区中形成p型源极/漏极区。
CNA2005800015082A 2004-06-25 2005-06-20 半导体器件及其制造方法 Pending CN1906768A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP187240/2004 2004-06-25
JP2004187240A JP2006013092A (ja) 2004-06-25 2004-06-25 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN1906768A true CN1906768A (zh) 2007-01-31

Family

ID=35779966

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800015082A Pending CN1906768A (zh) 2004-06-25 2005-06-20 半导体器件及其制造方法

Country Status (6)

Country Link
US (1) US7683432B2 (zh)
JP (1) JP2006013092A (zh)
KR (1) KR100845380B1 (zh)
CN (1) CN1906768A (zh)
TW (1) TWI298897B (zh)
WO (1) WO2006001249A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101183666B (zh) * 2007-12-13 2011-07-20 上海宏力半导体制造有限公司 一种用于嵌入式闪存自对准源漏极的侧墙制造方法
CN114709176A (zh) * 2022-05-31 2022-07-05 晶芯成(北京)科技有限公司 一种半导体结构及其制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100745885B1 (ko) * 2006-07-28 2007-08-02 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
JP2009049300A (ja) * 2007-08-22 2009-03-05 Toshiba Corp 半導体記憶装置の製造方法
JP5464853B2 (ja) 2008-12-29 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CH709783A1 (de) 2014-06-16 2015-12-31 Flumroc Ag Verfahren zur Herstellung eines wasserlöslichen Prepolymers und Prepolymer, hergestellt nach dem Verfahren.

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0228971A (ja) * 1988-07-18 1990-01-31 Mitsubishi Electric Corp 半導体装置
JPH03276730A (ja) * 1990-03-27 1991-12-06 Matsushita Electron Corp Ｍｏｓトランジスタおよびその製造方法
JPH0471268A (ja) * 1990-07-12 1992-03-05 Sony Corp 半導体メモリ装置
JPH05183159A (ja) 1992-01-07 1993-07-23 Fujitsu Ltd 半導体装置及びその製造方法
JP3276730B2 (ja) 1993-08-24 2002-04-22 三洋電機株式会社 アルカリ蓄電池の製造方法
JPH09191108A (ja) * 1996-01-10 1997-07-22 Nissan Motor Co Ltd Ｍｏｓ型半導体装置
JPH10125916A (ja) * 1996-10-24 1998-05-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2000353756A (ja) 1999-06-14 2000-12-19 Toshiba Corp 半導体装置およびその製造方法
JP2002033477A (ja) 2000-07-13 2002-01-31 Nec Corp 半導体装置およびその製造方法
JP3778810B2 (ja) 2001-04-16 2006-05-24 シャープ株式会社 半導体装置の製造方法
JP3805750B2 (ja) * 2003-01-21 2006-08-09 株式会社東芝 相補型電界効果トランジスタ及びその製造方法
JP4574951B2 (ja) * 2003-02-26 2010-11-04 株式会社東芝 半導体装置及びその製造方法
US6872613B1 (en) * 2003-09-04 2005-03-29 Advanced Micro Devices, Inc. Method for integrating metals having different work functions to form CMOS gates having a high-k gate dielectric and related structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101183666B (zh) * 2007-12-13 2011-07-20 上海宏力半导体制造有限公司 一种用于嵌入式闪存自对准源漏极的侧墙制造方法
CN114709176A (zh) * 2022-05-31 2022-07-05 晶芯成(北京)科技有限公司 一种半导体结构及其制造方法
CN114709176B (zh) * 2022-05-31 2022-08-23 晶芯成(北京)科技有限公司 一种半导体结构及其制造方法

Also Published As

Publication number Publication date
JP2006013092A (ja) 2006-01-12
KR100845380B1 (ko) 2008-07-09
US7683432B2 (en) 2010-03-23
TWI298897B (en) 2008-07-11
KR20060060059A (ko) 2006-06-02
US20080230842A1 (en) 2008-09-25
WO2006001249A1 (ja) 2006-01-05
TW200610007A (en) 2006-03-16

Similar Documents

Publication Publication Date Title
JP5235784B2 (ja) 半導体装置
CN1293637C (zh) 具有应变沟道的互补式金属氧化物半导体及其制作方法
TWI393190B (zh) 半導體裝置及其製造方法
CN101641770B (zh) 半导体器件及其制造方法
US20070212829A1 (en) Method of manufacturing a semiconductor device
CN1841772A (zh) 半导体器件及其制造方法
CN1881563A (zh) 半导体结构以及形成半导体晶体管的方法
WO2012035679A1 (ja) 半導体装置及びその製造方法
CN1674298A (zh) 场效应晶体管
CN1825627A (zh) 半导体元件及形成半导体元件的方法
CN1858913A (zh) 半导体器件及其制造方法
CN101038879A (zh) 半导体器件及其制造方法
CN1906768A (zh) 半导体器件及其制造方法
CN101030541A (zh) 半导体晶体管元件及其制作方法
JP2005136351A (ja) 半導体装置及びその製造方法
JP2006060208A (ja) 高性能なサブ０．１マイクロメートルトランジスタ用のソース／ドレイン構造
CN1812060A (zh) 半导体器件的制造方法
CN1194395C (zh) 制造绝缘层上硅的金属氧化物半导体场效应晶体管的方法
CN1667837A (zh) 半导体器件及其制造方法
US8466019B2 (en) Semiconductor device and bipolar-CMOS-DMOS
CN2724204Y (zh) 半导体芯片
CN102543744A (zh) 晶体管及其制作方法
JP2006049365A (ja) 半導体装置
JP2008124489A (ja) 半導体装置の製造方法
JP2012156375A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication