CN1905181A - 用于表面安装的半导体封装结构及其制造方法 - Google Patents

用于表面安装的半导体封装结构及其制造方法 Download PDF

Info

Publication number
CN1905181A
CN1905181A CNA2006101076323A CN200610107632A CN1905181A CN 1905181 A CN1905181 A CN 1905181A CN A2006101076323 A CNA2006101076323 A CN A2006101076323A CN 200610107632 A CN200610107632 A CN 200610107632A CN 1905181 A CN1905181 A CN 1905181A
Authority
CN
China
Prior art keywords
electrode pattern
installation surface
substrate
semiconductor package
metallide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101076323A
Other languages
English (en)
Other versions
CN1905181B (zh
Inventor
水原晋
龟田贵理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Publication of CN1905181A publication Critical patent/CN1905181A/zh
Application granted granted Critical
Publication of CN1905181B publication Critical patent/CN1905181B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1581—Treating the backside of the PCB, e.g. for heating during soldering or providing a liquid coating on the backside
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/161—Using chemical substances, e.g. colored or fluorescent, for facilitating optical or visual inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/163—Monitoring a manufacturing process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

一种用于表面安装的半导体封装结构及其制造方法，该半导体封装结构具有衬底，该衬底具有形成于其两表面上的电极图案，所述电极图案通过例如穿过该衬底而形成的通孔的通道电连接，所有这些电极图案均具有通过电解电镀处理而形成的金属膜。将半导体芯片引线接合到用树脂层密封的该衬底表面中的一表面(安装表面)上。仅在与衬底的安装表面相反的衬底背表面上形成引入线，每一引入线均具有外露的一端，以使所述安装表面没有具有外露部分的引入线。

Description

用于表面安装的半导体封装结构及其制造方法
技术领域
本发明涉及用于表面安装的容纳半导体芯片的半导体封装结构及其制造方法。
背景技术
作为用于表面安装的半导体封装(以下简称为半导体封装结构或进一步简称为封装结构)的实例，公知有以下这种结构：在衬底两表面的每一表面上形成有电极图案，半导体芯片引线接合至上述表面之一，并且引线接合有半导体芯片的表面由树脂材料密封。
为了大规模生产这种半导体封装结构，近来如下方法已经为公众所知：首先制备多个这种封装结构的组件(assembly)，然后分别切断各封装结构。图8简要示出这种方法，根据该方法，首先制备排列有多个电极图案的组件衬底(assembly substrate)100，每个电极图案与封装结构相对应，并通过芯片接合方式将半导体芯片11和12设置在该组件衬底100上(图8(1))。
接着，将每个半导体芯片11和12引线接合(标号13均表示用于接合的导线(称为接合线))至组件衬底100上的电极图案(图8(2))，并将树脂材料104涂覆在半导体芯片11和12上以将其密封(图8(3))。
在如上所述制备了半导体封装结构组件之后，使用切割刀片105进行切割处理，以将所述组件切割为分离的封装结构1(图8(4))。
图9示出用于将如此制备的半导体封装结构安装于用于安装的目标器件的印刷电路板上的后续处理。首先，如图9(1)所示，进行将焊糊201印刷到印刷电路板200上的电极(未示出)上的处理；然后，如图9(2)所示，进行在其上安装半导体封装结构1和其它部件106的处理。之后，如图9(3)所示，将装载有部件1和106的印刷电路板200放置在回流炉内，并进行加热处理，以使包括半导体封装结构1的部件焊接到印刷电路板200上。
因此，可通过与普通部件相同的方法将半导体封装结构安装于印刷电路板上，但是由于衬底、半导体芯片和树脂具有不同的热膨胀系数，通过回流可能出现例如树脂中的裂纹的缺陷状态，而在最坏的情况下封装结构可能因***而报废，如日本专利特开2000-124363中所报道的那样。
由于通常采用金丝进行半导体封装结构的引线接合，因而还在电路板的电极图案上进行镀金处理以增加引线接合的强度。通过电解镀金处理可获得具有适于引线接合的厚度的膜也是已知的。例如，日本专利特开2001-110940公开了通过利用电解电镀在衬底的电极图案上形成镍膜然后在其上形成金膜可观察到引线接合中改进的接触特性。
为制造如上所述的半导体封装结构组件，优选地，在如图8(1)所示的芯片接合处理之前进行电解镀金处理。为此，已知如下方案：通过线性电极(称为引入线)连接各区域中的电极图案，以使电解镀金处理能够立即同时进行。
图10示出通过图8所示的制造方法制造的单个半导体封装结构1的结构实例。
该封装结构1与已经通过切割处理分离的一个封装件相对应，这里的标号10表示单独分离的衬底部分(也称为***板)，与图8一样，标号11、12和13也表示半导体芯片和接合线，标号14表示密封树脂材料。
标号15均表示在半导体芯片的安装表面上的电极图案，用于电解镀金的引入线16与该电极图案连续形成。引入线16中相邻的引入线16起初在组件衬底100上彼此连接，而在当前状态下，如虚线圆围绕部分所示，在初始组件衬底100由树脂密封并进行切割处理之后，相邻的引入线16在封装结构1的夹在树脂材料14与衬底10之间的侧表面露出。
如上所述，由于用于电解镀金的这些引入线16在树脂材料14与衬底10之间的侧表面上露出，所以它们处于如下条件下：其中，由于镀金层与树脂之间的接触条件不理想，外部水分可由树脂容易地吸收。这就是上述封装结构的缺陷(例如裂纹)和***发生的可能性倾向于增加的原因。
用于防止封装结构的吸水性增加的现有技术方法实例包括在密封树脂中使用添加剂，从而调整其热膨胀率和吸水性。但是，对于需要保持封装结构的透光特性的应用，例如光学传感器(例如包含光IC和发光二极管的光学传感器)的光收发器的半导体封装结构，由于添加剂可能对树脂的透光特性产生不利影响，所以使用添加剂并不易达到预期效果。
另一方面，可以考虑使用非电解电镀处理替代电解电镀处理，从而可省去用于电镀的引入线。但是，为了通过非电解电镀获得足够厚的金属膜以提供足够坚固的引线接合，电镀处理必须重复很多次，从而使得处理变得非常麻烦。
发明内容
因此，鉴于上述问题，本发明的目的是利用作用于电极图案的电解镀金处理来制造半导体封装结构，其中通过不同于将添加剂混合至树脂的方法防止封装结构吸水性的增加，从而可以进行为了获得具有足够强度的引线接合所需的电解电镀处理，并可防止封装结构的缺陷和毁坏。
根据本发明的半导体封装结构用于表面安装，其包括：衬底，其具有彼此背对的安装表面和背表面，在所述安装表面上和所述背表面上均形成有电极图案；半导体芯片，其引线接合到所述安装表面上；以及树脂层，其密封所述安装表面。所述背表面上的电极图案未用树脂密封并用于焊接到印刷电路板上，并包括用于电解电镀的多条引入线，而在所述安装表面上不存在这种引入线。所述衬底设置有通道，通过所述通道电连接所述安装表面上的电极图案与所述背表面上的电极图案，并且所述安装表面和所述背表面中的每个表面上的电极图案具有通过电解电镀处理而形成的金属膜。
在上述半导体封装结构中，每一引入线都可具有外露的端部，并可优选形成为如图10中的16所示的线性电极图案。在这种情况下，如上所述，它们可以在通过切割将组件衬底切割并分离为单个封装结构时形成。用于电连接衬底两表面上的电极图案的通道可优选形成为通孔。所述金属膜优选形成为金膜，但是具有金和例如镍的其它金属的膜也是适用的。也可以应用除金之外的金属，只要能够提高引线接合的强度。
利用上述结构的半导体封装结构，用于电解电镀的引入图案(lead-inpattern)不是形成在安装并密封半导体芯片的表面上，而是形成在相反的一侧，因此，它们最终不会在夹在树脂与衬底之间的侧表面上露出到外部。因此，能够防止封装结构的吸水性增加，并能够降低缺陷(例如裂纹)和毁坏的可能性。当这种半导体封装结构安装于印刷电路板上时，这些用于电解电镀的引入线将与印刷电路板的表面接触。由于印刷电路板上的电极仅形成于与连接半导体芯片所需的电极图案相对应的位置，所以只要封装结构安装适当就不会产生由用于电解电镀的引入线导致的不良连接的问题。此外，由于金属膜通过电解电镀形成在两个表面上的所有电极图案上，所以能够确保引线接合的强度。
根据优选实施例的半导体封装结构的安装表面密封有一层透光树脂。这种半导体封装结构的实例包括那些包含具有光发射或光接收性质的半导体芯片(例如光IC和发光二极管)的半导体封装结构。
根据本发明的用于表面安装的半导体封装结构的制造方法包括顺序执行如下步骤：(1)制备衬底，所述衬底具有彼此背对的安装表面和背表面，在所述衬底上设置与所述半导体封装的尺寸相对应的多个区域，在所述安装表面上形成电极图案，以使在所述区域中的不同区域中形成的电极图案彼此电性不相关，在所述背表面上形成电极图案和用以电解电镀的电镀电极，以使所述电镀电极电连接不同区域中的电极图案，以及在每个所述区域中形成通道，通过所述通道电连接所述安装表面上的电极图案与所述背表面上的电极图案；(2)将指定的电压施加至所述电镀电极，以通过电解电镀处理在所述安装表面上的电极图案上和所述背表面上的电极图案上均形成金属膜；(3)然后在所述安装表面上放置并引线接合半导体芯片，其中在所述安装表面上不形成电镀电极；(4)然后使用树脂来密封所述安装表面；以及(5)然后将所述衬底分离成所述区域。
在上述方法中，第一步骤(1)可认为是获得组件衬底(或者实质上是分别用于半导体封装结构的多个衬底的组合的衬底)的步骤。该组件衬底上的形成电极图案以使不同区域之间电性不相关的表面与用于安装半导体芯片的安装表面相对应，而安装表面相反的表面(在上面形成用于电解电镀的电极)与适合于焊接到印刷电路板的背表面相对应。替代上述引入线，也可以沿不同区域之间的边界形成用于电解电镀的线性电极图案。
第二步骤(2)可通过如下方法进行：将衬底浸入电镀槽，并将上述用于电解电镀的电极连接到该电镀槽的负电极，以施加指定的电压。如此施加的负电压经由穿过衬底形成的通道传输至安装半导体芯片的相反表面上的电极图案。从而通过上述电解电镀处理不仅可以在形成引入图案的表面上的电极图案上形成金属膜，而且也可以在具有半导体芯片的相反表面上的电极图案上形成金属膜。
第三、第四和第五步骤(3)、(4)、(5)与如图8所示的现有技术制造方法的步骤类似。顺序进行上述步骤(1)-(5)可以制造本发明的半导体封装结构。
根据本发明的优选实施例，在上述步骤(2)和(3)的处理之间，或者在步骤(2)的处理完成之后并在进行步骤(3)的处理之前，进行如下步骤A、B和C。步骤A用于获得不形成用于电解电镀的电极的衬底表面(或者安装半导体芯片的衬底表面)的图像。这可以通过将该衬底放置在平面上并在其上方放置相机而完成，其中该衬底的安装有半导体芯片的表面朝上。步骤B用于从在步骤A中所获得的图像中提取与所形成的金属膜相对应的颜色。如果在步骤(2)中进行的是电解镀金处理，则从所述图像中提取金色区域。步骤C用于基于步骤B中提取的结果判断所述电解电镀处理是否已经适当地完成。这可通过将由步骤B中提取的区域所代表的图案与预先注册的图案(其代表安装表面上的半导体芯片的适当图案)相比较而进行。该比较可通过如下方法完成：进行相关匹配处理以获得两个图案之间的相似度，或者二进制化(binarized)步骤B中的提取结果，并进行该二进制化图像与由所述注册图案所示的图像之间的差值计算以提取图案之间的差异度。进行步骤A、B和C的这种方法使得能够在将半导体芯片安装到在已经进行了电解电镀处理的衬底上之前，通过图像处理方法确定电解电镀处理是否已经适当地完成。如果确定电解电镀处理已经适当地完成，则可以得出人们可安全继续上述步骤(3)的结论，因为可以断定已经适当地建立经由穿过衬底的通道的连接。总之，进行上述步骤A、B和C的优点不仅在于电解电镀处理的适当性而且在于可以同时检查穿过衬底的通道的导电条件。
附图说明
图1A和1B(统称为图1)为分别从上下沿对角线所取的实施本发明半导体封装结构的视图。
图2为用以示出两表面上电极图案之间电连接的封装结构的剖视图。
图3为示出组件衬底结构的示意图。
图4A和4B(统称为图4)示出组件衬底安装表面和背表面上的电极图案。
图5为示出如何通过切割来去除组件衬底上的轮廓线的示意图。
图6为包括半导体封装结构的光接收器件的分解图。
图7A为示出检验半导体封装结构的现有技术方法的沿对角线提取的视图，图7B为示出检验半导体封装结构的本发明方法的沿对角线提取的视图。
图8为示出制造半导体封装结构的现有技术方法的示意图。
图9为示出将半导体封装结构安装在印刷电路板上的方法的示意图。
图10为现有技术半导体封装结构的沿对角线提取的视图。
具体实施方式
图1A和1B示出实施本发明的半导体封装结构1，其包括：衬底10，具有在其两表面上形成的电极图案15和18；以及多个半导体芯片11和12，安装在由透光树脂材料14密封的其中一个衬底表面(以下称为安装表面10A)上。为便于说明，图1通过虚线示出透光树脂材料14，图1A和图1B分别示出半导体封装结构1的沿上下对角线提取的视图。
电极图案15形成于用于连接半导体芯片11和12的安装表面10A上。电极图案18形成于用于连接印刷电路板的相反表面(以下简称为背表面10B)上。用于电解镀金的引入线16从这些电极图案18连续形成。各引入线16的一端部到达背表面10B的侧边。
衬底10在其厚度方向还设置有如图2所示的多个通孔17，以电连接安装表面10A上的一个电极图案15与背表面10B上的另一电极图案18。
如图3所示，半导体封装结构1中当前包括的衬底10初始为多个区域r中的一个区域，所述多个区域r是由划分组件衬底100而得的。如图3所示，在该组件衬底100上限定除一定宽度的侧边部分之外的有效区域101，该有效区域101被划分为多个区域r，这些区域r中的彼此相邻区域通过引入线16电连接。组件衬底100在其侧边上还设置有由导电材料构成的框架110，并且引入线16分别从右手侧和左手侧上的区域r延伸以连接至框架110。
图4A和图4B分别以放大图详细示出组件衬底100的安装表面100A和背表面100B上的电极图案。如图所示，各表面具有在区域r中的每个区域中重复形成的相同图案15或18。
背表面100B具有用于在区域r之间连接的引入线16，并且通过使用类似于电极图案18的材料在其上形成区域r之间的边界线19作为导电图案。区域r之间的引入线16垂直于边界线19而形成。每个电极图案18连接至引入线16或边界线19。因此，区域r内的各电极图案18均直接或间接地连接至引入线16。
与此相对照，引入线16或边界线19均不形成于安装表面100A上，并且区域r内的各电极图案15处于电性不相关状态。图4A中以虚线示出区域r之间的边界，这仅仅是为了便于图示。但实际上，各电极图案15通过通孔17(图4未示出)电连接至背表面100B上的相应一个电极图案18。
为如上所述构造的组件衬底100上进行电解镀金处理，将组件衬底100浸入电镀槽，并将负电压施加至框架110或与其连接的引入线16。如此施加的负电压通过通孔17传输至安装表面100A上的电极图案15。结果，该电镀槽内的金离子不仅附着到背表面100B上的电极图案18，而且附着到安装表面100A上的电极图案15，从而在组件衬底100的所有电极图案上均形成金膜。
在完成电解镀金处理之后，进行与图8所示相似的处理，例如芯片接合、引线接合、树脂密封以及切割处理，以完成如图1所示的封装结构1的制造。该切割处理沿区域r之间的边界线进行，并且由于切割刀片105比边界线19的宽度宽，如图5所示，所以在切割组件衬底100时边界线19被去除。由于与边界线19交叉形成的引入线16通过上述操作被切为两部分，所以引入线16以在各衬底10的侧部上具有露出的端部结束，如图1B所示。
通过如上所述的制造方法，由于在安装表面100A上不形成用于电解镀金的引入线，因此没有电极图案夹在衬底10与密封树脂14之间并在切割处理之后的封装结构的任何侧表面上露出，从而树脂14与衬底10可以彼此牢固地附着。因此，在不混合添加剂的情况下可以防止封装结构1的吸水性增加，并且可以防止在回流时封装结构1出现缺陷和毁坏坏。此外，由于仅通过经由通孔17施加适当电压就可以在安装表面100A的电极图案15上进行适当的电解镀金处理，所以能够确保引线接合的强度。
未被树脂密封的背表面10B直接附着至印刷电路板。由于在该印刷电路板侧与引入线16接触的位置不形成电极也不涂覆焊糊，所以只要封装结构1安装适当就不会有连接不良的问题。
但是，如果在如上所述构造的半导体封装结构1中包括光IC或发光二极管，则该密封树脂必须透光以允许光通过。如上所述的本发明的方法的优点在于，可在不使用任何添加剂的情况下防止封装结构1的吸水性增加，并且还可以确保引线接合的强度。
图6示出包括如上所述含光IC的半导体封装结构1的光接收器件3的实例。该光接收器件3具有包括壳体结构31和盖32的主体，其中壳体结构31的前部具有开口，盖32适于***壳体结构31的此开口中。为了组装该光接收器件3，将安装有半导体封装结构1的印刷电路板2放置在壳体结构31内并将线缆34焊接到该印刷电路板2上的端子21。之后，将盖32***壳体结构31中并通过螺钉(未示出)等固定。盖32设置有透光窗口33，确定透光窗口33的位置以使其与印刷电路板2上的半导体封装结构1内的光IC背对。
由于从确保引线接合强度的角度看电解镀金处理是重要的处理，因此优选在安装半导体封装结构1之前确认该电解镀金处理是否已经适当完成。
设置上述通孔17的目的不仅在于电解镀金处理而且在于用以连接半导体芯片11和12与印刷电路板2以及两表面上的电极图案15和18。因此，还优选在安装半导体封装结构1之前确认这些通孔17是否适当起到其导电作用。
根据传统方法，如图7A所示，采用探针5来顺序检查通孔17的状态。根据另一传统方法，使用具有与所有通孔17相对应的多个针的检验装置来同时检查所有通孔的状态。由于探针5必须顺序移动到通孔17的位置以重复相同的检查操作，所以前一方法比较耗时。由于必须为每种衬底制备专用检验装置从而对生产效率产生不利影响，因此，后一方法不是成本有效的。并且，这些方法仅用于检查通孔17的导电状态，其均不能用于检查电解镀金处理是否已经适当完成。
如图7B所示，当将要制造在如图1B所示的衬底背表面10B上形成有用于电解镀金的引入线16的衬底10时，可使用相机6来获得衬底安装表面10A的图像并将如此获得的图像输入到计算机中，用于同时检查在其上进行的电解镀金处理和其通孔17的导电状态的适当性。这是因为如果通孔17的导电状态良好，则可得出如下结论：电解镀金处理可以适当进行，并且可获得相同金色图案作为安装表面10A上的电极图案。因此，可以从由相机6获得的图像中提取金色图案并且将所述金色图案与预先注册的衬底电极图案比较。如果它们匹配，则可以得出结论：电解镀金和通孔17的导电状态均是适当的。如果所提取的图案与预先注册的图案有不匹配之处，则可以得出结论：电解镀金处理没有适当地完成，并且通孔17的导电状态也不够好。
本发明的方法使用相机6的优点在于，仅通过相机6进行一次取像处理就可以获得足以确定所有通孔17的导电状态以及电解镀金处理的适当性的图像。因而，本发明有助于生产效率的提高。

Claims (6)

1.一种用于表面安装的半导体封装结构，所述半导体封装结构包括：
衬底，其具有彼此背对的安装表面和背表面，在所述安装表面上和所述背表面上均形成有电极图案；
半导体芯片，其引线接合到所述安装表面上；以及
树脂层，其密封所述安装表面；
其中所述背表面上的电极图案包括用于电解电镀的多条引入线；
其中在所述安装表面上不存在引入线；
其中所述衬底设置有通道，通过所述通道电连接所述安装表面上的电极图案与所述背表面上的电极图案；以及
其中所述安装表面和所述背表面中的每个表面上的电极图案具有通过电解电镀处理而形成的金属膜。
2.如权利要求1所述的半导体封装结构，其中每一所述引入线具有外露的端部。
3.如权利要求1所述的半导体封装结构，其中所述树脂层包括透光树脂。
4.如权利要求2所述的半导体封装结构，其中所述树脂层包括透光树脂。
5.一种用于表面安装的半导体封装结构的制造方法，所述方法包括如下步骤：
制备衬底，所述衬底具有彼此背对的安装表面和背表面，并在所述衬底上设置与所述半导体封装结构的尺寸相对应的多个区域；
在所述安装表面上形成电极图案，以使在所述多个区域中的不同区域中形成的电极图案彼此电性不相关；
在所述背表面上形成电极图案和用以电解电镀的电镀电极，以使所述电镀电极电连接不同区域中的电极图案；
在每个所述区域中形成通道，通过所述通道电连接所述安装表面上的电极图案与所述背表面上的电极图案；
将指定的电压施加至所述电镀电极，以通过电解电镀处理在所述安装表面上的电极图案上和所述背表面上的电极图案上均形成金属膜；
然后在所述安装表面上放置并引线接合半导体芯片，其中在所述安装表面上不形成电镀电极；
然后使用树脂来密封所述安装表面；以及
然后将所述衬底分离成所述多个区域。
6.如权利要求5所述的方法，在形成所述金属膜的所述步骤之后且在引线接合的所述步骤之前，还包括如下步骤：
获得所述安装表面的图像，其中在所述安装表面上不形成电镀电极；
从所述图像中提取与所述金属膜相对应的颜色；以及
基于所述提取颜色的步骤的结果，检查所述电解电镀处理是否已经适当完成。
CN2006101076323A 2005-07-29 2006-07-28 用于表面安装的半导体封装结构及其制造方法 Active CN1905181B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005-220635 2005-07-29
JP2005220635A JP3988777B2 (ja) 2005-07-29 2005-07-29 表面実装用の半導体パッケージおよびその製造方法
JP2005220635 2005-07-29

Publications (2)

Publication Number Publication Date
CN1905181A true CN1905181A (zh) 2007-01-31
CN1905181B CN1905181B (zh) 2010-08-25

Family

ID=37674387

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101076323A Active CN1905181B (zh) 2005-07-29 2006-07-28 用于表面安装的半导体封装结构及其制造方法

Country Status (4)

Country Link
US (1) US7476969B2 (zh)
JP (1) JP3988777B2 (zh)
CN (1) CN1905181B (zh)
DE (1) DE102006035114A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102208518A (zh) * 2010-04-20 2011-10-05 蒋伟东 一种一体化贴片单元

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3402140B2 (ja) 1997-08-11 2003-04-28 オムロン株式会社 ホトセンサの製造方法
JP2002118204A (ja) 1999-11-17 2002-04-19 Sumitomo Bakelite Co Ltd 半導体装置、並びに半導体搭載用基板及びその製造方法
US6345903B1 (en) * 2000-09-01 2002-02-12 Citizen Electronics Co., Ltd. Surface-mount type emitting diode and method of manufacturing same
JP2003338519A (ja) 2002-05-21 2003-11-28 Renesas Technology Corp 半導体装置及びその製造方法
US6599768B1 (en) * 2002-08-20 2003-07-29 United Epitaxy Co., Ltd. Surface mounting method for high power light emitting diode
JP2005079129A (ja) 2003-08-28 2005-03-24 Sumitomo Metal Electronics Devices Inc プラスチックパッケージ及びその製造方法
JP4258330B2 (ja) 2003-09-24 2009-04-30 大同特殊鋼株式会社 膜厚測定方法および膜厚測定装置
JP4516320B2 (ja) * 2004-01-08 2010-08-04 シチズン電子株式会社 Ｌｅｄ基板
JP4307284B2 (ja) * 2004-02-17 2009-08-05 三洋電機株式会社 半導体装置の製造方法
JP4619223B2 (ja) * 2004-12-16 2011-01-26 新光電気工業株式会社 半導体パッケージ及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102208518A (zh) * 2010-04-20 2011-10-05 蒋伟东 一种一体化贴片单元
WO2011131125A1 (zh) * 2010-04-20 2011-10-27 Jiang Weidong 一种一体化贴片单元
CN102208518B (zh) * 2010-04-20 2013-05-08 蒋伟东 一种一体化贴片单元

Also Published As

Publication number Publication date
DE102006035114A1 (de) 2007-02-22
JP2007036103A (ja) 2007-02-08
JP3988777B2 (ja) 2007-10-10
US7476969B2 (en) 2009-01-13
CN1905181B (zh) 2010-08-25
US20070045846A1 (en) 2007-03-01

Similar Documents

Publication Publication Date Title
CN1114946C (zh) 半导体装置及其制造方法和其测试方法
CN1812084A (zh) 半导体封装和引导框架
CN1625926A (zh) 用于将元件置入于基座中的方法
CN1625927A (zh) 用于将元件置入于基座中并且形成接触的方法
CN1956183A (zh) 电子部件内置式基板及其制造方法
CN1702855A (zh) ***式基板、半导体封装件和半导体装置及其制造方法
CN101076883A (zh) 制造互连元件的结构和方法，包括互连元件的多层线路板
CN1525544A (zh) 利用无引线电镀工艺制造的封装基片及其制造方法
CN1750737A (zh) 其上安装有芯片封装模块的印刷电路板及其制造方法
CN1783447A (zh) 制造具有外部接触连接的半导体元件的方法
CN1499595A (zh) 半导体装置及其制造方法
CN1428829A (zh) 制造半导体组件的方法
JPH07235696A (ja) チップ部品型ｌｅｄ及びその製造方法
CN1956627A (zh) 印刷电路板、其制造方法以及电子装置
CN1747630A (zh) 基板制造方法和电路板
CN1170960A (zh) 半导体器件的基片及其制造方法,及半导体器件、卡式组件、信息存储器件
CN1933697A (zh) 多层配线基板及其制造方法
CN1830234A (zh) 印刷布线板及其制造方法
CN1575111A (zh) 用于安装半导体器件的印刷线路板
CN1812692A (zh) 带有接头端子的印刷基板、电子仪器及其制造方法
CN1592553A (zh) 制造具有过孔的线路板的方法
CN1195262A (zh) 在电路上形成金属接点的工艺
CN1791311A (zh) 制造电路基板的方法和制造电子部件封装结构的方法
CN1705092A (zh) 芯片内置基板的制造方法
CN1925725A (zh) 电路基板的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant