CN1898574B

CN1898574B - 高灵敏度磁性内置电流传感器

Info

Publication number: CN1898574B
Application number: CN200480038530XA
Authority: CN
Inventors: 约翰内斯·德维尔德; 乔斯·D.·J.·皮内达德格余维兹; 弗朗西斯库斯·G.·M.·德荣; 约瑟夫斯·A.·赫伊斯肯; 汉斯·M.·B.·贝维; 吉姆·潘勒
Original assignee: Koninklijke Philips Electronics NV
Current assignee: NXP BV
Priority date: 2003-12-23
Filing date: 2004-12-20
Publication date: 2011-09-07
Anticipated expiration: 2024-12-20
Also published as: EP1706751A2; WO2005064356A2; TWI365989B; JP5166736B2; JP2007520057A; CN1898574A; DE602004011995T2; KR101154607B1; ATE386949T1; WO2005064356A3; US7619431B2; US20070063690A1; KR20060118560A; TW200533928A; EP1706751B1; DE602004011995D1

Abstract

一种用于无接触地检测电流的传感器，具有传感器元件和检测电路，传感器元件具有磁性隧道结(MTJ)，该传感器元件具有随着磁场变化的电阻，检测电路被设置来检测流过隧道结的隧道电流。该传感器元件可以与存储元件共享MTJ叠置体。而且，其可以提供与下一代CMOS工艺，包括MRAM技术的容易集成，更紧凑，并且使用较少的功率。给出了提高传感器灵敏度的方案，如提供磁通集中器，和利用相同电流产生更高的磁场的方案，如形成L形导体元件。更高的灵敏度使得能够使用更少的后处理，以节省用于例如移动设备的应用的功率。应用包括电流传感器、内置电流传感器、以及IDDQ和IDDT测试，甚至用于下一代CMOS工艺。

Description

高灵敏度磁性内置电流传感器

技术领域

本发明涉及用于检测导体中的电流的电流传感器、具有这种内置传感器的集成电路、使用这种传感器的方法和用于检测半导体器件如集成电路中的导体中的电流的方法、以及用于实现所述使用方法的软件产品。

背景技术

存在各种类型已知的BICS(内置电流传感器)。有一些在US5963038中有介绍，该文献示出了通过借助于设置在导体附近的传感器测量流过集成电路中的导体的电流来检测集成电路中的故障。该传感器可以用各种方式构成，以便测量由流过导体的电流产生的场。公开的一些例子包括Hall传感器、MR(磁阻)传感器和GMR(巨磁阻)传感器。这就使得可以测试导体和它们的连接，这是通过外部测试设备所不容易获得的，或者用于检测平行路径的单独一个中的故障，这种情况在即使只有一个路径导电时也可能通过电阻测试。

MR传感器的电阻取决于传感器平面中的外部磁场。存在不同类型的MR传感器。几年来已经将基于各向异性磁阻(AMR)的传感器用于磁性记录头中。AMR传感器具有各向异性磁性材料层，并且该层的电阻受到外部磁场的影响，导致该层中流动的检测电流发生变化。GMR(巨磁阻)传感器具有在固定方向上的磁性材料层(固定(pinned)层)和其磁化方向可能受到外部磁场影响的磁性材料层(自由层)，这导致测量的电阻的变化。根据类型和结构，MR传感器在传感器平面中的一个方向上更灵敏，而在另一方向上不太灵敏。上述专利中所示的MR传感器在图1中示出。其构成为使通过导体的电流对传感器电阻的影响最大。图1示出了在集成电路的其中实现了导体104的一层的上方或下方的一层中位于该导体104附近的MR(磁阻)传感器502。MR传感器502包括连接区504和506，通孔508和510连接到连接区504和506，用于测量传感器502的实际电阻。

流过导体104的电流在导体104周围产生圆形磁场，该磁场穿过传感器502的平面并在传感器502的平面中垂直于导体104。MR传感器502在这个方向上是灵敏的，因此沿着传感器502的平面，平行于导体平面测量其电阻，从而测量由流过导体104的直流产生的磁场的强度。可以采用传统的AMR传感器或GMR(巨磁阻)传感器。

图2示出从上述专利获知的集成电路中的MR传感器的另一种可选择的设置。MR传感器602位于键合焊盘106附近，键合线108连接到该键合焊盘106。MR传感器602具有用于将传感器602连接到各个通孔608和610的连接区604和606。键合线108与键合焊盘106的典型附着方式是使得在键合焊盘106附近，键合线108一定程度地垂直于键合焊盘106的表面。通过键合线108的电流于是在键合焊盘106和MR传感器602的平面产生磁场612，由此引起MR传感器602的电阻的变化。第二MR传感器614可以位于键合焊盘的另一侧并与MR传感器602相结合，以便获得比单个MR传感器对磁场612更灵敏的设置。在图2中，MR传感器设置成垂直于磁场612。根据哪个位置更灵敏，可以将它们设置成相对于磁场为不同的角度。在任何情况下，仍然沿着层的平面测量传感器层的电阻。

在电路的连接层上，将通孔例如508-510和608-610连接到连接轨迹，所述连接轨迹将各个MR传感器502、602连接到内部检测电路或连接到外部测量点。于是可以利用检测电路在集成电路内部或利用合适的测量设置在集成电路外部测量MR传感器502、602的电阻。

这种传感器对于检测高电流是有用的，但是对于如静态电流(IDDQ)测试的应用是不够灵敏的。IDDQ测试已经表明对如栅极氧化物短路、浮栅和桥接故障的物理缺陷的非常好的覆盖度，这些故障都是通过传统故障模型不能很好地建模的，或者通过常规逻辑测试不可检测的。对于高质量和低成本的需求已经导致将IDDQ测试广泛用作对电压测试的辅助测试方法。当与其它测试技术结合时，其具有无需老化(burn-in)测试的潜力。然而，MOSFET泄漏电流随着每种技术节点而快速上升，使故障和无故障电路的IDDQ水平之间的差异变窄。

发明内容

本发明的目的是提供一种传感器，这种传感器对于测量芯片上的小电流如用于测试的IDDQ电流是足够灵敏的。

在第一方案中，本发明提供一种具有导电元件和电流传感器的半导体器件。电流传感器是用于检测流过导电元件的直流的、改变的或交变电流的磁性电流检测器件。该电流检测器件被集成在半导体器件中，并且与导电元件电(galvanically)绝缘。优点是与现有技术传感器相比传感器的灵敏度更高：该传感器可以适用于以μA分辨率测量电流。较高的灵敏度使得能够使用较少的信号后处理和电子电路，这对于例如移动设备的应用是非常重要的。对于IDD测量如静态IDD电流(IDDQ)或瞬态IDD电流(IDDT)，甚至对于具有更严格的IDD测试要求的下一代CMOS工艺，在原则上都可以获得特别充分的灵敏度。IDDQ是在静止状态下在CMOS电路中从Vdd流向Vss的静态电流(IDD电流)。IDDT是在数字转变期间的瞬态IDD电流。测量IDDQ和IDDT电流允许检测CMOS电路内的故障。

该电流检测器件可包括呈现出隧道磁阻(TMR)效应的至少一个磁阻器件，如磁性隧道结(MTJ)器件。在本实施例中，该传感器可以提供与下一代CMOS工艺如MRAM技术的容易的集成。其可以更紧凑，并且使用比现有技术传感器更少的功率。

根据本发明的实施例可以用作检测元件的磁性隧道结(MTJ)以前已经被研制用于存储器应用，并且本发明人已经发现它可以适于用作传感器，尽管存储单元和电流传感器必须具有不同的特性。在存储单元中，自由层的磁阻回路(MR回路)应该是具有相对大的矫顽力(在几十Oe数量级)并具有两个不同剩磁(remanence)状态的正方形。而且，该回路的中心必须位于零场处。相反，电流传感器一方面必须具有对于磁场尽可能大的敏感度(对于高灵敏度)，另一方面在测量范围内必须具有小的磁滞现象或没有磁滞现象以及具有线性特性。该电流检测器件可以与MRAM器件共享MTJ叠置体，由此MTJ叠置体可以是常规类型或触发(toggle)型。这具有的优点是可以一口气(in one go)制造电流传感器和MRAM元件。

电流检测器件可以设置成在电阻和磁场之间具有一定关系，其表现为基本上没有磁滞现象。

该电流检测器件可以具有自由磁性层，该自由磁性层具有在70度和110度之问的角度取向的易轴，优选易轴基本上垂直于被测量的磁场，以便使磁滞现象最小。该电流检测器件可以具有易轴，其中自由层的易轴是由形状延伸引起的。

该电流检测器件可以具有带有磁化方向的固定磁性层和带有易轴的自由磁性层，其中固定磁性层的磁化方向相对于自由磁性层的易轴以一定角度取向，所述角度优选在0度和180度之间，更优选在45度和135度之间，更进一步优选所述磁化方向基本上垂直于自由磁性层的易轴，以便使被测信号的灵敏度最大化。为了抑制磁滞现象，本发明包括相对于这个角度的90度偏离。

可以给该电流检测器件施加例如由在该器件附近的第二电流产生的附加的、直流的或恒定的磁场，以便当基本上垂直于被测场而施加该附加磁场时，可以进一步抑制磁滞现象，或者当基本上平行于被测场而施加该附加场时，可以改变测量范围。

或者，可以给该电流检测器件施加由第二电流产生的附加交变场。该附加的交变场用于调制被测场，由此调制传感器信号。于是通过使用信号处理方法可以提高信噪比。

根据本发明的半导体器件可以包括与电流检测器件的第一侧相邻的用于传输被测电流的第一导体以及与电流检测器件的第二侧相邻的用于传导电流的第二导体，所述第一导体和所述第二导体交叉，但是不电连接。电流检测器件的自由磁性层具有易轴，并且第一导体和第二导体可以各自包括相对于电流检测器件的易轴基本上在30度和90度之间的角度。

根据本发明的进一步实施例，半导体器件还可包括反馈电路，用于测量电流检测器件上的MR变化，并且用于以如下方式控制第二导体中的电流，使得在电流检测器件上观察不到MR变化。该电流反馈电路可以具有用于产生表示被测的并由第一导体输送的电流的反馈信号的装置。

第一导体和第二导体中的至少一个可以包括至少一个垂直导电部件和至少一个水平导电部件，在垂直导电部件和水平导电部件之间存在角部，由此形成一种导体结构，该导体结构至少包括L形部分，其角部与电流检测器件相邻。这具有的优点是利用相同的电流在传感器位置处产生更强的磁场。

根据本发明的半导体器件还可包括磁通集中器，以便增加在电流检测器件的位置处的磁场。该磁通集中器可以包括在至少一个垂直导电部件周围构图的虚拟MTJ叠置体。在这种情况下，磁通集中器可以与MRAM元件和传感器元件一起被制造。该磁通集中器可以是环形的，并且可以包括在极柱之间的间隙，电流检测器件位于该间隙中。

根据本发明的半导体器件可以包括与CMOS或MOS处理兼容的传感器器件。

该半导体器件可以是集成电路。

本发明还包括软件产品，当在处理器件上执行时，该软件产品根据本发明使用测量的电流来执行应用。

形成从属权利要求的附加特征包括传感器元件是平面的，并且隧道电流垂直于该平面元件的平面。另一个这种特征是：该元件被设置成在电阻和场之间具有一定关系，其表现为基本上不存在磁滞现象。另一个这种特征是：传感器元件具有自由磁性层，该自由磁性层具有以一定角度取向的易轴，优选该角度在70度和110度之间，更优选该自由磁性层基本上垂直于被测场。这个角度应该优选接近于90度，以便能够具有最高(绝对值)信号和最低磁滞现象。另外，只测量沿着90度方向的分量。这解释了为何在垂直方向上允许额外的调制或偏置方案。另一个这种特征是：该结包括固定磁性层，该固定磁性层具有在一定角度取向的磁化方向，所述角度优选在45度和135度之间，更优选基本上垂直于自由磁性层的易轴。另一个这种特征是：检测电路包括用于在传感器元件的结的两端施加固定电压并用于通过负载馈送隧道电流的电路，以及用于放大负载两端的电压的放大器。另一个这种特征是：检测电路包括用于有效地箝置结两端的电压的电路。或者，检测电路可以按照电流模式工作，其中由电流源输送的恒定电流流过该结，并且结上的电压降的变化代表其电阻变化，并使用放大器来放大这个电压。很清楚，输出可以是从表示是否检测到场的逻辑信号，到表示以给定精度级测量的模拟或数字信号的任何事物。可以对检测的输出进行适当的后处理，以便适合于例如应用的精度或抗扰性。

作为附加特征，在平行于导体宽度的方向上的传感器元件的宽度应该不大于、优选小于导体宽度。这可以帮助保证穿过传感器的均匀磁场。

本发明的另一方案提供一种用于检测磁场的传感器，其具有带有交叉的各向异性的磁阻检测元件，即，在自由磁性层和固定磁性层的固定方向之间的角度基本上为90度，从而检测元件的延伸的轴基本上垂直于被检测的磁场，即包括70度和110度之间的角度，优选在自由磁性层和被测场之间基本上为90度。

另一方案提供一种具有内置电流传感器的集成电路，所述电流传感器包括磁阻电流传感器，其灵敏度高于100μV/mA。

另一方案提供一种具有内置电流传感器的集成电路，该电流传感器包括设置来检测静态电流(IDDQ)的磁阻电流传感器。

另一方案提供检测磁场或检测电流的相应方法。

在第二方案中，本发明提供使用一种集成磁性电流检测器件用于检测流过导电元件的至少直流的、改变的或交变的电流，该电流检测器件不与导电元件电接触，其中该检测器件用于电流的芯片上测量。

该电流传感器或多个传感器可被设置来检测静态电流(IDDQ)或瞬态电流(IDDT)。作为附加特征，集成电路可以具有多个电流传感器，其输出按照基于扫描链的机理如边界扫描(IEEE标准1149.1)来链接。根据本发明的半导体器件中的电流传感器的优点在于：其具有小的物理尺寸。因为尺寸小，因此其可以很容易地被集成在IC中。这个内置传感器使得可以对IC内部的每个电路块进行IDDQ测量，或者对单个封装如MCM(多芯片模块)或MCP(多芯片封装)中的电路组(constellation)中的每个分开供电的电路进行IDDQ测量。而且也可以对每块进行IDDT测量。随着进一步提高IC领域中的集成度的预期，这将是重要的测试和测量能力。

此外，当集成时，可以为这些传感器增加更多的功能性。

作为附加特征，集成电路可具有多个电流传感器，这些电流传感器的输出按照扫描链方式链接。本发明使得可以使用多个传感器来测量被不同块消耗的电流，以便确定消耗太多或太少电流的设计部分。初始设计的更快调试是经济利益的关键。此外，现在可以监测IC在其寿命期间的损耗。寻找在实际寿命期间电流消耗的变化可以防止意外的故障发生。其中，从这个数据可以获得对于寿命关键的应用的安全方案(safety aspect)。

另一能力是测量分开的处理单元或核芯中的电流。该方法可以包括测量至少一个处理模块中的电流。该功能是为了在动态功率分配方案基础上确定任务的调度。核芯是消耗功率的处理单元，并在其最大能力下运行时可能变热。基于每个处理单元的电流(功率)测量，可以安排更均匀的处理负载，尤其是在具有很多并行处理单元的***中。这防止不必要的等待队列，而且还可以防止在特定核芯中积累过量的热量。而且，可以以这种方式控制功率减少方案，由此防止在装配阶段的昂贵的热量转移方案。

一种新的、现在可行的技术是控制至少一个处理模块的时钟速度，以便获得与预定电流消耗水平的连续匹配。这将提供最大的性能与电池寿命能力。

为了使这项技术恰当地工作，必须在寄存器中利用软件设置用于对比功耗的阈值水平。这个软件可以是与操作***紧密匹配的服务程序。软件的作业调度程序部分必须能够根据来自检测的中断或来自从寄存器规则读取(投票表决)值的中断来进行重排时间表。这个硬件控制的方案在调度软件中相对较新，但是基本上没有区别于已有的以软件为基础的调度。

在第三方案中，本发明提供一种用于检测半导体器件的导体中的电流的方法。该方法包括：通过利用集成在集成电路上的传感器进行非接触磁性电流检测来检测在导体中流动的直流的、改变的或交变的电流。

该方法可包括检测由该电流产生的磁场。

本发明还提供一种方法，该方法包括电流消耗的测量，并且，如果预置的电流消耗阈值被替换，则产生警告信号。

本发明还提供一种方法，其中基于软件的程序根据测量的电流在几个处理单元上进行作业调度，所述测量的电流引起(invoke)中断或将被设置的寄存器位(register bit)。

在本发明的又一方案中，提供一种用于制造电流检测器件的方法，该电流检测器件与MRAM器件共享MTJ叠置体。MTJ叠置体可以是常规类型的(具有非零净磁化的自由磁性层)或触发型的(具有零净磁化的自由磁性层)。被制造的MTJ叠置体包括：电绝缘材料，该电绝缘材料设计成形成磁阻隧穿阻挡层；设置在电绝缘材料一侧上的固定磁性区，所述固定磁性区具有与电绝缘材料相邻的磁矩矢量；以及自由磁性区。自由磁性区可以是非平衡磁性区。或者，自由磁性区可以是位于电绝缘材料的相对侧上的近似平衡或平衡的磁性区，该自由磁性区具有与电绝缘材料相邻并且在平行于或反平行于固定磁性区的磁矩矢量的位置上取向的磁矩矢量，自由磁性区包括人造的反铁磁(AAF)叠置体，该叠置体包括反铁磁性耦合的N个铁磁层，其中N是大于或等于2的整数。

如果自由区具有基本上为零的净磁矩，则根据本发明的方法包括修改自由区的净磁矩，以便使其为非零。这增加了触发型传感器的灵敏度。修改净磁矩可以包括例如通过至少部分地除去或破坏自由磁性区的一个铁磁层，或者局部地将反铁磁耦合转换成铁磁耦合来增加或减小自由磁性区中的至少一个铁磁层的磁矩。

从属权利要求中的任何一项的特征都可以彼此组合或者与独立权利要求的任何一项进行组合。其他优点对于本领域技术人员来说是很显然的，尤其是与那些本发明人不知道的其它现有技术相比的优点。下面将参照附带的示意图介绍本发明是如何实现的。显然，在不脱离本发明的权利要求的情况下可以做出各种变化和修改。因此，应该清楚地理解，本发明的形式只是示意性的，而不趋于限制本发明的范围。

附图说明

参照示出了本发明的优选实施例的附图将更好地理解本发明的特征。在附图中：

图1和2示出现有技术的传感器；

图3示出现有技术的MTJ存储单元；

图4是触发型MRAM单元的垂直剖面图；

图5示出当不施加各自的外部场时用作自由层的平衡的人造反铁磁性叠置体的反应；

图6A示出CMOS反相器，而图6B示出当图6A的CMOS反相器的输入电压Vin从低变为高时，非缺陷和缺陷电路的IDDQ电流；

图7示出绘制了在将大量测试图形施加于电路的数字输入之后测量的TDDQ电流的曲线图；

图8示出根据本发明实施例的传感器的示意图；

图9A、9B和图10A、10B分别示出给定的现有技术存储单元结构和根据本发明实施例的传感器结构的磁阻特性；

图11示出TMR传感器的电压与将要测量的电流的关系的特性；

图12示出对于各种导体宽度、随着离导体的距离而变化的磁场强度的曲线；

图13和14分别示出现有技术存储单元和根据本发明实施例的传感器的层的取向；

图15到18示出在不同情形下的TMR元件的计算电阻相对于磁场强度的曲线；

图19是根据本发明实施例的包括位于L形电流导体的角部上的电流检测器件的电路设置的透视图(左手侧)和侧视图(右手侧)；

图20是根据本发明另一实施例的如在图19中的并且另外设有通量集中装置的实施例的透视图(顶部左手侧)、剖面图(顶部右手侧)、和顶视图(底部右手侧)；

图21是根据本发明再一实施例的包括位于U形电流导体的中心处的电流检测器件的电路设置的透视图(左手侧)和侧视图(右手侧)；

图22是根据本发明另一实施例的如图21中的并且另外设有通量集中装置的实施例的透视图(顶部左手侧)、侧视图(顶部右手侧)、和顶视图(底部右手侧)；

图23示出具有交叉的第一和第二导电线的根据本发明的电流检测器件的顶视图；

图24是包括反馈电路的本发明的实施例的电路方框图；

图25是如图23中的电流检测器件的透视图；

图26是根据本发明实施例的集成电路设置的侧视图，为了简化图示，未示出该检测器件的电极；

图27是根据本发明另一实施例的集成电路设置的透视图；

图28在顶视图(图的顶部)和剖面图(图的底部)中示出将不包含传感器的MTJ叠置体的区域的遮蔽，该遮蔽是借助光刻步骤通过光刻胶层进行的；

图29示出根据本发明实施例借助刻蚀来除去AAF叠置体的磁性层；

图30示出根据本发明又一实施例借助离子注入对AAF叠置体的磁性层的破坏；

图31示出包括两个4nm NiFe层和一个0.7nm Ru中间层的AAF叠置体退火之前和之后的磁滞回路；

图32和33示出用于根据本发明实施例的传感器的读出电路；

图34示出根据本发明实施例的基本电流检测方案；

图35示出芯片上***(SOC)，其中施加的核芯块都具有电流传感器，其可以是每个核芯的一组分布的传感器；和

图36示出芯片上***(SOC)，其中来自施加的核芯块中的电流传感器的输出连接到任务调度程序。

在不同的图中，相同的附图标记表示相同或相似的元件。

具体实施方式

下面将关于特定实施例并且参照特定附图来介绍本发明，但是本发明不限于此，而是只由权利要求来限制。所述的附图只是示意性的，而不是限制性的。在附图中，为了说明的目的，有些元件的尺寸可能被放大，并且不按比例绘制。尽管在本说明书和权利要求书中使用了术语“包括”，但是并不排除其它元件或步骤。尽管当指代单个名词时使用了不定冠词或定冠词，例如“一个”或“该”，但是这包括多个这个名词，除非特别说明。

作为对本发明实施例的说明的介绍，下面将简要解释一下MRAM的发展。近年来，对于磁性RAM(MRAM)的研究已经变得很多。磁性材料与CMOS技术的集成已经变得不再怎么成问题了。计划在2004-2005年进行商业上的MRAM生产。K.-M.H.Lenssen等人在“Expectations of MRAM in comparison.”，Non-Volatile Memory Technology Symposium2000，(Nov.15-16，2000，Arlington VA，U.S.A.)上提出了MRAM技术的调查。这显示第一代磁性随机存取存储器(MRAM)是基于AMR的。1988年之后，称为巨磁阻(GMR)的更大的磁阻效应的发现，使得能够实现具有更高电阻和更大MR效应(5-15％)并且因此具有更高输出信号的更小的元件。在原则上，这使得可以实现用于一般应用的MRAM。其发现十年之后，GMR效应已经应用在商业产品中，如HDD读取头和磁性传感器。

当在室温下证明了大隧道磁阻(TMR)效应时，1995年左右在磁隧道结领域中的突破进一步提高了MRAM的前景。从那以后已经表现出了具有高达＞50％幅度的TMR效应，但是由于强的偏置电压相关性，在实际应用中可用的电阻变化目前在35％左右。

用于这种器件的单元的例子在图3中给出。这种结构和如何制造是公知的，这里不必再详细介绍。总之，这种TMR基MRAM含有单元，所述单元是磁隧道结(MTJ)。MTV基本上包含自由磁性层102、绝缘层(隧道阻挡层)103、固定磁性层105和反铁磁层107，所述反铁磁层107用于将固定层105的磁化“固定”在固定方向上。在如图3所示的例子中，存在一种层结构，其依次具有顶部接触100、自由磁性层102、隧道阻挡层103、固定磁性层105、固定层107、和底部接触110。固定层105可包括人造反铁磁(AAF)结构。此外，这个概念也可以被引入到自由层102中，以便例如由于热稳定性的原因而增加其磁量(magnetic volume)，同时保持产生形状各向异性的低净磁矩以及最终的所需低开关场(或因此所需的低写入功率)。应该注意到，在零磁场时，自由层102明显具有磁矩。因此，通常将其称为人造铁氧磁材料(AFi)。当用在MRAM单元中时，仍然可以保持如本领域技术人员公知的并且将在后面简述的常规写机理来用于这种更复杂的自由层。

MRAM单元在自由磁性层102的磁化方向上存储二进制信息(1/0)，该磁化方向可以相对自由地在两个相反方向之间旋转。如果自由层102的磁化方向平行于固定层105的磁化方向，则MTJ的电阻小，而当它们是反平行时，MTJ的电阻大。为了读取某个单元中的信息，通过被选单元的MTJ叠置体(垂直地)发送小的检测电流I_s。在MTJ叠置体上测量的电压降(与电阻成比例)表示单元的信息。在写操作期间，通过发送写电流通过字线和位线可以改变单元上的信息，所述字线和位线被构图在存储单元的底部和顶部。电流将在存储单元中产生磁场(易轴场和硬轴场)。这些场被编程，使得它们足够大，以便根据将要储存到被选单元中的二进制信息将被选单元的自由层102的磁化切换到新的方向。

一般情况下，如果自由层102和固定层105的磁化方向平行，则GMR和TMR都导致低电阻，而当它们的磁化方向是反平行时，其导致高电阻。在TMR器件中，必须垂直于层面来施加检测电流(CPP，垂直于平面的电流)，这是因为电子必须隧穿通过阻挡层。在GMR器件中，检测电流通常在层的平面中流动(CIP，平面内的电流)。不过，得到快速连续最小化的支持，使MRAM基于CPP TMR的可能性好象更加可能。

近年来，摩托罗拉提出了一种被称为触发(或spin-flop)MRAM单元的新的MRAM概念，如在US 6545906中所述，并且如图4所示。根据这个概念，常规MRAM单元的单一自由磁性层102被(近似)平衡人造反铁磁(AAF)结构220代替，而叠置体的其余部件一般不变。以下将这种AAF结构称为AAF自由叠置体220。AAF自由叠置体220由多个N铁磁层构成，N是大于1的整数，在图4所示的例子中，有两个铁磁层F₁、F₂。每两个相邻的铁磁层F₁、F₂被中间层221分开，所述中间层221是薄的非磁性层，优选是Ru层。调节中间层221的厚度，使得在这两个相邻铁磁层F₁、F₂之间存在反铁磁耦合，这就使它们的磁化在零或小的磁场下为反平行的。选择磁性层F₁、F₂的厚度，使得AAF自由叠置体220的净磁化基本上为零。

这个概念的重要特征在于：由于AAF自由叠置体220的平衡，这个AAF自由叠置体220(几乎)没有净磁矩。这是因为第一磁性层F₁的磁矩m₁＝S.t₁.M₁(铁磁层F₁的MTJ面积S、层厚t₁和饱和磁化M₁的乘积)和第二磁性层F₂的磁矩m₂基本上相等，m₁＝m₂，并且它们是反平行的，因此彼此抵消。在施加的为零的外部场时，这些磁矩排列在MTJ元件的易轴方向EA上，如图5的左手侧所示。在图5中，元件中的实线和虚线箭头分别表示AAF自由叠置体220的上和下磁性层F₁、F₂的磁矩。铁磁层F₁、F₂的磁矩是反铁磁耦合的，并形成磁化对。当超过自旋翻转(spin-flop)场的磁场在不同于易轴方向的某个方向施加于MTJ叠置体时，磁矩将“翻转(flop)”，以使它们的矢量和对准到施加的场方向的方向(如图5的右手侧所示)。所谓的自旋翻转状态是以Zeeman能量(外部场)和反铁磁耦合能之间的精细能量平衡为基础的。

总的MTJ叠置体的电阻取决于AAF自由叠置体220的下磁性层F₂的磁化方向222和固定层105的磁化方向之间的各个取向，并用于限定存储状态。只有在施加足够高的旋转磁场时才可以切换(在第一和第二逻辑状态之间，例如1-0)AAF自由叠置体220。这个旋转磁场是通过经过字线和位线发送两个连续脉冲而产生的。这些脉冲在时间上稍微偏离，但是仍然是重叠的，如在US 6545906中所述的。这两条线彼此垂直，并优选相对于MTJ叠置体的易轴形成45度角。这两个脉冲的序列产生旋转场，该旋转场将自由AAF叠置体220的磁化对从旧的方向顺时针或逆时针地连续旋转到新的方向。未选单元最多只暴露于这些脉冲中的一个；并在脉冲结束后将恢复到原始位置。利用这种写过程，因为未选单元没有通过能量势垒中的最大值，因此它们不切换。

本发明人已经发现常规类型和触发型这两种MTJ器件都可用于或适用于磁场传感器。这些具有很多的应用，例如在流过导电元件的电流如功率电流或IDD电流的无接触测量中的应用，无接触是相对于导电元件来说的。这可以是在CMOS芯片或其它芯片中的任何一种当中。当然，其也可以在MRAM芯片中实施。以很小的变化，可以将用于MRAM单元的相同制造技术用于形成根据本发明实施例的集成电流传感器。它们特别适合于MRAM芯片或含有嵌入式MRAM的芯片中的功率管脚测试和IDDx测试，因为这些传感器的实施可能不需要花费任何额外的掩模或额外的工艺步骤。

由于AAF自由叠置体220的零净磁化，触发型存储单元更加不受外部磁场的影响，因此变得更可靠(robust)。对于MRAM来说的这个优点变为传感器应用的缺点。由于对外部场的免疫性，由这种叠置体制成的磁性传感器的灵敏度严重下降，并估计是比常规MRAM叠置体低一到两个数量级大小。不过，本发明人认为这种叠置体也可以用于或适用于用作磁性场传感器，如下所述。

在CMOS电路中，例如如图6A所示的CMOS反相器，IDD是从高电源电平Vdd流到低电源电平Vss的电流。当该电路不工作时，意味着在该电路中没有数字转变，还被称为静止状态，IDD电流是稳定的并具有小的值，其被称为静态IDD电流或简化为IDDQ电流。当在该电路中有任何数字转变发生时，例如V_in从低变为高，并因而V_out从高变为低(图6B，上部)，IDD电流升高到称为瞬态IDD电流或简称为IDDT电流的最大值(图6B，中间部分和底部)。然后，在转变之后，其再次下降到静态IDDQ水平(图6B，中间部分)。所述情况是在电路无缺陷时发生的。在存在如栅极氧化物短路、浮栅、桥接故障等的任何缺陷的情况下，如由图6A中的并联电阻器R_P表示的，观察到转变之后IDDQ明显增加，如图6B的底部曲线所示。通过监测转变之后的IDDQ电流，可以很容易地检测电路的缺陷。

已经证实IDDQ是非常好的测试方法，它能覆盖其它方法到目前为止所不能检测到的许多故障。

IDDQ测试的改进方法是增量(delta)IDDQ测试方法。在增量IDDQ测试方法中，将大量的测试图性发送到电路的数字输入端，并且监测和比较IDDQ(图7)。设计这些图形，使得它保证改变每个内部净值(触发)。一个图形与另一个图形的平均值之间的差异被称为ΔIDDQ。如果ΔIDDQ值中的任何一个偏离已知正常值太远，则断定该电路是有缺陷的。

对于这两种方法，电流分辨率优选是几μA或更少，即使增量IDDQ方法中的电流范围取决于电路的尺寸可以在mA范围或甚至更高的范围内。在Brain Kruseman等人的The future of delta IDDQ testing，Proceedings of the Test Conference，2001，Pages 101-110中可以找到关于IDDQ测试的更多信息，这里引入该文献作为参考。

在图8中示出了根据本发明实施例的传感器的基本原理。图8示出传感器具有三层，即，自由磁性层102、隧穿阻挡层103、和固定(pinned)层或固定磁性层105。自由磁性层102和固定磁性层105都可包括叠层。通过导线200发送将要被测量的电流I_X，所述导线200位于MTJ传感器元件210的下面。使用常规隔离层(图8中未示出)将传感器元件210与导体200电隔离。传感器元件210沿着导体200的轴延伸，如下面更详细介绍的。可以利用与MRAM单元完全相同的方式来对传感器元件210进行构图，并且传感器元件210可以位于含有存储阵列的区域的外部。由电流I_X产生的场将使传感器元件210的自由层102的磁化方向旋转，这可以通过其电阻变化来检测。发送检测电流I_S通过元件210(从顶部向底部)，以便测量电阻。

尽管使用相似的原理，MRAM单元和根据本发明实施例的电流传感器具有不同的特性，如图9A和10A所示。在每种情况下，磁性层的相应取向在图9B和10B中示出。图9A示出MRAM存储单元结构的电阻与磁场的特性。在MRAM单元中，希望自由层的磁阻回路(MR回路)是具有相对大的矫顽力(在几十Oe数量级)并具有两个不同剩磁状态的正方形。而且，该回路的中心必须处于零场。相反，如图10A所示，电流传感器的特性十分不同。一方面，它必须具有倾斜特性以提供对磁场尽可能大的易感性(为了高灵敏度)，另一方面，它必须具有小的或没有磁滞现象。该回路的中心不必处于零场。可以根据应用来选择中心点。例如，它可以在与被测场的方向相反的方向上偏移，从而在测量宽范围单向电流的情况下，拓宽它的检测范围。

可以利用这些元件的磁性特性的几何形状相关性来构造具有所希望特性的传感器。在MRAM中，为了获得所述的磁滞回路，自由层的易轴必须与固定磁化的方向平行，如图9B所示。在图9B和10B中，为了清楚起见，示出的自由层和固定层稍有偏离。实际上，这些层应该叠置在彼此的顶部，并被薄隔离层(隧穿阻挡层)分开。易轴可以通过将该元件构图成细长形状来实现，由此在该细长方向上产生形状各向异性。在写期间，作为切换该元件的实质施加场分量的易轴场，被指向沿着该易轴。

在传感器结构中，自由层的易轴(通常处于细长方向上)应该处于0度和180度之间的角度上，优选在45度和135度之间，更优选基本上垂直于固定的磁化，如图10B所示。用于被测电流I_X的导体200优选与这个易轴平行，这将产生垂直于易轴的场。从Stoner-Wohlfarth理论公知的是，如果对单畴磁性元件施加方向为垂直于其易轴的磁场，则其磁滞回路将没有磁滞现象。然而，不排除被测电流I_X相对于易轴以一定角度取向；尽管在大多数情况下平行的设置是最佳选择。

此外，为了进一步抑制磁滞现象，可以对传感器施加由例如位于器件附近的第二电流导体产生的附加的dc磁场(几Oe)，以便进一步抑制磁滞现象。设置第二电流，使得附加场的方向基本上垂直于将被测量的场，由此基本上平行于自由层的易轴。附加场使自由层内部的磁化的一致旋转稳定，由此抑制由畴壁运动产生的磁滞现象。为了偏移特性曲线的中心点，由此偏移传感器的测量范围，第二电流可以被设置成使得附加场的方向基本上平行于将要被测量的场。

或者，可以对该传感器施加由第二电流导体产生的附加交变场。该附加交变场用于调制被测场，因此调制传感器信号。通过使用合适的后信号处理方法，可以提取信号，由此可以大大提高信噪比。

图11示出电流传感器(惠斯登)桥的转移特性(电压与电流)的测量。传感器桥的每个元件是尺寸为6.5×8μm²的TMR元件。传感器平面与导体200的顶部之间的距离是150nm。导体横截面是6.5μm(横向)×0.35μm(垂直)。施加到惠斯登桥的电压是400mV。从图11所示的特性曲线的斜率可以得到这个传感器的灵敏度，为1.7mV/mA。对于IDDx测试，所需的分辨率2μA将产生3.4μV的变化。利用遵循常规原理的放大器，可以很容易地分辨这个变化，而不使其被噪声淹没。

传感器元件210的尺寸或多或少由传输被测电流的导体200的宽度来限定。为了在元件210上具有相对均匀的场，传感器元件210的宽度等于或小于导体200的宽度是可取的。另一方面，必须选择导体200的宽度，使得其在传感器元件210上提供足够的场。图12示出导体宽度和导体-传感器距离与在传感器元件210上产生的场之间的关系。导体200具有300nm的厚度，并且电流为10mA。一般来说，导体200的宽度越小且导体200-传感器元件210的距离越短，则可以在传感器元件210上产生的场越大。例如，如果需要测量几mA范围或更小的范围，则导体200的宽度应该不大于大约2μm，以得到足够的场来驱动传感器元件210。导体200的厚度采取大约300nm，并且导体200和传感器平面之间的距离大约为150nm，这是现实的实际值。因此，由于传感器元件210的宽度应当不大于导体200的宽度，因此传感器宽度也应该小于2μm。

传感器元件210的长度取决于灵敏度和磁滞现象的要求。纵横比越小，可以获得的灵敏度越大。理想地，传感器形状可以是圆的，以便获得最大灵敏度。然而，灵敏度是磁滞现象的相反因素：纵横比越小，磁滞现象变得越大。为了减少磁滞现象，必须沿着导体方向引起一些各向异性，以便稳定磁矩。最容易的方式是使元件伸长，以便利用所谓的“形状各向异性”。实际上，发现纵横比的折衷值大约为5-7(对于宽度为大约1到几微米的元件来说是有效的)，从而具有相对高的灵敏度，而没有显著的磁滞现象。

传感器元件的固定(或硬参考)层可由具有净磁化的单个铁磁层构成或者它可由具有基本上零净磁化的人造反铁磁(AAF)叠置体构成。AAF叠置体通常由两个铁磁层(例如CoFe)构成，这两个铁磁层通过非磁性层(例如Ru)反铁磁地耦合在一起。这个叠置体实际上等效于单个固定层，但是由于这些层的强的反铁磁相互作用而更加可靠(robust)。此外，应该注意的是，根据已经被引入以使MRAM的可缩放性(scalability)朝着更小的CMOS节点而改进的材料体系，可以将更先进的分层结构用于该自由层，如静磁耦合的结构，和反铁磁耦合的AAF结构。

图13示出作为存储单元中的固定(硬参考)层和自由(软存储)层的AAF叠置体的磁化取向，图14示出传感器的对应层的磁化取向。在这些图中，为了清楚起见，未示出AAF叠置体的绝缘隧穿阻挡层和非磁性中间层。图12和14示出对于传感器来说，形状各向异性，换言之，伸长，是如何垂直于外部施加场H_extem，而对于现有技术的存储单元来说其是平行的。这还产生转移曲线的倾斜度。在图14中，在传感器设计中实现了交叉各向异性结构，这允许稳定的磁化结构(大约在零磁场下)，其中软和参考层的磁化彼此垂直。

为具有如图14所示结构的传感器元件计算的特性的一些例子示于图15到18的曲线中。示出了表示电阻与磁场强度的曲线。作为参考的目的，图15示出了存储单元的电阻与磁场强度的关系。可以看出，在零场附近的灵敏度很低，并且存在磁滞现象。这个例子使用180×120nm²的矩形形状的层。MRAM具有CoFe-Ru-CoFe的参考叠置体，其中这两个CoFe层的厚度分别是1.75-和2.25nm，以及5nm的NiFe自由层。

图16示出第一传感器件的电阻与磁场强度的关系的曲线，其中所述第一传感器件构成为参照图15所述的存储单元，并具有120×180nm²的尺寸。在该传感器结构中，将参考叠置体的磁性层CoFe固定到垂直于自由层的易轴的方向，并且在该固定方向的方向上施加场。

对于椭圆形，形状各向异性由各向异性场给出：

H_K＝4π(t.M)(η_y-η_x)/w，

其中(t.M)是自由层厚度和饱和磁化的乘积，并且(η_y-η_x)是纵横比l/w的单调增加的函数，其当l/w＝1时值为0(圆形)而当l/w＝∞时值为1。对于如下给定的数字H_K＝160Oe。于是传感器灵敏度与信号相关。作为例子，采用磁隧道结以及例如40％可使用的TMR信号。评估的灵敏度于是为：

灵敏度＝TMR[％]/(2.H_K)。

对于给定的例子，灵敏度为0.125％/Oe。注意到，可以通过增加传感器的宽度w来提高这个灵敏度。可以从获得的电压信号推得有效的磁场灵敏度。对于大约200mV的偏置电压，40％TMR信号导致ΔV＝80mV，由此计算出在放大之前灵敏度为250μV/Oe。如在MRAM存储单元设计中那样，可以添加电压-箝位晶体管，以便固定传感器元件上的电压V_bias，并且得到的电流变化I_sense可以被放大。对于10kOhm的磁隧道结，最大电流变化将为8.3μA，而在例如R_load＝50kOhm时，则ΔV＝415mV。

图17示出第二传感器件的电阻与磁场的曲线。该器件具有700×5000nm²的尺寸。该器件具有2.0-2.5nm的CoFe-Ru-CoFe的参考叠置体，以及5nm的NiFe软层。假设全MR比例是40％，则可以计算出传感器的灵敏度是0.4％/Oe。

在最后步骤中，可以考虑电流线的磁场产生。这个问题非常取决于几何形状，如图12所示。MRAM设计中的典型值是每mA电流产生几Oe磁场。假设每mA产生5Oe的场。利用前面的发现，这将导致大约6.5mV/mA的有效电流灵敏度。对于图18中给出的例子，使用240×360nm²的矩形传感器，其中H_K＝50Oe，在使用相同的假设条件下应该有大约21mV/mA的电流灵敏度。

总之，从实验和理论两方面的考虑来看，每mA可以产生在几到几十mV范围内的信号，这将比以下文章中所述的电流MAGFET器件好上大约两个数量级：Walker等人的“A Practical Built-in Current Sensor for IDDQ Testing”，ITC2001，paper 14.3；或在Giovanni Busatto等人的，Microelectronics Reliability 43(2003)577-583。换言之，在μA级的电流变化将导致信号在μV到几十μV范围内的变化。

根据本发明另外的实施例，包括上述电流检测器件的集成电路设置可以设有特殊手段，以便提高电流检测器件的灵敏度或被测场的产生。

根据本发明的实施例，可以提供装置，用于利用由电流导体输送的相同电流在传感器水平上产生更强的场。这种装置例如可以使用至少一个垂直导电部件，例如通路，以及至少一个水平导电部件，例如互连线。连接垂直导电部件和水平导电部件，以便形成L形导体结构，或者以便包括L形导体部分，其角部与电流检测器件相邻设置。

下面将给出如何获得这种装置的例子。

作为第一例子，水平互连线40连接到垂直通路41，由此形成L形结构42(图19)。图19的左手侧示出透视图，而图19的右手侧示出垂直剖面图。这个L形结构42用作被测电流I_X的导电路径。电流检测器件210位于L形结构42的角部44附近。因为，当电流流过L形结构42时，通路41和水平互连线40根据右手规则在电流检测器件210的位置上在相同方向上产生磁场，因此在电流检测器件210测量到的最终磁场相对于只有直的水平导体的常规设计来说大约是其两倍。希望垂直导电部件，即通路41尽可能地靠近电流检测器件210设置，这取决于可获得的构图技术。通路41的上端可以连接到任何上互连层上，该上互连层在测量时进一步连接到电流路径。

作为第二例子，给第一例子的设计增加环形磁通集中器50，如图20所示。环形磁通集中器50提供间隙51，并且电流检测器件210位于环形磁通集中器50的开口间隙51中。

磁通集中器50可以是虚拟MTJ，例如构图在通路41周围。设置在电流检测器件附近的环形虚拟MTJ的自由层可以用作磁通导板(flux guide)，以便将更多的磁通量集中到电流检测器件中，由此使检测极限更低。环形磁通集中器50将在垂直通路41周围产生的圆形磁通线集中到环的间隙51中，在那里设置了电流检测器件210。此外，磁通集中器50靠近间隙51的区域还部分地集中由水平导体线40产生的磁通线。使用磁通集中器50，可以显著地增加磁通密度，由此增加检测器件210处的磁场强度。检测器件210的边缘和间隙51的“极柱”之间的距离应该尽可能地小，这取决于技术的能力。

在图20的左手侧的顶部，示出了设有磁通集中器50的L形结构42的透视图。磁通集中器50的层对应于检测器件210的那些层，因此根据本发明，还对应集成MRAM单元的层。存在检测(自由)层102、绝缘层(隧道阻挡层103)、固定磁性层105和用于将固定层的磁化固定到固定方向(交换-偏置方向)的反铁磁层107。在图20所示的例子中，还存在覆盖层241。为了简化起见，在MTJ叠置体中只示出了那些层。实际上，可以存在更多层，这些层在这里与工作原理不相关。磁通集中器50的自由层(检测层102)可以用作用于位于磁通集中器50的间隙51中的检测器件210的磁通导板，因为该自由层的磁化是自由旋转的。磁通集中器50的固定层105在测量期间将不影响磁通变化，这是因为其磁化是固定的。

本设计允许在不需要任何额外处理步骤的情况下形成用于检测器件210的磁通集中器50，这适于例如集成到MRAM芯片中的应用。

在图20的顶部右手侧，示出了在图20的顶部左手侧所示的结构的剖面图。

图20的底部右手侧示出了具有磁通集中器50的L形结构42的顶视图。优选地，磁通集中器50具有大于检测器件210的宽度，这是为了更好的效率和在间隙51中产生的均匀的场。通过改变几何形状可以调整磁通集中器50的导磁率(permeability)。应该选择磁通集中器50的纵横比，以使得其在被测场范围内不完全饱和，而是仍然具有用于集中磁通的足够大的导磁率。磁通集中器50应该被构图为尽可能地靠近检测器件210，但是仍然与其电绝缘。越靠近它，则磁通引导越有效。当然，最小间隔取决于使用的光刻分辨率和刻蚀技术。

作为第三例子，如图21所示，向第一例子的设计添加第二通路60，以便形成U形结构61。U形导电路径在检测器件210周围环绕，部分地形成回路。利用这种U形结构61，与只有直的导体的常规情况相比，对于相同待测电流I_X来说在检测器件210上产生的场大约是三倍。检测器件210优选位于这个U形结构61的中心位置上，优选与U形结构61的三个段41、42和60距离相等。通路41、61的上端连接到任何上互连层(图中未示出)，这些互连层在测量时进一步与电流路径相连接。

作为第四例子，如图22所示，在第三例子的两个垂直通路41，60的周围添加由虚拟MTJ形成的双环磁通集中器70。检测器件210位于磁通集中器70的间隙71中。由通路41、检测器件210下面的水平线42、和通路60构成的导电路径穿过双环磁通集中器72、73的两个孔。当通过U形导电路径61从例如通路41向通路60发送电流Ix时，该电流在检测器件210的平面上产生两组环形磁通线74、75，这些磁通线被磁通集中器70集中：一组磁通线74相对于通路41逆时针循环；而另一组磁通线75相对于通路60顺时针循环。它们在间隙71处具有相同的方向，由此在检测器件210上的磁通密度的强度是给出的第二例子的两倍。在灵敏度和低场检测限制方面，这是四个例子当中最好的例子，因为利用通过导电路径发送的相同电流I_X，这个例子在传感器位置处提供最强的场。尽管该设计更加复杂，但是它不需要任何额外的处理步骤；只是必须改变掩模的设计。

在可选择的实施例中，可以用由软磁层制成的专用磁通集中器来代替虚拟MTJ类型的磁通集中器50、70，这种专用磁通集中器与MTJ叠置体分开构图。在这种情况下，需要额外的处理步骤。然而，作为回报，磁通集中器的效率可能更好。这是因为已经证实最有效的磁通集中器具有至少10nm的厚度，而MTJ的自由层的厚度仅仅大约为4-5nm，尽管在这个厚度，它开始具有这种效果。

可以使用测量器件的电阻的检测电路来读取不同实施例中的传感器。这种检测电路的例子将在下面讨论。

此外，可以采用无效-模式(nulling-mode)反馈模式。在这种***中，在磁场传感器的位置上产生相反的磁场，其大小随着时间变化，从而迫使传感器测量的总局部场为零。电反馈信号本身可以是传感器模块的直流输出信号。无效(nulling)具有的优点是传感器工作点是固定的，通常在，但不限于，零磁场。因而，可以扩展电流传感器的测量范围，并且提高了其线性。此外，可以抑制磁滞效应。可以为使用常规MRAM概念设计的电流传感器以及为与触发型MRAM单元共享相同平衡AAF自由叠置体的电流传感器来实施无效。

在另一实施例中，介绍了用于与触发MRAM单元共享同一MTJ叠置体的电流传感器的不同无效概念。本实施例背后的原理在图23中示出。检测器件210(即MTJ元件)位于第一导线90和第二导线91之间：一条在检测器件210下面，一条在检测器件210上面。MTJ元件与这两条导线90、91电绝缘。这两条线90、91相对于检测器件210的易轴对称地设置，即它们中的每一个与检测器件210的易轴形成相同的角度α。角度α可以具有在30度和90度之间的任何值，对于当前CMOS设计规则的兼容性，优选为45度或90度。第一导线90，例如物理地位于检测器件210下面的导线，用于待测电流(I_X)，而第二导线91，例如物理地位于检测器件210上面的导线，用于反向电流(I₂)。然而，在可替换的实施例中，导线90、91的设置可以上下颠倒，这意味着上导线可用于传输待测电流I_X，而下导线可以用于传输反向电流I₂。

检测器件210的顶部电极和底部电极(图中未示出)与这两条导线90、91电绝缘，并且连接到反馈电路80(如图24所示)。反馈电路80驱动第二导线91中的反向电流I₂。

在测量期间，电流I_X在检测器件210上产生第一磁场H₁，该磁场H₁趋于使自由叠置体220中的AAF磁化对顺时针旋转，而电流I₂感应第二磁场H₂，该磁场H₂试图使自由叠置体220中的磁化对逆时针旋转(见图23)。如果第一和第二磁场相等，H₁＝H₂，或换言之，最终场H在易轴方向上取向，并且如果最终场H的大小不超过易轴方向上的旋转下降(spin-flop)场，则自由叠置体220的磁化对将不旋转，由此在反馈电路80上没有观察到MR变化。旋转下降场H_flop是人造反铁磁体的单轴各向异性场H_K和饱和场H_sat的函数，即H_flop＝sqrt(H_K*H_sat)。关于旋转下降场的细节可以在US 2004/012084中找到。为了避免最终场H超过旋转下降场，应该根据被测电流范围来正确地选择每条导线90、91和易轴之间的角度α，即，必须满足下列条件：cosα＜H_flop/(2*H₁)。以这种方式来设计反馈电路80，即，它试图通过读取检测器件210的输出信号来平衡第一和第二磁场H₁、H₂。换言之，反馈电路80尝试驱动第二导线91中的电流I₂，从而使检测器件210的MR变化保持为零。由此，与第二导线91串联连接的负载电阻器R_L上的电压降与流过第二导线91的电流H₂成比例，并且因而与流过第一导线90的待测电流I_S成比例，并且可以用作检测器件210的输出。从反馈电路80提取输出的任何其他方式也是可行的。

在图25中示出了根据本实施例的设计的透视图。

所提出的实施例提供以下优点：

更大的测量范围，因为该范围不受磁化对的旋转的限制。

测量范围内的线性特性。这是因为在测量范围内，输出与I₂成比例，而I₂又与I_X完全成比例。

没有磁滞现象，因为磁化不明显旋转。

处理步骤没有变化，由此没有额外的成本。

在图26中提出了根据本发明的设计的另一实施例。上导线91连接到两个垂直通路85、86，这两个垂直通路紧密地靠近检测器件210设置，形成U形桥87。I₂从下金属层(例如从与下导线90相同的层)中的导体88进入桥87，并且它在相同金属层或不同层中的导体89离开桥87。由U形桥87的三个段85、91、86产生的磁场在检测器件210的位置上叠加，并利用相同电流I_S产生大约是图25的设计三倍大的场。因此，在这种情况下，为了获得H₂＝H₁，所需的I₂的值甚至小于待测电流I_X。

图27中示出了另一实施例，其中上导线91和下导线90都构成为U形桥87、120的形式。在这种情况下，进一步改善了灵敏度和低电流检测限制。

为了从触发MRAM叠置体获得更灵敏的电流传感器，根据本发明的实施例，在包含传感器的区域上局部地修改淀积的触发型MTJ叠置体，使得自由层的净磁矩实际上变成是非零的，如在常规MTJ叠置体传感器中那样。因此可以从触发MRAM叠置体局部地恢复适合于传感器应用的常规MRAM叠置体。

根据本发明的实施例，通过减小或增加AAF自由叠置体中的磁性层之一的磁矩，可以以使得自由层的净磁矩变为非零的方式来局部地修改包含传感器的区域。

在刚刚淀积MTJ叠置体之后，进行光刻步骤，以便遮蔽不包含传感器的区域，如图28所示，并因此其将不被修改。遮蔽的区域可以包含将在后来的工艺步骤中被构图的MRAM单元。

图28的顶部示出了顶视图，而图28的下部示出淀积掩模材料之后和任何其他的构成步骤之前的触发型MTJ叠置体的垂直剖面图。于是该叠置体准备好进行修改，以便减小或增加AAF自由叠置体220中的磁性层之一的磁矩。修改MTJ叠置体之后，除去掩模材料，例如光刻胶240。

下文中给出了如何减小或增加AAF自由叠置体220中的磁性层F₁、F₂之一的磁矩的例子。

作为第一例子，利用任何合适的方式至少可以部分地或全部地除去AAF自由叠置体220的顶部铁磁层F₁。用于进行除去的最优选的方法是刻蚀技术，例如，离子束刻蚀、反应离子束刻蚀、溅射刻蚀、等离子体刻蚀、湿法刻蚀等。

必须首先刻蚀例如Ta的覆盖层241。接着，至少部分地除去上部磁性层F1。理想地，刻蚀应该停止在中间层221的顶部或其内，如图29的顶部所示。这将保证传感器的最高灵敏度。然而，还可以部分地除去F1，这足以使AAF非平衡。如果自由叠置体包括两个以上的磁性层，则可以至少部分地除去一个或多个层，以便获得其中净磁矩不再等于零的结构。

最后，在刻蚀之后可以除去掩模层，例如光刻胶240，如图29的底部所示。在这些额外的步骤之后可以象常规的那样进行MRAM工艺的标准部分，即，直到完成芯片的完整制造的用于对MRAM单元(和自动伴随它对传感器)和导线进行构图所需的所有其余步骤。

作为第二例子，可以通过任何合适的破坏方法部分地或全部地破坏AAF自由叠置体220的顶部铁磁层F₁的磁特性。该破坏方法应该导致材料从磁性向非磁性的转换。合适的破坏方法的例子包括氧化、离子注入或利用扩散的掺杂。例如，可以通过氧化来局部地破坏上磁性层F₁的磁特性。氧化工艺应该贯穿覆盖层241，向下到磁性层F₁，并且应该停止在中间层221上。

或者，可以通过离子注入或利用扩散的掺杂来进行破坏。离子注入是公知的技术，例如在US 6153281中所述的。注入的离子可以例如是Cr、O、N、Nb、Si等，并且注入可以在垂直于基板的方向或在一定角度下进行。重要的是如图30所示的注入分布260浅。这可以通过使用低离子能以及优化注入剂量和束角度来获得。此外，注入区必须限定在最顶部的磁性层F₁内，这可以通过调节注入剂量来获得。

根据另一实施例，使自由区220的净磁矩变为非零的另一种方法可以是在通过任何合适的方法例如通过刻蚀技术除去覆盖层241之后在AAF自由叠置体220的顶部铁磁层F₁的顶部上直接添加另一铁磁层F₃(在图中未示出)。通过添加磁性层，包括F₁和F₃的组合层的磁矩变得大于F₂的磁矩，从而获得非平衡的AAF结构。作为可选择的方式，可以一次淀积F₁、F₂和F₃的整个层结构。因此，最初芯片的MRAM部分也将具有之后需要被除去的额外层，这增加了工艺复杂性。假定MRAM是IC的主要功能，在大多数情况下这是不能被接受的。

根据另一实施例，使自由区220的净磁矩变为非零的可选择方法可以是将AAF自由区220(部分地)的铁磁层F₁、F₂之间的反铁磁耦合局部地转换成铁磁耦合。这可以通过局部地退火AAF自由叠置体220来获得，从而由于与Ru中间层221的相互扩散而获得在磁性层F₁和F₂之间的铁磁耦合区。这导致AAF自由叠置体220中的剩磁(和由此的非零净磁矩)。在本实施例中，不必将额外的掩模层***到MRAM基线工艺流程中。在测试阶段过程中可以产生局部加热。

后一实施例与前面的实施例的不同之处在于不需要掩模。从US2004/0120184可知，可以通过退火来局部地改变AAF自由叠置体220。近年来这已经被人提出用于减少触发写MRAM概念中的写功率。在US2004/0120184中，在中等温度下对AAF自由叠置体220进行退火，导致在AAF 220中产生弱耦合区，并且因而产生较低的旋转下降场。这样做通常可以修改样品区域的10-20％。

在实验中已经观察到当在更高的温度下退火时，这些弱(反铁磁地)耦合区将生长并最终发展成其中铁磁层F₁和F₂铁磁地耦合的区域。因而，该样品将在零外部施加磁场下呈现出剩磁(非零净磁场)(见图31)。图31示出包括4nm NiFe层F₁、0.7nm Ru中间层221和另一个4nm NiFe层F₂的AAF自由叠置体220的磁滞回路。已经在240℃下进行了15分钟的退火。在图31的小插图中可以清楚看到，退火之后，叠置体逐渐形成基本非零剩磁磁化，表示至少在膜的部分中，在铁磁层F₁和F₂之间存在铁磁耦合。

在传感器区域中可以包括特定装置，以便在特定退火步骤期间通过例如过量电流退火来局部地产生额外的热量。在这种步骤中，只有消耗额外功率的区域将具有升高的温度，该温度足以使扩散工艺开始并最终在AAF中形成弱耦合区。不同的方式可以是使用聚焦的激光来局部地加热叠置体。假定传感器不位于MRAM阵列附近，则稍微粗糙的发光***就足以用于这个目的。

一旦形成MTJ检测元件，无论是常规类型的或是MRAM叠置体的触发类型的，任何合适的常规电路都可用作用于测量检测元件的电阻的检测电路，以适于应用。对于高性能应用，在图32和33中存在两个替换读出电路，在原理上它们与用于MRAM的读出电路相同。如图32所示，采用运算放大器320来放大在负载电阻器310的两端观察到的电压，所述负载电阻器310经由偏置晶体管340与传感器330串联连接。在图32中，传感器上的偏置电压被箝位到相对固定的值(大约200mV)，并且传感器的电阻的变化引起电流变化，这导致负载电阻器上的电压变化。然后这个电压变化被放大。该电路的缺点是：在传感器的电阻改变时，将导致箝位电压的一些变化。

在图33中，在MTJ存储器读出的背景下，使用来自US6205073B1的材料提出了一种改进的电路。在这种设计中，存在两个运算放大器。输出运算放大器360将偏置控制运算放大器350的输出放大。偏置控制运算放大器输出还被馈送到偏置晶体管340的输入端。向运算放大器350的反向输入端馈以传感器两端的电压。在这种设计中，偏置控制运算放大器的负反馈允许将传感器330上的电压箱位的有效方式，这可以提供更稳定的信号和更快速的读出时间。

如图34所示，通过传感器读出放大器400可以读出传感器组件330的输出V_signal，该传感器组件例如类似于图32或33中所示的电路，所述放大器400具有使得与预定阈值进行比较成为可能的第二输入V_thres。在图34中，比较信号(V_thres)从控制逻辑402产生并且甚至可以是可编程电平。在放大器400的输出上获得的最终更高或更低的信号(与阈值电压相比)基本上是数字信号，并且优选可以通过例如根据IEEE标准1149.1包含使用内部寄存器的边界扫描单元的边界扫描装置传送到输出管脚上(图34)。

本发明使得可以使用多个传感器来测量不同块消耗的电流，从而确定消耗太多或太少电流的设计部分。图35示出芯片上***(SOC)400，其中施加的核芯块402都具有电流传感器单元404(它可以是每个核心中的一组分布的传感器)。该传感器单元404连接到访问装置(优选与图34所示类似的边界扫描装置)。检查能力可以是这个芯片上的附加处理功能(图中未示出)。通过边界扫描，检查能力还可以设置在芯片外部。可以监测IC在其寿命期间的损耗。

图36中给出了更具体的例子，其中电流传感器被设置在至少一个处理组件或核芯的电源线上。以简化形式示出了功率分布网络，并且这个功率分布网络通常比图35和36示意性示出的复杂得多。将电流传感器404的输出馈送到中央任务调度程序700。调度程序700的功能是收集关于不同组件或核芯402的功耗的信息，然后根据动态功率分布方案来确定任务的时序安排。调度程序700可以在软件中实施，所述软件在合适的处理器件上运行，如常规微处理器，例如嵌入式微处理器或可编程数字逻辑器件，如可编程门阵列，例如可编程阵列逻辑、可编程逻辑阵列、现场可编程门阵列或类似物。核芯402是消耗功率并在它们的最大能力下运行时可能变热的处理单元。基于每个处理单元的电流(功率)测量，可以安排更加均匀的处理负载，即，任务调度程序700可以进行负载平衡。然后将加载控制反馈回核芯402。这个功能在具有很多并行处理单元的***中尤其有用。这防止不必要的等待队列，而且可以防止在特定核芯402中产生过量的热。而且，可以通过这种方式控制功率减少方案，由此避免在组件级的昂贵的热量传送方案。在其它例子(未示出)中，任务调度程序700可以用具有不同功能的不同电路如测量单元或中断发生器来代替。从那里，将形成到内部模块或到外部世界或到软件环境的接触，用于进一步的工作如其它控制或监测任务。

在上述任一实施例中所述的电流传感器可以在很多种集成电路中实施，特别是CMOS电路和MRAM电路。遵循惯例，这种传感器的输出可以在扫描链中耦合，以便多路复用很多传感器输出到集成电路的一个或多个输出上。这种集成电路可以用在常规消费者设备中，特别是移动设备，如膝上型计算机、移动电话和安全***，如用于汽车和航空电子设备的ABS等。如上所述，用于检测由待测电流产生的磁场强度的传感器具有使用磁隧道结的传感器元件以及检测电路，该传感器元件具有随着磁场变化的电阻，该传感器元件包括隧道结，并且设置该检测电路，以检测流过隧道结的隧道电流。例如由伸长引起的各向异性以一定角度取向，优选垂直于磁场。优点包括更高的灵敏度，并且由此降低了对噪声的易感性。而且可以提供与下一代CMOS工艺的容易集成，更加紧凑，并且使用较少的功率。更高的灵敏度使将要使用的后处理减少，从而节省了用于如移动设备等的应用的功率。应用包括电流传感器、内置电流传感器、和IDDQ测试、甚至用于下一代CMOS工艺。在权利要求的范围内可以设想到其它的变化。

Claims

1.一种具有导电元件和电流传感器的半导体器件，该电流传感器是用于检测流过该导电元件的直流或改变的电流的磁性电流检测器件，该电流检测器件被集成在所述半导体器件中，并与该导电元件电绝缘，其中所述电流检测器件包括至少一个隧道磁阻器件，并且所述电流检测器件具有自由磁性层，所述自由磁性层具有垂直于由被测电流产生的磁场取向的易轴。

2.根据权利要求1所述的半导体器件，适合于以μA分辨率测量电流。

3.根据权利要求2所述的半导体器件，其中所述电流检测器件与磁性RAM器件共享磁性隧道结叠置体。

4.根据权利要求3所述的半导体器件，其中所述磁性隧道结叠置体包括：

电绝缘材料(103)，其被设计成形成磁阻隧穿阻挡层，

位于该电绝缘材料(103)的一侧上的固定磁性区(105)，该固定磁性区(105)在所述电绝缘材料(103)附近具有磁矩矢量，

位于所述电绝缘材料(103)的相对侧上的近似平衡自由磁性区(220)，该自由磁性区(220)具有与所述电绝缘材料(103)相邻并在平行于或反平行于所述固定磁性区(105)的磁矩矢量的位置上取向的磁矩矢量(222)，所述自由磁性区(220)包括含有N个铁磁层(F₁、F₂)的人造反铁磁层材料，所述N个铁磁层反铁磁地耦合，其中N是大于或等于2的整数。

5.根据权利要求1所述的半导体器件，其中所述自由磁性层的所述易轴是由形状伸长引起的。

6.根据权利要求1到5中任一项所述的半导体器件，其中对所述电流检测器件施加附加磁场，所述附加磁场可以是直流的或改变的。

7.根据权利要求1到5中任一项所述的半导体器件，所述电流检测器件具有带有磁化方向的固定磁性层，其中所述固定磁性层的磁化方向相对于所述自由磁性层的易轴在0度和180度之间取向。

8.根据权利要求7所述的半导体器件，其中所述固定磁性层的磁化方向相对于所述自由磁性层的易轴在45度和135度之间取向。

9.根据权利要求8所述的半导体器件，其中所述固定磁性层的磁化方向垂直于所述自由磁性层的所述易轴。

10.根据权利要求1到5中任一项所述的半导体器件，所述半导体器件包括与所述电流检测器件(210)的第一侧相邻的第一导体(90)和与所述电流检测器件(210)的第二侧相邻的第二导体(91)，该第一导体用于传输待测电流(I_X)，该第二导体用于传导电流(I₂)，所述第一导体(90)和所述第二导体(91)相交，但不电连接。

11.根据权利要求10所述的半导体器件，所述电流检测器件(210)的所述自由磁性层具有易轴，其中所述第一导体和所述第二导体各自包括相对于所述电流检测器件的所述易轴在30度和90度之间的角度。

12.根据权利要求10所述的半导体器件，还包括反馈电路(80)，用于测量所述电流检测器件(210)上的磁阻变化，并且用于以在所述电流检测器件(210)上观察不到磁阻变化的方式来控制所述第二导体(91)中的电流(I₂)。

13.根据权利要求12所述的半导体器件，其中所述反馈电路具有用于产生反馈信号的装置，所述反馈信号表示待测的并且由所述第一导体(90)传输的电流(I_X)。

14.根据权利要求10所述的半导体器件，其中所述第一导体(90)和所述第二导体(91)中的至少一个包括至少一个垂直导电部件和至少一个水平导电部件，在所述垂直导电部件和所述水平导电部件之间存在角部，由此形成至少包括L形部分的导体结构，该L形部分的角部与所述电流检测器件相邻设置。

15.根据权利要求1到5中任一项所述的半导体器件，还包括磁通集中器(50；70)，以增加在所述电流检测器件(210)的位置处的磁场。

16.根据权利要求15所述的半导体器件，其中所述磁通集中器(50；70)包括在至少一个垂直导电部件周围构图的虚拟磁性隧道结叠置体。

17.根据权利要求15所述的半导体器件，其中所述磁通集中器(50；70)是环形的，并且包括在极柱之间的间隙(51)，所述电流检测器件(210)被设置在该间隙(51)中。

18.根据权利要求1到5中任一项所述的半导体器件，其中所述电流传感器与CMOS或MOS处理兼容。

19.根据权利要求1到5中任一项所述的半导体器件，其中所述半导体器件是集成电路。

20.根据权利要求19所述的半导体器件，其中设置一个或多个所述电流传感器，以检测静态电流IDDQ或瞬态电流IDDT。

21.一种根据权利要求1所述的半导体器件中的不与导电元件电接触的集成磁性电流检测器件的用途，用于检测流过该导电元件的直流或改变的电流，其中该检测器件用于电流的片上测量。

22.根据权利要求21所述的集成磁性电流检测器件的用途，用于检测静态电流IDDQ或瞬态电流1DDT。

23.一种用于检测根据权利要求1所述的半导体器件的导电元件中的电流的方法，其中该方法包括：通过利用集成在该半导体器件上的所述电流传感器进行无接触磁性电流检测来检测在该导电元件中流动的直流或改变的电流。

24.根据权利要求23所述的方法，其中该方法包括检测由该电流产生的磁场。

25.根据权利要求23或24所述的方法，其中该方法包括测量至少一个处理组件中的电流。

26.根据权利要求25所述的方法，其中该方法包括控制至少一个处理组件的时钟速度，以便获得与预定电流消耗水平的匹配。

27.根据权利要求23或24所述的方法，其中该方法包括测量电流消耗，并且如果设置的电流消耗阈值被取代时，则产生警告信号。

28.根据权利要求23或24所述的方法，其中基于软件的程序根据所测的电流在几个处理单元上进行作业调度，所述测量的电流引起中断或者将要设置的寄存器位。

29.一种用于制造根据权利要求3所述的半导体器件的方法，该方法包括提供磁性隧道结叠置体。

30.根据权利要求29所述的方法，其中提供该磁性隧道结叠置体包括淀积自由区。

31.根据权利要求30所述的方法，其中淀积自由区包括淀积人造反铁磁自由区，其包括多个反铁磁耦合的铁磁层。

32.根据权利要求31所述的方法，该人造反铁磁自由区具有为零的净磁矩，该方法还包括修改该自由区的净磁矩，以便使其为非零。