KR100727486B1 - 자기 기억 소자 및 그 형성 방법 - Google Patents

자기 기억 소자 및 그 형성 방법 Download PDF

Info

Publication number
KR100727486B1
KR100727486B1 KR1020050074937A KR20050074937A KR100727486B1 KR 100727486 B1 KR100727486 B1 KR 100727486B1 KR 1020050074937 A KR1020050074937 A KR 1020050074937A KR 20050074937 A KR20050074937 A KR 20050074937A KR 100727486 B1 KR100727486 B1 KR 100727486B1
Authority
KR
South Korea
Prior art keywords
pattern
variable pinning
free
magnetic
variable
Prior art date
Application number
KR1020050074937A
Other languages
English (en)
Other versions
KR20070020731A (ko
Inventor
배준수
이장은
김현조
오세충
남경태
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050074937A priority Critical patent/KR100727486B1/ko
Priority to US11/465,075 priority patent/US7732222B2/en
Publication of KR20070020731A publication Critical patent/KR20070020731A/ko
Application granted granted Critical
Publication of KR100727486B1 publication Critical patent/KR100727486B1/ko
Priority to US12/773,451 priority patent/US8035145B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3281—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn only by use of asymmetry of the magnetic film pair itself, i.e. so-called pseudospin valve [PSV] structure, e.g. NiFe/Cu/Co

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

자기 기억 소자 및 그 형성 방법을 제공한다. 이 소자는 기판 상의 비가변피닝 패턴 및 가변피닝 패턴을 포함한다. 터널 베리어 패턴이 비가변피닝 패턴 및 가변피닝 패턴 사이에 개재되고, 핀드 패턴이 비가변피닝 패턴과 터널 베리어 패턴 사이에 개재된다. 스토리지 자유 패턴이 터널 베리어 패턴과 가변피닝 패턴 사이에 개재되고, 스토리지 자유 패턴과 가변피닝 패턴 사이에 가이드 자유 패턴이 개재된다. 스토리지 및 가이드 자유 패턴들 사이에 자유 역전 패턴이 개재된다. 자유 역전 패턴은 스토리지 자유 패턴의 자화방향과 가이드 자유 패턴의 자화방향을 서로 역방향으로 반전시킨다.

Description

자기 기억 소자 및 그 형성 방법{MAGNETIC MEMORY DEVICES AND METHODS OF FORMING THE SAME}
도 1은 종래의 자기 기억 소자를 설명하기 위한 단면도이다.
도 2는 본 발명의 실시예에 따른 자기 기억 소자를 나타내는 단면도이다.
도 3a 및 도 3b는 본 발명의 실시예에 따른 자기 기억 소자의 제1 프로그램 방법을 설명하기 위한 단면도들이다.
도 4a 및 도 4b는 본 발명의 실시예에 따른 자기 기억 소자의 제2 프로그램 방법을 설명하기 위한 단면도들이다.
도 5는 본 발명의 실시예에 따른 자기 기억 소자의 변형예를 나타내는 단면도이다.
도 6 내지 도 8은 본 발명의 실시예에 따른 자기 기억 소자의 형성 방법을 설명하기 위한 단면도들이다.
도 9는 도 5에 도시된 자기 기억 소자의 형성 방법을 설명하기 위한 단면도이다.
본 발명은 반도체 소자 및 그 형성 방법에 관한 것으로, 특히, 자기 기억 소자 및 그 형성 방법에 관한 것이다.
통상적으로 알려진 자기 기억 소자는 두개의 자성체들과 자성체들 사이에 개재된 절연막을 포함하는 자기터널접합 패턴(Magnetic Tunnel Junction pattenr; MTJ pattern)을 포함한다. 자기터널접합 패턴은 두개의 자성체들의 자화방향에 따라 전기적 저항값이 달라진다. 두개의 자성체들의 자화방향이 서로 동일한 방향인 상태의 저항이 서로 역방향인 상태의 저항에 비하여 작다. 이러한 저항 변화에 따른 전압강하 또는/및 전류량의 변화를 이용하여 자기 기억 셀에 저장된 정보가 논리 "1" 또는 논리 "0"인지를 판별할 수 있다. 이러한 자기 기억 소자는 고속동작 및 거의 무제한에 가까운 재기입성 및 비휘발성의 특성들로 인하여 새로운 기억 소자로서 각광받고 있다.
통상적으로 널리 알려진 자기 기억 셀은 교차하는 비트 라인과 디짓 라인으로부터 발생되는 자기장들에 의하여 프로그램될 수 있다. 이러한 자기 기억 소자를 도면을 참조하여 설명한다.
도 1은 종래의 자기 기억 소자를 설명하기 위한 단면도이다.
도 1을 참조하면, 반도체 기판(1) 상에 하부 층간산화막(2)이 배치되고, 상기 하부 층간산화막(2) 상에 디짓 라인(3, digit line)이 배치된다. 도시하지 않았지만, 상기 하부 층간산화막(2)과 상기 반도체 기판(1) 사이에는 모스 트랜지스터가 배치된다.
상기 반도체 기판(1) 상에 상기 디짓 라인(3)과 상기 하부 층간산화막(2)을 덮는 중간 층간산화막(4)이 배치된다. 상기 디짓 라인(3)의 일측에 상기 중간 및 하부 층간산화막들(4,2)을 관통하여 상기 반도체 기판(1)과 접속하는 하부 콘택플러그(5)가 배치된다. 상기 하부 콘택플러그(5)는 상기 디짓 라인(3)과 서로 옆으로 이격되어 있다. 상기 하부 콘택플러그(5)는 상기 모스 트랜지스터(미도시함)의 소오스/드레인 영역에 전기적으로 접속한다.
상기 중간 층간산화막(4) 상에 하부 전극(6)이 배치된다. 상기 하부 전극(6)은 상기 하부 콘택플러그(5)와 전기적으로 접속하며, 옆으로 연장되어 상기 디짓 라인(3)을 덮는다. 상기 디짓 라인(3)과 상기 하부 전극(6)은 상기 중간 층간산화막(4)에 의하여 절연된다.
상기 하부 전극(3) 상에 자기터널접합 패턴(11)이 배치된다. 상기 자기터널접합 패턴(11)은 차례로 적층된 피닝층(7, pinning layer), 핀드층(8, pinned layer), 절연층(9) 및 자유층(10, free layer)으로 구성된다. 상기 핀드층(8)은 상기 피닝층(7)에 의하여 자화방향이 일방향으로 고정되며, 상기 자유층(10)은 자화방향의 변경이 가능하다. 상기 자기터널접합 패턴(11)은 상기 디짓 라인(3)과 중첩되도록 정렬된다.
상부 층간산화막(12)이 상기 하부 전극(6) 및 자기터널접합 패턴(11)을 덮는다. 상기 상부 층간산화막(12) 상에 상기 디짓 라인(3)을 가로지르는 비트 라인(14)이 배치된다. 상기 비트 라인(14)은 상기 상부 층간산화막(12)을 관통하는 상부 콘택플러그(13)을 경유하여 상기 자기터널접합 패턴(11)과 전기적으로 접속한다. 상기 비트 라인(14)은 상기 자기터널접합 패턴(11)과 중첩되도록 정렬된다. 다 시 말해서, 상기 자기터널접합 패턴(11)은 상기 디짓 라인(3)과 상기 비트 라인(14)이 교차하는 지점에 배치되며, 상기 디짓 라인(3)과 상기 비트 라인(14) 사이에 개재된다.
상술한 형태의 종래 자기 기억 소자에 데이타를 프로그램하기 위해서는, 상기 비트 라인(14)과 상기 디짓 라인(3)에 프로그램 전압을 인가한다. 이에 따라, 상기 디짓 라인(3) 주위를 둘러싸는 제1 자기장이 발생되고, 상기 비트 라인(14) 주위를 둘러싸는 제2 자기장이 발생된다. 상기 제1 및 제2 자기장들의 벡터적으로 합된 자기장은 상기 자기 터널접합 패턴(11)에 선택적으로 인가된다. 이에 따라, 상기 자기터널접합 패턴(11)에 포함된 자유층(10)의 자화방향이 변경된다. 이때, 상기 핀드층(8)의 자화방향은 상기 피닝층(7)에 의하여 고정되어 있다. 그 결과, 상기 자유층(10)과 상기 핀드층(8)간의 자화방향을 동일한 방향으로 배열시키거나 역방향으로 배열시킬 수 있다. 이로써, 상기 자기터널접합 패턴(11)은 논리 "1" 또는 논리 "0"의 데이타를 저장할 수 있다.
상술한 종래의 자기 기억 소자에 있어서, 상기 자기터널접합 패턴(11)에 선택적으로 일정한 자기장을 인가하기 위해서는 상기 비트 라인(14)과 상기 디짓 라인(3)과, 상기 자기터널접합 패턴(11)간의 정렬이 매우 중요하다. 이에 따라, 상기 디짓 라인(3)과 상기 자기터널접합 패턴(11)간의 정렬 및 상기 자기터널접합 패턴(11)과 상기 비트 라인(14)간의 정렬을 신중하게 다루어진다. 그 결과, 자기 기억 소자의 제조 공정이 복잡해지며 어려워질 수 있다. 또한, 이러한 여러 형태의 정렬들로 인하여 정렬 마진들을 충분히 확보하여함으로써, 자기 기억 소자의 고집적화 가 어려워질 수 있다.
또한, 상기 디짓 라인(3)을 구동하기 위한 주변회로들이 요구됨으로써, 자기 기억 소자의 고집적화는 더욱 어려워질 수 있으며, 프로그램 동작시 상기 디짓 라인(3)을 통한 프로그램 전압이 요구됨으로써, 자기 기억 소자의 소비전력이 증가될 수 있다.
이에 더하여, 상기 디짓 라인(3)이 상기 자기터널접합 패턴(11) 아래에 배치되어야 한다. 이로 인하여, 상기 자기터널접합 패턴(11)을 통하여 흐르는 전류의 패스를 확보하기 위하여 상기 자기터널접합 패턴(11)과 옆으로 이격된 상기 하부 콘택플러그(5)가 요구된다. 그 결과, 자기 기억 셀의 평면적은 증가될 수 있다.
더 나아가서, 반도체 소자의 고집적화 경향에 따라, 상기 자유층(10)의 평면적이 감소할 경우, 초상자성 한계(super-paramagnetic limit)에 의하여 상기 자유층(10)의 저장된 데이타를 잃어버릴 수 있다. 이에 따라, 상기 자유층(10)의 평면적을 감소시키는 것이 어려울 수 있다. 결과적으로, 자기 기억 소자의 고집적화가 더욱 어려울 수 있다.
본 발명은 상술한 제반적인 문제점들과 다른 문제점들을 해결할 수 있는 자기 기억 소자 및 그 형성 방법을 제공한다.
본 발명이 이루고자 하는 일 기술적 과제는 고집적화에 최적화된 자기 기억 소자 및 그 형성 방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 소비전력을 감소시킬 수 있는 자기 기억 소자 및 그 형성 방법을 제공하는데 있다.
상술한 기술적 과제들을 해결하기 위한 자기 기억 소자를 제공한다. 이 소자는 기판 상의 비가변피닝 패턴(invariable pinning pattern) 및 가변피닝 패턴(variable pinning pattern)을 포함한다. 터널 베리어 패턴(tunnel barrier pattern)이 상기 비가변피닝 패턴 및 가변피닝 패턴 사이에 개재되고, 핀드 패턴(pinned pattern)이 상기 비가변피닝 패턴과 상기 터널 베리어 패턴 사이에 개재된다. 상기 핀드 패턴은 상기 비가변피닝 패턴에 의하여 자화방향이 고정된다. 스토리지 자유 패턴(storage free pattern)이 상기 터널 베리어 패턴과 상기 가변피닝 패턴 사이에 개재되고, 상기 스토리지 자유 패턴과 상기 가변피닝 패턴 사이에 가이드 자유 패턴(guide free pattern)이 개재된다. 상기 스토리지 및 가이드 자유 패턴들 사이에 자유 역전 패턴(free reversing pattern)이 개재된다. 상기 자유 역전 패턴은 상기 스토리지 자유 패턴의 자화방향과 상기 가이드 자유 패턴의 자화방향을 서로 역방향으로 반전시킨다.
구체적으로, 상기 소자는 상기 가변피닝 패턴과 접촉하는 고저항 패턴을 더 포함할 수 있다. 이때, 상기 가변피닝 패턴은 상기 가이드 자유 패턴과 접촉하는 제1 면, 및 상기 제1 면에 대향된 제2 면을 갖는다. 상기 고저항 패턴은 상기 가변피닝 패턴의 제2 면에 접촉한다.
상기 비가변피닝 패턴은 읽기 동작 및 프로그램 동작을 수행하는 동안에 상기 핀드 패턴의 자화 방향을 고정시킬 수 있다. 이와는 다르게, 상기 가변피닝 패 턴은 상기 읽기 동작을 수행하는 동안에 상기 가이드 자유 패턴의 자화방향을 고정시키고, 그리고, 상기 가변피닝 패턴은 상기 프로그램 동작을 수행하는 동안에 상기 가이드 자유 패턴의 자화방향을 고정시키지 않을 수 있다. 상기 비가변피닝 패턴의 자화고정력이 유지되는 최대 온도는 상기 가변피닝 패턴의 자화고정력이 유지되는 최대 온도에 비하여 높을 수 있다. 상기 비가변피닝 패턴은 제1 반강자성체로 형성하고, 상기 가변피닝 패턴은 상기 제1 반강자성체에 비하여 낮은 블로킹 온도를 갖는 제2 반강자성체로 형성할 수 있다. 상기 블로킹 온도는 반강자성체의 교환결합력이 유지되는 최대 온도이고, 상기 교환결합력은 상기 자화고정력에 해당한다. 상기 비가변피닝 패턴 및 상기 가변피닝 패턴은 반강자성체로 형성하되, 상기 비가변피닝 패턴은 상기 가변피닝 패턴에 비하여 두꺼울 수 있다.
상기 핀드 패턴의 상기 터널 베리어 패턴에 인접한 부분의 자화방향과 상기 스토리지 자유 패턴의 자화방향을 서로 동일한 방향으로 배열시키기 위한 제1 프로그램 전류내 전자들은 상기 비가변피닝 패턴으로부터 상기 가변피닝 패턴으로 흐를 수 있다. 상기 핀드 패턴의 상기 터널 베리어 패턴에 인접한 부분의 자화방향과 상기 스토리지 자유 패턴의 자화방향을 서로 역방향으로 배열하기 위한 제2 프로그램 전류내 전자들은 상기 가변피닝 패턴으로부터 상기 비가변피닝 패턴으로 향하여 흐를 수 있다.
상기 스토리지 자유 패턴은 상기 가이드 자유 패턴에 비하여 두꺼울 수 있다.
상기 핀드 패턴은 제1 자성 패턴, 제2 자성 패턴 및 상기 제1 및 제2 자성 패턴들 사이에 개재된 핀드 역전 패턴을 포함할 수 있다. 상기 핀드 역전 패턴은 상기 제1 및 제2 자성 패턴들의 자화방향들을 서로 역방향으로 반전시킨다. 상기 제1 자성 패턴은 상기 비가변피닝 패턴과 접촉하여 상기 비가변 피닝 패턴에 의하여 자화방향이 고정되고, 상기 제2 자성 패턴은 상기 핀드 역전 패턴에 의하여 상기 제1 자성 패턴의 고정된 자화 방향의 역방향으로 고정되며, 상기 제2 자성 패턴은 상기 터널 베리어 패턴과 접촉한다.
상기 기판 상에 상기 비가변피닝 패턴, 상기 핀드 패턴, 상기 터널 베리어 패턴, 상기 스토리지 자유 패턴, 상기 자유 역전 패턴, 상기 가이드 자유 패턴 및 상기 가변피닝 패턴이 차례로 적층될 수 있다. 이와는 다르게, 상기 기판 상에 상기 가변피닝 패턴, 상기 가이드 자유 패턴, 상기 자유 역전 패턴, 상기 스토리지 자유 패턴, 상기 터널 베리어 패턴, 상기 핀드 패턴 및 상기 비가변피닝 패턴이 차례로 적층될 수 있다.
상술한 기술적 과제들을 해결하기 위한 자기 기억 소자의 형성 방법을 제공한다. 이 방법은 다음의 단계들을 포함한다. 기판 상에 비가변피닝 패턴 및 가변피닝 패턴을 형성한다. 상기 비가변피닝 패턴 및 가변피닝 패턴 사이에 터널 베리어 패턴을 형성한다. 상기 비가변피닝 패턴과 상기 터널 베리어 패턴 사이에 상기 비가변피닝 패턴에 의하여 자화방향이 고정되는 핀드 패턴을 형성한다. 상기 터널 베리어 패턴과 상기 가변피닝 패턴 사이에 스토리지 자유 패턴을 형성한다. 상기 스토리지 자유 패턴과 상기 가변피닝 패턴 사이에 가이드 자유 패턴을 형성한다. 상기 스토리지 및 가이드 자유 패턴들 사이에 자유 역전 패턴을 형성한다. 상기 자유 역전 패턴은 상기 스토리지 자유 패턴의 자화방향과 상기 가이드 자유 패턴의 자화방향을 서로 역방향으로 반전시킨다.
구체적으로, 상기 방법은 상기 가변피닝 패턴과 접촉하는 고저항 패턴을 형성하는 단계를 더 포함할 수 있다. 이때, 상기 가변피닝 패턴은 상기 가이드 자유 패턴과 접촉하는 제1 면 및 상기 제1 면에 대향된 제2 면을 갖는다. 상기 고저항 패턴은 상기 가변피닝 패턴의 제2 면에 접촉하도록 형성한다. 상기 비가변피닝 패턴은 읽기 동작 및 프로그램 동작을 수행하는 동안에 상기 핀드 패턴의 자화 방향을 고정시킬 수 있다. 상기 가변피닝 패턴은 상기 읽기 동작을 수행하는 동안에 상기 가이드 자유 패턴의 자화방향을 고정시키고, 그리고, 상기 가변피닝 패턴은 상기 프로그램 동작을 수행하는 동안에 상기 가이드 자유 패턴의 자화방향을 고정시키지 않을 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층(또는 막) 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층(또는 막)이 다른 층(또는 막) 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층(또는 막) 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층(또는 막)이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들 은 동일한 구성요소들을 나타낸다.
도 2는 본 발명의 실시예에 따른 자기 기억 소자를 나타내는 단면도이다.
도 2를 참조하면, 반도체 기판(100, 이하 기판이라고 함) 상에 하부 절연막(102)이 배치되고, 하부 콘택플러그(104)가 상기 하부 절연막(102)을 관통하여 상기 기판(100)과 전기적으로 접속된다. 상기 하부 절연막(102)은 실리콘 산화막등으로 형성될 수 있다. 상기 하부 콘택플러그(104)는 도전 물질인 도핑된 폴리실리콘, 금속(ex, 텅스텐 또는 몰리브덴등), 도전성 질화금속(ex, 질화티타늄 또는 질화탄탈늄등) 및 금속실리사이드(ex, 텅스텐실리사이드, 코발트실리사이드등) 중에 선택된 적어도 하나를 포함할 수 있다. 상기 하부 콘택플러그(104)는 상기 기판(100)에 형성되어 상기 하부 절연막(102)에 의해 덮혀진 모스 트랜지스터(미도시함)의 일 소오스/드레인 영역에 전기적으로 접속될 수 있다. 상기 모스 트랜지스터의 게이트 전극은 일방향으로 신장된 워드 라인(미도시함)에 접속된다.
상기 하부 절연막(102) 상에 하부 전극(106a), 자기터널접합 패턴(150a) 및 상부 전극(152a)이 차례로 적층된다. 상기 하부 전극(106a)은 상기 하부 콘택플러그(104)의 상부면과 접촉하여 전기적으로 접속된다. 상기 하부 전극(106a), 자기터널접합 패턴(150a) 및 상부 전극(152a)은 서로 정렬된 측벽들을 가질 수 있다. 상기 하부 및 상부 전극들(106a,152a)은 반응성이 매우 낮은 도전 물질을 포함하는 것이 바람직하다. 예컨대, 상기 하부 및 상부 전극들(106a,152a)은 질화티타늄, 질화탄탈늄 또는 질화텅스텐등과 같은 도전성 질화금속을 포함할 수 있다.
상기 자기터널접합 패턴(150a)은 비가변피닝 패턴(110a, invariable pinning pattern) 및 가변피닝 패턴(140a, variable pinning layer)를 포함한다. 상기 비가변피닝 패턴(110a)과 가변피닝 패턴(140a) 사이에 터널 베리어 패턴(120a)이 개재되고, 상기 비가변피닝 패턴(110a)과 터널 베리어 패턴(120a) 사이에 핀드 패턴(115a, pinned pattern)이 개재된다. 상기 비가변피닝 패턴(110a)은 상기 핀드 패턴(115a)의 자화방향을 고정시킨다. 상기 핀드 패턴(115a)은 상기 비가변피닝 패턴(110a)과 상기 터널 베리어 패턴(120a)에 접촉한다.
상기 핀드 패턴(115a)은 자성체를 포함하며, 상기 비가변피닝 패턴(110a)에 의하여 자화방향이 고정된다. 상기 핀드 패턴(115a)은 강자성체를 포함하는 것이 바람직하다. 상기 핀드 패턴(115a)의 상기 터널 베리어 패턴(120a)에 인접한 부분은 일방향으로 자화방향이 고정된다. 상기 핀드 패턴(115a)의 전영역이 하나의 강자성체로 형성될 수 있다. 이 경우에, 상기 핀드 패턴(115a)의 전영역의 자화방향은 일방향으로 고정된다. 이와는 달리, 상기 핀드 패턴(115a)의 상기 비가변피닝 패턴(110a)에 인접한 부분은 상기 터널 베리어 패턴(120a)에 인접한 부분의 자화방향에 대하여 역방향으로 고정될 수도 있다.
상기 터널 베리어 패턴(120a)은 절연성 물질로 이루어진다. 예컨대, 상기 터널 베리어 패턴(120a)은 산화알루미늄 또는 산화마그네슘등으로 이루어질 수 있다. 상기 터널 베리어 패턴(120a)은 전하들이 터널링할 수 있는 얇은 두께인 것이 바람직하다. 예컨대, 상기 터널 베리어 패턴(120a)은 수 옹스트롬 내지 수십 옹스트롬의 두께를 가질 수 있다.
상기 터널 베리어 패턴(120a)과 상기 가변피닝 패턴(140a) 사이에 스토리지 자유 패턴(125a, storage free pattern)이 개재된다. 상기 스토리지 자유 패턴(125a)은 상기 터널 베리어 패턴(120a)과 접촉하는 것이 바람직하다. 상기 스토리지 자유 패턴(125a)과 상기 가변피닝 패턴(140a) 사이에 가이드 자유 패턴(135a, guide free pattern)이 개재된다. 상기 가이드 자유 패턴(135a)은 상기 가변피닝 패턴(140a)과 접촉하는 것이 바람직하다. 상기 스토리지 자유 패턴(125a)과 상기 가이드 자유 패턴(135a) 사이에 자유 역전 패턴(130a, free reversing pattern)이 개재된다. 상기 자유 역전 패턴(130a)은 서로 대향된 제1 및 제2 면들을 가지며, 상기 자유 역전 패턴(130a)의 제1 및 제2 면들은 각각 상기 스토리지 자유 패턴(125a) 및 가이드 자유 패턴(135a)과 접촉한다.
상기 스토리지 자유 패턴(125a)은 상기 가이드 자유 패턴(135a)에 비하여 두꺼운 것이 바람직하다. 상기 스토리지 및 가이드 자유 패턴들(125a,135a)은 자성체를 포함한다. 특히, 상기 스토리지 및 가이드 자유 패턴들(125a,135a)은 강자성체를 포함하는 것이 바람직하다.
예컨대, 상기 스토리지 및 가이드 자유 패턴들(125a,135a)은 Fe, Co, Ni, Gd, Dy, MnAs, MnBi, MnSb, CrO2, MnOFe2O3, FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, EuO, 및 Y3Fe5O12 등에서 선택된 적어도 하나를 포함할 수 있다. 이에 더하여, 상기 스토리지 및 가이드 자유 패턴들(125a,135a)은 상술한 강자성체에 보론(B)이 추가된 물질로 형성될 수 있다. 보론은 강자성체를 비정질화할 수 있다. 상기 스토리지 및 가이드 자유 패턴들(125a,135a)은 서로 다른 강자성체로 형성되거나, 서로 동일 한 강자성체로 형성될 수 있다.
상기 스토리지 자유 패턴(125a)은 자화방향의 변경이 가능한다. 상기 스토리지 자유 패턴(125a)의 자화방향에 따라 상기 자기터널접합 패턴(150a)의 저항값이 달라진다. 즉, 상기 스토리지 자유 패턴(125a)과 상기 핀드 패턴(115a)의 상기 터널 베리어 패턴(120a)에 인접한 부분의 자화방향들이 서로 동일한 방향으로 배열된 경우의 제1 저항값이 서로 역방향으로 배열된 경우의 제2 저항값보다 작다. 이러한 저항값에 따라 상기 자기터널접합 패턴(150a)은 논리 "1" 또는 논리 "0"의 데이타를 저장하게 된다.
상기 자유 역전 패턴(130a)은 상기 스토리지 자유 패턴(125a)의 자화방향, 및 상기 가이드 자유 패턴(135)의 자화방향을 서로 역방향으로 반전시키는 자화반전력을 갖는다. 이에 따라, 상기 가이드 자유 패턴(135a)의 자화방향 및 상기 스토리지 자유 패턴(125a)의 자화방향은 상기 자유 역전 패턴(130a)에 의하여 서로 역방향으로 배열된다. 상기 자유 역전 패턴(130a)은 상기 자화반전력을 갖는 도전 물질로 형성되는 것이 바람직하다. 예컨대, 상기 자유 역전 패턴(130a)은 루세늄(Ru), 이리듐(Ir) 또는 로듐(Rh)등을 포함할 수 있다. 상기 스토리지 자유 패턴(125a)의 자화방향이 변경됨에 따라 상기 가이드 자유 패턴(135a)의 자화방향도 변경된다. 또한, 상기 가이드 자유 패턴(135a)의 자화방향은 소정의 조건하에서 상기 가변피닝 패턴(140a)에 의하여 고정될 수 있다.
상기 가변피닝 패턴(140a)은 자기 기억 셀의 읽기 동작을 수행하는 동안에 상기 가이드 자유 패턴(135a)의 자화방향을 고정시킨다. 그리고, 상기 가변피닝 패 턴(140a)은 상기 자기 기억 셀의 프로그램 동작을 수행하는 동안에 상기 가이드 자유 패턴(135a)의 자화방향을 고정시키지 않는다. 이와는 다르게, 상기 비가변피닝 패턴(110a)은 상기 읽기 동작 및 프로그램 동작을 수행하는 동안 모두 상기 핀드 패턴(115a)의 자화방향을 고정시킨다.
상기 비가변피닝 패턴(110a)은 상기 핀드 패턴(115a)의 자화방향을 고정시키는 자화고정력을 갖는다. 상기 가변피닝 패턴(140a)은 소정의 조건하에서 상기 가이드 자유 패턴(135a)의 자화방향을 고정시키는 자화고정력을 갖는다. 상기 자화고정력은 인접한 자성체의 자화방향을 고정시키는 힘으로 정의한다.
상기 비가변피닝 패턴(110a)의 자화고정력이 유지되는 제1 최대 온도는 상기 가변피닝 패턴(140a)의 자화고정력이 유지되는 제2 최대 온도에 비하여 높은 것이 바람직하다. 상기 자화고정력들을 유지시키는 최대 온도들의 차이를 이용하여 상술한 상기 비가변피닝 및 가변피닝 패턴들(110a,140a)의 특성을 획득할 수 있다.
상기 프로그램 동작시, 상기 자기터널접합 패턴(150a)에 프로그램 온도의 열을 공급한다. 이때, 상기 프로그램 온도는 상기 제1 최대 온도와 상기 제2 최대 온도 사이의 값인 것이 바람직하다. 이에 따라, 상기 프로그램 동작시, 상기 비가변피닝 패턴(110a)은 자화고정력을 그대로 유지하는 반면에, 상기 가변피닝 패턴(140a)은 자화고정력을 잃어버린다. 그 결과, 상기 프로그램 동작시, 상기 비가변피닝 패턴(110a)은 상기 핀드 패턴(115a)의 자화방향을 고정하는 반면에, 상기 가변피닝 패턴(140a)은 상기 가이드 자유 패턴(135a)의 자화방향을 고정시키지 않는다. 상기 읽기 동작시에는 상기 프로그램 온도를 공급하지 않음으로써, 상기 비가 변피닝 및 가변피닝 패턴들(110a,140a)은 모두 자화고정력을 유지하여 각각 상기 핀드 패턴(115a) 및 상기 가이드 자유 패턴(135a)의 자화방향을 고정시킨다.
상기 비가변피닝 및 가변피닝 패턴들(110a,140a)은 반강자성체로 형성하는 것이 바람직하다. 이때, 상기 비가변피닝 패턴(110a)은 제1 반강자성체로 형성하고, 상기 가변피닝 패턴(140a)은 상기 제1 반강자성체에 비하여 낮은 블로킹 온도를 갖는 제2 반강자성체로 형성하는 것이 바람직하다. 상기 블로킹 온도란 반강자성체의 교환결합력(exchange coupling force)을 유지시킬 수 있는 최대한의 온도이다. 상기 교환결합력이란 반강자성체에 접촉된 자성체의 자화방향을 고정시키는 힘으로 상기 자화고정력에 해당한다.
반강자성체 중의 망간화백금(PtMn)의 블로킹 온도는 망간화이리듐(IrMn) 및 망간화철(FeMn)의 블로킹 온도들에 비하여 높다. 또한, 망간화이리듐(IrMn)의 블로킹 온도는 망간화철(FeMn)의 블로킹 온도에 비하여 높다. 따라서, 예를 들면, 상기 비가변피닝 패턴(110a)은 망간화백금(PtMn)으로 형성하고, 상기 가변피닝 패턴(140a)은 망간화이리듐(IrMn) 또는 망간화철(FeMn)로 형성할 수 있다. 또는, 상기 비가변피닝 패턴(110a) 및 가변피닝 패턴(140a)을 각각 망간화이리듐(IrMn) 및 망간화철(FeMn)로 형성할 수도 있다. 물론, 상기 비가변피닝 패턴(110a)은 다른 반강자성체로 형성되고, 상기 가변피닝 패턴(110a)은 상기 비가변피닝 패턴(110a)에 비하여 낮은 블로킹 온도를 갖는 또 다른 반강자성체로 형성될 수 있다.
한편, 반강자성체층은 두께에 따라 상기 블로킹 온도가 변할 수 있다. 이를 이용하여 상기 비가변피닝 및 가변피닝 패턴들(110a,140a)을 반강자성체로 형성하 되, 상기 비가변피닝 패턴(110a)을 상기 가변피닝 패턴(140a)에 비하여 두껍게 형성할 수 있다. 이에 따라, 상기 비가변피닝 패턴(110a)의 블로킹 온도가 상기 가변피닝 패턴(140a)의 블로킹 온도에 비하여 높아진다.
이에 더하여, 상술한 블로킹 온도가 다른 반강자성체들 및 반강자성체의 두께에 따른 블로킹 온도의 변화(즉, 두꺼울수록 블로킹 온도가 증가됨)를 이용하여 상기 비가변피닝 패턴(110a) 및 가변피닝 패턴(140a)을 형성할 수 있다. 다시 말해서, 상기 비가변피닝 패턴(110a)을 제1 반강자성체로 형성하고, 상기 가변피닝 패턴(140a)을 상기 제1 반강자성체에 비하여 낮은 블로킹 온도를 갖는 제2 반강자성체로 형성함과 더불어, 상기 제1 반강자성체를 상기 제2 반강자성체에 비하여 두껍게 형성할 수 있다.
상기 자유 역전 패턴(130a)은 상술한 바와 같이 자화반전력을 갖는다. 이때, 상기 자유 역전 패턴(130a)의 자화반전력이 유지되는 최대 온도는 상기 프로그램 온도에 비하여 높은 것이 바람직하다. 이에 따라, 상기 프로그램 동작을 수행하는 동안에 상기 자유 역전 패턴(130a)의 자화반전력은 유지되어 상기 스토리지 자유 패턴(125a)의 자화방향이 변경됨에 따라 상기 가이드 자유 패턴(135a)의 자화방향을 상기 스토리지 자유 패턴(125a)의 자화방향의 역방향으로 반전시킨다. 특히, 상기 자유 역전 패턴(130a)의 자화반전력이 유지되는 최대 온도는 상기 비가변피닝 패턴(110a)의 상기 제1 최대 온도에 비하여 높을 수 있다.
상기 핀드 패턴(115a)은 제1 자성 패턴(111a), 제2 자성 패턴(113a) 및 상기 제1 및 제2 자성 패턴들(111a,113a) 사이에 개재된 핀드 역전 패턴(112a, pinned reversing pattern)을 포함할 수 있다. 상기 제1 자성 패턴(111a)은 상기 비가변피닝 패턴(110a)과 접촉하고, 상기 제2 자성 패턴(113a)은 상기 터널 베리어 패턴(120a)에 접촉하는 것이 바람직하다. 상기 핀드 역전 패턴(112a)은 각각 상기 제1 및 제2 자성 패턴들(111a,113a)과 접촉한다.
상기 제1 자성 패턴(111a)은 상기 비가변피닝 패턴(120a)에 의하여 자화방향이 고정된다. 상기 제1 자성 패턴(111a)은 상기 읽기 동작 및 프로그램 동작 모두에서 상기 비가변피닝 패턴(120a)에 의하여 자화방향이 고정된다. 상기 핀드 역전 패턴(112a)은 상기 제1 및 제2 자성 패턴들(111a,113a)간의 자화방향들을 서로 역방향으로 반전시킨다. 이에 따라, 상기 제2 자성 패턴(113a)은 상기 핀드 역전 패턴(112a)에 의하여 상기 제1 자성 패턴(111a)의 자화방향의 역방향으로 고정된다. 상기 제2 자성 패턴(113a)도 상기 읽기 및 프로그램 동작 모두에서 자화방향이 고정된다.
상기 제1 및 제2 자성 패턴들(111a,113a)은 강자성체로 형성되는 것이 바람직하다. 예컨대, 상기 제1 및 제2 자성 패턴들(111a,113a)은 Fe, Co, Ni, Gd, Dy, MnAs, MnBi, MnSb, CrO2, MnOFe2O3, FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, EuO, 및 Y3Fe5O12 등에서 선택된 적어도 하나를 포함하도록 형성될 수 있다. 이에 더하여, 상기 제1 및 제2 자성 패턴들(111a,113a)은 상술한 강자성체에 보론(B)이 추가된 물질로 형성될 수 있다. 상기 제1 및 제2 자성 패턴들(111a,113a)은 서로 동일한 물질로 형성되거나, 서로 다른 물질로 형성될 수 있다. 상기 핀드 역전 패턴(112a)은 자화반전력을 갖는 도전 물질로 형성되는 것이 바람직하다. 예컨대, 상기 핀드 역전 패턴(112a)은 루세늄(Ru), 이리듐(Ir) 또는 로듐(Rh)등을 포함할 수 있다.
상기 가변피닝 패턴(140a)은 상기 가이드 자유 패턴(135a)과 접촉하는 제1 면과, 상기 제1 면에 대향된 제2 면을 갖는다. 이때, 상기 자기터널접합 패턴(150a)은 상기 가변피닝 패턴(140a)의 제2 면에 접촉하는 고저항 패턴(145a)을 더 포함할 수 있다. 상기 고저항 패턴(145a)은 높은 저항을 갖는 물질로 형성된다. 상기 고저항 패턴(145a)을 통하여 소정의 전류들이 흐를 수 있다. 예컨대, 상기 고저항 패턴(145a)은 상기 가변피닝 패턴(140a)에 포함된 물질 원소들과 산소를 포함하는 물질로 형성될 수 있다. 즉, 상기 고저항 패턴(145a)은 상기 가변피닝 패턴(140a)의 표면이 산화되어 형성될 수 있다. 물론, 상기 고저항 패턴(145a)은 다른 고저항 물질로 형성될 수도 있다. 상기 고저항 패턴(145a)은 수 옹스트롬 내지 수십 옹스트롬의 매우 얇은 두께를 갖는 것이 바람직하다.
도 2에 도시된 바와 같이, 상기 자기터널접합 패턴(150a)의 최하부는 상기 비가변피닝 패턴(110a)으로 이루어지고, 상기 자기터널접합 패턴(150a)의 최상부는 상기 고저항 패턴(140a)으로 이루어질 수 있다. 다시 말해서, 상기 하부 전극(106a) 상에 상기 비가변피닝 패턴(110a), 핀드 패턴(115a), 터널 베리어 패턴(120a), 스토리지 자유 패턴(125a), 자유 역전 패턴(130a), 가이드 자유 패턴(135a), 가변피닝 패턴(140a) 및 고저항 패턴(145a)이 차례로 적층될 수 있다. 이 경우에, 상기 비가변피닝 패턴(110a)은 상기 하부 전극(106a)을 경유하여 상기 하부 콘택플러그(104)에 전기적으로 접속되고, 상기 가변피닝 패턴(140a)은 상기 고저항 패턴(145a)을 경유하여 상기 상부 전극(152a)과 전기적으로 접속된다. 상기 하부 전극(106a)은 상기 비가변피닝 패턴(110a)과 상기 하부 절연막(102)간의 반응을 억제하고, 상기 상부 전극(152a)은 상기 고저항 패턴(145a)을 보호할 수 있다. 상기 고저항 패턴(145a)이 생략되는 경우, 상기 상부 전극(152a)은 상기 가변피닝 패턴(140a)과 접촉할 수도 있다.
상부 절연막(154)이 상기 기판(100) 전면을 덮는다. 상기 상부 절연막(154)은 상기 하부 절연막(102), 하부 전극(106a), 자기터널접합 패턴(150a) 및 상부 전극(152a)을 덮는다. 상기 상부 절연막(154)은 실리콘 산화막으로 형성될 수 있다.
상부 콘택플러그(158)가 상기 상부 절연막(154)을 관통하여 상기 상부 전극(152a)을 노출시키는 콘택홀(156)을 채운다. 상기 상부 절연막(154) 상에 상기 상부 콘택플러그(158)와 접촉하는 배선(160)이 배치된다. 상기 배선(160)은 상기 상부 콘택플러그(158) 및 상부 전극(152a)을 경유하여 상기 자기터널접합 패턴(150a)에 전기적으로 접속된다. 상기 배선(160)은 비트 라인에 해당한다. 상기 배선(160)은 상기 워드라인(미도시함)을 가로지를 수 있다.
상기 상부 콘택플러그(158)가 생략되고, 상기 배선(160)이 아래로 연장되어 상기 콘택홀(156)을 채울수 있다. 이와는 다르게, 상기 상부 절연막(154)의 상부면이 상기 상부 전극(152a)의 상부면과 동일한 높이로 평탄화되어 상기 상부 전극(152a)이 노출되고, 상기 배선(160)은 상기 노출된 상부 전극(152a)과 직접 접속할 수도 있다.
상기 상부 콘택플러그(158) 및 배선(160)은 도전 물질을 포함한다. 예컨대, 상기 상부 콘택플러그(158) 및 배선(160)은 도핑된 폴리실리콘, 금속(ex, 텅스텐, 알루미늄, 구리 또는 몰리브덴등), 도전성 질화금속(ex, 질화티타늄 또는 질화탄탈늄등) 및 금속실리사이드(텅스텐실리사이드 또는 코발트실리사이드등) 중에 선택된 적어도 하나를 포함할 수 있다. 상기 상부 콘택플러그(158) 및 배선(160)은 서로 동일한 도전물질로 형성되거나, 서로 다른 도전 물질로 형성될 수 있다.
상술한 구조의 자기 기억 소자에 대한 프로그램 동작은 제1 프로그램 동작 및 제2 프로그램 동작으로 구분할 수 있다. 상기 제1 프로그램 동작은 상기 핀드 패턴(110a)의 상기 터널 베리어 패턴(120a)에 인접한 부분의 자화방향과 상기 스토리지 자유 패턴(125a)의 자화방향을 서로 동일한 방향으로 배열시키는 동작으로 정의한다. 즉, 상기 제1 프로그램 동작은 상기 자기터널접합 패턴(150a)을 낮은 저항 상태로 변환시키는 동작에 해당한다. 상기 제2 프로그램 동작은 상기 핀드 패턴(110a)의 상기 터널 베리어 패턴(120a)에 인접한 부분의 자화방향과 상기 스토리지 자유 패턴(125a)의 자화방향을 서로 역방향으로 배열시키는 동작으로 정의한다. 즉, 상기 제2 프로그램 동작은 상기 자기터널접합 패턴(150a)을 높은 저항 상태로 변환시키는 동작에 해당한다. 상기 제1 및 제2 프로그램 동작들을 도면들을 참조하여 설명한다.
도 3a 및 도 3b는 본 발명의 실시예에 따른 자기 기억 소자의 제1 프로그램 방법을 설명하기 위한 단면도들이다.
도 3a 및 도 3b를 참조하면, 핀드 패턴(115a)의 터널 베리어 패턴(120a)에 인접한 부분의 자화방향(170)은 제1 방향으로 고정되어 있다. 상기 스토리지 자유 패턴(125a)의 자화방향(172)은 상기 제1 방향의 역방향인 제2 방향으로 배열된 상태일 수 있다. 이때, 상기 가이드 자유 패턴(135a)의 자화방향(174)은 자유 역전 패턴(130a)에 의하여 상기 스토리지 자유 패턴(125a)의 자화방향(172)에 대하여 역방향인 상기 제1 방향으로 배열된다. 상기 스토리지 자유 패턴(125a)의 자화방향(172)을 상기 제1 방향으로 변환하는 제1 프로그램 동작에 대해 설명한다.
상기 제1 프로그램 동작시, 상기 자기터널접합 패턴(150a)에 제1 프로그램 전류를 흘린다. 상기 제1 프로그램 전류내 전자들의 흐름(180, 이하, 제1 전자들의 흐름이라 함)은 비가변피닝 패턴(110a)으로부터 가변피닝 패턴(140a)을 향한다. 즉, 상기 제1 프로그램 전류는 상기 가변피닝 패턴(140a)으로부터 상기 비가변피닝 패턴(110a)으로 향하여 흐른다. 상기 제1 프로그램 전류에 의해 상기 터널 베리어 패턴(120a)에 주울 열(Joule's heat)이 발생된다. 상기 주울 열은 프로그램 온도의 열에 해당한다. 상술한 바와 같이, 상기 프로그램 온도는 상기 비가변피닝 패턴(110a)의 자화고정력이 유지되는 최대 온도에 비하여 낮고, 상기 가변피닝 패턴(140a)의 자화고정력이 유지되는 최대 온도에 비하여 높다. 이에 따라, 상기 제1 프로그램 동작시, 상기 비가변피닝 패턴(110a)은 자화고정력을 유지하는 반면에, 상기 가변피닝 패턴(140a)은 자화고정력을 잃어버린다. 그 결과, 상기 비가변피닝 패턴(110a)은 상기 핀드 패턴(115a)의 자화방향(170)을 그대로 고정시키고, 상기 가변피닝 패턴(140a)은 상기 가이드 자유 패턴(135a)의 자화방향(174)을 고정시키지 않는다. 상기 고저항 패턴(145a)에서도 주울 열이 발생된다. 상기 고저항 패턴(145a)은 상기 프로그램 온도의 열을 공급하는데 보조적인 역할을 수행할 수 있다. 즉, 상기 프로그램 온도의 열은 상기 터널 베리어 패턴(120a)과 더불어 상기 고저항 패턴(145a)에 의하여 공급된다. 상기 고저항 패턴(145a)으로 인하여, 상기 가변피닝 패턴(140a)에 상기 프로그램 온도의 열을 좀더 용이하게 공급할 수 있다. 물론, 상기 고저항 패턴(145a)이 생략될지라도, 상기 터널 베리어 패턴(120a)에 의하여 상기 프로그램 온도의 열을 공급할 수 있다.
상기 제1 전자들의 흐름(180)에 의하여 상기 핀드 패턴(115a)을 투과하여 상기 터널 베리어 패턴(120a)을 터널링한 전자들은 제1 다수 전자들 및 제1 소수 전자들을 포함한다. 상기 제1 다수 전자들은 상기 핀드 패턴(115a)의 자화방향(170)과 동일한 제1 방향의 스핀을 갖는다. 상기 제2 소수 전자들은 상기 핀드 패턴(115a)의 자화방향(170)에 대하여 역방향인 상기 제2 방향의 스핀을 가질 수 있다. 상기 제1 다수 전자들의 량은 상기 제1 소수 전자들의 량에 비하여 월등히 많다. 이로써, 스토리지 자유 패턴(125a)내에는 다량의 상기 제1 다수 전자들이 존재한다. 그 결과, 상기 스토리지 자유 패턴(125a)의 자화방향(172, 도 3a)은 상기 제1 다수 전자들의 제1 방향의 스핀들에 의해 토크(torque)를 받아 상기 핀드 패턴(115a)의 자화방향(170)과 동일한 제1 방향으로 변경된다. 상기 제1 방향인 스토리지 자유 패턴(125a)의 자화방향(172')을 도 3b에 도시하였다.
상기 스토리지 자유 패턴(125a)의 제2 방향인 자화방향(172)이 제1 방향인 자화방향(172')으로 변환될때, 상기 자유 역전 패턴(130a)에 의하여 상기 가이드 자유 패턴(135a)의 제1 방향인 자화방향(174, 도 3a 참조)는 제2 방향의 자화방향(174, 도 3b 참조)으로 변환된다. 상기 제1 프로그램 동작시, 상기 가변피닝 패턴 (140a)은 자화고정력을 잃어버림으로써, 상기 가이드 자유 패턴(135a)은 자화방향의 변경이 가능하다. 상기 스토리지 자유 패턴(125a)은 상기 가이드 자유 패턴(135a)에 비하여 두껍다. 이에 따라, 상기 스토리지 자유 패턴(125a)의 자화방향 변환이 상기 가이드 자유 패턴(135a)의 자화방향 변환에 비하여 더 우세하다. 그 결과, 상기 스토리지 자유 패턴(125a)의 자화방향이 변환됨에 따라 상기 가이드 자유 패턴(135a)의 자화방향의 변환이 매우 용이해진다.
상술한 제1 프로그램 동작에 의하여 도 3b에 도시된 바와 같이, 상기 핀드 패턴(115a)의 자화방향(170)과 상기 스토리지 자유 패턴(125a)의 자화방향(172')은 동일한 방향으로 평행하게 배열된다.
다음으로, 도 4a 및 도 4b를 참조하여 상기 제2 프로그램 동작을 설명한다.
도 4a 및 도 4b는 본 발명의 실시예에 따른 자기 기억 소자의 제2 프로그램 방법을 설명하기 위한 단면도들이다.
도 4a 및 도 4b를 참조하면, 상기 제2 프로그램 동작시, 자기터널접합 패턴(150a)으로 제2 프로그램 전류를 흘린다. 이때, 상기 제2 프로그램 전류내 전자들의 흐름(190, 이하, 제2 전자들의 흐름이라 함)은 가변피닝 패턴(140a)으로부터 비가변피닝 패턴(110a)을 향하여 흐른다. 즉, 상기 제2 프로그램 전류는 상기 비가변피닝 패턴(110a)으로부터 상기 가변피닝 패턴(140a)을 향하여 흐른다. 상기 제2 프로그램 전류 및 터널 베리어 패턴(120a)에 의하여 상기 프로그램 온도의 열이 발생된다. 이에 따라, 상기 가변피닝 패턴(140a)은 자화고정력을 잃어버리고, 상기 비가변피닝 패턴(110a)은 자화고정력을 그대로 유지된다. 상기 고저항 패턴(145a)에 서도 주울 열이 발생되어 상기 프로그램 온도의 열을 보조할 수 있다.
상기 제2 전자들의 흐름(190)에 의하여 가이드 자유 패턴(135a)을 경유한 전자들은 제2 다수 전자들 및 제2 소수 전자들을 포함한다. 상기 제2 다수 전자들은 상기 가이드 자유 패턴(135a)의 자화방향(174')과 동일한 방향의 스핀(spin)을 가지고, 상기 제2 소수 전자들은 상기 가이드 자유 패턴(135a)의 자화방향(174')에 대하여 역방향인 스핀을 가진다. 상기 제2 다수 전자들의 량은 상기 제2 소수 전자들의 량에 비하여 월등히 많다. 이에 따라, 상기 스토리지 자유 패턴(125a)에는 핀드 패턴(115a)의 자화방향(170)에 대하여 역방향인 상기 제2 방향의 스핀을 갖는 상기 제2 다수 전자들이 다량으로 존재한다.
이에 더하여, 상기 스토리지 자유 패턴(125a)을 투과한 전자들은 제3 다수 전자들 및 제3 소수 전자들을 포함한다. 상기 제3 다수 전자들은 상기 스토리지 자유 패턴(125a)의 자화방향(172')과 동일한 방향의 스핀을 가지고, 상기 제3 소수 전자들은 상기 스토리지 자유 패턴(125a)의 자화방향(172')에 대하여 역방향인 스핀을 갖는다. 상기 제3 다수 전자들의 스핀은 상기 핀드 패턴(115a)의 자화방향(170)과 동일하다. 이에 따라, 상기 제3 다수 전자들의 대부분은 상기 터널 베리어 패턴(120a)과 상기 핀드 패턴(115a)을 원활히 통과하여 상기 비가변피닝 패턴(110a)으로 흐른다. 이에 반하여, 상기 제3 소수 전자들은 상기 핀드 패턴(115a)의 자화방향(170)에 대하여 역방향의 스핀을 갖는다. 이에 따라, 상기 제3 소수 전자들의 대부분은 상기 핀드 패턴(115a)을 원활하게 투과하지 못하고 상기 핀드 패턴(115a)과 상기 스토리지 자유 패턴(125a) 사이에 축적된다. 상기 제3 소수 전자들 의 스핀 방향은 상기 제2 다수 전자들의 스핀 방향과 동일한 제2 방향이다.
결과적으로, 상기 스토리지 자유 패턴(125a)에 다량으로 존재하는 상기 제2 다수 전자들과 더불어 상기 핀드 패턴(115a)과 상기 스토리지 자유 패턴(125a) 사이에 축적되는 제3 소수 전자들로 인하여, 상기 스토리지 자유 패턴(125a)의 자화방향(172')은 상기 제2 방향으로 변환된다. 이때, 상기 가이드 자유 패턴(135a)의 자화방향(174')은 상기 자유 역전 패턴(130a)에 의하여 반전된다.
도 4a는 상기 제2 프로그램 동작에 의하여 상기 스토리지 자유 패턴(125a)의 자화방향(172)이 상기 핀드 패턴(115a)의 자화방향(170)과 역방향으로 배열되고, 상기 가이드 자유 패턴(135a)의 자화방향(174)이 상기 스토리지 자유 패턴(125a)의 자화방향(172)에 대하여 역방향으로 배열된 상태를 도시하였다.
다음으로, 상기 자기 기억 소자의 읽기 동작에 대해 설명한다.
상기 자기 기억 소자의 읽기 동작시에는, 상기 자기터널접합 패턴(150a)을 통하여 상기 제1 및 제2 프로그램 전류들의 량에 비하여 적은 량의 읽기 전류를 흘리는 것이 바람직하다. 이로써, 상기 읽기 전류에 의한 상기 터널 베리어 패턴(120a) 및 고저항 패턴(145a)에 의해 발생되는 열의 온도는 상기 가변피닝 패턴(140a)의 자화고정력을 유지시키는 최대 온도에 비하여 낮아진다. 그 결과, 상기 가변피닝 패턴(140a)이 상기 가이드 자유 패턴(135a)의 자화방향을 고정시킨다. 상기 가변피닝 패턴(140a)은 상기 읽기 동작과 더불어 자기 기억 소자의 대기 상태에서도 자화고정력을 유지한다. 상기 가변피닝 패턴(140a)이 상기 읽기 동작 및 상기 대기 상태에서 자화고정력을 유지하기 때문에, 상기 자기터널접합 패턴(150a)의 평 면적이 감소될지라도 초상자성 한계가 극복되어 상기 자기터널접합 패턴(150a)의 데이타 유지 능력을 향상시킬 수 있다.
상술한 구조의 자기 기억 소자는 종래의 디짓 라인을 요구하지 않는다. 이에 따라, 종래 디짓 라인과 관련된 주변회로가 요구되지 않는다. 또한, 종래 디짓 라인으로 야기되던 자기 기억 셀의 면적 증가를 방지할 수 있다. 그 결과, 고집적화된 자기 기억 소자를 구현할 수 있다.
또한, 종래의 디짓 라인이 요구되지 않음으로써, 종래의 정밀한 정렬 공정들이 요구되지 않는다. 따라서, 상기 자기터널접합 패턴(150a)을 갖는 자기 기억 소자의 제조 방법은 매우 용이해져 생산성을 향상시킬 수 있다.
이에 더하여, 종래의 디짓 라인이 요구되지 않음으로써, 종래의 디짓 라인과 관련된 소비전력을 줄여 저소비전력의 자기 기억 소자를 구현할 수 있다.
더 나아가서, 상기 가변피닝 패턴(140a)이 읽기 동작 및 대기 상태에서 상기 가이드 자유 패턴(135a)의 자화방향을 고정시키고, 상기 스토리지 자유 패턴(125a)의 자화방향은 상기 자유 역전 패턴(130a)에 의하여 고정된다. 이로 인하여, 초상자성 한계를 극복하여 상기 자기터널접합 패턴(150a)의 평면적을 감소시킬 수 있다. 그 결과, 더욱 고집적화된 자기 기억 소자를 구현할 수 있다.
한편, 상술한 자기터널접합 패턴(150a)은 상기 가변피닝 패턴(140a)이 상기 상부 전극(152a)을 경유하여 상기 배선(160)에 전기적으로 접속된다. 이와는 다르게, 자기터널접합 패턴의 비가변피닝 패턴이 비트 라인으로 사용되는 배선에 전기적으로 접속될 수도 있다. 이를 도면을 참조하여 설명한다. 이 변형예에서 상술한 자기 기억 소자와 동일한 구성요소는 동일한 참조부호를 사용하였다.
도 5는 본 발명의 실시예에 따른 자기 기억 소자의 변형예를 나타내는 단면도이다.
도 5를 참조하면, 하부 콘택플러그(102)와 접속하는 하부 전극(106a) 상에 가변피닝 패턴(140a')이 배치된다. 상기 가변피닝 패턴(140a')과 상기 하부 전극(106a) 사이에 고저항 패턴(145a')이 배치될 수 있다. 상기 가변피닝 패턴(140a') 상에 가이드 자유 패턴(135a'), 자유 역전 패턴(130a'), 스토리지 자유 패턴(125a'), 터널 베리어 패턴(120a'), 핀드 패턴(115a') 및 비가변피닝 패턴(110a')이 차례로 적층된다. 상기 핀드 패턴(115a')은 상기 비가변피닝 패턴(110a')과 접촉하는 제1 자성 패턴(111a'), 상기 터널 베리어 패턴(120a')과 접촉하는 제2 자성 패턴(113a'), 및 상기 제1 및 제2 자성 패턴들(111a',113a') 사이에 개재된 핀드 역전 패턴(112a')을 포함할 수 있다. 상기 비가변피닝 패턴(110a')은 상부 전극(152a)과 접속되어 배선(160)과 전기적으로 접속된다.
차례로 적층된 상기 고저항 패턴(145a'), 가변피닝 패턴(140a'), 가이드 자유 패턴(135a'), 자유 역전 패턴(130a'), 스토리지 자유 패턴(125a'), 터널 베리어 패턴(120a'), 핀드 패턴(115a') 및 비가변피닝 패턴(110a')은 자기터널접합 패턴(150a')을 구성한다.
상술한 구조의 자기 기억 소자의 제1 프로그램 동작(핀드 패턴(115a')의 자화방향과 스토리지 자유 패턴(125a')의 자화방향을 동일한 방향으로 배열시키는 동작)시 사용되는 제1 프로그램 전류내 전자들은 상기 비가변피닝 패턴(110a')으로부 터 상기 가변피닝 패턴(140a')으로 향하여 이동한다. 상기 자기 기억 소자의 제2 프로그램 동작(핀드 패턴(115a')의 자화방향과 스토리지 자유 패턴(125a')의 자화방향이 서로 역방향으로 배열시키는 동작)시 사용되는 제2 프로그램 전류내 전자들은 상기 가변피닝 패턴(140a')으로부터 상기 비가변피닝 패턴(110a')을 향하여 흐른다.
상기 고저항 패턴(145a'), 가변피닝 패턴(140a'), 가이드 자유 패턴(135a'), 자유 역전 패턴(130a'), 스토리지 자유 패턴(125a'), 터널 베리어 패턴(120a'), 핀드 패턴(115a') 및 비가변피닝 패턴(110a')은 각각 도 2의 고저항 패턴(145a), 가변피닝 패턴(140a), 가이드 자유 패턴(135a), 자유 역전 패턴(130a), 스토리지 자유 패턴(125a), 터널 베리어 패턴(120a), 핀드 패턴(115a) 및 비가변피닝 패턴(110a)과 동일한 물질로 형성되고 동일한 특성을 가질 수 있다.
이에 더하여, 상기 고저항 패턴(145a')은 상기 하부 전극(106a)에 포함된 물질 원소들과 산소를 포함하는 물질로도 형성될 수도 있다. 즉, 상기 고저항 패턴(145a')은 상기 하부 전극(106a)의 표면이 산화되어 형성될 수도 있다.
다음으로 본 발명의 실시예에 따른 자기 기억 소자의 형성 방법을 설명한다.
도 6 내지 도 8은 본 발명의 실시예에 따른 자기 기억 소자의 형성 방법을 설명하기 위한 단면도들이다.
도 6을 참조하면, 기판(100) 상에 하부 절연막(102)을 형성하고, 상기 하부 절연막(102)을 패터닝하여 상기 기판(100)을 노출시키는 콘택홀을 형성한다. 상기 콘택홀을 채우는 하부 콘택플러그(104)를 형성한다.
도 7을 참조하면, 상기 하부 콘택플러그(104)를 갖는 기판(100) 전면 상에 하부 도전막(106), 비가변피닝막(110), 핀드막(115), 터널 베리어막(120), 스토리지 자유막(125), 자유 역전막(130), 가이드 자유막(135), 가변피닝막(140), 고저항막(145) 및 상부 도전막(152)을 차례로 형성한다. 상기 하부 도전막(106) 및 상부 도전막(152) 사이의 막들(110,115,120,125,130,135,140,145)은 자기터널접합 다층막(150)을 구성한다. 상기 핀드막(115)은 상기 비가변피닝막(110)과 접촉하는 제1 자성막(111), 상기 터널 베리어막(120)과 접촉하는 제2 자성막(113) 및 상기 제1 및 제2 자성막들(111,113) 사이에 개재된 핀드 역전막(112)을 포함할 수 있다.
상기 고저항막(145)은 상기 가변피닝막(140)의 표면에 산화공정을 수행하여 형성할 수 있다. 이와는 다르게, 상기 고저항막(145)은 다른 고저항 물질막을 화학기상 증착법으로 형성할 수도 있다.
도 8을 참조하면, 상기 상부 도전막(152), 자기터널접합 다층막(150) 및 하부 도전막(106)을 연속적으로 패터닝하여 차례로 적층된 하부 전극(106a), 자기터널접합 패턴(150a) 및 상부 전극(152a)을 형성한다.
상기 자기터널접합 패턴(150a)은 차례로 적층된 비가변피닝 패턴(110a), 핀드 패턴(115a), 터널 베리어 패턴(120a), 스토리지 자유 패턴(125a), 자유 역전 패턴(130a), 가이드 자유 패턴(135a), 가변피닝 패턴(140a) 및 고저항 패턴(145a)을 포함한다. 상기 핀드 패턴(115a)은 상기 비가변피닝 패턴(110a)과 접촉하는 제1 자성 패턴(111a), 상기 터널 베리어 패턴(120a)과 접촉하는 제2 자성 패턴(113a), 및 상기 제1 및 제2 자성 패턴들(111a,113a) 사이에 개재된 핀드 역전 패턴(112a)을 포함할 수 있다.
상기 자기터널접합 패턴(150a)에 포함된 구성요소들의 특징들 및 이들을 형성하는 물질들은 도 2를 참조하여 설명한 것과 동일하다.
상기 기판(100) 전면 상에 상부 절연막(154)을 형성하고, 상기 상부 절연막(154)을 패터닝하여 상기 상부 전극(152a)을 노출시키는 콘택홀(156)을 형성한다.
이어서, 상기 콘택홀(156)을 채우는 도 2의 상부 콘택플러그(158)를 형성하고, 상기 상부 절연막(154) 상에 상기 상부 콘택플러그(158)와 접속하는 도 2의 배선(160)을 형성한다. 이로써, 도 2의 자기 기억 소자를 구현할 수 있다.
다른 방법으로, 상기 상부 절연막(154)을 상기 상부 전극(152a)이 노출될때까지 평탄화시킨 후에, 상기 노출된 상부 전극(152a)과 접속하도록 도 2의 배선(160)을 형성할 수도 있다. 이 경우에 상기 콘택홀(156)을 형성하는 단계, 와 상기 상부 콘택플러그(158)를 형성하는 단계는 생략된다.
다음으로, 도 5에 도시된 자기 기억 소자의 형성 방법을 설명한다. 이는, 상술한 자기 기억 소자의 형성 방법과 유사하다.
도 9는 도 5에 도시된 자기 기억 소자의 형성 방법을 설명하기 위한 단면도이다.
도 9를 참조하면, 하부 콘택플러그(104)를 갖는 기판(100) 상에 하부 도전막(106), 고저항막(145'), 가변피닝막(140'), 가이드 자유막(135'), 자유 역전막(130'), 스토리지 자유막(125'), 터널 베리어막(120'), 핀드막(115'), 비가변피닝 막(110') 및 상부 도전막(152)을 차례로 형성한다.
상기 고저항막(145')은 상기 하부 도전막(106)의 표면을 산화하여 형성할 수 있다. 이와는 다르게, 상기 고저항막(145')은 상기 가변피닝막(140')과 동일한 물질층을 수옹스트롬 내지 수십옹스트롬 두께로 상기 하부 도전막(106) 상에 형성하고, 상기 물질층을 산화하여 형성할 수도 있다. 이와는 또 다르게, 상기 고저항막(145')은 고저항을 갖는 다른 물질막을 화학기상증착법으로 형성할 수도 있다.
상기 핀드막(115')은 상기 비가변피닝막(110')과 접촉하는 제1 자성막(111'), 상기 터널 베리어막(120')과 접촉하는 제2 자성막(113') 및 상기 제1 및 제2 자성막들(111',113') 사이에 개재된 핀드 역전막(112')을 포함할 수 있다.
상기 하부도전막(106)과 상기 상부 도전막(152) 사이의 막들(145',140',135',130',125',120',115',110')은 자기터널접합 다층막(150')을 구성한다.
상기 상부 도전막(152), 자기터널접합 다층막(150') 및 하부 도전막(106)을 연속적으로 패터닝하여 도 5에 개시되어 있는 차례로 적층된 하부 전극(106a), 자기터널접합 패턴(150a') 및 상부 전극(152a)을 형성한다.
이 후의 공정들은 도 8을 참조하여 설명한 방법들과 동일하게 수행할 수 있다. 이로써, 도 5의 자기 기억 소자를 구현할 수 있다.
상술한 바와 같이, 본 발명에 따르면, 스토리지 자유 패턴의 자화방향은 핀드 패턴을 투과하여 흐르는 프로그램 전류내 전자들에 의하여 상기 핀드 패턴의 자 화방향과 동일한 방향으로 배열되고, 가이드 자유 패턴을 투과하여 흐르는 프로그램 전류내 전자들에 의하여 상기 핀드 패턴의 자화방향에 대하여 역방향으로 배열된다. 즉, 본 발명에 따른 자기 기억 소자는 종래의 디짓 라인을 요구하지 않는다. 그 결과, 종래의 디짓 라인으로 야기되던 셀 면의 증가를 방지하고, 디짓 라인의 구동을 위한 주변회로를 제거할 수 있어 고집적화된 자기 기억 소자를 구현할 수 있다. 또한, 종래의 디짓 라인으로 야기되던 정밀한 정렬 공정들을 생략할 수 있음으로, 자기 기억 소자의 형성 방법이 매우 단순해져 생산성을 향상시킬 수 있다. 이에 더하여, 종래의 디짓 라인의 구동을 위한 소비전력을 제거할 수 있어 저소비전력의 자기 기억 소자를 구현할 수 있다.
또한, 가이드 자유 패턴은 가변피닝 패턴에 의하여 프로그램 동작시에는 고정되지 않고, 읽기 동작시에는 상기 가변피닝 패턴에 의하여 고정된다. 이로써, 데이타를 저장하는 스토리지 자유 패턴의 자화방향은 프로그램 동작을 제외한 모든 상태(ex, 읽기 동작 및 대기 상태등)는 상기 가변피닝 패턴, 가이드 자유 패턴 및 자유 역전 패턴에 의하여 고정된다. 그 결과, 초상자성 한계를 극복할 수 있어 자기터널접합 패턴의 평면적을 감소시켜 더욱 고집적화된 자기 기억 소자를 구현할 수 있다.

Claims (21)

  1. 자기터널접합 패턴을 포함하는 자기 기억 소자에 있어서,
    상기 자기터널접합 패턴은,
    기판 상의 비가변피닝 패턴 및 가변피닝 패턴;
    상기 비가변피닝 패턴 및 가변피닝 패턴 사이에 개재된 터널 베리어 패턴;
    상기 비가변피닝 패턴과 상기 터널 베리어 패턴 사이에 개재되되, 상기 비가변피닝 패턴에 의하여 자화방향이 고정되는 핀드 패턴;
    상기 터널 베리어 패턴과 상기 가변피닝 패턴 사이에 개재된 스토리지 자유 패턴;
    상기 스토리지 자유 패턴과 상기 가변피닝 패턴 사이에 개재된 가이드 자유 패턴; 및
    상기 스토리지 및 가이드 자유 패턴들 사이에 개재되되, 상기 스토리지 자유 패턴의 자화방향과 상기 가이드 자유 패턴의 자화방향을 서로 역방향으로 반전시키는 자유 역전 패턴을 포함하되, 상기 스토리지 자유 패턴의 자화방향은 상기 자기터널접합 패턴에 흐르는 프로그램 전류에 의하여 변경되는 자기 기억 소자.
  2. 제 1 항에 있어서,
    상기 가변피닝 패턴은 상기 가이드 자유 패턴과 접촉하는 제1 면, 및 상기 제1 면에 대향된 제2 면을 갖되,
    상기 가변 피닝 패턴의 제2 면과 접촉하는 고저항 패턴을 더 포함하는 것을 특징으로 하는 자기 기억 소자.
  3. 제 1 항에 있어서,
    상기 비가변피닝 패턴은 읽기 동작 및 프로그램 동작을 수행하는 동안에 상기 핀드 패턴의 자화 방향을 고정시키고,
    상기 가변피닝 패턴은 상기 읽기 동작을 수행하는 동안에 상기 가이드 자유 패턴의 자화방향을 고정시키고, 그리고, 상기 가변피닝 패턴은 상기 프로그램 동작을 수행하는 동안에 상기 가이드 자유 패턴의 자화방향을 고정시키지 않는 것을 특징으로 하는 자기 기억 소자.
  4. 제 3 항에 있어서,
    상기 비가변피닝 패턴의 자화고정력이 유지되는 최대 온도는 상기 가변피닝 패턴의 자화고정력이 유지되는 최대 온도에 비하여 높은 것을 특징으로 하는 자기 기억 소자.
  5. 제 4 항에 있어서,
    상기 비가변피닝 패턴은 제1 반강자성체로 형성하고, 상기 가변피닝 패턴은 상기 제1 반강자성체에 비하여 낮은 블로킹 온도를 갖는 제2 반강자성체로 형성하는 것을 특징으로 하는 자기 기억 소자.
  6. 제 4 항에 있어서,
    상기 비가변피닝 패턴 및 상기 가변피닝 패턴은 반강자성체로 형성하되, 상 기 비가변피닝 패턴은 상기 가변피닝 패턴에 비하여 두꺼운 것을 특징으로 하는 자기 기억 소자.
  7. 제 1 항에 있어서,
    상기 핀드 패턴의 상기 터널 베리어 패턴에 인접한 부분의 자화방향과 상기 스토리지 자유 패턴의 자화방향을 서로 동일한 방향으로 배열시키기 위한 제1 프로그램 전류내 전자들은 상기 비가변피닝 패턴으로부터 상기 가변피닝 패턴으로 흐르고,
    상기 핀드 패턴의 상기 터널 베리어 패턴에 인접한 부분의 자화방향과 상기 스토리지 자유 패턴의 자화방향을 서로 역방향으로 배열하기 위한 제2 프로그램 전류내 전자들은 상기 가변피닝 패턴으로부터 상기 비가변피닝 패턴으로 향하여 흐르는 것을 특징으로 하는 자기 기억 소자.
  8. 제 1 항에 있어서,
    상기 스토리지 자유 패턴은 상기 가이드 자유 패턴에 비하여 두꺼운 것을 특징으로 하는 자기 기억 소자.
  9. 제 1 항 내지 제 8 항 중에 어느 한 항에 있어서,
    상기 핀드 패턴은,
    제1 자성 패턴;
    제2 자성 패턴; 및
    상기 제1 및 제2 자성 패턴들 사이에 개재되되, 상기 제1 및 제2 자성 패턴들의 자화방향들을 서로 역방향으로 반전시키는 핀드 역전 패턴을 포함하되,
    상기 제1 자성 패턴은 상기 비가변피닝 패턴과 접촉하여 상기 비가변 피닝 패턴에 의하여 자화방향이 고정되고, 상기 제2 자성 패턴은 상기 핀드 역전 패턴에 의하여 상기 제1 자성 패턴의 고정된 자화 방향의 역방향으로 고정되며, 상기 제2 자성 패턴은 상기 터널 베리어 패턴과 접촉하는 것을 특징으로 하는 자기 기억 소자.
  10. 제 1 항 내지 제 8 항 중에 어느 한 항에 있어서,
    상기 기판 상에 상기 비가변피닝 패턴, 상기 핀드 패턴, 상기 터널 베리어 패턴, 상기 스토리지 자유 패턴, 상기 자유 역전 패턴, 상기 가이드 자유 패턴 및 상기 가변피닝 패턴이 차례로 적층된 것을 특징으로 하는 자기 기억 소자.
  11. 제 1 항 내지 제 8 항 중에 어느 한 항에 있어서,
    상기 기판 상에 상기 가변피닝 패턴, 상기 가이드 자유 패턴, 상기 자유 역전 패턴, 상기 스토리지 자유 패턴, 상기 터널 베리어 패턴, 상기 핀드 패턴 및 상기 비가변피닝 패턴이 차례로 적층된 것을 특징으로 하는 자기 기억 소자.
  12. 기판상에 비가변피닝 패턴 및 가변피닝 패턴을 형성하는 단계;
    상기 비가변피닝 패턴 및 가변피닝 패턴 사이에 터널 베리어 패턴을 형성하는 단계;
    상기 비가변피닝 패턴과 상기 터널 베리어 패턴 사이에 상기 비가변피닝 패턴에 의하여 자화방향이 고정되는 핀드 패턴을 형성하는 단계;
    상기 터널 베리어 패턴과 상기 가변피닝 패턴 사이에 스토리지 자유 패턴을 형성하는 단계;
    상기 스토리지 자유 패턴과 상기 가변피닝 패턴 사이에 가이드 자유 패턴을 형성하는 단계; 및
    상기 스토리지 및 가이드 자유 패턴들 사이에 상기 스토리지 자유 패턴의 자화방향과 상기 가이드 자유 패턴의 자화방향을 서로 역방향으로 반전시키는 자유 역전 패턴을 형성하는 단계를 포함하되, 상기 비가변피닝 패턴, 가변피닝 패턴, 터널 베리어 패턴, 핀드 패턴, 스토리지 자유 패턴, 가이드 자유 패턴 및 자유 역전 패턴은 자기터널접합 패턴에 포함되고, 상기 스토리지 자유 패턴의 자화방향은 상기 자기터널접합 패턴에 흐르는 프로그램 전류에 의하여 변경되는 자기 기억 소자의 형성 방법.
  13. 제 12 항에 있어서,
    상기 가변피닝 패턴은 상기 가이드 자유 패턴과 접촉하는 제1 면, 및 상기 제1 면에 대향된 제2 면을 갖되,
    상기 가변 피닝 패턴의 제2 면과 접촉하는 고저항 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 자기 기억 소자의 형성 방법.
  14. 제 12 항에 있어서,
    상기 비가변피닝 패턴은 읽기 동작 및 프로그램 동작을 수행하는 동안에 상 기 핀드 패턴의 자화 방향을 고정시키고,
    상기 가변피닝 패턴은 상기 읽기 동작을 수행하는 동안에 상기 가이드 자유 패턴의 자화방향을 고정시키고, 그리고, 상기 가변피닝 패턴은 상기 프로그램 동작을 수행하는 동안에 상기 가이드 자유 패턴의 자화방향을 고정시키지 않는 것을 특징으로 하는 자기 기억 소자의 형성 방법.
  15. 제 14 항에 있어서,
    상기 비가변피닝 패턴의 자화고정력이 유지되는 최대 온도는 상기 가변피닝 패턴의 자화고정력이 유지되는 최대 온도에 비하여 높은 것을 특징으로 하는 자기 기억 소자의 형성 방법.
  16. 제 15 항에 있어서,
    상기 비가변피닝 패턴은 제1 반강자성체로 형성하고, 상기 가변피닝 패턴은 상기 제1 반강자성체에 비하여 낮은 블로킹 온도를 갖는 제2 반강자성체로 형성하되,
    상기 블로킹 온도는 반강자성체의 교환결합력이 유지되는 최대 온도이고, 상기 교환결합력은 상기 자화고정력인 것을 특징으로 하는 자기 기억 소자의 형성 방법.
  17. 제 15 항에 있어서,
    상기 비가변피닝 패턴 및 상기 가변피닝 패턴은 반강자성체로 형성하되, 상기 비가변피닝 패턴은 상기 가변피닝 패턴에 비하여 두껍게 형성하는 것을 특징으로 하는 자기 기억 소자의 형성 방법.
  18. 제 12 항에 있어서,
    상기 스토리지 자유 패턴은 상기 가이드 자유 패턴에 비하여 두껍게 형성하는 것을 특징으로 하는 자기 기억 소자의 형성 방법.
  19. 제 12 항 내지 제 18 항 중에 어느 한 항에 있어서,
    상기 핀드 패턴을 형성하는 단계는,
    제1 자성 패턴을 형성하는 단계;
    제2 자성 패턴을 형성하는 단계; 및
    상기 제1 및 제2 자성 패턴들 사이에 개재된 핀드 역전 패턴을 형성하는 단계를 포함하되,
    상기 핀드 역전 패턴은 상기 제1 및 제2 자성 패턴들의 자화방향들을 서로 역방향으로 반전시키고, 상기 제1 자성 패턴은 상기 비가변피닝 패턴과 접촉하여 상기 비가변 피닝 패턴에 의하여 자화방향이 고정되고, 상기 제2 자성 패턴은 상기 핀드 역전 패턴에 의하여 상기 제1 자성 패턴의 고정된 자화 방향의 역방향으로 고정되고, 상기 제2 자성 패턴은 상기 터널 베리어 패턴과 접촉하는 것을 특징으로 하는 자기 기억 소자의 형성 방법.
  20. 제 12 항 내지 제 18 항 중에 어느 한 항에 있어서,
    상기 기판 상에 상기 비가변피닝 패턴, 상기 핀드 패턴, 상기 터널 베리어 패턴, 상기 스토리지 자유 패턴, 상기 자유 역전 패턴, 상기 가이드 자유 패턴 및 상기 가변피닝 패턴이 차례로 적층되도록 형성하는 것을 특징으로 하는 자기 기억 소자의 형성 방법.
  21. 제 12 항 내지 제 18 항 중에 어느 한 항에 있어서,
    상기 기판 상에 상기 가변피닝 패턴, 상기 가이드 자유 패턴, 상기 자유 역전 패턴, 상기 스토리지 자유 패턴, 상기 터널 베리어 패턴, 상기 핀드 패턴 및 상기 비가변피닝 패턴이 차례로 적층되도록 형성하는 것을 특징으로 하는 자기 기억 소자의 형성 방법.
KR1020050074937A 2005-08-16 2005-08-16 자기 기억 소자 및 그 형성 방법 KR100727486B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050074937A KR100727486B1 (ko) 2005-08-16 2005-08-16 자기 기억 소자 및 그 형성 방법
US11/465,075 US7732222B2 (en) 2005-08-16 2006-08-16 Magnetic memory device and method of fabricating the same
US12/773,451 US8035145B2 (en) 2005-08-16 2010-05-04 Magnetic memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050074937A KR100727486B1 (ko) 2005-08-16 2005-08-16 자기 기억 소자 및 그 형성 방법

Publications (2)

Publication Number Publication Date
KR20070020731A KR20070020731A (ko) 2007-02-22
KR100727486B1 true KR100727486B1 (ko) 2007-06-13

Family

ID=37767188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050074937A KR100727486B1 (ko) 2005-08-16 2005-08-16 자기 기억 소자 및 그 형성 방법

Country Status (2)

Country Link
US (2) US7732222B2 (ko)
KR (1) KR100727486B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7791152B2 (en) * 2008-05-12 2010-09-07 International Business Machines Corporation Magnetic tunnel junction transistor
US8525564B2 (en) 2010-10-20 2013-09-03 University Of Southern California Charge-based phase locked loop charge pump
AU2016259419B2 (en) 2015-11-30 2020-12-10 Parker-Hannifin Corporation Engine Panel Filter and Housing System
WO2018004608A1 (en) * 2016-06-30 2018-01-04 Intel Corporation Thermal resistor in pmtj stack design

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050059044A (ko) * 2002-07-17 2005-06-17 프리스케일 세미컨덕터, 인크. 향상된 저장 밀도를 갖는 다중-상태 ｍｒａｍ

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69722860T2 (de) * 1996-01-31 2004-05-19 Koninklijke Philips Electronics N.V. Magnetkopf mit magnetoresistivem sensor und mit den magnetkopf versehende abtastvorrichtung
JP3212567B2 (ja) * 1999-01-27 2001-09-25 アルプス電気株式会社 磁気抵抗効果型薄膜磁気素子を備えた薄膜磁気ヘッドおよびその製造方法
US6166948A (en) * 1999-09-03 2000-12-26 International Business Machines Corporation Magnetic memory array with magnetic tunnel junction memory cells having flux-closed free layers
US6611405B1 (en) * 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
US6653704B1 (en) * 2002-09-24 2003-11-25 International Business Machines Corporation Magnetic memory with tunnel junction memory cells and phase transition material for controlling current to the cells
US6847510B2 (en) * 2002-09-27 2005-01-25 Hitachi Global Storage Technologies Netherlands B.V. Magnetic tunnel junction device with bottom free layer and improved underlayer
US6771534B2 (en) * 2002-11-15 2004-08-03 International Business Machines Corporation Thermally-assisted magnetic writing using an oxide layer and current-induced heating
US6909633B2 (en) * 2002-12-09 2005-06-21 Applied Spintronics Technology, Inc. MRAM architecture with a flux closed data storage layer
US6829161B2 (en) * 2003-01-10 2004-12-07 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6952364B2 (en) * 2003-03-03 2005-10-04 Samsung Electronics Co., Ltd. Magnetic tunnel junction structures and methods of fabrication
US6933155B2 (en) * 2003-05-21 2005-08-23 Grandis, Inc. Methods for providing a sub .15 micron magnetic memory structure
US7161875B2 (en) * 2003-06-12 2007-01-09 Hewlett-Packard Development Company, L.P. Thermal-assisted magnetic memory storage device
US6911685B2 (en) * 2003-10-10 2005-06-28 Hewlett-Packard Development Company, L.P. Thermally-assisted magnetic memory structures
CN1898574B (zh) * 2003-12-23 2011-09-07 Nxp股份有限公司 高灵敏度磁性内置电流传感器
US7105372B2 (en) * 2004-01-20 2006-09-12 Headway Technologies, Inc. Magnetic tunneling junction film structure with process determined in-plane magnetic anisotropy
US7110287B2 (en) * 2004-02-13 2006-09-19 Grandis, Inc. Method and system for providing heat assisted switching of a magnetic element utilizing spin transfer
JP3977816B2 (ja) * 2004-03-16 2007-09-19 株式会社東芝 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法
US20050205952A1 (en) * 2004-03-19 2005-09-22 Jae-Hyun Park Magnetic random access memory cells having split sub-digit lines having cladding layers thereon and methods of fabricating the same
US7148531B2 (en) * 2004-04-29 2006-12-12 Nve Corporation Magnetoresistive memory SOI cell
US7187576B2 (en) * 2004-07-19 2007-03-06 Infineon Technologies Ag Read out scheme for several bits in a single MRAM soft layer
US7324313B2 (en) * 2004-09-30 2008-01-29 Hitachi Global Storage Technologies Netherlands B.V. Read sensor having an in-stack biasing structure and an AP coupled free layer structure for increased magnetic stability
KR100642638B1 (ko) * 2004-10-21 2006-11-10 삼성전자주식회사 낮은 임계 전류를 갖는 자기 램 소자의 구동 방법들
US7126202B2 (en) * 2004-11-16 2006-10-24 Grandis, Inc. Spin scattering and heat assisted switching of a magnetic element
US7259942B2 (en) * 2005-01-10 2007-08-21 Hitachi Global Storage Technologies Netherlands B.V. Three terminal magnetic sensor having an in-stack longitudinal biasing layer structure in the collector or emitter region
KR100626390B1 (ko) * 2005-02-07 2006-09-20 삼성전자주식회사 자기 메모리 소자 및 그 형성 방법
US7497007B2 (en) * 2005-07-14 2009-03-03 Headway Technologies, Inc. Process of manufacturing a TMR device
JP4594839B2 (ja) * 2005-09-29 2010-12-08 株式会社東芝 磁気ランダムアクセスメモリ、磁気ランダムアクセスメモリの製造方法、及び、磁気ランダムアクセスメモリのデータ書き込み方法
US7345911B2 (en) * 2006-02-14 2008-03-18 Magic Technologies, Inc. Multi-state thermally assisted storage

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050059044A (ko) * 2002-07-17 2005-06-17 프리스케일 세미컨덕터, 인크. 향상된 저장 밀도를 갖는 다중-상태 ｍｒａｍ

Also Published As

Publication number Publication date
US8035145B2 (en) 2011-10-11
US20100213558A1 (en) 2010-08-26
US20070041243A1 (en) 2007-02-22
US7732222B2 (en) 2010-06-08
KR20070020731A (ko) 2007-02-22

Similar Documents

Publication Publication Date Title
TWI705438B (zh) 包含具有用於差分位元操作之降低切換能量障壁之磁性隨機存取記憶體結構的積體電路及其製造方法
JP3906139B2 (ja) 磁気ランダムアクセスメモリ
CN112054115B (zh) 磁性存储器装置及其制作方法
US6992342B2 (en) Magnetic memory device having a non-volatile magnetic section and manufacturing thereof
JP4555780B2 (ja) 高密度及び高プログラミング効率のｍｒａｍ設計
CN113450848B (zh) 磁阻式随机存取存储器器件及其形成方法
CN108780780B (zh) 非易失性存储器装置和制造非易失性存储器装置的方法
US20230363290A1 (en) Memory device
KR100727486B1 (ko) 자기 기억 소자 및 그 형성 방법
US7002195B2 (en) Magnetic random access memory (MRAM) cells having split sub-digit lines
US7002831B2 (en) Magnetic semiconductor memory device
EP1729339A2 (en) Magnetic memory and method of manufacturing same
KR100481876B1 (ko) 자기 터널 접합을 구비하는 자기 메모리 및 그 제조 방법
CN114725280A (zh) 存储器元件及其制造方法
US7932573B2 (en) Magnetic memory element and magnetic memory device
US7816718B2 (en) Interconnect for a GMR memory cells and an underlying conductive layer
US7579196B2 (en) Interconnect connecting a diffusion metal layer and a power plane metal and fabricating method thereof
CN118234246A (zh) 磁阻式随机存取存储器的布局图案
CN116267013A (zh) 半导体元件及其制作方法
JP2005109200A (ja) 磁気抵抗効果素子、磁気メモリセル及び磁気ランダムアクセスメモリ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160531

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 13