JP4742824B2 - 記憶装置の初期化方法 - Google Patents
記憶装置の初期化方法 Download PDFInfo
- Publication number
- JP4742824B2 JP4742824B2 JP2005326380A JP2005326380A JP4742824B2 JP 4742824 B2 JP4742824 B2 JP 4742824B2 JP 2005326380 A JP2005326380 A JP 2005326380A JP 2005326380 A JP2005326380 A JP 2005326380A JP 4742824 B2 JP4742824 B2 JP 4742824B2
- Authority
- JP
- Japan
- Prior art keywords
- variable resistance
- resistance element
- memory
- resistance value
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0073—Write using bi-directional cell biasing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
Landscapes
- Semiconductor Memories (AREA)
Description
特に、携帯電話装置を含む、携帯用の端末装置には、メモリとしてフラッシュメモリが多く用いられている。
この可変抵抗素子の膜構成は、例えば、図4の断面図に示すように、2つの電極101,102の間に導体膜103と絶縁体膜104を持つ膜構成になっている。導体膜103から絶縁体膜104に向かって電流Iが流れるように電圧をかけると、可変抵抗素子105が低抵抗に変化してデータが書き込まれ、絶縁体膜104から導体膜103に向かって電流が流れるように電圧をかけると、可変抵抗素子105が高抵抗に変化してデータが消去される。
また、抵抗変化によるデータ書き込み速度を例えば5ナノ秒程度と速くすることができ、また低電圧(例えば1V程度)かつ低電流(例えば20μA程度)で動作させることができるという利点を有する。
このように抵抗値が変動すると、データの読み出しを安定して行うことが難しくなり、また、データの書き換えを繰り返したときに書き込みエラーや消去エラーを発生する場合もある。
これにより、初期化を行った後には、メモリセルの可変抵抗素子に対して、書き込みエラーや消去エラーがなく、安定にデータの書き込み・消去を行うことが可能になる。
この可変抵抗素子5は、2つの電極1,2の間に導体膜3と絶縁体膜4を持つ膜構成になっている。即ち、図4に示した可変抵抗素子105と同様の膜構成である。
また、絶縁体膜4の材料としては、例えば、アモルファスGd2O3や、SiO2等の絶縁体が挙げられる。
従って、電極1,2間に、絶縁体膜4側の電極2が低電位になるように電圧を加えると、金属元素のイオンが電極2に引き寄せられて、絶縁体膜4内に入っていく。そして、イオンが電極2まで到達すると、上下の電極1,2間が導通して抵抗値が下がることになる。このようにして、可変抵抗素子5へのデータ(情報)の書き込みが行われる。
一方、電極1,2間に、導体膜3側の電極1が低電位になるように電圧を加えると、金属元素がイオン化して電極1に引き寄せられて、絶縁体膜4から抜けていくため、上下の電極1,2間の絶縁性が増して、抵抗値が上がることになる。このようにして、可変抵抗素子5に対してデータ(情報)の消去が行われる。
実際には、絶縁体膜4中の金属元素のイオンの量によって、絶縁体膜4の抵抗値が変化しているので、絶縁体膜4を情報が記憶・保持される記憶層とみなすことができる。
一方、書き換え回数40回以後は、書き込み後の抵抗値RW及び消去後の抵抗値REが、共にエラーもなく安定に推移している。
一方、書き換え回数100回以後は、書き込み後の抵抗値RW及び消去後の抵抗値REが、共にエラーもなく安定に推移している。
一方、書き換え回数100回以後は、書き込み後の抵抗値RW及び消去後の抵抗値REが、共にエラーもなく安定に推移している。
書き換え回数の少ない初期においては、金属元素のイオンのコンダクションパス(伝導路)の形成の再現性が少なく不安定であると推測される。
これに対して、何回かの書き換えを繰り返すことによって、金属元素のイオンのコンダクションパスが再現性良く安定に形成されるようになると推測される。
そこで、初回のデータの書き込みに先立ち、初期化過程として、このように書き換えを複数回行うようにすれば、可変抵抗素子5を安定化させることができる。
本実施の形態の初期化パルス波形を図3に示す。
本実施の形態では、図3に示すように、異なる極性の電圧パルス(書き込みパルスPWと消去パルスPE)を交互に印加する書き込みと消去を交互に複数回繰り返す。繰返し回数は、通常、例えば10回から1000回程度である。
図3では、書き込み電圧及び消去電圧と、書き込みパルス幅TW及び消去パルス幅TEを、いずれもほぼ同一とした電圧パルスPW,PEを複数回繰り返している。
なお、初期化の際の電圧パルスを、通常のデータの書き込みや消去の際のパルス電圧に対して、同じ電圧や同じパルス幅としてもよいし、異なる電圧や異なるパルス幅としてもよい。
また、記憶装置の工場出荷時に行っても良いし、出荷後にユーザーが行っても良い。
ちなみに、図2Aに示した形態では40回以上に、図2Bに示した形態及び図2Cに示した形態では100回以上に、それぞれ電圧パルスの回数を設定することが望ましい。
これにより、書き込み後の抵抗値RWと消去後の抵抗値REを安定にし、書き込みエラーや消去エラーの発生を防ぐことができる。
その他の構成の可変抵抗素子であっても、本発明を適用することが可能である。
特に、書き換え回数を増やしていくことによって、例えば伝導路が安定して形成される等のメカニズムで、書き換え(書き込み、消去)後の抵抗値が安定化していく可変抵抗素子であれば、前述した実施の形態と同様に、書き換え後の抵抗値を安定化させて、エラーの発生を防ぐ効果を得ることができる。
Claims (4)
- 2つの電極の間に、異なる極性の電圧を印加することにより、抵抗値が高抵抗状態と低抵抗状態との間を可逆的に変化する可変抵抗素子を備え、
前記可変抵抗素子から成るメモリセルを複数有する記憶装置に対して、
前記メモリセルに初めて情報を記録する前に、初期化を行う方法であって、
前記可変抵抗素子に、異なる極性の電圧パルスを1回ずつ交互に印加する過程を複数回繰り返す
記憶装置の初期化方法。 - 電圧パルスの振幅及び時間をほぼ一定にして、前記異なる極性の電圧パルスを印加する請求項1に記載の記憶装置の初期化方法。
- 前記可変抵抗素子が、前記2つの電極の間に、絶縁体から成る記憶層を有し、前記記憶層に接する層内に、或いは、前記記憶層内に、イオン化が容易な金属元素が含有されている構成である請求項1に記載の記憶装置の初期化方法。
- 前記金属元素が、Cu,Ag,Znから選ばれる1つ以上の元素である請求項3に記載の記憶装置の初期化方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005326380A JP4742824B2 (ja) | 2005-11-10 | 2005-11-10 | 記憶装置の初期化方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005326380A JP4742824B2 (ja) | 2005-11-10 | 2005-11-10 | 記憶装置の初期化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007134512A JP2007134512A (ja) | 2007-05-31 |
JP4742824B2 true JP4742824B2 (ja) | 2011-08-10 |
Family
ID=38155921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005326380A Expired - Fee Related JP4742824B2 (ja) | 2005-11-10 | 2005-11-10 | 記憶装置の初期化方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4742824B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011096194A1 (ja) | 2010-02-02 | 2011-08-11 | パナソニック株式会社 | 抵抗変化素子の駆動方法、初期処理方法、及び不揮発性記憶装置 |
US8848421B2 (en) | 2010-03-30 | 2014-09-30 | Panasonic Corporation | Forming method of performing forming on variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device |
JP2013239223A (ja) * | 2012-05-15 | 2013-11-28 | Sharp Corp | 不揮発性半導体記憶装置、及びメモリセルアレイの駆動方法 |
JP2013251017A (ja) * | 2012-05-30 | 2013-12-12 | Sharp Corp | 半導体記憶装置、及び、メモリセルアレイの駆動方法 |
FR3064395B1 (fr) * | 2017-03-23 | 2021-12-10 | Commissariat Energie Atomique | Procede de formage d'une cellule memoire non volatile, cellule memoire non volatile formee suivant ce procede et dispositif microelectronique comportant des telles cellules memoire |
CN116741236B (zh) * | 2023-06-29 | 2024-04-30 | 厦门半导体工业技术研发有限公司 | 一种可变电阻式存储器的初始化方法、装置及电子设备 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005059921A1 (en) * | 2003-12-18 | 2005-06-30 | Matsushita Electric Industrial Co., Ltd. | Method for initializing resistance-variable material, memory device containing a resistance-variable material, and method for initializing nonvolatile memory circuit including variable resistor |
-
2005
- 2005-11-10 JP JP2005326380A patent/JP4742824B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005059921A1 (en) * | 2003-12-18 | 2005-06-30 | Matsushita Electric Industrial Co., Ltd. | Method for initializing resistance-variable material, memory device containing a resistance-variable material, and method for initializing nonvolatile memory circuit including variable resistor |
Also Published As
Publication number | Publication date |
---|---|
JP2007134512A (ja) | 2007-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4701862B2 (ja) | 記憶装置の初期化方法 | |
JP4742696B2 (ja) | 記憶装置 | |
JP5012312B2 (ja) | 記憶装置の駆動方法 | |
JP5250726B1 (ja) | 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置 | |
JP4696715B2 (ja) | 記憶装置及び記憶装置の駆動方法 | |
JP4816088B2 (ja) | 記憶装置の初期化方法 | |
US7433220B2 (en) | Two variable resistance elements being formed into a laminated layer with a common electrode and method of driving the same | |
US8345465B2 (en) | Driving method of variable resistance element, initialization method of variable resistance element, and nonvolatile storage device | |
JP5209151B1 (ja) | 抵抗変化型不揮発性記憶素子の書き込み方法 | |
CN102301425B (zh) | 电阻变化元件的驱动方法、初始处理方法、以及非易失性存储装置 | |
JP5400253B1 (ja) | 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置 | |
US7583525B2 (en) | Method of driving storage device | |
JP4742824B2 (ja) | 記憶装置の初期化方法 | |
JP2014211937A (ja) | 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置 | |
JP2009135206A (ja) | メモリセル | |
JP4854729B2 (ja) | 追記型メモリ | |
JP2012069220A (ja) | 半導体記憶装置 | |
JP2006032867A (ja) | 記憶素子及びその駆動方法 | |
JP2014063549A (ja) | 半導体記憶装置 | |
JP2009104715A (ja) | 可変抵抗素子の駆動方法および駆動装置 | |
JP2006179560A (ja) | 記憶素子の再生方法およびメモリ回路 | |
JP2008010035A (ja) | 記憶装置 | |
JP5186841B2 (ja) | 記憶素子の製造方法および記憶装置の製造方法 | |
US20160155501A1 (en) | Method of programming a resistive random access memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110325 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110425 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4742824 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |