CN1871776B - 使用并行连接低密度奇偶校验码的信道编码/解码设备和方法 - Google Patents

使用并行连接低密度奇偶校验码的信道编码/解码设备和方法 Download PDF

Info

Publication number
CN1871776B
CN1871776B CN2004800311471A CN200480031147A CN1871776B CN 1871776 B CN1871776 B CN 1871776B CN 2004800311471 A CN2004800311471 A CN 2004800311471A CN 200480031147 A CN200480031147 A CN 200480031147A CN 1871776 B CN1871776 B CN 1871776B
Authority
CN
China
Prior art keywords
parity check
density parity
low density
check code
variable node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2004800311471A
Other languages
English (en)
Other versions
CN1871776A (zh
Inventor
庆奎范
郑鸿实
金宰烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1871776A publication Critical patent/CN1871776A/zh
Application granted granted Critical
Publication of CN1871776B publication Critical patent/CN1871776B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/296—Particular turbo code structure
    • H03M13/2963—Turbo-block codes, i.e. turbo codes based on block codes, e.g. turbo decoding of product codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1191—Codes on graphs other than LDPC codes
    • H03M13/1194—Repeat-accumulate [RA] codes

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

一种使用并行连接的低密度奇偶校验(LDPC)码的信道编码设备。第一LDPC编码器根据所接收的信息位生成第一分量LDPC码。交织器根据预定交织规则交织信息位。第二LDPC编码器根据已交织的信息位生成第二分量LDPC码。控制器执行控制操作，使得根据预定码率组合信息位、第一分量LDPC码、和第二分量LDPC码，其中第一分量LDPC码是与该信息位相对应的第一奇偶位，而且第二分量LDPC码是与该信息位相对应的第二奇偶位。

Description

使用并行连接低密度奇偶校验码的信道编码/解码设备和方法
技术领域
本发明通常涉及信道编码/解码设备和方法，尤其涉及使用并行连接的低密度奇偶校验码的信道编码/解码设备和方法。
背景技术
随着移动通信***的快速发展，必须为无线网络开发用于以高达当前在有线网络中可用的容量水平来传送大量数据的技术。因为需要能够处理和传送诸如图像数据和无线电数据以及简单的语音业务数据之类的各种信息的高速、高容量通信***，所以必须使用适当的信道编码方案来增加***的传送效率以便提高***性能。然而，根据在数据传送期间的信道状态，移动通信***不可避免地经历由于噪声、干扰和衰减而出现的错误。错误的出现导致信息数据的丢失。
为了减少由于错误的出现而导致的信息数据丢失，有可能通过使用各种错误控制方案来改善移动通信***的可靠性。最广泛使用的错误控制方案使用纠错码。现在将对作为典型纠错码的透平码(turbo code)和低密度奇偶校验(LDPC)码进行描述。
A.透平码。
众所周知，在高速数据传送期间，透平码相对于传统上用于纠错的卷积码，在性能增益方面是优越的。透平码有优势是因为，它可用有效地纠正由传送通道中生成的噪声所引起的错误，由此增加数据传送的可靠性。
B.LDPC码
可以使用基于和积算法的迭代解码算法在因子图上解码LDPC码。因为用于LDPC码的解码器使用基于和积算法的迭代解码算法，所以相对于用于透平码的解码器，它的复杂度降低了。此外，与用于透平码的解码器相比，用于LDPC码的解码器容易利用并行处理的解码器实现。
香农(Shannon)的信道编码定理示出可靠通信仅仅可能以不超过信道容量的数据速率进行。然而，香农的信道编码定理提出了用于支持高达最高信道容量极限的数据速率的详细信道编码/解码方法。通常，尽管当使用MAP(最大经验(Maximum A Posteriori))或者ML(最大似然)解码方案时，具有非常大的块大小的随机码示出了接近香农信道编码定理的信道容量极限的性能，但是因为其繁重的计算负载，实际上是不可能实现该解码方案的。
透平码由Berrou、Glavieux和Thitimajshima在1993年提出，而且透平码具有接近香农信道编码定理的信道容量极限的优越性能。透平码的提议引起了对迭代解码和码的图形表示的活跃研究，而且由Gallager(加拉格)在1962提出的LDPC码最近已经成为研究中的焦点。在透平码和LDPC码的因子图上存在循环，而且众所周知在其中存在循环的LDPC码的因子图上的迭代解码不是最理想的。此外，实验上已经证明LDPC码通过迭代解码而具有优良的性能。已知具有最高性能的LDPC码一直示出：使用107的块大小、以10-5比特错误率(BER)在香农信道编码定理的信道容量极限处仅仅具有0.04[dB]差别的性能。此外，尽管以具有q＞2的伽罗瓦(Galois)域(GF)，即GF(q)定义的LDPC码增加了其解码处理的复杂度，但是相对于二进制码它的性能优越很多。然而，还没有提供令人满意的、由迭代解码算法对以GF(q)定义的LDPC码进行成功解码的理论描述。
由Gallager提出的LDPC码由奇偶校验矩阵定义，在该矩阵中，主元素具有值0，而且除了具有值0的元素之外的次元素具有非0，例如1的值。例如，(N，j，k)LDPC码是具有块长度N的线性块码，而且其由稀疏奇偶校验矩阵定义，在该矩阵中，每列具有j个具有值1的元素，每行具有k个具有值1的元素，而且除了具有值1的元素之外的全部元素都具有值0。
如上所述，其中奇偶校验矩阵中的每列的权重固定为‘j’而且奇偶校验矩阵中的每行的权重固定为‘k’的LDPC码被称为“规则LDPC码”。此处，“权重”是指在构成生成矩阵和奇偶校验矩阵的元素当中，具有非零值的元素数目。不同于规则LDPC码，其中奇偶校验矩阵中的每列的权重或者奇偶校验矩阵中的每行的权重不固定的LDPC码被称为“不规则LDPC码”。通常已知的是，相对于规则LDPC码，不规则LDPC码在性能方面是优越的。然而，在不规则LDPC码的情况下，因为奇偶校验矩阵中每列的权重或者每行的权重不固定，即是不规则的，所以必须适当地调整奇偶校验矩阵中每列的权重或者奇偶校验矩阵中每行的权重以便确保优越的性能。
参见图1，现在将对作为(N，j，k)LDPC码的示例的(8，2，4)LDPC码的奇偶校验矩阵进行描述。
图1是说明一般的(8，2，4)LDPC码的奇偶校验矩阵的图示。参见图1，(8，2，4)LDPC码的奇偶校验矩阵H由8列4行组成，其中每列的权重固定为2而且每行的权重固定为4。因为奇偶校验矩阵中每列的权重和每行的权重如上所述是规则的，所以图1所示的(8，2，4)LDPC码变为规则LDPC码。
图2是说明图1中的(8，2，4)LDPC码的因子图的图示。参见图2，(8，2，4)LDPC码的因子图包含8个变量节点x1 211、x2 213、x3 215、x4 217、x5 219、x6 221、x7 223和x8 225，以及4个校验节点227、229、231和233。当具有值1、即非零值的元素在其中(8，2，4)LDPC码的奇偶校验矩阵的第i行和第j列彼此交叉位置的点处存在时，在变量节点xi和第j个校验节点之间创建分支。
因为如上所述、LDPC码的奇偶校验矩阵具有非常小的权重，所以有可能即使在具有相对长的长度的块码中也通过迭代解码执行解码，其诸如透平码那样，在不断地增加块码的块长度的同时，呈现出接近香农信道容量极限的性能。MacKay和Neal已经证明：使用流传送方案的LDPC码的迭代解码处理在性能方面接近于透平码的迭代解码处理。
为了生成高性能LDPC码，应当满足以下条件。
(1)应该考虑LDPC码的因子图上的循环(cycle)。
术语“循环”是指在LDPC码的因子图中，由将变量节点连接到校验节点的边所形成的环路，而且循环的长度定义为构成环路的边的数目。循环的长度长意指在LDPC码的因子图中构成环路的、将变量节点连接到校验节点的边的数目大。相反，循环的长度短意指在LDPC码的因子图中构成环路的、将变量节点连接到校验节点的边的数目小。
随着LDPC码的因子图中的循环变长，LDPC码的性能效率因为以下原因而增加。也就是说，当在LDPC码的因子图中生成长的循环时，有可能防止诸如当在LDPC码的因子图中存在太多具有短长度的循环时出现的最低错误(error floor)之类的性能下降。
(2)应该考虑LDPC码的高效编码。
因为LDPC码的高编码复杂度，所以与卷积码或者透平码相比，很难对LDPC码进行实时编码。为了减少LDPC码的编码复杂度，已经提出了重复积累(RA)码。然而，RA码同样在减少LDPC码的编码复杂度方面有局限。因此，应该考虑LDPC码的高效编码。
(3)应该考虑LDPC码的因子图上的度(degree)分布。
通常，不规则LDPC码相对于规则LDPC码在性能方面是优越的，这是因为不规则LDPC码的因子图具有各种度。术语“度”是指在LDPC码的因子图中，连接到变量节点和校验节点的边的数目。此外，在LDPC码的因子图上的短语“度分布”是指具有特定度的节点数目对总节点数目的比率。Richardson已经证明具有特定度分布的LDPC码在性能方面有优势。
如上所述，众所周知，LDPC码连同透平码，对于高速数据传送在性能增益方面是优越的，而且LDPC码是有优势的，这是因为它可以高效地纠正由传送信道中生成的噪声所导致的错误，由此提高数据传送的可靠性。然而，从码率的观点来看，LDPC码较逊色。也就是说，因为LDPC码具有比较高的码率，所以从码率的观点上看它不是自由的。
在当前LDPC码的情况下，大多数具有1/2的码率，而且仅仅一些具有1/3的码率。码率方面的限制对高速、大容量数据通信施加了致命的影响。当然，尽管可以使用密度演化技术计算代表最佳性能的度分布以便实现LDPC码相对低的码率，但是由于诸如在因子图上的循环结构和硬件实现之类的各种限制，很难实现具有代表最佳性能的度分布的LDPC码。
随着移动通信***的发展，诸如混合自动重传请求(HARQ)方案和自适应调制和编码(AMC)方案之类的各种传送方案用于增加资源的效率。现在将对HARQ方案和AMC方案进行描述。
采用HARQ方案的通信***必须使用一个分量码创建具有各种码率的码。也就是说，HARQ方案使用软组合方案提高了它的效率。软组合方案分类为追赶合并(CC)方案和递增冗余(IR)方案。在CC方案中，传送侧使用相同的数据用于初始传送和重传。也就是说，在CC方案中，如果在初始传送时传送了m个码元作为一个编码块，则即使在重传时也传送相同的m个码元作为一个编码块。术语“编码块”是指为一个传送时间间隔(TTI)传送的用户数据。也就是说，在CC方案中，使用相同的码率用于初始传送和重传。然后，接收侧软组合最初传送的编码块与重传的编码块，并且在软组合了的编码块上执行循环冗余校验(CRC)操作，以确定在该软组合编码块中是否存在错误。
然而，在IR方案中，传送侧使用不同格式的数据用于初始传送和重传。例如，如果n位用户数据被信道编码为m个码元，则传送侧在初始传送时仅仅传送m个码元中的一些，并且在重传时顺序地传送剩余的码元。也就是说，在IR方案中，使用不同的码率用于初始传送和重传。然后，接收侧通过将重传的编码块连接到最初传送的编码块的末尾来配置具有高码率的编码块，然后执行纠错。在IR中，初始传送时传送的编码块和重传时传送的编码块通过它们的版本号识别。例如，向初始传送时重新传送的编码块分配版本号#1，向第一次传送时传送的编码块分配版本号#2，以及向第二次重传时传送的编码块分配版本号#3，而且接收侧可以使用这些版本号软组合最初传送的编码块与重传的编码块。
AMC方案根据每个信道的信道响应特性自适应地选择用于每个信道的调制方案和编码方案。术语“编码方案”是指用于选择，例如码率的方案。AMC方案具有多个调制方案和多个编码方案，并且通过组合调制方案和编码方案来调制和编码信号。通常，调制方案和编码方案的组合被称为“调制和编码方案(MCS)”，并且可以定义为具有等级#1到等级#N的多个MCS。也就是说，AMC方案根据在传送侧、或者基站(BS)与接收侧、或者用户台(SS)之间的信道响应特性自适应地选择MCS的等级，由此提高***效率。
如上所述，当使用HARQ与AMC方案时，必须支持各种码率。然而，因为如上所述，就码率而言，LDPC码具有限制，所以难以使用HARQ和AMC方案用于LDPC码。因此，存在有对使用LDPC码、能够支持各种码率的信道编码/解码方案的需求。
发明内容
因此，本发明的目的是提供使用并行连接的LDPC码的信道编码/解码设备和方法。
本发明的另一个目的是提供使用并行连接的LDPC码的信道编码/解码设备和方法，其能够支持可变的码率。
本发明的还有一个目的是提供用于信道编码设备的交织设备和方法，以改善并行连接的LDPC码的性能。
根据本发明的第一方面，提供了一种使用并行连接的低密度奇偶校验(LDPC)码的信道编码设备。信道编码设备包含：第一LDPC编码器，用于根据所接收的信息位生成第一分量LDPC码；交织器，用于根据预定交织规则交织所述信息位；第二LDPC编码器，用于根据已交织的信息位生成第二分量LDPC码；以及控制器，用于执行控制操作，以便根据预定码率组合信息位、第一分量LDPC码、和第二分量LDPC码。
根据本发明的第二方面，提供了一种使用并行连接的低密度奇偶校验(LDPC)码的信道编码方法。信道编码方法包含步骤：根据所接收的信息位生成第一分量LDPC码；根据预定交织规则交织所述信息位；根据已交织了的信息位生成第二分量LDPC码；以及执行控制操作，以便根据预定的码率组合信息位、第一分量LDPC码、和第二分量LDPC码。
根据本发明的第三方面，提供了一种使用并行连接的低密度奇偶校验(LDPC)码的信道解码设备，该低密度奇偶校验(LDPC)码具有信息位以及与该信息位相对应的第一和第二奇偶位。该信道解码设备包含：第一LDPC解码器，用于当接收信号时，通过解码在先前解码期间更新、从第二LDPC解码器输出的信息、以及所接收信号中的信息位和第一奇偶位，生成第一分量LDPC码；第一异或(XOR)运算器，用于从第一LDPC解码器输出的信号中减去更新的信息；交织器，用于根据预定的交织规则交织从第一XOR运算器输出的信号；第二LDPC解码器，用于通过解码从交织器输出的信号生成第二分量LDPC码；第二XOR运算器，用于从第二LDPC解码器输出的信号中减去从交织器输出的信号；去交织器，用于根据与交织规则相对应的去交织规则，去交织从第二XOR运算器输出的信号，并且将去交织了的信号输出到第一LDPC解码器和第一XOR运算器；控制器，用于控制交织规则和去交织规则；以及码率控制器，用于执行控制操作，以便根据预定的码率，将第一LDPC解码器和第二LDPC解码器之一的输出作为最终的解码位而输出。
根据本发明的第四方面，提供了一种使用并行连接的低密度奇偶校验(LDPC)码的信道解码方法，该低密度奇偶校验(LDPC)码具有信息位以及与该信息位相对应的第一和第二奇偶位。该信道解码方法包含步骤：在接收了信号时，通过解码在先前解码期间更新的信息、以及在所接收信号中的信息位和第一奇偶位，来生成第一分量LDPC码；从第一分量LDPC码中减去更新了的信息；根据预定的交织规则交织通过从第一分量LDPC码中减去更新的信息而获取的信号；通过解码交织的信号生成第二分量LDPC码；从第二分量LDPC码中减去交织了的信号；根据与交织规则相对应的去交织规则，去交织通过从第二分量LDPC码中减去交织信号而获取的信号；以及根据预定的码率输出第一分量LDPC码和第二分量LDPC码之一作为最终的解码位。
附图说明
依据下面结合附图的详细描述，本发明的上述及其他目的、特征和优点将变得更为明显，其中：
图1是说明一般的(8，2，4)LDPC码的奇偶校验矩阵的图示；
图2是说明图1中的(8，2，4)LDPC码的因子图的图示；
图3是说明根据本发明的实施例、使用并行连接的LDPC码的信道编码设备的内部结构的图示；
图4是说明了用于其中图3中的并行连接的LDPC码被认为是一个LDPC码的情况的奇偶校验矩阵的图示；
图5是说明了使用相同的LDPC码作为分量码的并行连接LDPC码的因子图的图示；
图6是说明根据本发明的实施例、用于解码并行连接的LDPC码的设备的内部结构的图示；
图7是示意地说明根据本发明的实施例、基于规则1的交织器设计规则的图示；以及
图8是示意地说明根据本发明的实施例、基于规则2和规则3的交织器设计规则的图示。
具体实施方式
现在将参考附图对本发明的优选实施例进行详细的描述。在以下描述中，为了简洁起见，已经省略了此处并入的已知功能和配置的详细描述。
本发明提出了使用并行连接的低密度奇偶校验(LDPC)码编码/解码信道信号的设备和方法，这些设备和方法能够支持各种码率。在诸如混合自动重传请求(HARQ)方案和自适应调制和编码(AMC)方案之类、为了以高速可靠地发送/接收大量数据而提出的各种方案中，必须支持各种码率。因此，本发明提出了使用并行连接的LDPC码的信道编码/解码设备和方法，它们能够支持可变的码率。为了最大化并行连接的LDPC码的性能，本发明提出了在构成平行连接的LDPC码的分量LDPC码之间的交织规则。
图3是说明根据本发明的实施例、使用并行连接的LDPC码的信道编码设备的内部结构的图示。参见图3，信道编码设备包含控制器311、交织器313、LDPC编码器315和317。在本发明中提出的信道编码设备使用类似于透平码的并行连接结构的LDPC码的并行连接结构，以便由此改变码率。通常，用于确定透平码性能的两个主要因素包括：选择要用作分量码的卷积码，以及如何设计在分量码之间互连的交织器。交织器具有置换功能，即确定一个分量码中的特定信息位要被映射到的另一个分量码中的信息位的功能。在使用透平码的信道编码设备中，如果不正确地设计交织器，则可以生成具有非常短自由距离的码，这对码的性能施加了坏的影响。通常，数学地搜索具有优良性能的分量码是容易的。然而，设计交织器的数学方法不是简单的，而且当不正确地设计了交织器时，使用该交织器生成的透平码在性能方面可能比使用简单的随机交织器生成的透平码还差。
并行连接的LDPC码的性能，如同透平码的性能那样，主要取决于交织器313的设计。此外，并行连接的LDPC码的性能，如同透平码那样，主要取决于怎样生成用作分量码的LDPC码。如所示，将输入信息位uk提供给LDPC编码器315、交织器313、和输出端。LDPC编码器315根据输入信息位uk生成第一奇偶校验位p1。因为由LDPC编码器315根据输入信息位uk生成第一奇偶校验位p1的处理不与本发明直接相关，所以此处将省略其详细描述。交织器313根据预定的置换函数交织输入信息位uk，并且将已交织的信息位输出到LDPC编码器317。LDPC编码器317使用从交织器313输出的交织信号生成第二奇偶校验位p2。因为由LDPC编码器317使用从交织器313输出的交织信号生成第二奇偶校验位p2的处理不与本发明直接相关，所以此处将省略其详细描述。此外，下面将描述交织器313的操作。
控制器311根据信道状态控制信道编码设备的输出。例如，当信道状态相对好时，控制器311执行控制操作，以便仅仅传送信息位uk和第一奇偶校验位p1。当信道状态相对差时，控制器311执行控制操作，以便不仅传送信息位uk和第一奇偶校验位p1，而且还传送第二奇偶校验位p2。通过以这种方式控制传送位的数目，控制器311可以控制码率。尽管已经参考其中控制器311根据信道状态控制码率的示例描述了本发明，但是本发明甚至可以应用于其中控制器311在使用HARQ方案的通信***中控制码率的示例。
结合图3描述的并行连接的LDPC码可以被认为是具有奇偶校验矩阵的一个LDPC码。参考图4，现在将描述用于其中结合图3描述的并行连接的LDPC码被认为是一个LDPC码的情况的奇偶校验矩阵。
图4是说明了用于其中图3中的并行连接的LDPC码被认为是一个LDPC码的情况的奇偶校验矩阵的图示。在给出图4的描述之前，应当注意到，因为从LDPC编码器315输出的LDPC码和从LDPC编码器317输出的LDPC码被认为是结合图3描述的、并行连接的LDPC码的不同分量码，而且接收侧对这些分量码执行串行解码，所以这些分量码的解码性能不同于一个LDPC码的解码性能。下面将在此处描述在对并行连接的LDPC码进行解码的操作和对LDPC码进行解码的操作之间的差别。
参见图4，从图3的LDPC编码器315输出的LDPC码(其为第一分量码)可以用图4所示的奇偶校验矩阵H中的H1 411和P1 413来表示，而且在这种情况下，从LDPC编码器317输出的LDPC码的奇偶性(其为第二分量码)用0415填充。此处，从LDPC编码器315输出的LDPC码将被称为“第一分量LDPC码”，而且从LDPC编码器317输出的LDPC码将被称为“第二分量LDPC码”。H1 411表示与第一分量LDPC码的信息部分相对应的子矩阵，而且P1 413和0415表示与第一分量LDPC码的奇偶校验部分相对应的子矩阵。在本发明的实施例中，仅仅P1 413对应于第一分量LDPC码的奇偶校验部分。类似地，从LDPC编码器317输出的LDPC码(其为第二分量码)，可以表示为奇偶校验矩阵H的H2 421和P2 425，而且在这种情况下，从LDPC编码器315输出的LDPC码的奇偶性(其为第一分量码)用0 423填充。H2 421表示与第二分量LDPC码的信息部分相对应的子矩阵，而且0 423和P2 425表示与第二分量LDPC码的奇偶校验部分相对应的子矩阵。在本发明的实施例中，仅仅P2 425对应于第二分量LDPC码的奇偶校验部分。
因为如上所述，交织器313根据预定的置换函数执行交织操作，所以满足关系H2＝π1H1。尽管第一分量LDPC码没有必要与第二分量LDPC码相同，但是当考虑到接收侧的信道解码器的复杂度时，优选为它们是彼此相同的。因此，将在图4中假定P1与P2相同。
图5是说明使用相同的LDPC码作为分量码的并行连接的LDPC码的因子图的图示。参见图5，附图标记510表示第一分量LDPC码的校验节点，附图标记520表示代表用于第一分量LDPC码的因子图的配置的置换函数π2，附图标记530表示第一分量LDPC码的信息位uk，而且附图标记540表示第一分量LDPC码的第一奇偶校验位p1。代表第一分量LDPC码的配置的置换函数π2(520)表示校验节点怎样连接到变量节点，而且一旦确定了置换函数π2(520)，则可以创建第一分量LDPC码的奇偶校验矩阵。因为用于第一分量LDPC码的因子图的循环配置根据怎样选择置换函数π2(520)而改变，所以设计置换函数π2(520)在确定LDPC码的性能方面用作非常重要的因素。因为为创建具有优良性能的LDPC码而设计置换函数π2(520)不与本发明直接相关，所以此处将省略对它的详细描述。
此外，附图标记550表示图3中的交织器313的置换函数π2，附图标记560表示第二分量LDPC码的第二奇偶校验位p2，附图标记570表示代表用于第二分量LDPC码的因子图的配置的置换函数π2，而且附图标记580表示第二分量LDPC码的校验节点。因为图3中假定LDPC编码器315与LDPC编码器317相同，所以代表第二分量LDPC码的因子图的配置的置换函数π2(570)也与代表第一分量LDPC码的因子图的配置的置换函数π2(520)相同。
如参考图5所述，并行连接的LDPC码的因子图具有其中仅仅两个分量LDPC码通过交织器连接在信息位之间的配置。因此，可以以串行解码方案执行迭代解码，以便首先解码与第一分量LDPC码相对应的部分，并且当通过交织器提供与第一分量LDPC码的信息部分相对应的变量节点的值时，解码与第二分量LDPC码相对应的部分。
现在将详细说明在使用HARQ和AMC方案的通信***中使用并行连接的LDPC码的方案。
在无线通信***中，因为基站(BS)或者用户台(SS)的功率资源是有限的，所以不可能用最大发射功率传送信号来防止通信错误。HARQ和AMC方案是被引入以使用有限的功率执行高效通信的传送方案。如上所述，使用HARQ方案的通信***使用具有各种用于缺陷数据的码率的信道编码器，根据信道环境重传缺陷数据。
如上所述，并行连接的LDPC码的码率可以根据要选择哪个分量LDPC码以及要连接多少分量LDPC码而改变。码率可以改变的并行连接的LDPC码非常适合于使用HARQ方案的通信***。如上所述，并行连接的LDPC码的性能主要取决于怎样设计连接在生成分量LDPC码的LDPC编码器之间的交织器，以及怎样选择分量LDPC码以及将要连接多少分量LDPC码。因此，本发明提出了设计交织器的规则。
如上所述，在LDPC码的因子图中具有短长度的循环因为以下的原因而用作LDPC码性能下降的主要因素。因为有关属于具有短长度的循环的特定节点的信息，从其开始，在少量迭代之后返回，而且随着迭代数目的增加，信息更频繁地返回到相应的节点，使得不能正确地更新该信息。因此，有可能通过将LDPC码的因子图中的循环长度提高到尽可能长、并且最小化具有短长度的循环数目，来改善LDPC码的性能。
此外，随着变量节点的度数变得较高而且校验节点的度数变得较低，可以改善LDPC码的性能。通常，具有高度数的变量节点具有高可靠性，而且这意味着，将在对应于具有高度数的变量节点的信息位中出现错误的概率低。相反，与具有高度数的变量节点相比，具有低度数的变量节点具有将在对应于该具有低度数的变量节点的信息位中出现错误的低概率。
因此，本发明提出了用于并行连接的LDPC码的交织器设计规则，其考虑了有关LDPC码的循环和节点度数的特征。
用于并行连接的LDPC码的交织器设计规则
规则1：将具有低可靠性、低度数的变量节点映射到高度数的变量节点。
规则2：将具有短平均循环长度的变量节点映射到具有长平均循环长度的变量节点。此处，术语“平均循环”是指用度数去除变量节点所属于的全部循环的长度总和而确定的值。
规则3：在交织之后，将构成一个短循环的变量节点包括在不同的循环中，即不包括在相同的循环中。
1)规则1的详细描述
将在第一分量LDPC码中具有低度数的变量节点映射到第二分量LDPC码中具有高度数的变量节点。通过这样做，有可能提高这样的变量节点的可靠性，其中这些变量节点具有将在第一分量LDPC码中出现错误的高概率。此外，将在第二分量LDPC码中具有低度数的变量节点映射到第一分量LDPC码中具有高度数的变量节点。
2)规则2的详细描述
实际的通信***不需要计算全部补充LDPC码的全部循环来应用规则2。因此，为了应用规则2，允许通信***仅仅计算具有短长度的循环(例如，长度短于10的循环)，而且将具有许多短长度的循环的变量节点映射到不具有短长度循环的变量节点。
3)规则3的详细描述
如上所述，连接到具有短长度的循环的变量节点具有低可靠性。因此，为了提高变量节点的可靠性，规则3将变量节点包括在不同的循环中，由此减少相应变量节点的依赖性。在这种情况下，如果可能的话，将变量节点映射到具有长平均循环长度的变量节点。
应该连同规则1到规则3一起考虑奇偶校验矩阵的度(数)分布。并行连接的LDPC码的奇偶校验矩阵，如结合图4所述，具有一个大的奇偶校验矩阵用于LDPC码。因此，当使用交织器映射两个分量LDPC码时，优选为使用由Richardson及其他人所提出的、用于多边类型LDPC码的密度演化方案，匹配整个奇偶校验矩阵的最优度数分布。因为密度演化方案不与本发明直接相关，所以此处将省略其详细描述。
图6是说明根据本发明的实施例、用于解码并行连接的LDPC码的设备的内部结构的图示。参见图6，用于解码并行连接的LDPC码的设备包括第一分量LDPC解码器600、异或(XOR)运算器621、码率控制器623、交织器625、控制器627、存储器629、去交织器631、XOR运算器633、第二分量LDPC解码器650、以及硬判定器660。第一分量LDPC解码器600包含第一LDPC解码器611，而且第二分量LDPC解码器650包含第二LDPC解码器651和开关653。
将在通过无线信道接收的信号中的信息位uk和第一奇偶校验位p1输入到第一分量LDPC解码器600中的第一LDPC解码器611中。同时，还将从第二LDPC解码器651输出的、在先前解码期间更新的信息输入到第一LDPC解码器611中。如果当前的解码过程是初始解码过程，则不存在更新了的信息。在这种情况下，仅仅将信息位uk和第一奇偶校验位p1输入到第一LDPC解码器611中。第一LDPC解码器611对输入信息位uk和第一奇偶校验位p1，以及从第二LDPC解码器651输出的、在先前解码期间更新的信息执行解码操作，并且输出解码结果给XOR运算器621和码率控制器623。
XOR运算器621从第一LDPC解码器611输出的信号中减去从第二LDPC解码器651输出的、在先前解码期间更新的信息，并且将该减法结果输出到交织器625。控制器627读出先前存储在存储器629中的置换函数，并且将所读出的置换函数输出到交织器625和去交织器631，以便交织器625和去交织器631根据置换函数执行交织操作和去交织操作。交织器625根据该置换函数交织从XOR运算器621输出的信号，并且将该交织的信号输出到第二分量LDPC解码器650中的第二LDPC解码器651和XOR运算器633。
第二LDPC解码器651解码从交织器625输出的信号，并且将该解码的信号输出到开关653。这里，仅仅将信息位uk和第二奇偶校验位p2输入到第二LDPC解码器651中。在执行迭代解码操作预定次数之后，接通开关653，以将从第二LDPC解码器651输出的信号提高给硬判定器660。此处，如上所述，可以接通开关653以便在执行迭代解码操作预定次数之后将第二LDPC解码器651连接到硬判定器660。作为选择，可以接通开关653以便每当迭代解码操作完成时将第二LDPC解码器651连接到硬判定器660。在后者的情况下，解码设备可以执行奇偶校验，并且使用该奇偶校验结果作为用于确定是否停止迭代解码的标准。码率控制器623根据码率确定是使用第一LDPC解码器611和第二LDPC解码器651两者还是使用其中的任何一个。这里，码率控制器623根据在与信道解码设备相对应的信道编码设备中使用的码率，确定是使用第一LDPC解码器611和第二LDPC解码器651两者还是使用其中的任何一个。
迄今为止，参考图6，已经对根据本发明实施例的、用于解码并行连接的LDPC码的设备的内部结构进行了描述。接下来，参考图7，将对基于规则1的交织器设计规则进行描述。
图7是示意地说明根据本发明的实施例、基于规则1的交织器设计规则的图示。在给出图7的描述之前，应当注意到，如果将并行连接的LDPC码的奇偶校验矩阵定义为H，则奇偶校验矩阵H可以表示为H＝[M|P]。这里，M表示与信息位相对应的部分，而且P表示与奇偶位相对应的部分。在图7为中，M表示与第一分量LDPC码的奇偶校验矩阵中的信息位相对应的部分，而且M ′表示与第二分量LDPC码的奇偶校验矩阵中的信息位相对应的部分。对应于在第一分量LDPC码的奇偶校验矩阵中的信息位的部分M和对应于第二分量LDPC码的奇偶校验矩阵中的信息位的部分M′具有由方程(1)所定义的关系。
M′＝πM                (1)
在方程(1)中，π表示与互连在用于生成第一分量LDPC码的第一LDPC编码器和用于生成第二分量LDPC码的第二LDPC编码器之间的交织器相对应的置换函数。也就是说，如图3所述，π表示互连在第一LDPC编码器315和第二LDPC编码器317之间的交织器313的置换函数。在图7中，与第一分量LDPC码的奇偶校验矩阵中的信息位相对应的部分M中的列以列权重的递增次序布置，而与第二分量LDPC码的奇偶校验矩阵中的信息位相对应的部分M′中的列以列权重的递减次序重新布置。此处，术语“权重”是指非零元素的数目。在这种情况下，置换函数π可以表示为方程(2)：
π＝(8 7 6 5 4 3 2 1)    (2)
也就是说，以相反的次序重新排列输入到第一LDPC编码器315的位，并且将其输入到第二LDPC编码器317中。通过这样做，将具有低可靠性、低权重的位映射到具有高可靠性、高权重的位。尽管可以这样生成置换函数π以便它具有结合图7描述的特定规则，但是还可以这样生成置换函数π，以便根据列权重随机地对列进行排列。
图8是示意地说明根据本发明的实施例、基于规则2和规则3的交织器设计规则的图示。参见图8，附图标记800表示用于第一分量LDPC码的因子图的一部分，而附图标记850表示在交织了第一分量LDPC码之后、用于第二分量LDPC码的因子图的一部分。在图8中，圆节点v1到v7代表变量节点，而矩形节点c1到c6代表校验节点。
在第一分量LDPC码的因子图800中，变量节点v1、v2和v3具有循环4的最小循环。因此，如有可能，将变量节点v1、v2和v3映射到较长的循环是重要的。如果在图8中假定在第一分量LDPC码的因子图800中所省略的外部部分代表非常长的循环，则将变量节点v1、v2和v3映射到第一分量LDPC码的因子图800中所省略的外部部分，以由此增加平均循环长度。为了共同考虑规则2和规则3，则应该将连接到相同短循环的变量节点v1和v2映射为使得没有将它们包含在相同的循环中。此外，应该将变量节点v2和v3映射为使得没有将它们包含在相同的循环中。
已经参考图8所示的、具有相对小尺寸的因子图描述了基于规则2和规则3的交织器设计规则。然而，实际上，将包含在同一个循环中的变量节点映射为使得它们尽可能地分离，以致当并行连接的LDPC码经受迭代解码时，可以获取独立的信息。理想地，当考虑全部具有短长度的循环时，优化了并行连接的LDPC码的性能，但是交织器的设计变得非常复杂。因此，在获得高性能方面，允许实际的通信***仅仅考虑包含在循环4和循环6中的变量节点。
根据上面的描述可知，本发明允许数据传送/接收而不限制使用并行连接LDPC码的码率。特别是，本发明提出了作为确定并行连接的LDPC码的性能的重要因素的交织器设计规则，由此最大化了并行连接的LDPC码的性能。
虽然已经参考本发明的特定优选实施例示出和描述了本发明，但是本领域的那些技术人员应当理解，可以在其中进行各种形式和细节的改变而不背离由所附权利要求所定义的本发明的精神和范围。

Claims (8)

1.一种信道编码设备，包括：
第一低密度奇偶校验编码器，用于根据信息位生成第一分量低密度奇偶校验码；
交织器，用于根据交织规则交织所述信息位；
第二低密度奇偶校验编码器，用于根据已交织的信息位生成第二分量低密度奇偶校验码；和
控制器，用于执行控制操作以便根据码率组合所述信息位、第一分量低密度奇偶校验码、和第二分量低密度奇偶校验码，
其中所述交织规则是多个交织规则之一，所述多个交织规则包括：
第一交织规则，其被设置为使得在第一分量低密度奇偶校验码的因子图中具有低度数的变量节点被映射到第二分量低密度奇偶校验码的因子图中具有高度数的变量节点；
第二交织规则，其被设置为使得在第二分量低密度奇偶校验码的因子图中具有低度数的变量节点被映射到第一分量低密度奇偶校验码的因子图中具有高度数的变量节点；
第三交织规则，其被设置为使得在第一分量低密度奇偶校验码的因子图中具有短平均循环长度的变量节点被映射到第二分量低密度奇偶校验码的因子图中具有长平均循环长度的变量节点；
第四交织规则，其被设置为使得在第二分量低密度奇偶校验码的因子图中具有短平均循环长度的变量节点被映射到第一分量低密度奇偶校验码的因子图中具有长平均循环长度的变量节点；
第五交织规则，其被设置为使得在第一分量低密度奇偶校验码的因子图中构成具有短长度的循环的变量节点被映射到第二分量低密度奇偶校验码的因子图中的变量节点，使得所述在第一分量低密度奇偶校验码的因子图中构成具有短长度的循环的变量节点被包括在第二分量低密度奇偶校验码的因子图中的不同循环中；以及
第六交织规则，其被设置为使得在第二分量低密度奇偶校验码的因子图中构成具有短长度的循环的变量节点被映射到第一分量低密度奇偶校验码的因子图中的变量节点，使得所述在第二分量低密度奇偶校验码的因子图中构成具有短长度的循环的变量节点被包括在第一分量低密度奇偶校验码的因子图中的不同循环中，
其中所述平均循环是通过用变量节点的度数去除变量节点所属于的全部循环的长度总和而确定的值，
其中所述度数是指在LDPC码的因子图中连接到变量节点和校验节点的边的数目。
2.如权利要求1所述的信道编码设备，其中第一分量低密度奇偶校验码是对应于信息位的第一奇偶校验位。
3.如权利要求2所述的信道编码设备，其中第二分量低密度奇偶校验码是对应于信息位的第二奇偶校验位。
4.一种信道编码方法，包括：
根据信息位生成第一分量低密度奇偶校验码；
根据交织规则交织所述信息位；
根据已交织的信息位生成第二分量低密度奇偶校验码；以及
执行控制操作以便根据码率组合所述信息位、第一分量低密度奇偶校验码、和第二分量低密度奇偶校验码，
其中所述交织规则是多个交织规则之一，所述多个交织规则包括：
第一交织规则，其被设置为使得在第一分量低密度奇偶校验码的因子图中具有低度数的变量节点被映射到第二分量低密度奇偶校验码的因子图中具有高度数的变量节点；
第二交织规则，其被设置为使得在第二分量低密度奇偶校验码的因子图中具有低度数的变量节点被映射到第一分量低密度奇偶校验码的因子图中具有高度数的变量节点；
第三交织规则，其被设置为使得在第一分量低密度奇偶校验码的因子图中具有短平均循环长度的变量节点被映射到第二分量低密度奇偶校验码的因子图中具有长平均循环长度的变量节点；
第四交织规则，其被设置为使得在第二分量低密度奇偶校验码的因子图中具有短平均循环长度的变量节点被映射到第一分量低密度奇偶校验码的因子图中具有长平均循环长度的变量节点；
第五交织规则，其被设置为使得在第一分量低密度奇偶校验码的因子图中构成具有短长度的循环的变量节点被映射到第二分量低密度奇偶校验码的因子图中的变量节点，使得在第一分量低密度奇偶校验码的因子图中构成具有短长度的循环的变量节点被包括在第二分量低密度奇偶校验码的因子图中的不同循环中；以及
第六交织规则，其被设置为使得在第二分量低密度奇偶校验码的因子图中构成具有短长度的循环的变量节点被映射到第一分量低密度奇偶校验码的因子图中的变量节点，使得所述在第二分量低密度奇偶校验码的因子图中构成具有短长度的循环的变量节点被包括在第一分量低密度奇偶校验码的因子图中的不同循环中，
其中所述平均循环是通过用变量节点的度数去除变量节点所属于的全部循环的长度总和而确定的值，
其中所述度数是指在LDPC码的因子图中连接到变量节点和校验节点的边的数目。
5.如权利要求4所述的信道编码方法，其中，第一分量低密度奇偶校验码是对应于信息位的第一奇偶校验位。
6.如权利要求4所述的信道编码方法，其中，第二分量低密度奇偶校验码是对应于信息位的第二奇偶校验位。
7.一种信道解码设备，该设备包含：
第一低密度奇偶校验(LDPC)解码器，用于当接收到信号时，对从第二低密度奇偶校验解码器输出的在先前解码期间更新的信息以及所接收的信号中的信息位和第一奇偶校验位进行解码；
第一异或(XOR)运算器，用于从第一低密度奇偶校验解码器输出的信号中减去所述更新的信息；交织器，用于根据预定交织规则交织从第一异或(XOR)运算器输出的信号；
第二低密度奇偶校验解码器，用于对从交织器输出的信号进行解码；
第二异或(XOR)运算器，用于从第二低密度奇偶校验解码器输出的信号中减去从交织器输出的信号；
去交织器，用于根据与交织规则相对应的去交织规则，去交织从第二异或(XOR)运算器输出的信号，并且将去交织的信号输出到第一低密度奇偶校验解码器和第一异或(XOR)运算器；
控制器，用于读取先前存储在存储器中的置换函数，并且输出所读取的置换函数到交织器和解交织器；以及
码率控制器，用于根据预定码率执行控制操作，使得第一LDPC解码器和第二LDPC解码器中的一个的输出被输出作为最终解码位，
其中所述交织规则是多个交织规则之一，所述多个交织规则包括：
第一交织规则，其被设置为使得在第一分量低密度奇偶校验码的因子图中具有低度数的变量节点被映射到第二分量低密度奇偶校验码的因子图中具有高度数的变量节点；
第二交织规则，其被设置为使得在第二分量低密度奇偶校验码的因子图中具有低度数的变量节点被映射到第一分量低密度奇偶校验码的因子图中具有高度数的变量节点；
第三交织规则，其被设置为使得在第一分量低密度奇偶校验码的因子图中具有短平均循环长度的变量节点被映射到第二分量低密度奇偶校验码的因子图中具有长平均循环长度的变量节点；
第四交织规则，其被设置为使得在第二分量低密度奇偶校验码的因子图中具有短平均循环长度的变量节点被映射到第一分量低密度奇偶校验码的因子图中具有长平均循环长度的变量节点；
第五交织规则，其被设置为使得在第一分量低密度奇偶校验码的因子图中构成具有短长度的循环的变量节点被映射到第二分量低密度奇偶校验码的因子图中的变量节点，使得在第一分量低密度奇偶校验码的因子图中构成具有短长度的循环的变量节点被包括在第二分量低密度奇偶校验码的因子图中的不同循环中；以及
第六交织规则，其被设置为使得在第二分量低密度奇偶校验码的因子图中构成具有短长度的循环的变量节点被映射到第一分量低密度奇偶校验码的因子图中的变量节点，使得所述在第二分量低密度奇偶校验码的因子图中构成具有短长度的循环的变量节点被包括在第一分量低密度奇偶校验码的因子图中的不同循环中，
其中所述平均循环是通过用变量节点的度数去除变量节点所属于的全部循环的长度总和而确定的值，
其中所述度数是指在LDPC码的因子图中连接到变量节点和校验节点的边的数目。
8.一种用于信道解码设备的信道解码方法，该信道解码设备包括第一低密度奇偶校验(LDPC)解码器和第二LDPC解码器，该信道解码方法包含步骤：
在接收到接收信号时，第一LDPC解码器对从第二LDPC解码器输出的在先前解码期间更新的信息以及在所接收的接收信号中的信息位和第一奇偶校验位进行解码，并且生成第一解码结果；
从所述第一解码结果中减去所述更新的信息；
根据交织规则，交织通过从所述第一解码结果中减去所述更新的信息而获取的信号；
第二LDPC解码器对已交织的信号进行解码，并且生成第二解码结果；
从所述第二解码结果中减去已交织的信号；
根据与交织规则相对应的去交织规则，去交织通过从所述第二解码结果中减去已交织的信号而获取的信号；以及
根据码率输出所述第一解码结果和所述第二解码结果之一，作为最终的解码位，
其中所述交织规则是多个交织规则之一，所述多个交织规则包括：
第一交织规则，其被设置为使得在第一分量低密度奇偶校验码的因子图中具有低废数的变量节点被映射到第二分量低密度奇偶校验码的因子图中具有高度数的变量节点；
第二交织规则，其被设置为使得在第二分量低密度奇偶校验码的因子图中具有低度数的变量节点被映射到第一分量低密度奇偶校验码的因子图中具有高度数的变量节点；
第三交织规则，其被设置为使得在第一分量低密度奇偶校验码的因子图中具有短平均循环长度的变量节点被映射到第二分量低密度奇偶校验码的因子图中具有长平均循环长度的变量节点；
第四交织规则，其被设置为使得在第二分量低密度奇偶校验码的因子图中具有短平均循环长度的变量节点被映射到第一分量低密度奇偶校验码的因子图中具有长平均循环长度的变量节点；
第五交织规则，其被设置为使得在第一分量低密度奇偶校验码的因子图中构成具有短长度的循环的变量节点被映射到第二分量低密度奇偶校验码的因子图中的变量节点，使得在第一分量低密度奇偶校验码的因子图中构成具有短长度的循环的变量节点被包括在第二分量低密度奇偶校验码的因子图中的不同循环中；以及
第六交织规则，其被设置为使得在第二分量低密度奇偶校验码的因子图中构成具有短长度的循环的变量节点被映射到第一分量低密度奇偶校验码的因子图中的变量节点，使得所述在第二分量低密度奇偶校验码的因子图中构成具有短长度的循环的变量节点被包括在第一分量低密度奇偶校验码的因子图中的不同循环中，
其中所述平均循环是通过用变量节点的度数去除变量节点所属于的全部循环的长度总和而确定的值，
其中所述度数是指在LDPC码的因子图中连接到变量节点和校验节点的边的数目。
CN2004800311471A 2003-11-14 2004-11-11 使用并行连接低密度奇偶校验码的信道编码/解码设备和方法 Expired - Fee Related CN1871776B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2003-0080738 2003-11-14
KR1020030080738 2003-11-14
KR1020030080738A KR100918763B1 (ko) 2003-11-14 2003-11-14 병렬 연접 저밀도 패리티 검사 부호를 사용하는 채널 부호화/복호 장치 및 방법
PCT/KR2004/002922 WO2005048460A1 (en) 2003-11-14 2004-11-11 Channel encoding/decoding apparatus and method using parallel contenated low density parity check code

Publications (2)

Publication Number Publication Date
CN1871776A CN1871776A (zh) 2006-11-29
CN1871776B true CN1871776B (zh) 2012-10-10

Family

ID=36251931

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800311471A Expired - Fee Related CN1871776B (zh) 2003-11-14 2004-11-11 使用并行连接低密度奇偶校验码的信道编码/解码设备和方法

Country Status (9)

Country Link
US (1) US7519895B2 (zh)
EP (1) EP1531552B1 (zh)
JP (1) JP4291372B2 (zh)
KR (1) KR100918763B1 (zh)
CN (1) CN1871776B (zh)
AU (1) AU2004310143B2 (zh)
CA (1) CA2540892C (zh)
RU (1) RU2310274C1 (zh)
WO (1) WO2005048460A1 (zh)

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100684168B1 (ko) * 2004-12-09 2007-02-20 한국전자통신연구원 최적붙임방법을 이용한 다중 부호율 ｌｄｐｃ 부호의디자인 방법
KR20060097503A (ko) 2005-03-11 2006-09-14 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법
CN1832391A (zh) * 2005-03-11 2006-09-13 松下电器产业株式会社 多天线通信***中的自适应重传方法和设备
US7712013B2 (en) * 2005-03-18 2010-05-04 Intel Corporation Block decoding methods and apparatus
FR2888061A1 (fr) * 2005-07-01 2007-01-05 France Telecom Procede et systeme d'encodage d'une sequence de donnees
KR100946905B1 (ko) * 2005-09-27 2010-03-09 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호 송수신 장치 및 방법
KR100943623B1 (ko) * 2005-09-30 2010-02-24 삼성전자주식회사 저밀도 패러티 검사 부호의 천공기법
KR100966043B1 (ko) 2005-10-31 2010-06-25 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호 송수신 장치 및 방법
US8151161B2 (en) 2005-12-27 2012-04-03 Lg Electronics Inc. Apparatus and method for decoding using channel code
FR2896359A1 (fr) * 2006-01-19 2007-07-20 France Telecom Procede d'encodage et de decodage rapides et dispositifs associes.
US8230296B2 (en) * 2006-01-31 2012-07-24 Intel Corporation Iterative decoding of concatenated low-density parity-check codes
KR100981500B1 (ko) * 2006-02-07 2010-09-10 삼성전자주식회사 저밀도 패러티 검사 부호 기반의 하이브리드 재전송 방법
US7783951B2 (en) * 2006-02-09 2010-08-24 NEC Laboratories, America, Inc. Multiplexed coding for user cooperation
US9548837B2 (en) * 2006-03-03 2017-01-17 Koninklijke Philips N.V. Method and apparatus for transmitting and receiving a data block in a wireless communication system
KR100950661B1 (ko) * 2006-05-20 2010-04-02 삼성전자주식회사 통신 시스템에서 신호 수신 장치 및 방법
US7900126B2 (en) * 2006-09-28 2011-03-01 Via Telecom, Inc. Systems and methods for reduced complexity LDPC decoding
KR101015764B1 (ko) * 2006-10-02 2011-02-22 삼성전자주식회사 통신 시스템에서의 신호 송수신 방법 및 장치
US8117514B2 (en) 2006-11-13 2012-02-14 Qualcomm Incorporated Methods and apparatus for encoding data in a communication network
CN101075812B (zh) * 2007-06-08 2011-01-05 中国科学技术大学 一种并行级联结构的***形式低密度码的构造方法
US8166367B2 (en) 2007-12-06 2012-04-24 Samsung Electronics Co., Ltd. Method and apparatus for encoding and decoding channel in a communication system using low-density parity-check codes
KR101502624B1 (ko) * 2007-12-06 2015-03-17 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호화/복호화 방법 및 장치
RU2446585C2 (ru) * 2007-12-06 2012-03-27 Самсунг Электроникс Ко., Лтд. Способ и устройство для кодирования и декодирования канала в системе связи с использованием кодов проверок на четность с малой плотностью
JP5333233B2 (ja) 2007-12-13 2013-11-06 日本電気株式会社 復号装置、データ蓄積装置、データ通信システム、および復号方法
KR101503058B1 (ko) * 2008-02-26 2015-03-18 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치
KR100954671B1 (ko) * 2008-03-28 2010-04-27 주식회사 케이티 신호 분할 방식의 부호화/복호화 장치 및 그 방법
EP2124344A1 (en) * 2008-05-05 2009-11-25 Thomson Licensing Coded modulation with parallel concatenated Gallager codes
CN101345607B (zh) * 2008-08-14 2012-07-25 西安电子科技大学 多维交叉并行级联单奇偶校验码的编、译码方法
US8321752B1 (en) * 2008-11-12 2012-11-27 Marvell International Ltd. Integrated 2-level low density parity check (LDPC) codes
WO2010079868A1 (en) 2009-01-09 2010-07-15 Lg Electronics Inc. Apparatus for transmitting and receiving a signal and method of transmitting and receiving a signal
CN101510782B (zh) * 2009-03-20 2012-01-04 华为技术有限公司 译码方法和***
JP5440836B2 (ja) * 2009-03-24 2014-03-12 ソニー株式会社 受信装置及び方法、プログラム、並びに受信システム
FR2953666B1 (fr) * 2009-12-09 2012-07-13 Commissariat Energie Atomique Procede de codage ldpc a redondance incrementale
JP2012151676A (ja) * 2011-01-19 2012-08-09 Jvc Kenwood Corp 復号装置および復号方法
JP5829627B2 (ja) * 2011-01-21 2015-12-09 パナソニック インテレクチュアル プロパティ コーポレーション オブアメリカＰａｎａｓｏｎｉｃ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ａｍｅｒｉｃａ 符号化方法、復号方法、符号化器、及び、復号器
KR101865068B1 (ko) * 2011-03-30 2018-06-08 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 시스템에서 신호 맵핑/디맵핑 장치 및 방법
EP2525496A1 (en) * 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
RU2461964C1 (ru) * 2011-08-09 2012-09-20 Государственное казенное образовательное учреждение высшего профессионального образования Академия Федеральной службы охраны Российской Федерации (Академия ФСО России) Способ помехоустойчивого декодирования сигналов, полученных с использованием параллельного каскадного кода проверки на четность с низкой плотностью
US8862960B2 (en) * 2011-10-10 2014-10-14 Lsi Corporation Systems and methods for parity shared data encoding
US8826096B2 (en) * 2011-12-29 2014-09-02 Korea Advanced Institute Of Science And Technology Method of decoding LDPC code for producing several different decoders using parity-check matrix of LDPC code and LDPC code system including the same
KR101411720B1 (ko) * 2011-12-29 2014-06-25 한국과학기술원 엘디피시 부호의 패리티 체크 행렬을 이용해 서로 다른 여러 개의 복호기를 만드는 엘디피시 부호의 복호 방법 및 이를 포함하는 엘디피시 부호 시스템
US8972834B2 (en) 2012-08-28 2015-03-03 Hughes Network Systems, Llc System and method for communicating with low density parity check codes
US9143785B2 (en) 2012-10-25 2015-09-22 Allen LeRoy Limberg COFDM broadcast systems employing turbo coding
WO2014079479A1 (en) * 2012-11-20 2014-05-30 Huawei Technologies Co.,Ltd. Method and device for encoding and decoding information bits in communications system
RU2522299C1 (ru) * 2013-01-11 2014-07-10 Государственное казенное образовательное учреждение высшего профессионального образования Академия Федеральной службы охраны Российской Федерации (Академия ФСО России) Способ и устройство помехоустойчивого декодирования сигналов, полученных с использованием кода проверки на четность с низкой плотностью
US9214959B2 (en) 2013-02-19 2015-12-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for skip layer data decoding
US9274889B2 (en) 2013-05-29 2016-03-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for data processing using global iteration result reuse
US8959414B2 (en) 2013-06-13 2015-02-17 Lsi Corporation Systems and methods for hybrid layer data decoding
US8917466B1 (en) 2013-07-17 2014-12-23 Lsi Corporation Systems and methods for governing in-flight data sets in a data processing system
US8817404B1 (en) 2013-07-18 2014-08-26 Lsi Corporation Systems and methods for data processing control
CN103560798B (zh) * 2013-08-16 2016-12-28 北京邮电大学 一种新型的基于LDPC的混合型Turbo结构码的编、译码方法
US8908307B1 (en) 2013-08-23 2014-12-09 Lsi Corporation Systems and methods for hard disk drive region based data encoding
US9196299B2 (en) 2013-08-23 2015-11-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced data encoding and decoding
US9400797B2 (en) 2013-09-17 2016-07-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for recovered data stitching
US9219503B2 (en) 2013-10-16 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for multi-algorithm concatenation encoding and decoding
CN103580807B (zh) * 2013-11-05 2017-01-18 上海数字电视国家工程研究中心有限公司 针对特定度分布ldpc码字的bicm传输方法及***
US9323606B2 (en) 2013-11-21 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for FAID follower decoding
CN104811266B (zh) * 2014-01-29 2018-01-23 上海数字电视国家工程研究中心有限公司 比特交织、解交织方法及对应的发射机、接收机
RU2014104571A (ru) 2014-02-10 2015-08-20 ЭлЭсАй Корпорейшн Системы и способы для эффективного с точки зрения площади кодирования данных
US9378765B2 (en) 2014-04-03 2016-06-28 Seagate Technology Llc Systems and methods for differential message scaling in a decoding process
MA36996B1 (fr) * 2014-05-08 2017-05-31 Univ Mohammed V Souissi Décodeur généralisé à des codes autre que idpc, low density parity check
US9762360B2 (en) * 2014-06-09 2017-09-12 Allen LeRoy Limberg Digital television broadcasting system using coded orthogonal frequency-division modulation with multilevel low-density-parity-check coding
WO2016199954A1 (ko) * 2015-06-10 2016-12-15 엘지전자 주식회사 무선 통신 시스템에서 채널 코딩 방법 및 이를 위한 장치
US10056920B1 (en) 2015-11-03 2018-08-21 Western Digital Technologies, Inc. Data storage device encoding and interleaving codewords to improve trellis sequence detection
US9761273B1 (en) 2015-11-03 2017-09-12 Western Digital Technologies, Inc. Data storage device encoding and interleaving codewords to improve trellis sequence detection
US10063257B1 (en) 2015-11-03 2018-08-28 Western Digital Technologies, Inc. Data storage device encoding and interleaving codewords to improve trellis sequence detection
US10784901B2 (en) 2015-11-12 2020-09-22 Qualcomm Incorporated Puncturing for structured low density parity check (LDPC) codes
WO2017091244A1 (en) * 2015-11-23 2017-06-01 Intel IP Corporation Hybrid arq schemes based on low density parity check codes
KR102141160B1 (ko) * 2015-11-25 2020-08-04 한국전자통신연구원 오류 정정 부호기, 오류 정정 복호기 및 오류 정정 부호기 및 복호기를 포함하는 광 통신 장치
US10361727B2 (en) 2015-11-25 2019-07-23 Electronics An Telecommunications Research Institute Error correction encoder, error correction decoder, and optical communication device including the same
US11043966B2 (en) 2016-05-11 2021-06-22 Qualcomm Incorporated Methods and apparatus for efficiently generating multiple lifted low-density parity-check (LDPC) codes
US10454499B2 (en) 2016-05-12 2019-10-22 Qualcomm Incorporated Enhanced puncturing and low-density parity-check (LDPC) code structure
US9917675B2 (en) 2016-06-01 2018-03-13 Qualcomm Incorporated Enhanced polar code constructions by strategic placement of CRC bits
US10313057B2 (en) 2016-06-01 2019-06-04 Qualcomm Incorporated Error detection in wireless communications using sectional redundancy check information
US10469104B2 (en) 2016-06-14 2019-11-05 Qualcomm Incorporated Methods and apparatus for compactly describing lifted low-density parity-check (LDPC) codes
US20210281359A1 (en) 2016-07-27 2021-09-09 Qualcomm Incorporated Design of hybrid automatic repeat request (harq) feedback bits for polar codes
EP3926835A3 (en) * 2017-01-10 2022-03-30 Telefonaktiebolaget LM Ericsson (publ) Coding and decoding of a polar code concatenated with interleaving with an outer systematic code
JP6991234B2 (ja) * 2017-03-23 2022-01-12 クアルコム，インコーポレイテッド ポーラ符号化のためのパリティビットチャネル割当て
US10312939B2 (en) 2017-06-10 2019-06-04 Qualcomm Incorporated Communication techniques involving pairwise orthogonality of adjacent rows in LPDC code
AU2017418080B9 (en) 2017-06-15 2021-01-28 Huawei Technologies Co., Ltd. Information processing method and communication apparatus
CN109327225B9 (zh) 2017-06-27 2021-12-10 华为技术有限公司 信息处理的方法、装置和通信设备
EP3649755B1 (en) 2017-07-07 2023-09-20 QUALCOMM Incorporated Communication techniques applying low-density parity-check code base graph selection
US10530392B2 (en) 2017-07-31 2020-01-07 Codelucida, Inc. Vertical layered finite alphabet iterative decoding
RU2667370C1 (ru) * 2017-11-07 2018-09-19 Валерий Владимирович Золотарев Способ декодирования линейного каскадного кода
CN112655152A (zh) * 2018-08-03 2021-04-13 科得鲁西达股份有限公司 用于编码准循环低密度奇偶校验码的方法及设备
CN110880939B (zh) * 2019-12-10 2023-03-28 西安科技大学 一种并行级联空间耦合ra码的设计方法
CN113300809B (zh) * 2020-02-24 2022-08-16 大唐移动通信设备有限公司 一种数据处理方法和装置
US11496155B2 (en) 2020-04-09 2022-11-08 Codelucida, Inc. Method and apparatus for vertical layered decoding of quasi-cyclic low-density parity check codes using predictive magnitude maps
TW202205815A (zh) 2020-06-10 2022-02-01 美商科得魯西達股份有限公司 用於自循環置換矩陣之叢集建構之準循環低密度奇偶檢查碼之垂直分層解碼之方法及裝置
US11316532B1 (en) * 2020-12-17 2022-04-26 SK Hynix Inc. Decoding of low-density parity-check codes with high-degree variable nodes
KR20230019636A (ko) * 2021-08-02 2023-02-09 삼성전자주식회사 통신 및 방송 시스템에서 데이터 복호화 방법 및 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5204876A (en) * 1991-03-13 1993-04-20 Motorola, Inc. Method and apparatus for providing high data rate traffic channels in a spread spectrum communication system
DE60040805D1 (de) * 1999-12-20 2008-12-24 Research In Motion Ltd Hybrid-wiederholungsaufforderungsystem und -verfahren
US6985536B2 (en) * 2001-01-12 2006-01-10 International Business Machines Corporation Block coding for multilevel data communication
US7246304B2 (en) * 2001-09-01 2007-07-17 Dsp Group Inc Decoding architecture for low density parity check codes
JP3896841B2 (ja) 2001-12-13 2007-03-22 ソニー株式会社 インターリーブ処理方法及びインターリーブ処理装置
JP3833545B2 (ja) * 2002-02-13 2006-10-11 三菱電機株式会社 通信システム、受信機、送信機および通信方法
JP3917563B2 (ja) * 2002-07-03 2007-05-23 ヒューズ・エレクトロニクス・コーポレーション 低密度のパリティチェック（ｌｄｐｃ）コードをデコードする方法およびシステム
US7120856B2 (en) * 2002-09-25 2006-10-10 Leanics Corporation LDPC code and encoder/decoder regarding same
KR100550414B1 (ko) 2002-12-24 2006-02-08 한국전자통신연구원 하이브리드 재전송 시스템에서 ｌｄｐｃ 부호를 사용하는인코딩 장치 및 디코딩 장치
US7254769B2 (en) * 2002-12-24 2007-08-07 Electronics And Telecommunications Research Insitute Encoding/decoding apparatus using low density parity check code
JP3875693B2 (ja) 2004-03-24 2007-01-31 株式会社東芝 Ｌｐｃ符号を用いた符号化ビットのマッピング方法及び送信装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
HISASHI FUTAKI,TOMOAI OHTSUKI.LOW-DENSITY PARITY-CHECK(LDPC) CODED MIMOSYSTEMS WITH ITERATIVE TURBO DECODING.VEHICULAR TECHNOLOGY CONFERENCE1.2003,1342-346. *
JIN LU,JOSE M.F.MOURA.TURBO DESIGN FOR LDPC CODES WITH LARGE GIRTH.SIGNAL PRODESSING ADVANCES IN WIRELESS COMMUNICATIONS 4.2003,(4),90-94.
JIN LU,JOSE M.F.MOURA.TURBO DESIGN FOR LDPC CODES WITH LARGE GIRTH.SIGNAL PRODESSING ADVANCES IN WIRELESS COMMUNICATIONS 4.2003,(4),90-94. *

Also Published As

Publication number Publication date
US20050149842A1 (en) 2005-07-07
KR20050046468A (ko) 2005-05-18
KR100918763B1 (ko) 2009-09-24
CA2540892A1 (en) 2005-05-26
RU2310274C1 (ru) 2007-11-10
WO2005048460A1 (en) 2005-05-26
JP2007511164A (ja) 2007-04-26
US7519895B2 (en) 2009-04-14
CN1871776A (zh) 2006-11-29
EP1531552A1 (en) 2005-05-18
AU2004310143B2 (en) 2008-07-10
JP4291372B2 (ja) 2009-07-08
EP1531552B1 (en) 2018-02-21
AU2004310143A1 (en) 2005-05-26
CA2540892C (en) 2011-08-09

Similar Documents

Publication Publication Date Title
CN1871776B (zh) 使用并行连接低密度奇偶校验码的信道编码/解码设备和方法
US7802164B2 (en) Apparatus and method for encoding/decoding block low density parity check codes having variable coding rate
US8171374B2 (en) LDPC check matrix generation method, check matrix generator, and code retransmission method
US7555694B2 (en) Channel interleaving/de-interleaving apparatus in a communication system using a low density parity check code and control method thereof
US7584401B2 (en) Channel interleaving/deinterleaving apparatus in a communication system using low density parity check code and control method thereof
JP4361924B2 (ja) 構造的低密度パリティ検査符号を用いる通信システムにおけるデータ送信／データ受信のための装置及び方法
KR100881002B1 (ko) 통신 시스템에서 지그재그 코드를 이용한 저밀도 패리티 검사 부호 생성 장치 및 방법
RU2354045C2 (ru) Устройство и способ для кодирования и декодирования блочных кодов с низкой плотностью контроля по четности с переменной скоростью кодирования
US7908541B2 (en) Apparatus and method for transmitting/receiving signal in a communication system
US20050149841A1 (en) Channel coding/decoding apparatus and method using a parallel concatenated low density parity check code
CN107294652A (zh) 一种数据混合重传处理方法和装置
EP1901434A1 (en) An interleaving scheme for a LDPC coded 16APSK system
US20110258521A1 (en) Interleaving scheme for an ldpc coded qpsk/8psk system
CN101150551A (zh) 低密度奇偶校验编码的qpsk/8psk***的交织方案
CN101150377A (zh) 用于低密度奇偶校验编码的32apsk***的比特映射方案
CN101150378A (zh) 低密度奇偶校验编码的32apsk***的交织方案
CN101150550A (zh) 低密度奇偶校验编码的16apsk***的交织方案
EP1901438A2 (en) An interleaving scheme for a LDPC coded QPSK/8PSK system
KR20100061051A (ko) 상하위 계층 간의 연동을 이용한 복호화 방법 및 장치와 그를 이용하여 데이터 송수신 시스템
CN101150552A (zh) 用于低密度奇偶校验编码的16apsk***的比特映射方案

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121010

Termination date: 20191111