CN1855212A - 显示驱动电路和显示装置 - Google Patents

Abstract

在本发明的一个方面中，驱动电路包括：模拟电压信号生成电路，其生成第一组和第二组模拟电压信号；第一D/A转换器，其工作在第一电压和低于所述第一电压的第二电压之间的第一电压范围内，并且基于输入数字信号的低位组输出第一组模拟电压信号中的第一模拟电压信号；第二D/A转换器，其工作在第二电压和低于第二电压的第三电压之间的第二电压范围内，并且基于低位组输出第二组模拟电压信号中的第二模拟电压信号；以及选择电路，其基于数字信号的高位组选择第一模拟电压信号和第二模拟电压信号中的一个模拟电压信号，作为模拟电压选择信号。

Description

显示驱动电路和显示装置

技术领域

本发明涉及用于将数字信号转换成模拟信号的数模(D/A)转换电路、使用其的显示驱动电路以及使用该显示驱动电路的显示装置。

背景技术

已知有如下D/A转换电路，在其中采用诸如电阻器串(resistorstring)法和切换电容器法等各种方法来将数字信号转换为模拟信号。在电阻器串法中，例如，通过分压从多个参考电压生成多个灰度电压，并且将其提供到多个开关，从而根据数字信号从多个灰度电压中选择期望的灰度电压。切换电容器法采用开关和电容器。

这样的D/A转换电路还用于液晶显示面板驱动器，以驱动液晶显示面板。在液晶显示中，进行伽马校正以实现自然的灰度显示，并且D/A转换电路中的输入信号和输出信号之间的关系不是线性的而是非线性的。因此，单调增加特性出色的电阻器串法的D/A转换电路经常用在液晶显示装置中。

例如，在作为第一个现有例子的日本未决专利公开(JP-P2002-175060A)中公开了电阻器串法的现有D/A转换电路。D/A转换电路的第一个现有例子根据6位数字信号D0到D5从64个灰度电压中选择一个灰度电压。具体地说，基于数字信号的最低有效位D0来控制64个开关，以从64个灰度电压中选择32个灰度电压。基于数字信号D1来控制32个开关，以从上述32个灰度电压中选择16个灰度电压。基于数字信号位D2来控制16个开关，以从上述16个灰度电压中选择8个灰度电压。基于数字信号位D3来控制8个开关，以从上述8个灰度电压中选择4个灰度电压。基于数字信号位D4来控制4个开关，以从上述4个灰度电压中选择2个灰度电压。基于最高有效位D5来控制2个开关，以从上述2个灰度电压中选择1个灰度电压。因而，在比赛***(tournament system)中选择期望的灰度电压以驱动液晶显示面板。

在液晶显示装置中，液晶的驱动电压高于诸如用于保持数字信号的锁存电路等逻辑部件的工作电压。因此，用于构成用来驱动液晶的D/A转换电路的组件的击穿电压被设计得高于用于构成逻辑部件的组件的击穿电压。为了增加MOS晶体管中的击穿电压，需要较长的栅长度L和较厚的栅氧化膜Tox。但是，这些将降低晶体管的驱动能力。需要扩大栅宽度W以维持晶体管的驱动能力。也就是说，随着构成D/A转换电路的组件的击穿电压的增加，电路面积按指数规律扩大。

此外，在液晶显示装置中，从数据线通过薄膜晶体管(TFT)施加到每个像素的电压(在下文中，称作“像素电压”)的极性在每个预定时间周期被反转。也就是说，以交替电流方式驱动像素。“极性”在这里表示像素电压相对于公共电极的电压(公共电压)是正还是负。该驱动方法应用于抑制液晶材料的恶化。还已知“点反转驱动法”，用于驱动数据线和扫描线，从而施加到相邻像素的像素电压具有彼此反转的极性。如果应用点反转驱动法，闪烁被降低并且图像质量被提高。

在驱动这种类型的液晶显示面板的驱动电路中，优选的是驱动电路具有尽可能小的面积。在作为第二个现有例子的日本未决专利公开(JP-A-Heisei 11-184444)中公开了用于降低驱动电路的芯片面积的现有技术。

第二个现有例子的数据线驱动电路包括：D/A转换器，其将数字信号转换为模拟信号；以及放大器，其将D/A转换器的输出信号的电压电平放大到用于驱动液晶显示面板的电平。放大器的放大因子α高于1。具体地说，构造该放大器，使得电阻器R1位于参考电压端和反相输入端之间，并且电阻器Rf位于输出端和反相输入端之间。在这种情况下，输入电压Vin和输出电压Vout之间的关系用下面的公式表示。

Vout＝Vin×(1+Rf/R1)

由于提供具有高于1的放大因子的放大器，从D/A转换器发送到放大器的信号的电压电平能够被设置为像素电压的1/α。因此，D/A转换器的诸如晶体管等组件的击穿电压能够被降低，从而D/A转换器的芯片面积能够被降低。

但是，本发明的发明人发现，在第二个现有例子中公开的技术具有下面的缺点。也就是说，为每条数据线提供D/A转换器和放大器。但是，各放大器的放大因子α(＞1)由于电阻器R1和Rf的制造偏差而具有分布。这引起了提供给每条数据线的像素电压的精度的恶化，并且引起了图像质量降低，诸如以垂直线条形式发生“模糊”。尤其是，如果使用点反转驱动方法，则在相邻数据线之间发生“模糊”。因而，该方法较为显著地受到不规则放大因子α的不利影响。

发明内容

因此，本发明的一个目的是提供一种驱动电路，其中能够减小D/A转换电路的电路面积。

本发明的另一个目的是提供一种驱动电路和使用该驱动电路的显示装置，其中能够降低D/A转换电路的功耗。

在本发明的一个方面中，驱动电路包括：模拟电压信号生成电路，其被构造为生成第一组和第二组模拟电压信号；第一D/A转换器，其被构造为工作在第一电压和低于第一电压的第二电压之间的第一电压范围内，并且基于输入数字信号的低位组输出第一组模拟电压信号中的第一模拟电压信号；第二D/A转换器，其被构造为工作在第二电压和低于第二电压的第三电压之间的第二电压范围内，并且基于低位组输出第二组模拟电压信号中的第二模拟电压信号；以及选择电路，其被构造为基于数字信号的高位组选择第一模拟电压信号和第二模拟电压信号中的一个模拟电压信号，作为模拟电压选择信号。

在此，第二电压可以是***地电压。

而且，选择电路可以工作在高于第一电压的电压和低于第三电压的电压之间的第三电压范围内。

而且，驱动电路可以还包括：缓冲器，其位于选择电路和输出端之间，并且被构造为工作在第一电压和第四电压之间的第三电压范围内。

而且，驱动电路可以还包括：预充电电路，其被构造为将选择电路和输出端之间的线路预充电到预定电压。在该情况中，当高位组的值变化时，线路可以被预充电。而且，当高位组的值变化时，在选择电路从第一和第二D/A转换器断开预充电电路之后，可以实施预充电。而且，预定电压可以是第二电压。

而且，当第一D/A转换器、第二D/A转换器和选择电路中的每一个都具有MOS晶体管时，优选的是第一和第二D/A转换器中的MOS晶体管的栅绝缘膜比选择电路中的MOS晶体管的栅绝缘膜薄。

而且，当第一D/A转换器、第二D/A转换器和选择电路中的每一个都具有MOS晶体管时，优选的是第一和第二D/A转换器中的MOS晶体管的栅长度比选择电路中的MOS晶体管的栅长度短。

在本发明的另一个方面中，驱动电路包括：模拟电压信号生成电路，其被构造为生成第一组到第四组模拟电压信号；第一D/A转换器，其被构造为工作在第一电压和低于第一电压的第二电压之间的第一电压范围内，并且基于输入数字信号的低位组输出第一组模拟电压信号中的第一模拟电压信号；第二D/A转换器，其被构造为工作在第二电压和低于第二电压的第三电压之间的第二电压范围内，并且基于低位组输出第二组模拟电压信号中的第二模拟电压信号；第三D/A转换器，其被构造为工作在第三电压和低于第三电压的第四电压之间的第三电压范围内，并且基于输入数字信号的低位组输出第三组模拟电压信号中的第三模拟电压信号；第四D/A转换器，其被构造为工作在第四电压和低于第四电压的第五电压之间的第四电压范围内，并且基于低位组输出第四组模拟电压信号中的第四模拟电压信号；第一选择电路，其被构造为基于数字信号的高位组选择第一模拟电压信号和第二模拟电压信号中的一个模拟电压信号，作为第一模拟电压选择信号；以及第二选择电路，其被构造为基于数字信号的高位组选择第三模拟电压信号和第四模拟电压信号中的一个模拟电压信号，作为第二模拟电压选择信号。

在此，第三电压可以是***地电压。

而且，第一选择电路可以工作在高于第一电压的第六电压和第三电压之间的第五电压范围内，并且第二选择电路可以工作在第三电压和低于第五电压的第七电压之间的第六电压范围内。

而且，驱动电路可以还包括：第三选择电路，其被构造为基于数字信号的高位组选择第一模拟电压选择信号和第二模拟电压选择信号中的一个模拟电压选择信号，作为模拟电压选择信号；以及缓冲器，其位于第三选择电路和输出端之间，并且被构造为工作在第六电压和第七电压之间的第七电压范围内。

而且，驱动电路可以还包括：输出切换电路，其被构造为基于极性信号将第一模拟电压选择信号和第二模拟电压选择信号中的一个模拟电压选择信号作为模拟电压选择信号输出到相邻输出端中的一个输出端，并且将该选择信号中的另一个选择信号输出到相邻输出端中的另一个输出端。

而且，驱动电路可以还包括：预充电电路，其位于第一和第二选择电路与输出切换电路之间，并且被构造为将第一和第二选择电路与输出切换电路之间的第一线路预充电到第一和第二预定电压，将第一线路和输出端之间的第二线路预充电到第三预定电压。

在该情况中，当高位组的值变化时，第一线路可以被预充电，并且第二线路可以响应极性信号被预充电。而且，当高位组的值变化时，在第一和第二选择电路从第一到第四D/A转换器断开预充电电路之后，可以实施预充电。

而且，第一预定电压可以是第二电压，第二预定电压可以是第四电压，并且第三预定电压可以是地电压。

而且，第一到第四D/A转换器、第一和第二选择电路、预充电电路以及输出切换电路中的每一个都具有MOS晶体管。第一到第四D/A转换器中的MOS晶体管的栅绝缘膜可以比第一和第二选择电路中的MOS晶体管的栅绝缘膜薄，并且第一和第二选择电路中的MOS晶体管的栅绝缘膜可以比输出切换电路中的MOS晶体管的栅绝缘膜薄。

而且，第一到第四D/A转换器中的MOS晶体管的栅长度可以比第一和第二选择电路中的MOS晶体管的栅长度短，并且第一到第四D/A转换器中的MOS晶体管的栅长度可以比输出切换电路中的MOS晶体管的栅长度短。

在本发明的再一方面中，显示装置包括：具有数据线的显示面板；以及驱动电路，其被构造为通过驱动数据线基于数字信号来驱动显示面板。驱动电路包括：逻辑电路，其被构造为锁存具有低位组和高位组的数字信号；模拟电压信号生成电路，其被构造为生成第一组和第二组模拟电压信号；以及数模(D/A)转换电路，其被构造为通过使用第一组和第二组模拟电压信号基于数字信号来驱动数据线。D/A转换电路包括：第一D/A转换器，其被构造为工作在第一电压和低于第一电压的第二电压之间的第一电压范围内，并且基于输入数字信号的低位组输出第一组模拟电压信号中的第一模拟电压信号；第二D/A转换器，其被构造为工作在第二电压和低于第二电压的第三电压之间的第二电压范围内，并且基于低位组输出第二组模拟电压信号中的第二模拟电压信号；以及第一选择电路，其被构造为工作在高于第一电压的电压和低于第三电压的电压之间的第三电压范围内，并基于数字信号的高位组选择第一模拟电压信号和第二模拟电压信号中的一个模拟电压信号，作为第一模拟电压选择信号。

在此，D/A转换电路可以还包括：缓冲器，其被构造为基于第一模拟电压选择信号驱动数据线之一。

而且，模拟电压信号生成电路不仅生成第一组和第二组模拟电压信号还生成第三组和第四组模拟电压信号。D/A转换电路可以还包括：第三D/A转换器，其被构造为工作在第三电压和低于第三电压的第四电压之间的第三电压范围内，并且基于输入数字信号的低位组输出第三组模拟电压信号中的第三模拟电压信号；第四D/A转换器，其被构造为工作在第四电压和低于第四电压的第五电压之间的第四电压范围内，并且基于低位组输出第四组模拟电压信号中的第四模拟电压信号；第二选择电路，其被构造为基于数字信号的高位组选择第三模拟电压信号和第四模拟电压信号中的一个模拟电压信号，作为第二模拟电压选择信号；以及输出切换电路，其被构造为基于极性信号将第一模拟电压选择信号和第二模拟电压选择信号中的一个模拟电压选择信号作为模拟电压选择信号输出到相邻输出端中的一个输出端，并且将该选择信号中的另一个选择信号输出到相邻输出端中的另一个输出端。

而且，显示装置可以还包括：电平移动电路组，其位于逻辑电路和D/A转换电路之间，并且包括第一到第三电平移动电路。第一电平移动电路可以从逻辑电路接收低位组，并且在将低位组转换为适合第一电压范围之后，将低位组输出到第一D/A转换器。第二电平移动电路可以从逻辑电路接收低位组，并且可以在将低位组转换为适合第二电压范围之后，将低位组输出到第二D/A转换器。第三电平移动电路可以从逻辑电路接收高位组，并且可以在将高位组转换为适合第三电压范围之后，将高位组输出到第一选择电路。

而且，显示装置可以还包括：电平移动电路组，其位于逻辑电路和D/A转换电路之间，并且由第一到第七电平移动电路构成。第一电平移动电路可以从逻辑电路接收低位组，并且可以在将低位组转换为适合第一电压范围之后，将低位组输出到第一D/A转换器。第二电平移动电路可以从逻辑电路接收低位组，并且可以在将低位组转换为适合第二电压范围之后，将低位组输出到第二D/A转换器。第三电平移动电路可以从逻辑电路接收低位组，并且可以在将低位组转换为适合第三电压范围之后，将低位组输出到第三D/A转换器。第四电平移动电路可以从逻辑电路接收低位组，并且可以在将低位组转换为适合第四电压范围之后，将低位组输出到第四D/A转换器。第五电平移动电路可以从逻辑电路接收高位组，并且可以在将高位组转换为适合第五电压范围之后，将高位组输出到第一选择电路。第六电平移动电路可以从逻辑电路接收高位组，并且可以在将高位组转换为适合第六电压范围之后，将高位组输出到第二选择电路。第七电平移动电路可以从逻辑电路接收极性信号，并且可以在将极性信号转换为适合第七电压范围之后，将极性信号输出到输出切换电路。

附图说明

图1是概念图，示出了用于本发明中的数字信号；

图2是概念图，示出了本发明中的模拟电压信号的电压电平；

图3是框图，示出了根据本发明的D/A转换电路的构造；

图4A是电路图，示出了根据本发明的D/A转换电路的构造的一个例子；

图4B是电路图，示出了根据本发明的D/A转换电路的构造的另一个例子；

图5是顶视图，示出了根据本发明的D/A转换电路的示意图；

图6是剖面图，示出了沿图5所示的B-B’线的D/A转换电路的典型构造；

图7是框图，示出了根据本发明的液晶显示装置的构造；

图8是框图，示出了根据本发明的第一实施例的驱动电路的构造；

图9A和9B是框图，示出了根据本发明的第一实施例的驱动电路中的灰度电压生成电路的不同构造；

图10是示出了在根据本发明的第一实施例的驱动电路中灰度电压和灰度之间的关系的图；

图11是电路图，示出了根据本发明的第一实施例的显示驱动电路中的电平移动电路的构造；

图12是电路图，示出了根据本发明的第一实施例的驱动电路中的电平移动电路的构造；

图13A到13C是时序图，示出了根据本发明的第一实施例的驱动电路的操作；

图14是框图，示出了根据本发明的第二实施例的驱动电路的构造；

图15是框图，示出了根据本发明的第三实施例的驱动电路的构造；

图16是框图，示出了根据本发明的第四实施例的驱动电路中的D/A转换电路的构造；

图17是示出了在本发明中灰度电压和灰度之间的关系的图；

图18是框图，示出了根据本发明的液晶显示装置的另一个例子的构造；

图19是框图，示出了根据本发明的驱动电路的构造；

图20是示出了在本发明中灰度和灰度电压之间的对应的图；

图21是框图，示出了根据本发明的第五实施例的驱动电路中D/A转换电路的构造；

图22A是灰度电压生成电路的构造的一个例子的电路框图；

图22B是灰度电压生成电路的构造的另一个例子的电路框图；

图23是根据本发明的第六实施例的驱动电路中的电平移动电路组的构造的框图；

图24是在根据本发明的第七实施例的驱动电路中预充电操作所需的构造的电路框图；

图25A到25T是时序图，示出了根据本发明的第七实施例的驱动电路的操作；

图26是顶视图，示出了根据本发明的第七实施例的驱动电路的布局；

图27A是剖面图，典型地示出了沿图26的线A-A’截取的结构；

图27B是剖面图，典型地示出了沿图26的线B-B’截取的结构；

图28是框图，示出了根据本发明的第八实施例的驱动电路的D/A转换电路的构造。

具体实施方式

在下文中，将参考附图来描述根据本发明的使用具有模数(A/D)转换电路的驱动电路的显示装置。但是，本发明不限于下面的实施例。例如，在下面的实施例中使用6位数字信号，但是在本发明中数字信号的位数可以是5位或大于5位且7位或小于7位。此外，在本发明的范围内，本领域技术人员将容易地改变、附加地提供、或者转换根据本发明的实施例的组件。

首先，下面将给出在本申请中使用的字的定义。D/A转换电路根据数字信号将数字信号转换成模拟信号。数字信号是6位的，D5、D4、D3、D2、D1和D0，如图1所示。数字信号的最高有效位(MSB)是D5，其最低有效位(LSB)是D0。在本申请中，高位组是指包括包含MSB的至少一个较高位的位组。低位组是指包括包含LSB的至少一个较低位的位组。在图1所示的例子中，高位组仅包括MSB D5，而低位组包括除了MSB之外的位D4到D0。

6位数字信号能够表示64种数据。该64种数据分别与64种模拟电压信号有关。基于64种模拟电压信号的自身值，其电压被依次表示为V1到V64，并且电压V1被看作是最低的，而电压V64被看作是最高的，如图2所示。在64种电压中，具有相对高的电压的V33到V64的组至少被包括在第一电压范围中，具有相对低的电压的V1到V32的组至少被包括在第二电压范围中。如图2所示，第一电压范围被定义为第一电压VDD(例如，3V)和低于第一电压VDD的第二电压(例如，0V)之间的范围。第二电压范围也被定义为第三电压(例如，0V)和低于第二及第三电压的第四电压VEE(例如，-3V)之间的范围。因而，第一电压范围覆盖高于第二电压范围的范围。包括从V1到V64的所有电压的电压范围进一步被称作第三电压范围。第三电压范围被定义为等于或大于第一电压VDD的电压(例如，5V)和等于或小于第四电压VEE的电压(例如，-5V)之间的范围。

在64种模拟电压信号中，包括在第一电压范围中的电压V33到V64的组被称作第一电压信号组。包括在第二电压范围中的电压V1到V32的组被称作第二电压信号组。电压V1到V64的每一个有时被用来表示电压值以及模拟电压信号。例如，与第一电压范围相对应的第一电压信号组有时被称作第一电压信号组V33到V64，与第二电压范围相对应的第二电压信号组有时被称作第二电压信号组V1到V32。

上述的6位数字信号D0到D5与64种模拟电压信号V1到V64有关。例如，数字信号“000000”对应于模拟电压信号V1，数字信号“011111”对应于模拟电压信号V32。更具体地说，具有为“0”的MSB D5的数字信号对应于第二电压信号组V1到V32。数据信号“100000”对应于模拟电压信号V33，而数字信号“111111”对应于模拟电压信号V64。因此，具有为“1”的MSB D5的数字信号对应于第一电压信号组V33到V64。换句话说，MSB D5(高位组)用于第一电压信号组V33到V64或第二电压信号组V1到V32的选择。同时，低位组(D0到D4)用于指定第一电压信号组V33到V64或第二电压信号组V1到V32之中的一个信号。

根据本发明的驱动电路中的D/A转换电路接收上述数字信号D0到D5，并且输出根据数字信号D0到D5从多个模拟电压信号V1到V64之中选择的一个模拟电压信号。D/A转换电路的构造、操作和效果的细节将在下面描述。

图3是框图，示出了根据本发明的驱动电路中的D/A转换电路1的构造。如图3所示，D/A转换电路1接收数字信号(高位组D5和低位组D0到D4)以及多个模拟电压信号V1到V64。D/A转换电路1还包括第一D/A转换器11、第二D/A转换器12、预充电电路115、缓冲器117、输出端118以及选择电路13。

第一D/A转换器11接收数字信号的低位组D0到D4和第一电压信号V33到V64。第一D/A转换器11从第一电压信号组V33到V64之中选择与低位组D0到D4相对应的模拟电压信号。从第一电压信号组V33到V64选择的模拟电压信号被称作第一模拟电压信号。第一D/A转换器11将第一模拟电压信号输出到选择电路13。第二D/A转换器12接收数字信号的低位组D0到D4以及第二电压信号V1到V32。第二D/A转换器12从第二电压信号组V1到V32选择与低位组D0到D4相对应的模拟电压信号。从第二电压信号组V1到V32选择的模拟电压信号被称作第二模拟电压信号。第二D/A转换器12将第二模拟电压信号输出到选择电路13。

图4A和4B中分别示出了第一D/A转换器11和第二D/A转换器12的电路构造的例子。为了简单起见，将描述2位数字信号D0和D1的情况。图4A所示的D/A转换器包括反相器a1和a2、AND电路a3到a6以及晶体管(开关)a7到a10。数字信号在反相器a1和a2以及AND电路a3到a6的逻辑电路中被解码。因而，四个开关a7到a10之一被导通，以从四种电压V1到V4之中选择与数字信号相对应的一个电压并输出该电压。图4B所示的D/A转换器包括多个晶体管b1到b16以及反相器b17和b18。但是，晶体管b1、b3、b5、b8、b10、b11、b14和b16是增强型晶体管，而其它的晶体管是耗尽型晶体管。每个晶体管的栅极被提供有数字信号的位D0和D1以及其反相的位中的一个。因而，根据数字信号，从4种电压V1到V4选择一个电压并输出该电压。当数字信号的位数不同时，能够以相同的方式实现该D/A转换器。尽管在任何图中都没有示出，但是第一D/A转换器11和第二D/A转换器12可以是R-2R***或者开关电容器***的D/A转换器。由于在这些***中的D/A转换器内部安装有缓冲器，所以缓冲器117可以被省略。

根据本发明，第一D/A转换器11被构造为至少工作在第一电压范围内(在第一电压和第二电压之间，见图2)。正电压VDD表示为第一电压的例子，***地GND表示为第二电压的例子。在该情况中，第一D/A转换器11被构造为工作在VDD和GND之间的正电压范围中。第一D/A转换器11接收与VDD和GND之间的正电压范围相对应的第一电压信号组V33到V64，并且从第一电压信号组V33到V64之中选择第一模拟电压信号。提供给第一D/A转换器11的低位组D0到D4应该由电平移动电路来调整，以适合VDD和GND之间的第一电压范围。

此外，第二D/A转换器12被构造为至少工作在第二电压范围内(在图2中的第三电压和第四电压之间)。***地GND表示为第三电压的例子，负电压VEE表示为第四电压的例子。在该情况中，第二D/A转换器12被构造为工作在GND和VEE之间的负电压范围中。第二D/A转换器12接收与GND和VEE之间的负电压范围相对应的第二电压信号组V1到V32，并且从第二电压信号组V1到V32之中选择第二模拟电压信号。提供给第二D/A转换器12的低位组D0到D4应该由电平移动电路来调整，以适合GND和VEE之间的第二电压范围。

在上面的例子中，第二电压和第三电压可以相同，它们可以都为***地GND。但是，如果满足下面的公式，第二电压和第三电压也可以不同：

第一电压＞第二电压＞第四电压；以及

第一电压＞第三电压＞第四电压。

接下来将描述选择电路13。在本发明中的选择电路13介于第一D/A转换器11和第二D/A转换器12与输出端118之间。选择电路13从第一D/A转换器11接收第一模拟电压信号，并且从第二D/A转换器12接收第二模拟电压信号。选择电路13还接收数字信号的高位组(MSB D5)。如上所述，MSB D5用其自身的值表示第一电压信号组V33到V64或第二电压信号组V1到V32。第一模拟电压信号是第一电压信号组V33到V64之中选择的模拟电压信号，第二模拟电压信号是从第二电压信号组V1到V32之中选择的模拟电压信号。因此，选择电路13能够根据MSB D5来选择第一模拟电压信号或第二模拟电压信号。更具体地说，如图3所示，本发明中的选择电路13具有开关113A和开关113B。开关113A连接到第一D/A转换器11的输出和节点N16。开关113B连接到第二D/A转换器12的输出和节点N16。当MSB D5是“1”时，开关113A接通且开关113B断开。在第一D/A转换器11中选择的第一模拟电压信号由此被提供到节点N16。同时，当MSB D5是“0”时，开关113A断开且开关113B接通。因此，由第二D/A转换器12选择的第二模拟电压信号被提供给节点N16。结果，选择电路13根据MSB D5将第一模拟电压信号或第二模拟电压信号提供给节点N16。

选择电路13处理所有的模拟电压信号V1到V64。因此，本发明中的选择电路13被构造为工作在第三电压范围(见图2)。在上面的例子中，选择电路13被构造为至少工作在VDD和VEE之间的电压范围内。提供给选择电路13的较高位D5应该由电平移动电路来调整，以适合VDD和VEE之间的第三电压范围。

接下来将描述缓冲器117。缓冲器117介于选择电路13和输出端118之间，其用于在选择电路13中确定的模拟电压信号的向外传输。更具体地说，如图3所示，缓冲器117介于节点N16和输出端118之间。缓冲器117被构造为工作在第三电压范围内(见图2)，该电压范围等于选择电路13的电压范围。在上述例子中，缓冲器117被构造为至少工作在VDD和VEE之间的电压范围内。由于缓冲器117，模拟电压信号能够以高速被驱动。缓冲器117优选地为电压跟随器，但是也可以是具有“1”或更大的输出/输入特性的放大器。

接下来将描述预充电电路115。本发明中的预充电电路115连接到节点N16，更确切地说，连接到选择电路13中的开关113A和开关113B的输出。预充电电路115接收数字信号的高位组(MSB D5)，并且根据高位组将节点N16预充电到预定电压。换句话说，预充电电路115基于高位组把与选择电路13和输出端118(缓冲器117)连接的线路预充电到预定电压。

将节点N16预充电到一定电压的目的是防止第一D/A转换器11和第二D/A转换器12通过选择电路13被施加高于击穿电压的电压。在选择电路13中的开关113A和开关113B都断开的状态下实施预充电操作。换句话说，在选择电路13断开预充电电路115(节点N16)与第一D/A转换器11和第二D/A转换器12之间的电气连接之后，预充电电路115将节点N16预充电到一定电压。该一定电压优选地为第二电压或者第三电压。例如，当MSB D5为“1”时，预充电电路115将第二电压施加到节点N16，当MSB D5为“0”时，预充电电路115将第三电压施加到节点N16。在上述例子中，对节点N16进行预充电的电压是***地GND。在该情况中，如图3所示，预充电电路115包括介于地和节点N16之间的预充电开关。当高位组(MSB D5)的值改变时，基于高位组来控制预充电开关，并且将节点N16预充电到***地GND。

将说明预充电电路115的详细功能和效果。第一D/A转换器11的工作电压假设在+3V到0V的范围内(VDD和GND之间的第一电压范围)。第二D/A转换器12的工作电压还假设在0到-3V的范围内(GND和VEE之间的第二电压范围)，并且其击穿电压假设为4V。在该情况中，施加到第二D/A转换器12的电压被限制为+1V或更小。当不提供预充电电路115时，由于在第一D/A转换器11中选择的模拟电压信号V33到V64而可能将+1V或更大的电压施加到第二D/A转换器12。这将引起元件寿命的极度缩短。根据本发明，当高位组的值改变时，选择电路13中的开关113A和开关113B被断开，从而预充电电路115将节点N16预充电到***地GND。因此，能够防止第一D/A转换器11和第二D/A转换器12被施加高于击穿电压的电压。因而能够防止元件寿命的缩短。预充电电路115被构造为工作在第三电压范围(见图2)内是足够的，其中该第三电压范围等于选择电路13的电压范围。

接着通过参考图3来描述根据本发明的驱动电路中的D/A转换电路1的全部操作。例如，假定提供6位数字信号“000000”、“100000”和“111111”的情况。

首先，提供数字信号“000000”。此时，高位组是“0”而低位组是“00000”。第一D/A转换器11和第二D/A转换器12根据低位组将第一模拟电压信号V33和第二模拟电压信号V1提供给选择电路13。在选择电路13中，根据高位组，开关113A断开而开关113B接通。因而第二模拟电压信号V1通过缓冲器117从输出端118输出。

然后，提供数字信号“100000”。此时，高位组是“1”而低位组是“00000”。由于高位组(MSB D5)从“0”变到“1”，所以选择电路13中的开关113A和开关113B断开，并且预充电电路115将节点N16预充电到***地GND。然后，第一D/A转换器11和第二D/A转换器12根据低位组将第一模拟电压信号V33和第二模拟电压信号V1输出到选择电路13。在选择电路13中，根据高位组，开关113A接通而开关113B断开。因而第一模拟电压信号V33通过缓冲器117从输出端118输出。

第三，提供数字信号“111111”。此时，高位组是“1”而低位组是“11111”。由于高位组(MSB D5)仍为“1”，所以开关113A仍为导通状态而没有预充电操作。也就是说，当高位组不变化时，由于D/A转换器11和D/A转换器12没有被施加高于击穿电压的电压的危险，所以不实施预充电操作。因此，能够减少由预充电消耗的无用的充电/放电功率。第一D/A转换器11和第二D/A转换器12根据低位组将第一模拟电压信号V64和第二模拟电压信号V32提供到选择电路13。在选择电路13中，开关113A接通而开关113B断开。因而第一模拟电压信号V64通过缓冲器117被提供给输出端118。

因而，从输出端118输出分别与数字信号“000000”、“100000”和“111111”相对应的模拟电压信号V1、V33和V64。在根据本发明的驱动电路中的D/A转换电路1表现出作为D/A转换电路的理想操作。

在本发明中，选择电路13、预充电电路115和缓冲器117被构造为工作在VDD和VEE之间的第三电压范围内，并且由高电压元件形成。第一D/A转换器11被构造为工作在如上所述的VDD和GND之间的第一电压范围内。因此，第一D/A转换器11能够由具有低于高电压元件的击穿电压的“中间电压元件”形成。第二D/A转换器12被构造为工作在GND和VEE之间的电压范围内。因此第二D/A转换器12能够由具有低于高电压元件的击穿电压的“中间电压元件”形成。下面将描述在这些不同工作电压和不同击穿电压中观察到的特征。

图5是平面图，示出了根据本实施例的D/A转换电路1的概要布局。由于在各电路中工作电压不同，所以具有不同工作电压的电路被布置在半导体衬底上的不同区域中。例如，工作在VDD和GND之间的第一电压范围内的第一D/A转换器11形成在半导体衬底100上的第一区域R1中。工作在GND和VEE之间的第二电压范围内的第二D/A转换器12形成在半导体衬底100上的第二区域R2中。工作在VDD和VEE之间的第三电压范围内的选择电路13、预充电电路115和缓冲器117形成在半导体衬底100上的第三区域R3中。通过使用深阱将各区域分开，在不同范围内的电压分别被施加到区域R1、R2和R3。当形成多个D/A转换电路1时，多个第一D/A转换器11应该位于区域R1中，多个第二D/A转换器12应该连续地位于区域R2中，多个选择电路13应该连续地位于区域R3中。

图6是沿图5中的B-B’线的半导体衬底100的剖面图。在P型衬底100中形成有第一N阱W110、第二N阱W120和第三N阱W130。第一区域R1、第二区域R2和第三区域R3分别与第一N阱W110、第二N阱W120和第三N阱W130相对应。在第一N阱W110中，形成有P阱W112。第一N阱W110和P阱W112分别被施加***地GND和第一电压VDD。此外，在第一N阱W110上形成有P沟道MOS晶体管Q1p，在P阱W112上形成有N沟道MOS晶体管Q1n。各MOS晶体管的栅电极通过栅氧化膜F114形成在衬底100上。工作在VDD和GND之间的第一电压范围内的第一D/A转换器11由MOS晶体管Q1p和Q1n构成。因此，MOS晶体管Q1p和Q1n是中间电压元件。在第二N阱W120中，形成有P阱W122。第二N阱W120和P阱W122分别被施加第四电压VEE和***地GND。此外，在第二N阱W120上形成有P沟道MOS晶体管Q2p，在P阱W122上形成有N沟道MOS晶体管Q2n。各MOS晶体管的栅电极通过栅氧化膜F124形成在衬底100上。工作在GND和VEE之间的第二电压范围内的第二D/A转换器12由MOS晶体管Q2p和Q2n构成。因此，MOS晶体管Q2p和Q2n是中间电压元件。第三N阱W130和P型衬底100分别被施加第一电压VDD和第四电压VEE。第三N阱W130可以被施加高于第一电压VDD的电压，P型衬底100可以被施加低于第四电压VEE的电压。此外，在第三N阱W130上形成有P沟道MOS晶体管Q3p，在P型衬底100上形成有N沟道MOS晶体管Q3n。各MOS晶体管的栅电极通过栅氧化膜F1 34形成在衬底100上。工作在VDD和VEE之间的第三电压范围内的选择电路13、预充电电路115和缓冲器117由MOS晶体管Q3p和Q3n构成。因此，MOS晶体管Q3p和Q3n是高电压元件。

作为中间电压元件的MOS晶体管Q1p和Q1n、Q2p和Q2n的击穿电压可以低于MOS晶体管Q3p和Q3n的击穿电压。因此，在第一区域R1和第二区域R2中形成的MOS晶体管的栅氧化膜F114和F124可以设计得比在第三区域R3中形成的MOS晶体管的栅氧化膜F134薄。在第一区域R1和第二区域R2中形成的MOS晶体管的栅长度L也能够设计得比在第三区域R3中形成的MOS晶体管的栅长度L短。此外，在第一区域R1和第二区域R2中形成的MOS晶体管的栅宽度W能够设计得比在第三区域R3中形成的MOS晶体管的栅宽度W窄。换句话说，根据本发明，能够减小第一D/A转换器11和第二D/A转换器12的电路面积。结果，D/A转换电路1具有比现有电路的电路面积更小的电路面积。

如上所述，根据本发明，第一D/A转换器11和第二D/A转换器12由中间电压元件形成。因此，实现了D/A转换电路1中的电路面积的减小。D/A转换电路的面积通常随着数字信号的位数增加而扩大。因此，当位数很多时，根据本发明的驱动电路中的D/A转换电路1尤为适用。

第一D/A转换器11和第二D/A转换器12中的工作电压被降低，从而能够减少在D/A转换电路1中的功耗。预充电电路115防止了第一D/A转换器11和第二D/A转换器12被施加高于击穿电压的电压，并且还防止了元件寿命的缩短。预充电电路115优选地仅在高位组的值改变时实施预充电操作。因而，能够由此减少用于预充电操作的无用的充电/放电功率。

下面将详细描述应用了根据本发明的驱动电路中的D/A转换电路1的半导体设备的例子。根据本发明的驱动电路中的D/A转换电路1被用在如下驱动电路中，该驱动电路驱动用于显示数字图像数据的显示装置。在该情况中，上述数字信号D0到D5作为像素数据被显示在显示面板的像素上。模拟电压信号V1到V64是表示施加到显示面板的像素的像素电压(灰度电压)的灰度信号。D/A转换电路1将像素数据转换为灰度信号。显示装置的例子包括液晶显示装置、等离子显示装置、以及有机EL显示装置。下面的说明中将使用液晶显示装置作为例子。

图7是框图，示出了根据本发明的液晶显示装置60的构造。液晶显示装置60包括数据线驱动电路61、扫描线驱动电路62、显示面板63、控制电路67以及电源电路68。

在显示面板63中，多条数据线64连接到数据线驱动电路61并且多条扫描线65连接到扫描线驱动电路62。多条数据线64和多条扫描线65形成为彼此交叉，并且在多个交叉点上分别形成多个像素66。更具体地说，显示面板63具有以矩阵形式布置的多个像素66(例如，1080×1920个像素66)。像素66分别具有TFT(薄膜晶体管)、液晶和公共电极。TFT的栅极端连接到扫描线65并且TFT的源极端或漏极端连接到数据线64。液晶的一端连接到TFT的源极端或漏极端，并且液晶的另一端连接到被施加特定恒定公共电压的公共电极。

控制电路67将扫描线驱动信号组输出到扫描线驱动电路62。扫描线驱动电路(栅极驱动器)62根据扫描线驱动信号组顺序地驱动多条扫描线65。控制电路67还将数据线驱动信号组和数字视频信号输出到数据线驱动电路61。数据线驱动电路(源极驱动器)61根据数据线驱动信号组驱动多条数据线64。更具体地说，数据线驱动电路61根据数字视频信号将灰度信号(模拟电压信号)输出到多条数据线64。因而，连接到扫描线65中的所选扫描线的多个像素66分别根据视频信号被施加灰度电压(像素电压)。多条扫描线65被顺序地驱动以在显示面板63上显示图像。

电源电路68根据提供给液晶显示装置60的电源电压VDC生成用于数据线驱动电路61和扫描线驱动电路62的工作电压。电源电路68还具有公共电压生成电路69。公共电压生成电路69将公共电压提供给公共电极。

D/A转换电路1被应用于本发明的数据线驱动电路61，其用于将灰度信号(模拟电压信号)输出到数据线64。提供多个D/A转换电路1来驱动多条数据线64。因此，本发明的具有减小的电路面积的D/A转换电路1特别适用于需要大量D/A转换电路的数据线驱动电路61。

[第一实施例]

图8是框图，示出了根据本发明的第一实施例的数据线驱动电路61的构造。第一实施例中的数据线驱动电路61包括图3所示的D/A转换电路1、电平移动电路组2、逻辑电路3和灰度电压生成电路4。D/A转换电路1的输出端118连接到多条数据线64中的一条数据线。由D/A转换电路1选择的一个灰度信号(模拟电压信号)通过输出端118被提供给数据线64和特定的像素66。尽管图8中仅示出了一个D/A转换电路1，但是在实际使用中，为多条数据线64安装多个D/A转换电路1。

首先，将描述灰度电压生成电路4。灰度电压生成电路4被构造为将多个灰度信号(模拟电压信号)V1到V64提供给D/A转换电路1。灰度电压生成电路4连接到D/A转换电路1，并且将预VDD和GND之间的第一电压范围相对应的灰度信号V33到V64提供给第一D/A转换器11，将与GND和VEE的第二电压范围相对应的灰度信号V1到V32提供给第二D/A转换器12。优选地将灰度电压生成电路4安装为多个D/A转换电路1共用，以便防止D/A转换电路1之间的偏差。

在第一实施例中，灰度电压生成电路4由单调增加特性出色的电阻器串电路构成。图9A示出了电阻器串电路的一个例子，其中多个电阻器R1到R64串联连接。电阻器串电路被提供有参考电压Vref1和Vref2以及GND，并且从电阻器之间的各连接点生成多个灰度电压V1到V64。在该情况中，中间色调的灰度电压V32和V33具有接近***地GND的电压。图9B示出了电阻器串电路的另一个例子，其中多个电阻器R1到R63串联连接。电阻器串电路被提供有参考电压Vref1和Vref2以及GND，其中从电阻器之间的各连接点生成多个灰度电压V1到V64。在该情况中，中间色调的灰度电压V32是***地GND。灰度电压V64到V33是VDD到GND之间的第一电压范围的灰度电压，并且被提供给第一D/A转换器11。灰度电压V32到V1是GND和VEE之间的第二电压范围的灰度电压，并且被提供给第二D/A转换器12。

图10示出了在像素66中灰度电压和灰度之间的对应关系。在灰度电压和灰度具有由图10中的实线表示的线性关系的情况中，多个电阻器(R1到R64)被设计为具有相同的电阻。可以实施灰度电压和灰度之间的对应关系的校正，以调整液晶材料的光透射特性和人眼的视觉特性之间的差异，从而提供自然的灰度显示。该校正被称作伽马校正。在该情况中，灰度电压和灰度之间的对应关系被设置为非线性的，如图10中的虚线所示。为了实施伽马校正，应该调整多个电阻器(R1到R64)的电阻值，使其具有图10中的虚线所示的函数。未示出的诸如电压跟随器的缓冲器可以介于灰度电压生成电路4与第一D/A转换器11和第二D/A转换器12之间。在该情况下，上述缓冲器117可以省略。

接下来将描述逻辑电路3。逻辑电路3接收像素数据的数字信号D0到D5，并且将高位组D5和低位组D0到D4提供到D/A转换电路1。更具体地说，逻辑电路3包括锁存电路31，用于响应锁存信号LAT来锁存6位数字信号D0到D5。锁存电路31将数字信号的低位组D0到D4输出到第一D/A转换器11和第二D/A转换器12。锁存电路31还将数字信号的高位组D5输出到选择电路13和预充电电路115。D/A转换电路1响应高位组D5和低位组D0到D4来实施上述操作。根据第一实施例的逻辑电路3可以包括图8所示的变化检测电路33。变化检测电路33控制预充电操作，并且检测数字信号的高位组D5的值变化。变化检测电路33由诸如EXOR电路的逻辑电路和锁存电路构成，用于检测高位组D5的值的变化。当检测到高位组D5的值的变化时，变化检测电路33在锁存信号LAT是高电平的时间段中将切换控制信号SWCNT输出到选择电路13和预充电电路115。选择电路13响应切换控制信号SWCNT暂时断开开关113A和开关113B。同时，预充电电路115响应切换控制信号SWCNT将节点N16预充电到***地GND。变化检测电路33可以安装在选择电路13和预充电电路115中，而不是安装在逻辑电路3中。在第一实施例中的锁存电路31被构造为工作在电压VCC和地电压GND之间的电压范围内。电压VCC例如是2V，其与电压VDD(例如，+3V)和电压VEE(例如，-3V)不同。在该情况中，提供到锁存电路31的数字信号D0到D5的电压在电压VCC和地电压GND之间。根据第一实施例，电平移动电路组2介于逻辑电路3和D/A转换电路1之间，从而调整从锁存电路31提供的数字信号D0到D5的电压以适合D/A转换电路1的工作电压。

如图8所示，电平移动电路组2包括第一电平移动电路21、第二电平移动电路22和第三电平移动电路23。第一电平移动电路21介于锁存电路31和第一D/A转换器11之间。第一电平移动电路21从锁存电路31接收低位组D0到D4，并且将低位组转换为适合VDD(3V)和GND之间的第一电压范围。第一电平移动电路21将移动电平的低位组D0到D4输出到第一D/A转换器11。第二电平移动电路22介于锁存电路31和第二D/A转换器12之间。第二电平移动电路22从锁存电路31接收低位组D0到D4，并且将低位组转换为适合GND和VEE(-3V)之间的第二电压范围。第二电平移动电路22将移动电平的低位组D0到D4输出到第二D/A转换器12。第三电平移动电路23介于逻辑电路3(变化检测电路33)和一组选择电路13与预充电电路115之间。第三电平移动电路23从逻辑电路3接收高位组D5，或者从变化检测电路33接收切换控制信号SWCNT。第三电平移动电路23将高位组D5或者切换控制信号SWCNT转换为适合VDD(3V)和VEE(-3V)之间的第三电压范围。此后，第三电平移动电路23将移动电平的高位组D5或者切换控制信号SWCNT输出到选择电路13和预充电电路115。

图11示出了第一电平移动电路21和第二电平移动电路22的构造的一个例子。第一电平移动电路21是已知的电平移动器，其包括P沟道晶体管P1和P2以及N沟道晶体管M1和M2。第一电平移动电路21被构造为工作在第一电压VDD(3V)和第二电压GND之间的电压范围内。因此，第一电平移动电路21是中间电压类型的，并且晶体管P1、P2、M2和M2是中间电压元件。第二电平移动电路22包括：由P沟道晶体管P3和P4以及N沟道晶体管M3和M4构成的已知电平移动器；和由P沟道晶体管P5和P6以及N沟道晶体管M5和M6构成的已知电平移动器。第二电平移动电路22被构造为工作在电压VCC(2V)和第四电压VEE(-3V)之间的电压范围内。因此，第二电平移动电路22是高电压类型的，并且晶体管P3到P6和M3到M6是高电压元件。

图12示出了第三电平移动电路23的构造的一个例子。第三电平移动电路23包括：由P沟道晶体管P7和P8以及N沟道晶体管M7和M8构成的已知电平移动器；和由P沟道晶体管P9和P10以及N沟道晶体管M9和M10构成的已知电平移动器。第三电平移动电路23被构造为工作在第一电压VDD(3V)和第四电压VEE(-3V)之间的电压范围内。因此，第三电平移动电路23是高电压类型的，并且晶体管P7到P10和M7到M10是高电压元件。

接下来将描述根据第一实施例的数据线驱动电路61的全部操作。图13A到13C是时序图，示出了数据线驱动电路61的操作的例子。首先，数字信号“000000”被提供给D/A转换电路1并且从D/A转换电路1的输出端118(OUT)输出灰度电压V1。此后，锁存信号LAT从低电平变为高电平，并且锁存电路31锁存数字信号“111111”。此时，高位组D5已经从“0”变为“1”，并且变化检测电路33将切换控制信号SWCNT输出到选择电路13和预充电电路115。在锁存信号LAT是高电平的时间段中，选择电路13断开开关113A和开关113B，并且预充电电路115将节点N16预充电到***地GND。此时，输出端118输出***地GND。在锁存信号LAT从高电平变为低电平的情况中，变化检测电路33暂停切换控制信号SWCNT的输出。选择电路13根据高位组D5接通开关113A。因此输出端118输出灰度电压V64。这样，预充电操作消除了第二D/A转换器12被施加灰度电压V64的可能性。

接下来，锁存信号LAT从高电平变为低电平，并且锁存电路31锁存数字信号“110000”。此时，高位组D5仍为“1”，因此不实施预充电操作，同时开关113A仍处于接通状态。输出端118根据数字信号输出灰度电压V49。当高位组没有变化时，不实施预充电操作，这将减少无用的充电/放电功率。

接下来，锁存信号LAT从高电平变为低电平，并且锁存电路31锁存数字信号“010000”。此时，高位组D5已经从“1”变为“0”，并且因此实施预充电操作。在锁存信号LAT为高电平的时间段中，输出端118输出***地GND。当锁存信号LAT从低电平变为高电平时，选择电路13根据高位组D5接通开关113B。这样，输出端118输出灰度电压V17。接下来，锁存电路31锁存数字信号“000000”，并且输出端118输出灰度电压V1。

在第一实施例中，诸如锁存电路31和变化检测电路33的逻辑电路3被构造为工作在VCC和GND之间的电压范围内，并且由低电压元件形成(例如，2V)。第一D/A转换器11被构造为工作在VDD和GND之间的第一电压范围内，并且由中间电压元件形成(例如，3V)。第二D/A转换器12被构造为工作在GND和VEE之间的第二电压范围内，并且由中间电压元件形成。第一电平移动电路21被构造为工作在VDD和GND之间的第一电压范围内，并且由中间电压元件形成。第二电平移动电路22被构造为至少工作在VCC和VEE之间的电压范围内，并且由高电压元件形成(例如，6V)。第三电平移动电路23、选择电路13、预充电电路115和缓冲器117被构造为工作在VDD和VEE之间的第三电压范围内，并且由高电压元件形成。当在灰度电压生成电路4中安装缓冲器时，缓冲器优选地由中间电压元件形成。

参考图5，在衬底100上，第一D/A转换器11和第一电平移动电路21工作在VDD和GND之间的第一电压范围内，并且形成在第一区域R1中。第二D/A转换器12工作在GND和VEE之间的第二电压范围内并且形成在第二区域R2中。第二电平移动电路22、第三电平移动电路23、选择电路13、预充电电路115和缓冲器117工作在VDD和VEE之间的第三电压范围内并且形成在第三区域R3中。逻辑电路3工作在VCC和GND之间的电压范围内并且形成在第四区域R4(未示出)中。在形成多个D/A转换电路1的情况中，多个第一D/A转换器11应该连续地位于区域R1中，多个第二D/A转换器12应该连续地位于区域R2中，多个选择电路13应该连续地位于R3中。

如图6所示，各区域R1、R2和R3被深阱层W110、W120和W130分开，并且被施加不同范围的电压。在图6中，第三区域R3被施加第一电压VDD(3V)和第四电压VEE(-3V)，并且可以被施加第一电压VDD或更高的电压和第四电压VEE或更低的电压。例如，数据线驱动电路61和扫描线驱动电路62可以形成在相同的衬底100上，并且用于使扫描线驱动电路62工作的电压(例如，-5V到5V)可以被施加到第三区域R3。

根据本实施例，形成在第一区域R1和第二区域R2中的中间电压元件能够被设计为比高电压元件小。更具体地说，形成在第一区域R1和第二区域R2中的MOS晶体管的栅氧化膜F114和F124被设计为比在第三区域R3中形成的MOS晶体管的栅氧化膜F134薄。此外，在第一区域R1和第二区域R2中形成的MOS晶体管的栅长度L被设计得比在第三区域R3中形成的MOS晶体管的栅长度L短。此外，在第一区域R1和第二区域R2中形成的MOS晶体管的栅宽度W被设计得比在第三区域R3中形成的MOS晶体管的栅宽度W小。实现了D/A转换电路1的电路面积的减小，并且还实现了数据线驱动电路61的电路面积的减小。在第四区域(未示出)中形成的低电压元件能够被设计为比中间电压元件小。

如上所述，根据本实施例，第一D/A转换器11和第二D/A转换器12由中间电压元件形成。因此，实现了D/A转换电路1的电路面积的减小，并实现了数据线驱动电路61的电路面积的减小。本发明中的构造适用于需要大量D/A转换电路1的数据线驱动电路61。通常，随着数字信号的位数的增加，D/A转换电路的电路面积扩大并且数据线驱动电路的面积也扩大。因此，根据第一实施例的数据线驱动电路61尤其适合于大的位数。

还降低了第一D/A转换器11和第二D/A转换器12中的工作电压，这将引起D/A转换电路1中和数据线驱动电路61中的功耗降低。预充电电路115防止了第一D/A转换器11和第二D/A转换器12被施加高于击穿电压的电压，并且防止了元件寿命缩短。优选地，预充电电路115仅在高位组改变时实施预充电操作。因此，能够降低在预充电操作中使用的无用的充电/放电功率。

此外，如上所述，第二电压和第三电压优选地是***地GND。原因如下。也就是说，假设液晶显示装置60(见图7)的电源电压VDC是3V，并且数据线驱动电路61工作在作为VDD和VEE之间的第三电压范围的6V和0V之间的电压范围中。在该情况中，电源电路68为了生成6V的电压需要升高电源电压VDC。此时升压电路的效率大约为80％。但是，当数据线驱动电路61工作在作为VDD和VEE之间的第三电压范围的3V和-3V之间的电压范围内时，电源电路68不需要升高电源电压VDC。电源电路68采用***地GND作为参考，并且从电源电压VDC生成数据线驱动电路61的电源电压。在该情况中，观察不到升压电路的损耗，并且降低了功耗。因此，通过将第二电压和第三电压设置为***地GND，能够降低液晶显示装置60的功耗。

[第二实施例]

当逻辑部件3工作的电压范围与第一D/A转换器11和第二D/A转换器12工作的电压范围相同时，能够省略第一电平移动电路21或第二电平移动电路22。图14示出了当逻辑部件3以与第一D/A转换器11相同的方式工作在VDD和GND之间的第一电压范围内时，数据线驱动电路61a的构造。在图14中，相同的标号被分配给与图8相同的元件，并且适当时省略其描述。根据第二实施例的数据线驱动电路61a的电平移动电路组2a包括第二电平移动电路22和第三电平移动电路23。第一电平移动电路21被省略，并且低位组D0到D4从锁存电路31直接提供到第一D/A转换器11。因此，进一步缩小了数据线驱动电路61a的电路面积。

[第三实施例]

数据线驱动电路61能够代替预充电电路115实施预充电操作。图15示出了根据本发明的第三实施例的数据线驱动电路61b的构造。在图15中，与图8相同的参考标号被分配给相同的元件，并且适当时省略其说明。根据第三实施例的数据线驱动电路61b包括D/A转换电路1b、电平移动电路组2和逻辑电路3b。D/A转换电路1b等价于根据第一实施例的D/A转换电路1，除了D/A转换电路1b不包括预充电电路115之外。

根据第三实施例的逻辑电路3b包括锁存电路31、逻辑电路34和35以及变化检测电路36。逻辑电路34将从锁存电路31接收到的低位组D0到D4通过第一电平移动电路21提供到第一D/A转换器11。逻辑电路35将从锁存电路31接收到的低位组D0到D4通过第二电平移动电路22提供到第二D/A转换器12。

变化检测电路36从锁存电路31接收数字信号的高位组D5，并且将高位组D5通过第三电平移动电路23提供到选择电路13。变化检测电路36还检测高位组D5的值的变化。变化检测电路36由诸如EXOR电路的逻辑电路和锁存电路构成，用于检测高位组D5的变化。在检测高位组D5的值的变化的情况中，变化检测电路36将控制信号CNT输出到逻辑电路3b中的逻辑电路34和35。当高位组D5的值变化时，逻辑电路34和35中的至少一个实施下面的操作，以将节点N16预充电到接近***地GND的电压。换句话说，逻辑电路34响应控制信号CNT，将作为低位组D0到D4的数据“00000”暂时提供到第一D/A转换器11。因而，第一D/A转换器11选择灰度电压V33并且将节点N16预充电到灰度电压V33。同时，逻辑电路35响应控制信号CNT，将作为低位组D0到D4的数据“11111”暂时提供到第二D/A转换器12。因而，第二D/A转换器12选择灰度电压V32并且将节点N16预充电到灰度电压V32。

根据第三实施例，当高位组D5变化时，节点N16被预充电到接近***地GND的灰度电压V32或V33。因此，防止了第一D/A转换器11和第二D/A转换器12被施加高于击穿电压的电压。

[第四实施例]

在上面的实施例中，高位组包括MSB D5，低位组包括位D0到D4。当在高位组中包括多个位时，能够基于与上面的实施例等价的思路来实现根据本发明的D/A转换电路。作为例子，下面将描述高位组包括位D5和D4而低位组包括D0到D3的情况。

图16示出了根据本发明的第四实施例的D/A转换电路1’和灰度电压生成电路4。在图16中，与图8相同的参考标号被分配给相同的元件，并且适当时省略其描述。根据第四实施例的D/A转换电路1’包括第一高D/A转换器11A、第一低D/A转换器11B、第二高D/A转换器12A、第二低D/A转换器12B、选择电路13’、预充电电路115’、缓冲器117和输出端118。

第一高D/A转换器11A被构造为工作在第五电压VFF和第一电压VDD之间的电压范围内。第一电压VDD低于第五电压VFF。灰度电压生成电路4将与第五电压VFF和第一电压VDD之间的电压范围相对应的多个灰度信号V49到V64提供到第一高D/A转换器11A。根据低位组D0到D3，第一高D/A转换器11A将从多个灰度信号V49到V64之中选择的一个灰度信号作为第一灰度信号提供到选择电路13’。第一低D/A转换器11B被构造为工作在第一电压VDD和第二电压GND之间的电压范围内。第二电压GND低于第一电压VDD。灰度电压生成电路4将与第一电压VDD和第二电压GND之间的电压范围相对应的多个灰度信号V33到V48提供到第一低D/A转换器11B。根据低位组D0到D3，第一低D/A转换器11B将从多个灰度信号V33到V48之中选择的一个灰度信号作为第二灰度信号提供到选择电路13’。第二高D/A转换器12A被构造为工作在第三电压GND和第四电压VEE之间的电压范围内。第四电压VEE低于第三电压GND。灰度电压生成电路4将与第三电压GND和第四电压VEE之间的电压范围相对应的多个灰度信号V17到V32提供到第二高D/A转换器12A。根据低位组D0到D3，第二高D/A转换器12A将从多个灰度信号V17到V32之中选择的一个灰度信号作为第三灰度信号提供到选择电路13’。第二低D/A转换器12B被构造为工作在第四电压VEE和第六电压VGG之间的电压范围内。第六电压VGG低于第四电压VEE。灰度电压生成电路4将与第四电压VEE和第六电压VGG之间的电压范围相对应的多个灰度信号V1到V16提供到第二低D/A转换器12B。根据低位组D0到D3，第二低D/A转换器12B将从多个灰度信号V1到V16之中选择的一个灰度信号作为第四灰度信号提供到选择电路13’。

图17示出了在像素66中的灰度电压和灰度之间的对应关系。作为第五电压VFF的例子，示出了+4V，作为第一电压VDD的例子，示出了+2V。***地GND表示为第二电压和第三电压。作为第四电压VEE的例子，示出了-2V，作为第六电压VGG的例子，示出了-4V。在该情况中，D/A转换器11A到12B能够由低电压元件形成。更具体地说，根据第四实施例，能够进一步减小D/A转换电路1’的电路面积，其比D/A转换电路1的电路面积小。

此外，如图16所示，根据第四实施例的选择电路13’包括由高位组的MSB D5控制的开关113A和开关113B，以及由高位组的较高位D4控制的开关113A-1到开关113B-2。选择电路13’中的各开关工作在第五电压VFF或更高电压和第六电压VGG或更低电压之间的电压范围。开关113A-1介于第一高D/A转换器11A和节点N5之间，并从第一高D/A转换器11A接收第一灰度信号。开关113A-2介于第一低D/A转换器11B和节点N5之间，并从第一低D/A转换器11B接收第二灰度信号。开关113A-1和113A-2基于较高位D4的值将第一灰度信号或第二灰度信号作为高灰度信号提供到节点N5。开关113B-1介于第二高D/A转换器12A和节点N6之间，并从第二高D/A转换器12A接收第三灰度信号。开关113B-2介于第二低D/A转换器12B和节点N6之间，并从第二低D/A转换器12B接收第四灰度信号。开关113B-1和113B-2基于较高位D4的值将第三灰度信号或第四灰度信号作为低灰度信号输出到节点N6。

开关113A介于节点N5和节点N16之间，以接收高灰度信号。开关113B介于节点N6和节点N16之间，以接收低灰度信号。基于MSBD5的值，开关113A和113B将高灰度信号或低灰度信号输出到节点N16，作为与数字信号D0到D5相对应的一个灰度信号。

当数字信号的高位组D4和D5变化时，根据第四实施例的预充电电路115’将节点N16预充电到预定电压。如图16所示，预充电电路115’具有开关158和开关159。当高位组D4和D5变化时，开关158将节点N16暂时预充电到第一电压VDD。当高位组D4和D5变化时，开关159将节点N16暂时预充电到第四电压VEE。

当MSB D5从“0”变化到“1”时，更具体地说，当高位组D5和D4从“00”或“01”变到“10”或“11”时，将实施下面的操作。首先，开关113B、113A-1到113B-2以及159暂时断开，开关113A和158暂时接通。因而，节点N16和N5被预充电到第一电压VDD。此后，开关158被断开，以停止预充电操作。接着，开关113A-1或开关113A-2响应较高位D4被接通，以选择期望的灰度信号。

当较高位D5从“1”变化到“0”时，更具体地说，当高位组D5和D4从“10”或“11”变到“00”或“01”时，将实施下面的操作。首先，开关113A、113A-1到113B-2以及158暂时断开，开关113B和159暂时接通。因而，节点N16和N6被预充电到第四电压VEE。此后，开关159被断开，以停止预充电操作。接着，开关113B-1或开关113B-2响应较高位D4被接通，以选择期望的灰度信号。

当MSB D5保持为“0”而较高位D4变化时，更具体地说，当高位组D5和D4从“00”到“01”或从“01”或“00”变化时，将实施下面的操作。首先，开关113A、113A-1到113B-2以及158暂时断开，开关113B和159暂时接通。因而，节点N16和N6被预充电到第四电压VEE。此后，开关159被断开，以停止预充电操作。接着，开关113B-1或开关113B-2响应较高位D4被接通，以选择期望的灰度信号。

当MSB D5保持为“1”而较高位D4变化时，更具体地说，当高位组D5和D4从“10”到“11”或从“11”或“10”变化时，将实施下面的操作。首先，开关113B、113A-1到113B-2以及159暂时断开，开关113A和158暂时接通。因而，节点N16和N5被预充电到第一电压VDD。此后，开关158被断开，以停止预充电操作。接着，开关113A-1或开关113A-2响应较高位D4被接通，以选择期望的灰度信号。

这些预充电操作防止了D/A转换器11A到12B被施加高于击穿电压的电压。仅在高位组的值变化时，实施这些预充电操作，这将导致预充电中无用的充电/放电功率的降低。

以与上述实施例相同的方式构造电平移动电路组2。

根据第四实施例，选择电路13’、预充电电路115’和缓冲器117由高电压元件形成。同时，D/A转换器11A到12B由低电压元件形成。因此，进一步减小了D/A转换电路1’和数据线驱动电路的电路面积。由于D/A转换器11A到12B中的低操作电压，还能够降低D/A转换电路1’中的功耗。

如上所述，根据本发明，能够减小D/A转换电路的电路面积。还能够减少D/A转换电路中的功耗。此外，还能够减少使用D/A转换电路的显示装置中的功耗。根据本发明的D/A转换电路不仅可用于显示装置，还可用于手机的声源和打印机头。集成D/A转换电路的衬底可以是除了硅树脂、玻璃衬底和塑料衬底之外的半导体衬底。晶体管不限于MOS晶体管，并且可以是双极晶体管和有机晶体管等。

[第五实施例]

图18是根据本发明的液晶显示装置60的构造的框图。与图7相似，该液晶显示装置60包括在其上显示图像的显示面板63。显示面板63包括以矩阵布置的多个像素66。显示面板63还包括形成为彼此交叉的多条扫描线X1到Xm和多条数据线Y1到Yn。像素66分别布置在多个交叉点处。每个像素66包括TFT、液晶和公共电极。TFT具有连接到对应的扫描线的栅电极，和连接到对应的数据线的源极端或漏极端。液晶具有连接到TFT的源极端或漏极端的一端，和连接到被施加恒定公共电压的公共电极的另一端。扫描线X1到Xm连接到扫描线驱动电路62。控制电路67将扫描线驱动信号输出到扫描线驱动电路62。扫描线驱动电路62根据扫描线驱动信号顺序地驱动扫描线X1到Xm。数据线Y1到Yn连接到数据线驱动电路61。控制电路67将数据线驱动信号输出到数据线驱动电路61，以驱动数据线驱动电路61和显示数字数据的像素。数据线驱动电路61根据数据线驱动信号来驱动数据线Y1到Yn。具体地说，数据线驱动电路61根据各像素数据将像素电压输出到数据线Y1到Yn。通过这样做，根据各像素数据的像素电压被施加到与一个所选扫描线X连接的像素66。通过顺序地驱动电路扫描线X1到Xm，图像被显示在显示面板2上。

根据本发明，通过“点反转驱动法”来驱动液晶显示装置60。也就是说，施加到相邻像素66的像素电压的极性彼此相反。在此，“极性”表示像素电压相对于施加到公共电极的公共电压是正还是负。在图18中，例如，施加到像素66a的像素电压的极性与施加到相邻像素66b或66c的像素电压的极性相反。因此，数据线驱动电路61生成具有正极性和负极性的像素电压，并且将具有不同极性的像素电压分别施加到相邻的数据线Y1和Y2。此外，数据线驱动电路61在每个水平周期对施加到各数据线Y的像素电压的极性进行反转。数据线驱动电路61还在每帧对施加到各数据线Y的像素电压的极性进行反转。通过使用这样的点反转驱动法，降低了闪烁等，并且改善了图像质量。

图19是框图，示出了根据本发明的数据线驱动电路61的构造。数据线驱动电路61包括D/A转换电路1、灰度电压生成电路4、电平移动电路组2和逻辑电路3。下面将简要说明各电路。

D/A转换电路1将表示像素数据的数字信号转换成模拟电压信号(灰度信号)。D/A转换电路1的输出连接到数据线Y1到Yn。在第五实施例中，D/A转换电路1使用6位“D5、D4、D3、D2、D1和D0”的数字信号。该数字信号的最高有效位(MSB)是D5，最低有效位(LSB)是D0。低位组是除了MSB的位D0到D4。该6位数字信号D0到D5能够表示64个灰度级。例如，数字信号“000000”表示第0个灰度级、数字信号“011111”表示第31个灰度级、数字信号“100000”表示第32个灰度级，以及数字信号“111111”表示第63个灰度级。根据点反转驱动法，一个灰度级对应于一个正极性像素电压和一个负极性像素电压。因此，像素电压将被称为“灰度电压”，正极性灰度电压将被称为“正极性灰度电压”，负极性灰度电压将被称为“负极性灰度电压”。64个灰度级分别对应于64个正极性灰度电压V0P到V63P和64个负极性灰度电压V0N到V63N。

图20示出了灰度和灰度电压之间的对应的一个例子。在正极性侧，正极性灰度电压V0P到V63P分别对应于第0到第63个灰度级。在负极性侧，负极性灰度电压V0N到V63N分别对应于第0到第63个灰度级。在下文中，假设如果灰度电压越接近正极性灰度电压V0P则该灰度电压越高，并且如果灰度电压越接近正极性灰度电压V63P则该灰度电压越接近地(***地)电压GND。还假设如果灰度电压越接近负极性灰度电压V0N则该灰度电压越低，并且如果灰度电压越接近负极性灰度电压V63N则该灰度电压越接近地(***地)电压GND。如果当TFT断开时将电压施加到像素，则由于通过TFT的场而生成偏移电压。因此，分别为n型TFT和p型TFT提供约-2伏到0伏的电压和约0伏到2伏的电压，作为公共电压。

如图20所示，包括正极性灰度电压V32P到V63P的电压范围被称作“第一电压范围(VDD2到VDD1)”。第一电压范围被指定为第一电压VDD1(例如5V)和比第一电压VDD1低的第二电压VDD2之间的范围。包括正极性灰度电压V0P到V31P的电压范围被称作“第二电压范围(GND到VDD2)”。第二电压范围被指定为参考电压(GND)和比参考电压高的第二电压VDD2(例如2.7V)之间的范围。包括负极性灰度电压V63N到V32N的电压范围被称作“第三电压范围(VDD3到GND)”。第三电压范围被指定为参考电压(GND)和比参考电压低的第三电压VDD3(例如-2.8V)之间的范围。包括负极性灰度电压V0N到V31N的电压范围被称作“第四电压范围(VDD4到VDD3)”。第四电压范围被指定为第三电压VDD3和比第三电压VDD3低的第四电压VDD4(例如-5V)之间的范围。第五电压范围被指定为参考电压和第一电压VDD1之间的范围。第六电压范围被指定为参考电压和第四电压VDD4之间的范围。包括所有灰度电压的第七电压范围被指定为等于或高于第一电压VDD1的电压和等于或低于第四电压VDD4的电压之间的范围。第一电压VDD1和第四电压VDD4可以由诸如DC-DC转换器的电源电路(未示出)来生成。第二电压VDD2和第三电压VDD3可以由后面描述的灰度电压生成电路4来生成。

灰度电压生成电路4将正极性灰度电压V0P到V63P和负极性灰度电压V0N到V63N输出到D/A转换电路1。具体地说，灰度电压生成电路4将具有每个灰度电压的灰度信号(模拟电压信号)输出到D/A转换电路1。应该注意，在下面的说明中，参考标号V0P到V63P和V0N到V63N不仅表示各灰度电压而且还表示具有各灰度电压的灰度信号。也就是说，正极性灰度信号(正极性模拟电压信号)V0P到V63P的电压是灰度电压V0P到V63P，负极性灰度信号(负极性模拟电压信号)V0N到V63N的电压是灰度电压V0N到V63N。

逻辑电路3从控制电路67接收表示像素数据的数字信号D0到D5、水平同步信号STB、锁存信号LAT、以及极性信号POL。逻辑电路3基于水平同步信号STB、锁存信号LAT、极性信号POL等输出用于控制图像的显示的控制信号。数字信号D0到D5和控制信号通过电平移动电路组2传输到D/A转换电路1。电平移动电路组2包括多个电平移动电路，其将数字信号和控制信号的电压电平转换为适合于D/A转换电路1。

将更详细地描述根据本发明的第五实施例的数据线驱动电路61的构造和操作。图21是根据本发明的第五实施例的D/A转换电路1的构造的电路框图。D/A转换电路1驱动两条相邻数据线Y1和Y2。D/A转换电路1的输出端T1连接到数据线Y1，其输出端T2连接到数据线Y2。正极性灰度电压V0P到V63P之一被施加到数据线Y1和Y2之一，而负极性灰度电压V0N到V63N之一被施加到另一数据线Y2或Y1。如图21所示，第五实施例中的D/A转换电路1包括：D/A转换器11中的第一正极性D/A转换器PH 11-1和第二正极性D/A转换器PL 11-2；正极性选择器13A；以及预充电切换部件14A和15。这些电路处理正极性信号V0P到V63P，并且根据正极性侧数字信号(在下文中，称作“第一数字信号”)来确定一个正极性灰度信号。D/A转换电路1还包括：D/A转换器12中的第一负极性D/A转换器NH 12-1和第二负极性D/A转换器NL 12-2；负极性选择器13B；以及预充电切换部件14B和15。这些电路处理负极性信号V0N到V63N，并且根据负极性侧数字信号(在下文中，称作“第二数字信号”)来确定一个负极性灰度信号。此外，D/A转换电路1包括极性选择电路16。该极性选择电路16将一个正极性灰度信号输出到数据线Y1和Y2之一，并且将一个负极性灰度信号输出到另一条数据线。

将描述本实施例中的一个D/A转换器的电路构造。为了简单起见，将描述两位(D0和D1)的数字信号的情况。在本实施例中的D/A转换器的构造与图4A或4B所示的构造相同。但是，使用参考标号V0到V3来代替V1到V4。首先将描述在正极性侧的D/A转换电路1的构造。

第一正极性D/A转换器PH 11-1被构造为工作在第一电压范围VDD2到VDD1内。因此，与第一电压范围VDD2到VDD1相对应的正极性灰度信号V32P到V63P被提供给第一正极性D/A转换器PH11-1(见图20)。由包括在灰度电压生成电路4中的正极性灰度电压生成电路41来提供正极性灰度信号V32P到V63P。第一正极性D/A转换器PH 11-1根据第一数字信号的低位组D0到D4输出正极性灰度信号V32P到V63P之中的一个正极性灰度信号(在下文中，被称作“第一正极性灰度信号)。也就是说，第一正极性D/A转换器PH 11-1将输入的第一数字信号的低位组D0到D4转换为模拟信号，由此生成第一正极性灰度信号。例如，如果低位组D0到D4是“11111”，则灰度信号V31P被选作第一正极性灰度信号。第一正极性D/A转换器PH11-1将第一正极性灰度信号输出到正极性选择器13A。

第二正极性D/A转换器PL 11-2被构造为工作在第二电压范围GND到VDD2内。因此，与第二电压范围GND到VDD2相对应的正极性灰度电压V0P到V31P被提供给第二正极性D/A转换器PL 11-2(见图20)。由包括在灰度电压生成电路4中的正极性灰度电压生成电路41来提供正极性灰度信号V0P到V31P。第二正极性D/A转换器PL 11-2输出正极性灰度信号V0P到V31P中的一个正极性灰度信号(在下文中称作“第二正极性灰度信号”)，其与第一数字信号的低位组D0到D4相对应。也就是说，第二正极性D/A转换器PL将第一数字信号的低位组D0到D4转换为模拟信号，由此生成第二正极性灰度信号。例如，如果低位组D0到D4是“00000”，则灰度信号V0P被选作第二正极性灰度信号。第二正极性D/A转换器PL 11-2将第二正极性灰度信号输出到正极性选择器13A。

图22A和22B示出了正极性灰度电压生成电路41的电路构造的例子。正极性灰度电压生成电路41包括单调增加性出色的电阻器串电路。例如，图22A示出了多个电阻器R1到R64串联连接的电阻器串电路。参考电压Vref2、Vref3和Vref1通过电压跟随器43、44和45分别被提供到该电阻器串电路。此外，从各连接点生成多个正极性灰度电压V0到V63。参考电压Vref3被提供到电阻器R32和R33之间的连接点，电容46被连接到该连接点并且用作第二电压VDD2的电源。在该情况中，与中间灰度相对应的正极性灰度电压V31P和V32P接近第二电压VDD2。图22B示出了多个电阻器R1到R63串联连接的电阻器串电路。在该情况中，与中间灰度相对应的正极性灰度电压V31P作为第二电压VDD2。

正极性选择器13A从第一正极性D/A转换器PH 11-1接收第一正极性灰度信号，从第二正极性D/A转换器PL 11-2接收第二正极性灰度信号。因此，正极性选择器13A被构造为工作在第五电压范围GND到VDD1内。正选择器13A根据第一数字信号的MSB D5选择第一正极性灰度信号和第二正极性灰度信号之一。具体地说，正极性选择器13A包括开关113A-1和113A-2。表示MSB D5的状态的控制信号SWCNT1控制选择器13A以接通或断开开关113A-1和113A-2。如果MSB D5是“1”，则选择第一正极性灰度信号V32P到V63P。因此，控制信号SWCNT1控制正极性选择器13A来断开开关113A-1并接通开关113A-2。在该情况中，正极性选择器13A选择从第二正极性D/A转换器PL 11-2接收的第二正极性灰度信号。如果MSB D5是“0”，则选择正极性灰度信号V0P到V31P。因此，控制信号SWCNT1控制正极性选择器13A来断开开关113A-1并接通开关113A-2。在该情况中，正极性选择器13A选择从第一正极性D/A转换器PH 11-1接收的第一正极性灰度信号。正极性选择器13A将选择的一个正极性灰度信号输出到节点N1。节点N1连接到切换部件14A中的电压跟随器124的输入，该电压跟随器124的放大因子是1。电压跟随器124的输出连接到节点N2。节点N2连接到极性选择电路16。上面所述的一个正极性灰度信号通过电压跟随器124被提供到极性选择电路16。注意，预充电开关121到123被构造为用预定电压对节点N1和N2进行预充电。后面将描述预充电操作。与正极性选择器13A相似，电压跟随器124和预充电开关121到123被构造为工作在第五电压范围GND到VDD1内。

接下来将描述D/A转换电路1的负极性侧构造。第一负极性D/A转换器NH 12-1被构造为工作在第三电压范围VDD3到GND内。因此，与第三电压范围VDD3和GND相对应的负极性灰度信号V32N到V63N被提供到第一负极性D/A转换器NH 12-1(见图20)。通过包括在灰度电压生成电路4中的负极性灰度电压生成电路42来提供负极性灰度信号V32N到V63N。第一负极性D/A转换器NH 12-1根据第二数字信号的低位组D0到D4来输出负极性灰度信号V32N到V63N之中的一个负极性灰度信号(在下文中，称作“第一负极性灰度信号”)。也就是说，第一负极性D/A转换器NH 12-1将输入的第二数字信号的低位组D0到D4转换为模拟信号，由此生成第一负极性灰度信号。例如，如果低位组D0到D4是“00000”，则选择灰度信号V32N作为第一负极性灰度信号。第一负极性D/A转换器NH 12-1将第一负极性灰度信号输出到负极性选择器13B。

第二负极性D/A转换器NL 12-2被构造为工作在第四电压范围VDD4到VDD3内。因此，与第四电压范围VDD4到VDD3相对应的负极性灰度信号V0N到V31N被提供到第二负极性D/A转换器NL 12-2(见图20)。通过包括在灰度电压生成电路4中的负极性灰度电压生成电路42来提供负极性灰度信号V0N到V31N。第二负极性D/A转换器NL 12-2从负极性灰度信号V0N到V31N之中输出与第二数字信号的低位组D0到D4相对应的一个负极性灰度信号(在下文中，称作“第二负极性灰度信号”)。也就是说，第二负极性D/A转换器NL 12-2将输入的第二数字信号的低位组D0到D4转换为模拟信号，由此生成第二负极性灰度信号。例如，如果低位组D0到D4是“11111”，则选择灰度信号V31N作为第二负极性灰度信号。第二负极性D/A转换器NL 12-2将第二负极性灰度信号输出到负极性选择器13B。

第一负极性D/A转换器NH 12-1和第二负极性D/A转换器NL12-2与图4A或4B所示的电路构造相同。此外，负极性灰度电压生成电路42与图22A或22B所示的电路构造相同。电容46连接在电阻器R31和R32之间的连接点，并用作第三电压VDD3的电源。负极性选择器13B从第一负极性D/A转换器NH 12-1接收第一负极性灰度信号，从第二负极性D/A转换器NL 12-2接收第二负极性灰度信号。因此，负极性选择器13B被构造为工作在第六电压范围VDD4到GND之间。选择器13B根据第二数字信号的MSB D5选择第一负极性灰度信号和第二负极性灰度信号之一。具体地说，负极性选择器13B包括开关113B-1和113B-2。表示MSB D5的状态的控制信号SWCNT1控制负极性选择器13B以接通或断开开关113B-1和113B-2。如果MSB D5是“1”，则选择负极性灰度信号V32N到V63N。因此，控制信号SWCNT1控制负极性选择器13B来接通开关113B-1并断开开关113B-2。在该情况中，负极性选择器13B选择从第一负极性D/A转换器NH 12-1接收的第一负极性灰度信号。如果MSB D5是“0”，则选择负极性灰度信号V0N到V31N。因此，控制信号SWCNT1控制负极性选择器13B来断开开关113B-1并接通开关113B-2。在该情况中，负极性选择器13B选择从第二负极性D/A转换器NL 12-2接收的第二负极性灰度信号。负极性选择器13B将选择的一个负极性灰度信号输出到节点N3。节点N3连接到切换部件14B中的电压跟随器128的输入，该电压跟随器128的放大因子是1。电压跟随器128的输出连接到节点N4。节点N4连接到极性选择电路16。上面所述的一个负极性灰度信号通过电压跟随器128和开关126被提供到极性选择电路16。注意，预充电开关125到127被构造为用预定电压对节点N3和N4进行预充电。后面将描述预充电操作。与负极性选择器13B相似，电压跟随器128和预充电开关125到127被构造为工作在第六电压范围VDD4到GND内。

下面将描述极性选择电路16的构造。极性选择电路16从正极性选择器13A接收一个正极性灰度信号并从负极性选择器13B接收一个负极性灰度信号。因此，极性选择电路16被构造为工作在第七电压范围VDD4到VDD1。该极性选择电路16将一个正极性灰度信号输出到数据线Y1到Y2之一，将一个负极性灰度信号输出到另一条数据线。具体地说，极性选择电路16包括开关131到134，开关131位于节点N2和输出端T1之间，开关133位于节点N2和输出端T2之间。开关132位于节点N4和输出端T1之间，开关134位于节点N4和输出端T2之间。用于表示极性信号POL的状态的控制信号SWCNT2控制极性选择电路16，以接通或断开这些开关131到134。例如，如果极性信号POL是“1”，则控制信号SWCNT2控制极性选择电路16接通开关131和134并且断开开关132和133。在该情况中，极性选择电路16将正极性灰度信号输出到数据线Y1，将负极性灰度信号输出到数据线Y2。如果极性信号POL是“0”，则控制信号SWCNT2控制极性选择电路16断开开关131和134并且接通开关132和133。在该情况中，极性选择电路16将正极性灰度信号输出到数据线Y2，将负极性灰度信号输出到数据线Y1。

可以看出，极性不同的灰度信号分别被输出到相邻的数据线Y1和Y2。结果，施加到相邻像素(66a和66b；以及66c和66d)的电压信号的极性彼此相反。这样，实现了点反转驱动。可以替换地，极性信号POL(控制信号SWCNT2)能够将电压信号的极性反转为正或负极性。优选地，极性信号POL的值在每个水平周期在“0”和“1”之间切换。如果这样，施加到数据线Y1和Y2的灰度电压的极性在每个水平周期被反转。结果，施加到相邻像素(66a和66c；以及66c和66d)的像素电压的极性彼此相反。因此，实现了点反转驱动(线反转驱动)。

如上所述，正极性D/A转换器PH 11-1和PL 11-2、负极性D/A转换器NH 12-1和NL 12-2、正极性选择器13A、负极性选择器13B以及极性选择电路16分别工作在不同的电压范围内。正极性选择器13A工作在第五电压范围GND到VDD1内而负极性选择器13B工作在第六电压范围VDD4到GND内，并且选择器13A和13B使用“中间电压元件”来制造。此外，极性选择电路16工作在第七电压范围VDD4到VDD1内，并且是使用“高电压元件”来制造。另一方面，正极性D/A转换器PH 11-1和PL 11-2以及负极性D/A转换器NH 12-1和NL 12-2工作在较窄的电压范围内，并且能够使用击穿电压比中间电压元件的击穿电压低的“低电压元件”来制造。也就是说，根据本实施例，正极性D/A转换器PH 11-1和PL 11-2以及负极性D/A转换器NH 12-1和NL 12-2的各元件可以比根据现有技术的击穿电压低。结果，正极性D/A转换器PH 11-1和PL 11-2以及负极性D/A转换器NH 12-1和NL12-2的各元件能够被设计为具有小的栅长度L和小的栅宽度W。因此，能够减小正极性D/A转换器PH和PL以及负极性D/A转换器NH和NL的电路面积。

可以理解，根据本实施例，在不使用放大因子α高于1的放大器的情况下，能够减少D/A转换电路的电路面积。足以将正极性灰度信号和负极性灰度信号通过电压跟随器124和128分别输出到数据线Y。由于消除了由放大器的制造偏差引起的放大因子α的偏差，所以能够提高提供到数据线Y的像素电压的精度。也就是说，不仅能够减少数据线驱动电路61的面积而且能够防止诸如“模糊”等图像质量恶化。如果应用点反转驱动法，则根据本发明的构造尤为有效。此外，由于降低了D/A转换器PH、PL、NH和NL的工作电压，所以能够降低数据线驱动电路61的功耗。

可以由图19所示的电平移动电路组2来适当地改变从逻辑电路3传送到工作电压不同的各电路的信号的电压电平。例如，图23示出了电平移动电路组2的构造的例子。电平移动电路组2包括电平移动电路51到57。电平移动电路51改变低位组D0到D4的电压电平，以适合第一正极性D/A转换器PH 11-1的工作电压范围(VDD2到VDD1)。电平移动电路52改变低位组D0到D4的电压电平，以适合第二正极性D/A转换器PL 11-2的工作电压范围(GND到VDD2)。电平移动电路53改变低位组D0到D4的电压电平，以适合第一负极性D/A转换器NH 12-1的工作电压范围(VDD3到GND)。电平移动电路54改变低位组D0到D4的电压电平，以适合第二负极性D/A转换器NL 12-2的工作电压范围(VDD4到VDD3)。

此外，逻辑电路3基于MSB D5的状态输出控制信号SWCNT1并基于极性信号POL的状态输出控制信号SWCNT2。电平移动电路55改变控制信号SWCNT1和SWCNT2的电压电平，以适合正极性侧开关113A-1、113A-2以及121到123的工作电压范围(GND到VDD1)。电平移动电路56改变控制信号SWCNT1和SWCNT2的电压电平，以适合负极性侧开关113B-1、113B-2以及125到127的工作电压范围(VDD4到GND)。电平移动电路57改变控制信号SWCNT2的电压电平，以适合极性选择电路16的工作电压范围(VDD4到VDD1)。

将首先描述节点N2和N4的预充电操作。参考图21，响应控制信号SWCNT2，节点N2或N4被预充电到地电压GND。具体地说，在预充电操作期间，响应控制信号SWCNT2，预充电开关122断开，预充电开关123接通。此外，在预充电操作期间，响应控制信号SWCNT2，预充电开关126断开，预充电开关127接通。预充电开关123和127连接到地线。通过接通这些开关123和127，节点N2和N4分别被预充电到地电压GND。

节点N2和N4被预充电的原因是为了防止工作电压之外的电压被施加到各电压跟随器124和128。例如，电压跟随器124通过开关122连接到节点N2，并且节点N2通过各开关131和133连接到输出端T1和T2。如上所述，施加到输出端T1(数据线Y1)和输出端T2(数据线Y2)的灰度电压的极性根据控制信号SWCNT2被反转。因此，为了防止每个元件的寿命缩短，需要防止负极性灰度电压V0N到V63N被施加到工作在第五电压范围GND到VDD1的电压跟随器124。为了这个目的，开关122被断开，预充电开关123被接通，并且节点N2被预充电到地电压GND。在这方面，优选的是当极性选择电路16中的开关131到134转换时，执行预充电操作。换句话说，优选的是当极性信号POL变化时，实施预充电操作，并且基于控制信号SWCNT2来控制预充电操作，其中控制信号SWCNT2是基于极性信号POL的状态的。对于节点N4也是同样的道理。

将描述节点N1和N3的预充电操作。参考图21，响应控制信号SWCNT1，节点N1被预充电到第二电压VDD2。具体地说，在预充电操作期间，响应控制信号SWCNT1，开关113A-1和113A-2被断开，预充电切换部件121被接通。预充电开关121连接到节点N1和第二电压VDD2的电源(图22A和22B)。通过接通预充电开关121，节点N1被预充电到第二电压VDD2。此外，响应控制信号SWCNT1，节点N3被预充电到第三电压VDD3。具体地说，在预充电操作期间，响应控制信号SWCNT1，开关113B-1和113B-2被断开，预充电切换开关125被接通。预充电开关125连接到节点N3和第三电压VDD3的电源(图22A和22B)。通过接通预充电开关125，节点N3被预充电到第三电压VDD3。

节点N1和N3被预充电的原因是为了防止工作电压之外的电压被施加到各D/A转换器PH、PL、NH和NL。例如，第二正极性D/A转换器PL 11-2工作在第二电压范围GND到VDD2，并且通过开关113A连接到节点N1。从第一正极性D/A转换器PH 11-1输出的正极性灰度电压也施加到节点N1。因此，为防止每个元件的寿命缩短，需要防止第二电压范围GND和VDD2内的电压之外的电压被施加到第二正极性D/A转换器PL 11-2。为了这个目的，开关113A-1和113A-2被断开，预充电开关121被接通，并且节点N1被预充电到作为中间灰度电压的第二电压VDD2。在这个方面，优选的是当正极性选择器13A中的开关113A-1和113A-2切换时，执行预充电操作。换句话说，优选的是当第一数字信号的MSB D5改变之前实施预充电操作，并且基于控制信号SWCNT1来控制预充电操作，其中控制信号SWCNT1是基于MSBD5的状态被确定的。对于节点N3也是同样的道理。在第二数字信号的MSB D5改变之前实施节点N3的预充电操作。

图24示出了用于检测数字信号的MSB D5的变化和用于预充电节点N1的构造。在图24中，仅示出了正极性侧电路。由于负极性侧电路和它们的操作与正极性侧的电路和它们的操作相同，所以在此通常不对其进行描述。此外，图24示出了为多条数据线Y1到Y(n-1)分别单独提供锁存电路和预充电电路，其每个都具有正极性。

如图24所示，逻辑电路3包括第一锁存电路3-1(3-1-1，3-1-(n-1))、第二锁存电路3-2(3-2-1，3-2-(n-1))以及变化检测电路3-3(3-3-1，3-3-(n-1))。第一锁存电路3-1和第二锁存电路3-2是锁存数字信号的6个位D0到D5的电路。第一锁存电路3-1响应从移位寄存器(未示出)输出的并且与时钟信号同步的采样信号SMP来锁存数字信号的6个位D0到D5。另一方面，第二锁存电路3-2响应锁存信号LAT同时锁存由第一锁存电路3-1锁存的数字信号的位D0到D5。第二锁存电路3-2还将数字信号的6个位D0到D5保持预定的周期，诸如一个水平周期。保持在第二锁存电路3-2中的数字信号是当前数字信号。保持在第一锁存电路3-1中的数字信号是下一个阶段的数字信号。因此，通过对保持在第一锁存电路3-1中的数字信号和保持在第二锁存电路3-2中的数字信号进行比较，能够检测到MSB D5的变化。提供变化检测电路3-3来检测该变化。

由控制信号C1来控制变化检测电路3-3。如果控制信号C1是“1”，则变化检测电路3-3对保持在第一锁存电路3-1中的MSB位D5和保持在第二锁存电路3-2中的MSB位D5进行比较。如果两个MSB D5彼此不一致，即，如果MSB D5发生变化，则变化检测电路3-3输出预充电控制信号SWCNT1。预充电控制信号SWCNT1是用于断开开关113A-1和113A-2并接通预充电开关121(121-1、121-(n-1))的切换控制信号。预充电控制信号SWCNT1通过电平移动电路2(2-1，2-(n-1))被提供到开关113A-1和113-2以及预充电开关121。由此节点N1被预充电到第二电压VDD2。该预充电操作能够抑制每个元件的使用寿命被缩短。

如果两个MSB D5一致，即，MSB D5没有变化，则变化检测电路3-3不输出预充电控制信号SWCNT1。在该情况下，开关113A-1和113-2以及预充电开关121的状态不变化。也就是说，如果MSB D5不变化，则不存在等于或高于击穿电压的电压被施加到正极性D/A转换器PH 11-1和PL 11-2的可能性。因此，不实施预充电操作。因此能够降低由预充电操作引起的不需要的充电和放电功率。

如果控制信号C1是“0”，则变化检测电路3-3输出普通的控制信号SWCNT1。如果MSB D5是“1”，则变化检测电路3-3输出用于断开开关113A-1、接通开关113A-2并且断开开关121的控制信号SWCNT。在该情况下，由第二正极性D/A转换器PL 11-2选择的正极性灰度电压(V0P到V31P)被输出到节点N1。如果MSB D5是“0”，则变化检测电路3-3输出用于接通开关113A-1、断开开关113A-2和121的控制信号SWCNT。在该情况下，由第一正极性D/A转换器PH11-1选择的正极性灰度电压(V32P到V63P)被输出到节点N1。

如上所述，如果锁存信号LAT被提供到第二锁存电路3-2，则第二锁存电路3-2的内容被更新到下一阶段的数字信号。因此，优选的是恰好在第二锁存电路3-2被更新之前实施预充电操作。就是说，优选的是在将锁存信号LAT提供到第二锁存电路3-2之前将用于控制变化检测电路3-3的控制信号C1设置为“1”。例如，在一定水平周期开始之后且在提供锁存信号LAT之前，将控制信号C1设置为“1”。与向第二锁存电路3-2提供锁存信号LAT的同时，控制信号C1被设置为“0”。

将参考图25A到25T所示的时序图来描述根据本实施例的数据线驱动电路61的操作的例子。图25A到25T分别示出了水平同步信号STB、锁存信号LAT、极性信号POL、第二锁存电路3-2的内容、各开关的状态、各节点处的电压以及施加到数据线Y1和Y2的灰度电压。

在此，假设锁存电路3-2-1存储正极性数字信号(第一数字信号)。该正极性数字信号的6个位D0到D5的内容被传输到正极性D/A转换器PH 11-1和PL 11-2，或者用于控制正极性侧开关113A-1、113A-2和121。在此还假设锁存电路3-2-2存储负极性数字信号(第二数字信号)。该负极性数字信号的6个位D0到D5的内容被传输到负极性D/A转换器NH 12-1和PL 12-2，或者用于控制负极性侧开关113B-1、113B-2和125。施加到数据线Y1和Y2的灰度电压的极性在每个水平周期被反转。因此，与数据线Y1相对应的数字信号可以交替地提供到锁存电路3-2-1和3-2-2。

在第一水平周期中，极性信号POL是“1”。在该周期中，正极性灰度电压被施加到数据线Y1，负极性灰度电压被施加到数据线Y2。因此，与数据线Y1相对应的第一数字信号“111111”被存储在锁存电路3-2-1中，与数据线Y2相对应的第二数字信号“000000”被存储在锁存电路3-2-2中。根据第一数字信号的低位组“11111”，第二正极性D/A转换器PL 11-2选择正极性灰度电压V31P，第一正极性D/A转换器PH 11-1选择正极性灰度电压V63P。此外，根据其MSB“1”，开关113A-1被断开且开关113A-2接通。由此正极性灰度电压V63P被施加到节点N1和N2。

此外，根据第二数字信号的低位组“00000”，第一负极性D/A转换器NH 12-1选择负极性灰度电压V32N并且第二负极性D/A转换器NL 12-2选择负极性灰度电压V0N。此外，响应其MSB“0”，开关113B-1被断开且开关113B-2被接通。由此负极性灰度电压V0N被施加到节点N3和N4。如果极性信号POL是“1”，则在极性选择电路16中，开关131和134被接通，开关132和133被断开。结果，根据第一数字信号“111111”的正极性灰度电压V31P被施加到数据线Y1。根据第二数字信号“000000”的负极性灰度电压V0N被施加到数据线Y2。

在时间t20处，水平同步信号STB上升并且开始第二水平周期。此外，在时间t20处，极性信号POL与水平同步信号STB同步地被反转。如果极性信号POL是“0”，则负极性灰度电压被施加到数据线Y1，并且正极性灰度电压被施加到数据线Y2。因此，响应后面的锁存信号LAT，用于数据线Y1的第二数字信号“111111”被锁存电路3-2-2锁存。此外，响应后面的锁存信号LAT，用于数据线Y2的第一数字信号“000000”被锁存电路3-2-1锁存。

在锁存信号LAT被提供到第二锁存电路3-2-1和3-2-2之前实施上述预充电操作。因此，在时间t20处，控制信号C1与水平同步信号STB同步地被设置为“1”。此时，在第一水平周期中用于数据线Y1的数字信号“111111”被存储在第二锁存电路3-2-1中。在第二水平周期用于数据线Y2的数字信号“000000”被存储在第一锁存电路3-1-1中。因此，变化检测电路3-3-1检测出两个MSB彼此不一致并且输出预充电控制信号SWCNT1。由此开关113A-1和113A-2被断开并且开关121-1被接通。结果，节点N1被预充电到第二电压VDD2。此外，在第一水平周期中用于数据线Y2的数字信号“000000”被存储在第二锁存电路3-2-2中。在第二水平周期用于数据线Y1的数字信号“111111”被存储在第一锁存电路3-1-2中。因此，变化检测电路3-3-2检测出两个MSB彼此不一致并且输出预充电控制信号SWCNT1。由此开关113B-1和113B-2被断开并且开关125被接通。结果，节点N3被预充电到第三电压VDD3。此外，节点N2和N4被预充电达如下时间：自水平同步信号STB被设置为“1”起几个时钟时间，即自极性信号POL被反转起几个时钟时间。具体地说，开关122和126被断开并且开关123和127被接通。由此，用地电压GND对节点N2和N4进行预充电。此外，由于开关131和134接通，数据线Y1和Y2也被预充电到地电压GND。

在时间t21处，水平同步信号STB变为“0”，并且锁存信号LAT被提供到第二锁存电路3-2-1和3-2-2。由第一锁存电路3-1锁存的数字信号被同时传递到第二锁存电路3-2并被第二锁存电路3-2锁存。结果，用于数据线Y2的第一数字信号“000000”被存储在第二锁存电路3-2-1中。用于数据线Y1的第二数字信号“111111”被存储在第二锁存电路3-2-2中。在时间t21处，控制信号C1返回到“0”。由此开关121和125断开，并且节点N1和N3的预充电结束。

基于第一数字信号的低位组“00000”，第二正极性D/A转换器PL 11-2选择正极性灰度电压V0P，第一正极性D/A转换器PH 11-1选择正极性灰度电压V0P。此外，响应其MSB“0”，开关113A-1被接通，开关113A-2被断开。由此，正极性灰度信号V0P被施加到节点N1。响应第二数字信号的低位组“11111”，第一负极性D/A转换器NH 12-1选择负极性灰度电压V63N，第二负极性D/A转换器NL 12-2选择负极性灰度电压V31N。此外，响应其MSB“1”，开关113B-1被接通，开关113B-2被断开。由此，正极性灰度信号V63N被施加到节点N3。

在经过几个时钟之后，在时间t22处，响应控制信号SWCNT2，开关122和126被接通，开关123和127被断开。由此，节点N2和N4的预充电结束。在时间t22处，响应控制信号SWCNT2，在极性选择电路16中，开关131和134断开且开关132和133接通。结果，与第一数字信号“000000”相对应的正极性灰度电压V0P被施加到数据线Y2。此外，与第二数字信号“111111”相对应的负极性灰度电压V63N被施加到数据线Y1。

在时间t30处，水平同步信号STB上升，并且第三水平周期开始。在时间t30处，极性信号POL与水平同步信号STB被同步地反转。如果极性信号POL是“1”，则正极性灰度电压被施加到数据线Y1，负极性灰度信号被施加到数据线Y2。在将锁存信号LAT提供到第二锁存电路3-2-1和3-2-2之前，实施上述预充电操作。因此，在时间t30处，控制信号C1与水平同步信号STB同步地被设置为“1”。此时，在第二水平周期中用于数据线Y2的数字信号“000000”被存储在第二锁存电路3-2-1中。在第三水平周期中用于数据线Y1的数字信号“000000”被存储在第一锁存电路3-1-1中。由于两个MSB D5彼此一致，所以变化检测电路3-3-1不输出预充电控制信号SWCNT1。因此，仍保持开关113A被接通且开关121被断开的状态。由此能够降低由预充电操作引起的不需要的充电和放电功率。

此外，在第二水平周期中用于数据线Y1的数字信号“111111”被存储在第二锁存电路3-2-2中。此外，在第三水平周期中用于数据线Y2的数字信号“000000”被存储在第一锁存电路3-1-2中。因此，变化检测电路3-3-2检测出两个MSB D5彼此不一致，并输出预充电控制信号SWCNT1。由此开关113B-1和113B-2被断开，开关125被接通。结果，节点N3被预充电到第三电压VDD3。此外，节点N2和N4被预充电达如下时间：自水平同步信号STB被设置为“1”起几个时钟时间，即自极性信号POL被反转起几个时钟时间。具体地说，开关122和126被断开，开关123和127被接通。由此用地电压GND对节点N2和N4进行预充电。此外，由于开关132和133被接通，所以数据线Y1和Y2也被预充电到地电压GND。

在时间t31处，水平同步信号STB变为“0”，并且锁存信号LAT被提供到第二锁存电路3-2-1和3-2-2。由第一锁存电路3-1锁存的数字信号被同时传递到第二锁存电路3-2并被第二锁存电路3-2锁存。结果，用于数据线Y1的第一数字信号“000000”被存储在第二锁存电路3-2-1中。用于数据线Y2的第二数字信号“000000”被存储在第二锁存电路3-2-2中。在时间t3 1处，控制信号C1返回到“0”。由此开关125被断开，并且节点N3的预充电结束。

响应第一数字信号的低位组“00000”，第二正极性D/A转换器PL 11-2选择正极性灰度电压V32P，第一正极性D/A转换器PH 11-1选择正极性灰度电压V0P。此外，响应其MSB“0”，开关113A-1被接通，开关113A-2被断开。由此，正极性灰度信号V63P被施加到节点N1。响应第二数字信号的低位组“00000”，第一负极性D/A转换器NH 12-1选择负极性灰度电压V32N，第二负极性D/A转换器NL12-2选择负极性灰度电压V0N。此外，响应其MSB“0”，开关113B-1被断开，开关113B-2被接通。由此，负极性灰度电压V0N被施加到节点N3。

在经过几个时钟之后，在时间t32处，响应控制信号SWCNT2，开关122和126被接通，开关123和127被断开。由此，节点N2和N4的预充电结束。在时间t32处，响应控制信号SWCNT2，在极性选择电路16中，开关131和134接通且开关132和133断开。结果，与第一数字信号“000000”相对应的正极性灰度电压V0P被施加到数据线Y1。此外，与第二数字信号“000000”相对应的负极性灰度电压V0N被施加到数据线Y2。

在本实施例中，极性选择电路16被构造为工作在第七电压范围VDD4到VDD1内，并且使用“高电压元件”来制造。正极性选择器13A被构造为工作在第五电压范围GND到VDD1内，并且负极性选择器13B被构造为工作在第六电压范围VDD4到GND内。因此，正极性选择器13A和负极性选择器13B的每一个能够使用击穿电压比高电压元件的击穿电压低的“中间电压元件”来制造。此外，正极性D/A转换器PH 11-1和PL 11-2以及负极性D/A转换器NH 12-1和NL 12-2的每一个能够使用击穿电压比中间电压元件的击穿电压低的“低电压元件”来制造。高电压元件、中间电压元件和低电压元件的击穿电压例如分别是12伏、6伏和3伏。将描述由于这样的工作电压差异和击穿电压差异而出现的特征。

图26是数据线驱动电路61的布局的示意平面图。各种工作电压用于各电路，并且工作电路不同的电路被布置在衬底上的不同区域中。例如，第二正极性D/A转换器PL 11-2工作在第二电压范围GND到VDD2内并且形成在衬底70上的第一区域71中。第一正极性D/A转换器PH 11-1工作在第一电压范围VDD2到VDD1内并且形成在衬底70上的第二区域72中。第一负极性D/A转换器NH 12-1工作在第二电压范围VDD3到GND内并且形成在衬底70上的第三区域73中。第二负极性D/A转换器NL 12-2工作在第四电压范围VDD4到VDD3内并且形成在衬底70上的第四区域74中。

各区域由深N阱层彼此隔离开。此外，液晶显示装置包括分别与多条数据线Y1到Yn相对应的多个D/A转换电路1。因此，提供多个第二正极性D/A转换器PL 11-2。例如，第二正极性D/A转换器PL 11-2可以连续地布置在第一区域71中。同样，正极性选择器13A工作在第五电压范围GND到VDD1内并且形成在衬底70上的第五区域75中。负极性选择器13B工作在第六电压范围VDD4到GND内并且形成在衬底70上的第六区域76中。极性选择电路16工作在第七电压范围VDD4到VDD1内并且形成在衬底70上的第七区域77中。

逻辑电路3(见图19)中的各电路的每一个都由低电压元件形成并且形成在衬底70上的第八区域78中。电平移动电路可以位于第二锁存电路3-2和每个D/A转换电路1之间并且在第一锁存电路3-1之前。如果电平移动电路位于第一锁存电路3-1之前，则逻辑电路3形成在区域78a内，并且电平移动电路形成在第九区域79中。

每个电压跟随器124和128由中间电压元件形成。在电压跟随器124和128中，由于制造偏差会产生偏移电压的偏差。因此，优选的是在比玻璃衬底的相对元件精度高的硅衬底上制造电压跟随器124和128。由开关131到134构成的极性选择电路16可以不形成在硅衬底上而是形成在形成有像素的玻璃衬底上。

图27A典型地示出了沿图26的线A-A’截取的剖面结构。图27B典型地示出了沿图26的线B-B’截取的剖面结构。第四N阱W84、第五N阱W85、第六N阱W86和第七N阱W87分别形成在P型衬底70中。这些第四到第七N阱W84到W87分别对应于第四到第七区域W74到W77。在第四N阱W84中形成有P阱。第三电压VDD3被施加到第四N阱W84，第四电压VDD4被施加到P阱。此外，在第四N阱W84上形成有P沟道MOS晶体管Q3p，在P阱上形成有N沟道MOS晶体管Q3n。每个MOS晶体管的栅电极经由栅绝缘膜F94形成在衬底70上。这些MOS晶体管Q3p和Q3n构成了工作在第四电压范围VDD4到VDD3内的第二负极性D/A转换器NL。也就是说，MOS晶体管Q3p和Q3n是低电压元件。形成在第一到第三以及第八区域中的各电路的每一个都由MOS晶体管Q3p和Q3n来制造。在第五N阱W85中形成有P阱。第一电压VDD1被施加到第五N阱W85，地电压被施加到P阱。此外，在第五N阱W85上形成有P沟道MOS晶体管Q2p，在P阱上形成有N沟道MOS晶体管Q2n。每个MOS晶体管的栅电极经由栅绝缘膜F95形成在衬底70上。这些MOS晶体管Q2p和Q2n构成了工作在第五电压范围GND到VDD1内的正极性选择器13A。也就是说，MOS晶体管Q2p和Q2n是中间电压元件。在第六N阱W86中形成有P阱。地电压GND被施加到第六N阱W86，第四电压VDD4被施加到P阱。此外，在第六N阱W86上形成有P沟道MOS晶体管Q2p，在P阱上形成有N沟道MOS晶体管Q2n。每个MOS晶体管的栅电极经由栅绝缘膜F96形成在衬底70上。这些MOS晶体管Q2p和Q2n构成了工作在第六电压范围VDD4到GND内的负极性选择器13B。也就是说，MOS晶体管Q2p和Q2n是中间电压元件。第一电压VDD1被施加到第七N阱W87，第四电压VDD4被施加到P型衬底70。此外，在第七N阱W87上形成有P沟道MOS晶体管Q1p，在P型衬底上形成有N沟道MOS晶体管Q1n。每个MOS晶体管的栅电极经由栅绝缘膜F97形成在衬底70上。这些MOS晶体管Q1p和Q1n构成了工作在第七电压范围VDD4到VDD1内的极性选择电路。也就是说，MOS晶体管Q1p和Q1n是高电压元件。

可以看出，第一到第四以及第八区域中的各电路每个都由作为低电压元件的MOS晶体管Q3p和Q3n来制造。在第五和第六区域中的各电路每个都由作为中间电压元件的MOS晶体管Q2p和Q2n来制造。在第七区域中的各电路每个都由作为高电压元件的MOS晶体管Q1p和Q1n来制造。MOS晶体管Q3p和Q3n的击穿电压可以比MOS晶体管Q2p和Q2n的击穿电压低。MOS晶体管Q2p和Q2n的击穿电压可以比MOS晶体管Q1p和Q1n的击穿电压低。因此，栅氧化膜F94的厚度Tox比栅氧化膜F95和F96的厚度Tox低。栅氧化膜F95和F96的厚度Tox比栅氧化膜F97的厚度Tox低。此外，MOS晶体管Q3p和Q3n的最小栅长度L和最小栅宽度W比MOS晶体管Q2p和Q2n的最小栅长度L和最小栅宽度W小。MOS晶体管Q2p和Q2n的最小栅长度L和最小栅宽度W比MOS晶体管Q1p和Q1n的最小栅长度L和最小栅宽度W小。因而，如果击穿电压较低，则电路面积较小。如果击穿电压较大，则电路面积较大。

如果数字信号的位数增加，则使D/A转换电路1的面积变大。因此，优选的是提供高电压元件的数量被尽可能地最小化的D/A转换电路1。根据本发明，正极性D/A转换器PH 11-1和PL 11-2以及负极性D/A转换器NH 12-1和NL 12-2的每一个都由低电压元件形成，并且正极性选择器13A和负极性选择器13B的每一个都由中间电压元件形成。因此，减小了D/A转换电路1的电路面积，并且相应地减小数据线驱动电路61的电路面积。由于降低了各电路的工作电压，所以能够降低数据线驱动电路61的功耗。

如上所述，根据第五实施例，能够减小数据线驱动电路61的面积。为了减小面积，不需要使用在上述第二现有例子中公开的方法。也就是说，用于D/A转换的电路的面积能够在不使用高于1的放大因子α的放大器的情况下被减小。足以通过电压跟随器124和128分别将正极性灰度信号和负极性灰度信号输出到数据线Y。由于消除了由放大器的制造偏差引起的放大因子α的偏差，因此能够提高提供到数据线Y的像素电压的精度。也就是说，根据本实施例，不仅能够减小数据线驱动电路61的面积，而且还能够防止诸如“模糊”的图像质量恶化。如果应用点反转驱动法，则根据本发明的构造尤为有效。此外，由于D/A转换器PH、PL、NH和NL的工作电压被降低，所以数据线驱动电路61的功耗能够被降低。

[第六实施例]

图28是根据本发明的第六实施例的D/A转换电路1’的构造框图。在图28中，与第五实施例中相同的元件分别被分配有相同的参考标号，并且在此通常不对其进行描述。

如图28所示，节点N1和N3串连连接到极性选择电路16。极性选择电路16的输出通过电压跟随器117A连接到输出端T1，并通过电压跟随器117B连接输出端T2。极性选择电路16包括开关131到134。开关131位于节点N1和电压跟随器117A之间。开关132位于节点N3和电压跟随器117A之间。开关133位于节点N1和电压跟随器117B之间。开关134位于节点N3和电压跟随器117B之间。在第六实施例中，D/A转换器PH、PL、NH和NL 11-1到12-2的每一个都由低电压元件形成，并且其他电路的每一个都由工作在第七电压范围VDD4到VDD1内的高电压元件形成。例如，根据第五实施例，正极性选择器13A和负极性选择器13B的每一个都由中间电压元件形成。根据第六实施例，正极性选择器13A和负极性选择器13B的每一个都由高电压元件形成。因此，正极性选择器13A和负极性选择器13B形成在衬底70上的第七区域77中。

第六实施例能够表现出与第五实施例相同的优点。第六实施例还表现出下面的额外优点。电平移动电路组2的构造比图23中所示的构造简单。这是因为不需要电平移动电路55和56。由于降低了电平移动电路的种类的数量，所以能够提高设计期间的方便性。可以替换地，正极性D/A转换器PH 11-1和PL 11-2的每一个可以由中间电压元件来制造，并且被构造为工作在第五电压范围GND到VDD1内。此外，负极性D/A转换器NH 12-1和NL 12-2的每一个可以由中间电压元件来制造，并且被构造为工作在第六电压范围VDD4到GND内。如果这样，由于仅使用电平移动电路55到57，所以能够进一步提高设计期间的方便性。

在第五和第六实施例中的衬底可以是除了硅衬底之外的半导体衬底、玻璃衬底、塑料衬底等中的任何一个。晶体管不限于是MOS晶体管，而可以是双极晶体管、有机晶体管等。此外，已经描述了参考电压是***地电压GND的情况。可以替换地，参考电压可以是与***地电压GND不同的电压。

在上述实施例中，V0P到V31P被提供到第二D/A转换器PL，并且V32P到V63P被提供到第一D/A转换器PH。但是，也可以是V0P到V31P被提供到第一D/A转换器PH，并且V32P到V63P被提供到第二D/A转换器PL。

根据本发明，能够减小D/A转换电路的电路面积。还能够降低D/A转换电路的功耗。还能够降低使用D/A转换电路的显示装置的功耗。

Claims (26)

1.一种驱动电路，包括：

模拟电压信号生成电路，其被构造为生成第一组和第二组模拟电压信号；

第一D/A转换器，其被构造为工作在第一电压和低于所述第一电压的第二电压之间的第一电压范围内，并且基于输入数字信号的低位组输出所述第一组模拟电压信号中的第一模拟电压信号；

第二D/A转换器，其被构造为工作在所述第二电压和低于所述第二电压的第三电压之间的第二电压范围内，并且基于所述低位组输出所述第二组模拟电压信号中的第二模拟电压信号；以及

选择电路，其被构造为基于所述数字信号的高位组选择所述第一模拟电压信号和所述第二模拟电压信号中的一个模拟电压信号，作为模拟电压选择信号。

2.根据权利要求1的驱动电路，其中所述第二电压是***地电压。

3.根据权利要求1的驱动电路，其中所述选择电路工作在高于所述第一电压的电压和低于所述第三电压的电压之间的第三电压范围内。

4.根据权利要求1的驱动电路，还包括：

缓冲器，其位于所述选择电路和输出端之间，并且被构造为工作在所述第一电压和所述第四电压之间的第三电压范围内。

5.根据权利要求1的驱动电路，还包括：

预充电电路，其被构造为将所述选择电路和输出端之间的线路预充电到预定电压。

6.根据权利要求5的驱动电路，其中当所述高位组的值变化时，所述线路被预充电。

7.根据权利要求6的驱动电路，其中当所述高位组的值变化时，在所述选择电路从所述第一和第二D/A转换器断开所述预充电电路之后，实施所述预充电。

8.根据权利要求5到7中的任何一个的驱动电路，其中所述预定电压是所述第二电压。

9.根据权利要求1到7中的任何一个的驱动电路，其中所述第一D/A转换器、所述第二D/A转换器和所述选择电路中的每一个都具有MOS晶体管，并且

所述第一和第二D/A转换器中的所述MOS晶体管的栅绝缘膜比所述选择电路中的所述MOS晶体管的栅绝缘膜薄。

10.根据权利要求1到7中的任何一个的驱动电路，其中所述第一D/A转换器、所述第二D/A转换器和所述选择电路中的每一个都具有MOS晶体管，并且

所述第一和第二D/A转换器中的所述MOS晶体管的栅长度比所述选择电路中的所述MOS晶体管的栅长度短。

11.一种驱动电路，包括：

模拟电压信号生成电路，其被构造为生成第一组到第四组模拟电压信号；

第一D/A转换器，其被构造为工作在第一电压和低于所述第一电压的第二电压之间的第一电压范围内，并且基于输入数字信号的低位组输出所述第一组模拟电压信号中的第一模拟电压信号；

第二D/A转换器，其被构造为工作在所述第二电压和低于所述第二电压的第三电压之间的第二电压范围内，并且基于所述低位组输出所述第二组模拟电压信号中的第二模拟电压信号；

第三D/A转换器，其被构造为工作在第三电压和低于所述第三电压的第四电压之间的第三电压范围内，并且基于输入数字信号的低位组输出所述第三组模拟电压信号中的第三模拟电压信号；

第四D/A转换器，其被构造为工作在所述第四电压和低于所述第四电压的第五电压之间的第四电压范围内，并且基于所述低位组输出所述第四组模拟电压信号中的第四模拟电压信号；

第一选择电路，其被构造为基于所述数字信号的高位组选择所述第一模拟电压信号和所述第二模拟电压信号中的一个模拟电压信号，作为第一模拟电压选择信号；以及

第二选择电路，其被构造为基于所述数字信号的所述高位组选择所述第三模拟电压信号和所述第四模拟电压信号中的一个模拟电压信号，作为第二模拟电压选择信号。

12.根据权利要求11的驱动电路，其中所述第三电压是***地电压。

13.根据权利要求11的驱动电路，其中所述第一选择电路工作在高于所述第一电压的第六电压和所述第三电压之间的第五电压范围内，并且

所述第二选择电路工作在所述第三电压和低于所述第五电压的第七电压之间的第六电压范围内。

14.根据权利要求11的驱动电路，还包括：

第三选择电路，其被构造为基于所述数字信号的所述高位组选择所述第一模拟电压选择信号和所述第二模拟电压选择信号中的一个模拟电压选择信号，作为模拟电压选择信号；以及

缓冲器，其位于所述第三选择电路和输出端之间，并且被构造为工作在所述第六电压和所述第七电压之间的第七电压范围内。

15.根据权利要求11的驱动电路，还包括：

输出切换电路，其被构造为基于极性信号将所述第一模拟电压选择信号和所述第二模拟电压选择信号中的一个模拟电压选择信号作为模拟电压选择信号输出到相邻输出端中的一个输出端，并且将该选择信号中的另一个选择信号输出到相邻输出端中的另一个输出端。

16.根据权利要求15的驱动电路，还包括：

预充电电路，其位于所述第一和第二选择电路与所述输出切换电路之间，并且被构造为将所述第一和第二选择电路与所述输出切换电路之间的第一线路预充电到第一和第二预定电压，将所述第一线路和所述输出端之间的第二线路预充电到第三预定电压。

17.根据权利要求16的驱动电路，其中当所述高位组的值变化时，所述第一线路被预充电，并且所述第二线路响应于极性信号被预充电。

18.根据权利要求17的驱动电路，其中当所述高位组的值变化时，在所述第一和第二选择电路从所述第一到第四D/A转换器断开所述预充电电路之后，实施所述预充电。

19.根据权利要求16到18中的任何一个的驱动电路，其中所述第一预定电压是所述第二电压，所述第二预定电压是所述第四电压，并且所述第三预定电压是地电压。

20.根据权利要求16的驱动电路，其中所述第一到第四D/A转换器、所述第一和第二选择电路、所述预充电电路以及所述输出切换电路中的每一个都具有MOS晶体管，

所述第一到第四D/A转换器中的所述MOS晶体管的栅绝缘膜比所述第一和第二选择电路中的所述MOS晶体管的栅绝缘膜薄，并且

所述第一和第二选择电路中的所述MOS晶体管的栅绝缘膜比所述输出切换电路中的所述MOS晶体管的栅绝缘膜薄。

21.根据权利要求16的驱动电路，其中所述第一到第四D/A转换器、所述第一和第二选择电路、所述预充电电路以及所述输出切换电路中的每一个都具有MOS晶体管，

所述第一到第四D/A转换器中的所述MOS晶体管的栅长度比所述第一和第二选择电路中的所述MOS晶体管的栅长度短，并且

所述第一到第四D/A转换器中的所述MOS晶体管的栅长度比所述输出切换电路中的所述MOS晶体管的栅长度短。

22.一种显示装置，包括：

具有数据线的显示面板；以及

驱动电路，其被构造为通过驱动所述数据线基于数字信号来驱动所述显示面板，

其中所述驱动电路包括：

逻辑电路，其被构造为锁存具有低位组和高位组的所述数字信号；

模拟电压信号生成电路，其被构造为生成第一组和第二组模拟电压信号；以及

数模(D/A)转换电路，其被构造为通过使用所述第一组和第二组模拟电压信号基于所述数字信号来驱动所述数据线，

所述D/A转换电路包括：

第一D/A转换器，其被构造为工作在第一电压和低于所述第一电压的第二电压之间的第一电压范围内，并且基于输入数字信号的所述低位组输出所述第一组模拟电压信号中的第一模拟电压信号；

第二D/A转换器，其被构造为工作在所述第二电压和低于所述第二电压的第三电压之间的第二电压范围内，并且基于所述低位组输出所述第二组模拟电压信号中的第二模拟电压信号；以及

第一选择电路，其被构造为工作在高于所述第一电压的电压和低于所述第三电压的电压之间的第三电压范围内，并基于所述数字信号的所述高位组选择所述第一模拟电压信号和所述第二模拟电压信号中的一个模拟电压信号，作为第一模拟电压选择信号。

23.根据权利要求22的显示装置，其中所述D/A转换电路还包括：

缓冲器，其被构造为基于所述第一模拟电压选择信号驱动所述数据线之一。

24.根据权利要求22的显示装置，其中所述模拟电压信号生成电路不仅生成所述第一组和第二组模拟电压信号还生成第三组和第四组模拟电压信号，并且

所述D/A转换电路还包括：

第三D/A转换器，其被构造为工作在第三电压和低于所述第三电压的第四电压之间的第三电压范围内，并且基于输入数字信号的低位组输出所述第三组模拟电压信号中的第三模拟电压信号；

第四D/A转换器，其被构造为工作在所述第四电压和低于所述第四电压的第五电压之间的第四电压范围内，并且基于所述低位组输出所述第四组模拟电压信号中的第四模拟电压信号；

第二选择电路，其被构造为基于所述数字信号的所述高位组选择所述第三模拟电压信号和所述第四模拟电压信号中的一个模拟电压信号，作为第二模拟电压选择信号；以及

输出切换电路，其被构造为基于极性信号将所述第一模拟电压选择信号和所述第二模拟电压选择信号中的一个模拟电压选择信号作为模拟电压选择信号输出到相邻输出端中的一个输出端，并且将该选择信号中的另一个选择信号输出到相邻输出端中的另一个输出端。

25.根据权利要求22的显示装置，还包括：

电平移动电路组，其位于所述逻辑电路和所述D/A转换电路之间，并且包括第一到第三电平移动电路，

其中所述第一电平移动电路从所述逻辑电路接收所述低位组，并且在将所述低位组转换为适合所述第一电压范围之后，将所述低位组输出到所述第一D/A转换器，

所述第二电平移动电路从所述逻辑电路接收所述低位组，并且在将所述低位组转换为适合所述第二电压范围之后，将所述低位组输出到所述第二D/A转换器，并且

所述第三电平移动电路从所述逻辑电路接收所述高位组，并且在将所述高位组转换为适合所述第三电压范围之后，将所述高位组输出到所述第一选择电路。

26.根据权利要求24的显示装置，还包括：

电平移动电路组，其位于所述逻辑电路和所述D/A转换电路之间，并且包括第一到第七电平移动电路，

其中所述第一电平移动电路从所述逻辑电路接收所述低位组，并且在将所述低位组转换为适合所述第一电压范围之后，将所述低位组输出到所述第一D/A转换器，

所述第二电平移动电路从所述逻辑电路接收所述低位组，并且在将所述低位组转换为适合所述第二电压范围之后，将所述低位组输出到所述第二D/A转换器，

所述第三电平移动电路从所述逻辑电路接收所述低位组，并且在将所述低位组转换为适合所述第三电压范围之后，将所述低位组输出到所述第三D/A转换器，

所述第四电平移动电路从所述逻辑电路接收所述低位组，并且在将所述低位组转换为适合所述第四电压范围之后，将所述低位组输出到所述第四D/A转换器，

所述第五电平移动电路从所述逻辑电路接收所述高位组，并且在将所述高位组转换为适合所述第五电压范围之后，将所述高位组输出到所述第一选择电路，

所述第六电平移动电路从所述逻辑电路接收所述高位组，并且在将所述高位组转换为适合所述第六电压范围之后，将所述高位组输出到所述第二选择电路，并且

所述第七电平移动电路从所述逻辑电路接收极性信号，并且在将所述极性信号转换为适合所述第七电压范围之后，将所述极性信号输出到所述输出切换电路。

Images