CN1828887A - 芯片型微型连接器与其封装方法 - Google Patents

芯片型微型连接器与其封装方法 Download PDF

Info

Publication number
CN1828887A
CN1828887A CNA2005100517555A CN200510051755A CN1828887A CN 1828887 A CN1828887 A CN 1828887A CN A2005100517555 A CNA2005100517555 A CN A2005100517555A CN 200510051755 A CN200510051755 A CN 200510051755A CN 1828887 A CN1828887 A CN 1828887A
Authority
CN
China
Prior art keywords
connector
chip
lead
chip type
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100517555A
Other languages
English (en)
Inventor
胡书华
黄冠瑞
潘锦昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Touch Micro System Technology Inc
Original Assignee
Touch Micro System Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Touch Micro System Technology Inc filed Critical Touch Micro System Technology Inc
Priority to CNA2005100517555A priority Critical patent/CN1828887A/zh
Publication of CN1828887A publication Critical patent/CN1828887A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

一种芯片型微型连接器，包括一封装基板、一微型连接器、多个芯片与一封盖层。该微型连接器包括一连接基板、多组连接导线布设于该连接基板中，以及多组连接垫分别与各该组连接导线电连接，并暴露于该连接基板的表面。这些芯片分别与该微型连接器电连接，并透过该微型连接器的各该组连接垫与各该组连接导线电连接以互相沟通。

Description

芯片型微型连接器与其封装方法
技术领域
本发明涉及一种芯片型微型连接器与其封装方法，特别是涉及一种利用微型连接器作为多个芯片的沟通桥梁的芯片型微型连接器与其封装方法。
背景技术
就目前电子产品的发展趋势来看，电子产品的多功能化与微型化已成为主要的方向，且其多功能的表现往往需要结合多个芯片的运作方可达成，然而各芯片之间的连接若透过印刷电路板的电路配局加以达成，势必造成电子产品的体积的增加。因此目前的趋势是将多个需要互相连接的芯片利用打线方式加以连接，并将上述芯片直接封装成一封装结构，藉以达到多功能与微型化的双重要求。
请参考图1，图1为现有一封装结构10的示意图。如图1所示，现有封装结构10包括一封装基板12，以及二芯片14与16分别贴附于封装基板12的表面。芯片14包括多个连接垫14A与14B，且芯片16包括多个连接垫16A与16B，其中芯片14与16透过连接垫14A与16A并利用导线18相互连接，且芯片14与16又分别透过连接垫14B与16B，并分别利用导线20与22连接封装基板12的连接垫24。
一般而言，封装结构10又还包括一封盖层(图未示)，包覆于封装基板12以及芯片14与16上，以及多个焊料凸块(图未示)，或是不同规格的插脚(图未示)，用以将封装结构10装设于一印刷电路板(图未示)，藉以与其它有源或无源元件组成一完整的电子***。
由于芯片14与16利用导线18相互连接，若在芯片14与16的距离过大的情况下，容易造成导线18产生松脱与电阻值过大的问题，同时亦会造成封装结构面积的增加，因此在微型化的要求下，一般希望将芯片14与16之间距缩小则会造成打线困难度增加，同时可能造成芯片14与16间的电磁干扰(EMI)与散热等问题。除此之外，对于包括更多相互连接的芯片的封装结构而言，现有作法将使各芯片之间的导线18的制作与配置更加困难。
有鉴于此，申请人针对现有封装结构的缺点，提出一种改良的芯片型微型连接器与其封装方法，藉此降低打线的困难度并进而提升封装工艺的成品率。
发明内容
本发明的主要目的在提供一种芯片型微型连接器与其封装方法，以克服现有技术无法克服的难题。
根据本发明的权利要求，提供一种芯片型微型连接器。上述芯片型微型连接器包括一封装基板、一微型连接器设置于该封装基板上、多个芯片与一封盖层设置于该微型连接器与这些芯片之上，并将该微型连接器与这些芯片封装于该封装基板上。该微型连接器包括一连接基板、多组连接导线布设于该连接基板中，以及多组连接垫分别与各该组连接导线电连接，并曝露于该连接基板的表面。这些芯片分别与该微型连接器电连接，并透过该微型连接器的各该组连接垫与各该组连接导线电连接以互相沟通。
根据本发明的权利要求，还提供了一种封装多个芯片的方法，包括有下列步骤。首先提供一连接基板。接着于该连接基板上形成多组连接导线，以及多组与该多组连接导线电连接的连接垫。随后将多个芯片分别与各该组连接垫电连接。最后利用一封盖层将该连接基板与这些芯片封装于一封装基板上。
由于本发明的芯片型微型连接器利用微型连接器作为多个芯片的沟通媒介，因此微型连接器内部的连接导线的电阻可利用调整导电层的厚度与连接导线的线宽加以调整，藉以使各芯片之间具有较佳的电连接。此外，本发明利用微型连接器的作法亦降低了打线的困难度，并避免了现有技术散热与电磁干扰等问题。
为了进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图。然而附图仅供参考与辅助说明用，并非用来对本发明加以限制。
附图说明
图1为现有一封装结构的示意图。
图2与图3为本发明一优选实施例芯片型微型连接器的示意图。
图4为本发明另一优选实施例芯片型微型连接器的外观示意图。
图5至图13为本发明封装多个芯片的方法示意图。
简单符号说明
10      封装结构                   12        封装基板
14      芯片                       14A       连接垫
14B     连接垫                     16        芯片
16A     连接垫                     16B       连接垫
18      导线                       20        导线
22      导线                       24        连接垫
30      芯片型微型连接器           32        微型连接器
32A     连接垫                     32B       连接垫
32C     连接垫                     34        第一芯片
34A     连接垫                     36        第二芯片
36A     连接垫                     38        封装基板
38A     连接垫                     40        封盖层
42      导线                       44        导线
46      导线                       48        印刷电路板
50      芯片型微型连接器           52        封装基板
54      微型连接器                 54A       连接垫
54B     连接垫                     54C       连接垫
54D     连接垫                     56        第一芯片
56A     连接垫                     58        第二芯片
58A     连接垫                     60        第三芯片
60A     连接垫                     62        第四芯片
62A     连接垫                     64        导线
66      导线                       68        导线
70      导线                       72        印刷电路板
100     连接基板                   102       氧化硅层
104     导电层                     106       第一连接导线
108     介电层                     110       接触洞
112     导电层                     114       第二连接导线
116    保护层                       118    连接垫
具体实施方式
请参考图2与图3，图2与图3为本发明一优选实施例芯片型微型连接器30的示意图，其中图2为芯片型微型连接器30的外观示意图，图3为芯片型微型连接器30的剖面示意图。如图2与图3所示，本发明的芯片型微型连接器30包括一微型连接器32、一第一芯片34黏贴于微型连接器32的上表面、一第二芯片36设置于微型连接器32的下表面、一封装基板38设置于第二芯片36的下方，以及一封盖层40位于第一芯片34、微型连接器32、第二芯片36与封装基板38之上，并将第一芯片34、微型连接器32与第二芯片36封盖于封装基板38之上。
微型连接器32内部包括多组连接导线(图未示)，并分别利用多个连接垫32A、32B与32C作为连接端之用，其中连接垫32A用以连接第一芯片34，连接垫32B用以连接第二芯片36，而连接垫32C则用以连接封装基板38。此外，第一芯片34包括多个连接垫34A，并利用导线42与微型连接器32的连接垫32A电连接。第二芯片36包括多个连接垫36A，并利用导线44与微型连接器32的连接垫32B电连接。微型连接器32内部的连接导线(图未示)依据第一芯片34与第二芯片36之间的电路连接需要加以设计，藉此第一芯片34与第二芯片36可透过微型连接器32彼此沟通，以发挥其功用。另一方面，微型连接器32的连接垫32C则透过导线46与封装基板38的连接垫38A电连接，藉此使第一芯片34与第二芯片36与封装基板38连接，而封装基板38利用焊接或插脚(图未示)等方式装设于一印刷电路板48上。藉由上述配置，第一芯片34与第二芯片36可透过微型连接器32作适当连接，并同时透过微型连接器32进一步连接至印刷电路板48上，以与其它有源或无源元件构成一完整的电子***。
上述实施例为一垂直式芯片型微型连接器，而本发明的芯片型微型连接器亦可如下列实施例所示为一水平式芯片型微型连接器。请参考图4，图4为本发明另一优选实施例芯片型微型连接器50的外观示意图。如图4所示，芯片型微型连接器50包括一封装基板52、一微型连接器54、一第一芯片56、一第二芯片58、一第三芯片60与一第四芯片62，且微型连接器54、第一芯片56、第二芯片58、第三芯片60与第四芯片62均设置于封装基板52的表面。微型连接器54的内部包括多组连接导线(图未示)，并分别利用多个连接垫54A、54B、54C与54D作为连接端之用，其中连接垫54A用以连接第一芯片56，连接垫54B用以连接第二芯片58，连接垫54C用以连接第三芯片60，而连接垫54D则用以连接第四芯片62。此外，第一芯片56包括多个连接垫56A，并利用导线64与微型连接器54的连接垫54A电连接，第二芯片58包括多个连接垫58A，并利用导线66与微型连接器54的连接垫54B电连接，第三芯片60包括多个连接垫60A，并利用导线68与微型连接器54的连接垫54C电连接，而第四芯片62包括多个连接垫62A，并利用导线70与微型连接器54的连接垫54D电连接。微型连接器54内部的连接导线(图未示)依据第一芯片56、第二芯片58、第三芯片60与第四芯片62之间的电路连接需要加以设计，藉此第一芯片56、第二芯片58、第三芯片60与第四芯片62可透过微型连接器54彼此沟通，以发挥其功用。另一方面，于本实施例中微型连接器54透过焊料凸块(图未示)与封装基板52连接，藉此使第一芯片56、第二芯片58、第三芯片60与第四芯片62能与封装基板52连接，而封装基板52利用焊接或插脚(图未示)等方式装设于一印刷电路板72上。藉由上述配置，第一芯片56、第二芯片58、第三芯片60与第四芯片62可透过微型连接器54作适当连接，并同时透过微型连接器54进一步连接至印刷电路板72上，以与其它有源或无源元件构成一完整的电子***。
本发明芯片型微型连接器的特点为使用微型连接器作为多个芯片的沟通媒介，至于微型连接器内部的连接导线的设计与布局可依各芯片的尺寸加以调整，或是依各芯片之间电路连接的需要作不同的设计，例如采用单层导线结构或多层导线结构等设计，其中连接导线若为多层导线结构，则各组连接导线之间可设置一屏蔽层，例如一金属层，以避免各组连接导线之间的干扰。此外，微型连接器的设计亦可针对多组芯片预先制作出适合多组芯片的连接导线布局，而实际进行封装的芯片仅需利用打线或基他方式与相对应的连接垫连接，各芯片即可透过相对应的连接导线作正确的沟通。再者，各芯片与微型连接器之间的连接，以及微型连接器与封装基板之间的连接等，可视实际需要采用打线、焊料凸块，或是其它方式加以达成。
请参考图5至图13，图5至图13为本发明封装多个芯片的方法示意图。如图5所示，首先提供一连接基板100，例如一硅基板，并于连接基板100的表面形成一氧化硅层102，作为防止层(preventable layer)与应力缓冲层(stress buffer layer)之用。接着如图6与图7所示，于氧化硅102的表面形成一导电层104，例如一金属层，接着进行一光刻腐蚀工艺，去除部分导电层104以形成第一连接导线106。其中导电层104的厚度与第一连接导线106的线宽可视电阻值需求作调整，且为获致较大的电阻值，导电层104的厚度以大于0.5微米优选，而第一连接导线106的线宽则以大于10微米优选。
如图8，接着于第一连接导线106与氧化层102的表面形成一介电层108，作为绝缘层之用。如图9所示，接着进行一光刻腐蚀工艺，去除部分介电层108以形成多个接触洞110，藉以曝露出第一连接导线106。随后再进行一清洗工艺，以去除藉由接触洞110曝露出的第一连接导线106表面的氧化物。
如图10与图11所示，接着于介电层108的表面形成另一导电层112，并进行一光刻腐蚀工艺，以形成第二连接导线114，其中导电层112的厚度与第二连接导线114的线宽亦可视电阻需要作调整，且为获致较大的电阻值，导电层112的厚度以大于0.5微米优选，而第二连接导线114的线宽则以大于10微米优选。
如图12所示，接着于导电层112的表面形成一保护层116，例如一氮化硅层。如图13所示，最后进行一光刻腐蚀工艺，去除部分保护层116，以形成多个连接垫118。
至此，本发明的微型连接器即制作完成，而随后再将多个芯片分别与各连接垫电连接，并利用一封盖层将连接基板与芯片封装于一封装基板上，即可形成如图2或图4所示的芯片型微型连接器。其中值得注意的是图5至图13所示的方法为制作一双层结构的连接导线的实施例，实际上本发明封装多个芯片的方法可依各芯片的电路连接设计不同而制作出包括有单层结构或是多层结构的连接导线的微型连接器。
本发明的芯片型微型连接器利用微型连接器作为多个芯片的沟通媒介，其优点在于微型连接器内部的连接导线的电阻可利用调整导电层的厚度与连接导线的线宽加以调整，藉以使各芯片之间具有较佳的电连接。此外，相较于现有技术，利用微型连接器的作法亦降低了打线的困难度，并避免了现有技术散热与电磁干扰等问题。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (18)

1.一种芯片型微型连接器，包括：
一封装基板；
一微型连接器，设置于该封装基板上，该微型连接器包括：
一连接基板；
多组连接导线，布设于该连接基板中；
多组连接垫，分别与各该组连接导线电连接，并曝露于该连接基板的表面；
多个芯片，分别透过该微型连接器的各该组连接垫与各该组连接导线电连接，藉以互相沟通；以及
一封盖层，设置于该微型连接器与这些芯片之上，并将该微型连接器与这些芯片封装于该封装基板上。
2.如权利要求1所述的芯片型微型连接器，其中各该芯片分别利用打线方式与各该组连接垫电连接。
3.如权利要求1所述的芯片型微型连接器，其中该连接基板与该封装基板电连接。
4.如权利要求1所述的芯片型微型连接器，其中这些芯片透过该连接基板与该封装基板电连接。
5.如权利要求1所述的芯片型微型连接器，其中各该芯片还分别利用打线方式与该封装基板直接电连接。
6.如权利要求1所述的芯片型微型连接器，其中该封装基板还与一印刷电路板电连接。
7.如权利要求1所述的芯片型微型连接器，其中该多组连接导线为一单层导线结构。
8.如权利要求1所述的芯片型微型连接器，其中该多组连接导线为一多层导线结构。
9.如权利要求1所述的芯片型微型连接器，其中各该组连接导线的厚度大于0.5微米。
10.如权利要求1所述的芯片型微型连接器，其中各该组连接导线的线宽大于10微米。
11.如权利要求1所述的芯片型微型连接器，其中该芯片型微型连接器为一水平式芯片型微型连接器，且各该芯片与该微型连接器设置于同一平面上。
12.如权利要求1所述的芯片型微型连接器，其中该芯片型微型连接器为一垂直式芯片型微型连接器，各该芯片与该微型连接器为垂直堆栈，且该微型连接器设置于各该芯片之间。
13.一种封装多个芯片的方法，包括：
提供一连接基板；
于该连接基板上形成多组连接导线，以及多组与该多组连接导线电连接的连接垫；
将多个芯片分别与各该组连接垫电连接；以及
利用一封盖层将该连接基板与这些芯片封装于一封装基板上。
14.如权利要求13所述的方法，其中形成该多组连接导线与该多组连接垫的步骤包括：
于该连接基板上形成至少一介电层；
于该介电层的表面形成一导电层；
去除部分该导电层以定义出该多组连接导线；
于该介电层与该多组连接导线上形成一保护层；以及
去除部分该保护层，以形成该多组连接垫。
15.如权利要求14所述的方法，其中该导电层的厚度大于0.5微米。
16.如权利要求13所述的方法，其中形成该多组连接导线与该多组连接垫的步骤包括：
于该连接基板上形成至少一第一介电层；
于该介电层的表面形成一第一导电层；
去除部分该第一导电层以定义出至少一第一连接导线；
于该第一介电层与该第一连接导线上形成一第二介电层；
于该第二介电层上形成一第二导电层；
去除部分该第二导电层以定义出至少一第二连接导线；
于该第二介电层与该第二连接导线上形成一保护层；以及
去除部分该保护层，以形成该多组连接垫。
17.如权利要求16所述的方法，其中该第一导电层与该第二导电层的厚度大于0.5微米。
18.如权利要求13所述的方法，其中该多组连接导线的线宽大于10微米。
CNA2005100517555A 2005-03-01 2005-03-01 芯片型微型连接器与其封装方法 Pending CN1828887A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2005100517555A CN1828887A (zh) 2005-03-01 2005-03-01 芯片型微型连接器与其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2005100517555A CN1828887A (zh) 2005-03-01 2005-03-01 芯片型微型连接器与其封装方法

Publications (1)

Publication Number Publication Date
CN1828887A true CN1828887A (zh) 2006-09-06

Family

ID=36947153

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100517555A Pending CN1828887A (zh) 2005-03-01 2005-03-01 芯片型微型连接器与其封装方法

Country Status (1)

Country Link
CN (1) CN1828887A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101431034B (zh) * 2008-11-27 2010-10-06 江苏康众数字医疗设备有限公司 用于多芯片平面封装的方法
CN101388370B (zh) * 2007-09-14 2013-09-11 英飞凌科技股份有限公司 半导体器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101388370B (zh) * 2007-09-14 2013-09-11 英飞凌科技股份有限公司 半导体器件
CN101431034B (zh) * 2008-11-27 2010-10-06 江苏康众数字医疗设备有限公司 用于多芯片平面封装的方法

Similar Documents

Publication Publication Date Title
CN1685509A (zh) 具有背侧面空穴安装电容器的电子封装及其加工方法
CN1744313A (zh) 具有堆叠的半导体元件的半导体装置
CN1160926A (zh) 半导体装置及其制造方法
CN1665027A (zh) 半导体器件
CN1742372A (zh) 集成电路组合件
CN1685508A (zh) 具有盖板型载体的电子模块
CN1825584A (zh) 电子封装和封装方法
CN1324698C (zh) 陶瓷多层衬底及其制造方法
CN101048038A (zh) 电子单元及具有该电子单元的电子装置
US20160284663A1 (en) Chip package assembly and manufacturing method thereof
CN1388538A (zh) 复合电子元件和生产该元件的方法
CN1206728C (zh) 芯片封装及其制造方法
CN1324668C (zh) 半导体装置及其制造方法
CN1828887A (zh) 芯片型微型连接器与其封装方法
CN2896794Y (zh) 具有差动信号传输结构的线路板
CN2872796Y (zh) 电子组装体
CN1808711A (zh) 封装体及封装体模块
CN1685505A (zh) 防裂互联模块
CN1250057C (zh) 信号传输结构
CN1574345A (zh) 半导体封装件
CN1992238A (zh) 电路组件
JP4565381B2 (ja) 積層基板
CN1649204A (zh) 结构封装
CN2681524Y (zh) 线路载板
CN2672856Y (zh) 芯片封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication