CN2672856Y - 芯片封装结构 - Google Patents

芯片封装结构 Download PDF

Info

Publication number
CN2672856Y
CN2672856Y CN 03262373 CN03262373U CN2672856Y CN 2672856 Y CN2672856 Y CN 2672856Y CN 03262373 CN03262373 CN 03262373 CN 03262373 U CN03262373 U CN 03262373U CN 2672856 Y CN2672856 Y CN 2672856Y
Authority
CN
China
Prior art keywords
chip
packaging structure
line layer
internal wiring
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN 03262373
Other languages
English (en)
Inventor
许志行
张文远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Priority to CN 03262373 priority Critical patent/CN2672856Y/zh
Application granted granted Critical
Publication of CN2672856Y publication Critical patent/CN2672856Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本实用新型公开了一种芯片封装结构，具有一玻璃基板、一线路层、至少一芯片及多个导电结构。其中玻璃基板具有一基板表面，而线路层配置于玻璃基板的基板表面上，且线路层还具有一内部线路。此外，芯片配置于线路层上，并以芯片倒装焊或引线键合的方式电连接至内部线路，而这些导电结构亦配置于线路层上，并电连接至内部线路。

Description

芯片封装结构
技术领域
本实用新型有关于一种芯片封装结构，且特别是有关一种应用玻璃基板(glass substrate)的芯片封装结构。
背景技术
芯片倒装焊技术(Flip Chip Interconnect Technology，简称FC)是利用面阵列(area array)的方式，将多个芯片垫(die pad)配置于芯片(die)的有源表面(active surface)上，并在芯片垫上形成凸块(bump)，接着将芯片翻覆(flip)之后，再利用这些凸块来分别电性及机械性连接芯片的芯片垫至承载器(carrier)上的接点(contact)，使得芯片可经由凸块而电连接至承载器，并经由承载器的内部线路而电连接至外界的电子装置。值得注意的是，由于芯片倒装焊技术(FC)可适用于高脚数(High Pin Count)的芯片封装结构，并同时具有缩小芯片封装面积及缩短信号传输路径等诸多优点，所以芯片倒装焊技术目前已经广泛地应用于芯片封装领域，常见应用芯片倒装焊技术的芯片封装结构例如有倒装芯片焊球阵列型(Flip ChipBall Grid Array，FC/BGA)及倒装芯片针栅阵列型(Flip Chip Pin Grid Array，FC/PGA)等型态的芯片封装结构。
请参考图1，其示出现有的一种倒装芯片焊球阵列型的芯片封装结构的剖面示意图。芯片封装结构100包括基板(substrate)110、芯片130、多个凸块140及多个焊球150。其中，基板110具有一顶面112及对应的一底面114，且基板110更具有多个凸块垫(bump pad)116a及多个焊球垫(ball pad)116b。此外，芯片130具有一有源表面(active surface)132及对应的一背面134，其中芯片130的有源表面112泛指芯片130的具有有源元件(activedevice)(未示出)的一面，并且芯片130更具有多个芯片垫136，其配置于芯片130的有源表面132，用以作为芯片130的信号输出入的媒介，其中这些凸块垫116a的位置分别对应于这些芯片垫136的位置。另外，这些凸块140则分别电性及机械性连接这些芯片垫136之一至其所对应的这些凸块垫116a之一。并且，这些焊球150则分别配置于这些焊球垫116b上，用以电性及机械性连接至外界的电子装置。
请同样参考图1，底胶(underfill)160可填充于基板110的顶面112及芯片130的有源表面132所围成的空间，用以保护凸块垫116a、芯片垫136及凸块140所裸露出的部分，并同时缓冲基板110与芯片130之间在受热时所产生的热应变(thermal strain)的不匹配的现象。因此，芯片130的芯片垫136将可经由凸块140而电性及机械性连接至基板110的凸块垫116a，再经由基板110的内部线路而向下绕线(routing)至基板110的底面114的焊球垫116b，最后经由焊球垫116b上的焊球150而电性及机械性连接至外界的电子装置。
就芯片的运算速度及其制造成本考虑，芯片的面积及芯片垫(即信号端子)之间的间隙将逐渐地缩小，意即芯片垫的密度亦将相对地逐渐地升高。因此，当具有高密度芯片垫的芯片采用倒装芯片型态(FC)，并搭配焊球阵列型态(BGA)或针栅阵列型态(PGA)来进行封装时，就必须采用具有高密度接点及微细线路的基板，如此才能将芯片以芯片倒装焊的方式配置于基板的顶面，并经由基板的内部线路的重新绕线，故可将芯片的芯片垫延伸至基板的底面，最后经由位于基板的底面的焊球(ball)或针脚(pin)等导电结构而电连接至外界的电子装置。此外，目前作为倒装芯片焊球阵列型(FC/BGA)或倒装芯片针栅阵列型(FC/PGA)的基板的常见材料包括有陶瓷(ceramic)及有机材料(organic material)等，其中又以有机材料作为材料的有机基板(organic substrate)最为常见。另外，由于有机基板在工艺良率上的限制，使得目前可大规模量产的有机基板的导线其线宽及线距仅可达到25微米及25微米。值得注意的是，由于现有的有机基板的接点密度难以继续向上提升，然而，随着芯片的芯片垫的密度逐渐地升高，在可大规模量产的考虑下，如何提供具有更高密度接点及微细线路的基板乃是目前亟待解决的重大课题。
实用新型内容
有鉴于此，本实用新型的目的在于提出一种芯片封装结构，其主要是利用玻璃基板来取代现有的有机基板，并可提供高密度接点及微细线路，用以封装具有高密度芯片垫的芯片，且可降低芯片封装结构的制作成本。
基于本实用新型的上述目的，本实用新型提出一种芯片封装结构，至少具有一玻璃基板、一线路层、至少一芯片及多个导电结构。其中玻璃基板具有一基板表面，而线路层配置于玻璃基板的基板表面上，且线路层更具有一内部线路，而芯片配置于线路层上，并以芯片倒装焊或引线键合的方式电连接至内部线路，而这些导电结构亦配置于线路层上，并电连接至内部线路。因此，芯片将可经由线路层的内部线路，再经由导电结构而电连接至外界的电子装置。值得注意的是，由于本实用新型的芯片封装结构的线路层可沿用液晶显示面板的工艺技术及生产设备，故可降低芯片封装结构的制作成本，并可提供高密度接点及微细线路，故可应用于封装高密度芯片垫的芯片。
附图说明
为了让本实用新型的上述目的、特征和优点能明显易懂，下文特举一优选实施例，并配合附图，作详细说明如下，其中：
图1示出现有的一种倒装芯片焊球阵列型的芯片封装结构的剖面示意图；以及
图2A～2H依序示出本实用新型的优选实施例的第一种至第八种芯片封装结构的剖面示意图。
附图中的附图标记说明如下：
100：芯片封装结构                     110：基板
112：顶面                             114：底面
116a：凸块垫                          116b：焊球垫
130：芯片                             132：有源表面
134：背面                             136：芯片垫
140：凸块                             150：焊球
160：底胶
201～208：芯片封装结构                210：玻璃基板
212：基板表面                         220：线路层
222：导线层                           224：介电层
226：导电插塞                         228a：接合垫
228b：接合垫                          229：防焊层
230：芯片                      232：有源表面
234：背面                      236：芯片垫
240：凸块                      250：焊球
252：针脚                      260：底胶
270：散热片                    280：承载器
282：承载表面                  284a：承载接点
284b：承载接点                 290：有源元件
292：无源元件
具体实施方式
请参考图2A，其示出本实用新型的优选实施例的第一种芯片封装结构的剖面示意图。芯片封装结构201的型态为倒装芯片焊球阵列型态(FC/BGA)，此芯片封装结构主要包括一玻璃基板210、一线路层220、一芯片230、多个凸块240及多个焊球250。首先，玻璃基板210具有一基板表面212，且玻璃基板210的厚度可小于1毫米(mm)。此外，线路层220配置于玻璃基板210的基板表面212，而线路层220可由图案化的单一导线层222所构成，并以之作为一内部线路(未标示)，并且线路层220亦可由多层导线层222、至少一介电层224及至少一导电插塞226所构成，其中这些导线层222依序配置于基板表面212，而介电层224则配设于二相邻的导线层222之间，用以电隔离二相邻的导线层222，且导电插塞226则贯穿介电层224，而电连接二相邻的导线层222，且这些导线层222与这些导电插塞226共同构成一内部线路(未标示)。
请同样参考图2A，线路层220更具有多个接合垫228a及多个接合垫228b，其均位于线路层220的远离玻璃基板210的表面，而这些接合垫228a及这些接合垫228b由线路层220的这些导线层222的最远离玻璃基板210的所形成，且线路层220更具有一防焊层(solder mask)229，其位于线路层220的表层，并暴露出这些接合垫228a及这些接合垫228b。此外，芯片230具有一有源表面232及对应的一背面234，且芯片230更具有多个芯片垫236，其位于芯片230的有源表面232，其中线路层220的这些接合垫228a的位置分别对应于芯片230的芯片垫236的位置。另外，多个凸块240分别电性及机械性连接这些芯片垫236之一至其所对应的这些接合垫228a之一，使得芯片230可经由凸块240而电连接至线路层220的内部线路。并且，这些焊球250则分别配置于线路层220的这些接合垫228b，使得芯片230将可依序经由这些凸块240及线路层220的内部线路，最后经由这些焊球250而电连接至外界的电子装置。而且，为了保护这些凸块240的裸露出的部分，更可将一底胶260填充于芯片230与线路层220之间。
请同样参考图2A，本实用新型的优选实施例乃是采用与液晶显示面板(Liquid Crystal Display panel，LCD panel)几近相同的工艺，而将线路层220制作于玻璃基板210的基板表面212上，其中线路层220的导线层222的材料例如为铝及铜等金属材料，而线路层220的介电层224的材料例如为氮化硅(SiN)或二氧化硅(SiO2)等介电材料，并以之取代现有的有机材料。值得注意的是，当线路层220的介电层224的材料采用氮化硅或二氧化硅，且在介电层224上制作导线层222时，导线层222的线宽及线距较不易受到介电层224的本身结构受热胀缩的影响，使得导线层222的线宽及线距将可分别逼近到1.5微米及1.5微米(此数值即为目前可大规模量产的液晶面板的导线其线宽及线距)，因而远小于目前可大规模量产的有机基板的线宽及线距(25微米及25微米)。因此，在芯片230的芯片垫236的密度逐渐上升的情况的下，由于线路层220的线宽及线距均可到达数微米，使得位于玻璃基板210上的线路层220亦可对应形成更高密度的接合垫228a，用以配合让更高密度的芯片垫236的芯片230可以芯片倒装焊的方式连接至线路层220上。值得注意的是，为了获得足够的电流导通面积，在线路层220的导线层222的线宽及线距将可分别设定为6微米及1.5微米左右。
承上所述，同样地，本实用新型的优选实施例更可利用液晶显示面板的工艺所应用到的生产设备，而将线路层220制作于玻璃基板210的基板表面212上，用以形成高密度接合垫及微细线路。值得注意的是，由于目前液晶显示面板的工艺技术已经相当成熟，故可利用液晶显示面板的工艺来量产本实用新型的芯片封装结构201，如此将大幅降低芯片封装结构201的制作成本，甚至较低于现有的应用有机基板且以芯片倒装焊的方式来封装芯片的成本。
除了图2A的第一种应用玻璃基板的芯片封装结构201以外，本实用新型的优选实施例还提出如图2B～2H所示的应用玻璃基板的多种芯片封装结构202～208，请依序参考图2B～2H及其相关的说明。
请参考图2B，其示出本实用新型的优选实施例的第二种芯片封装结构的剖面示意图。与图2A所示的芯片封装结构201相比，图2B所示的芯片封装结构202的芯片230乃是以芯片230的背面234配置于线路层220之上，并以引线键合(Wire Bonding，WB)的方式，利用多条导线242来取代图2A所示的凸块240，并以这些导线242分别电连接芯片垫236之一至其所对应的接合垫228a之一，使得芯片230可以电连接至线路层220的内部线路。此外，更可利用一封胶262来包覆并保护导线242、芯片垫236及接合垫228a。
请依序参考图2C、2D，其示出本实用新型的优选实施例的第三、四种芯片封装结构的剖面示意图。与图2A所示的芯片封装结构201相比，图2C、2D所示的芯片封装结构203及芯片封装结构204均包括有多个芯片230(图式仅示出两个芯片230)，并将这些芯片230以芯片倒装焊的方式配置于线路层220上。此外，如图2D所示，由于玻璃基板210、线路层220的介电层224及芯片230等材料的热膨胀系数(Coefficient of ThennalExpansion，CTE)均相当接近，故当以芯片倒装焊的方式将芯片230配置于线路层220上时，可无须提供适当的应力缓冲层于芯片230及线路层220(或玻璃基板210)之间，因此，如图2A或2C所示，位于芯片230与线路层220之间的底胶260将可省略。此外，如图2C所示，由于芯片封装结构203适用于封装多个芯片230，并可经由线路层的内部线路而相互电连接，故可应用于多重芯片模块(Multi-Chip Module，MCM)及***于单一封装(System In Package，SIP)。
请参考图2E，其示出本实用新型的优选实施例的第五种芯片封装结构的剖面示意图。与图2C所示的芯片封装结构203相比，图2E所示的芯片封装结构205亦同样具有多个芯片230，并同时以芯片倒装焊的方式(如右侧的芯片230所示)及引线键合的方式(如左侧的芯片230所示)分别将芯片230配置于线路层220上，并且分别电连接至线路层220的内部线路。
请参考图2F，其示出本实用新型的优选实施例的第六种芯片封装结构的剖面示意图。与图2E所示的芯片封装结构205相比，图2F所示的芯片封装结构206乃是以针脚252取代图2E所示的芯片封装结构206的焊球250，所以此芯片封装结构206的型态为针栅阵列型(PGA)。值得注意的是，如图2E及2F所示，除了利用焊球250及针脚252来分别作为芯片封装结构205、206的导电结构以外，更可利用其他型态的导电结构来取代焊球或针脚，用以电性及机械性连接外界的电子装置。
请参考图2G，其示出本实用新型的优选实施例的第七种芯片封装结构的剖面示意图。与图2A所示的芯片封装结构201相比，图2G所示的芯片封装结构207更包括一散热片(Heat Spreader，HS)270，而散热片270配置于芯片230的背面234，用以散逸源自芯片230于高速运作时所产生的热能。此外，芯片封装结构207将更包括一承载器280，其具有一承载表面282、至少一承载接点284a及多个承载接点284b。因此，这些焊球250将可分别连接至承载接点284b，且芯片230的背面234亦可经由散热片270而间接地接触承载接点284a，使得芯片230将位于玻璃基板210与承载器280之间。此外，当承载接点284a为一接地接点，且散热片270的本身亦具有导电特性时，芯片230的背面234将可经由散热片270而电连接至承载接点284a。另外，当芯片230的背面234足够接近承载接点284a时，更可利用导热胶(未示出)来取代散热片270的功能，其中散热片270及导热胶均可视为一导热层。
请参考图2H，其示出本实用新型的优选实施例的第八种芯片封装结构的剖面示意图。与图2A所示的芯片封装结构201相比，图2H所示的芯片封装结构208包括多个有源元件290，其埋设于线路层230的内部，并位于玻璃基板210的基板表面212上。此外，芯片封装结构208亦可包括多个无源元件292，例如电阻、电容及电感等，而无源元件292可埋设于线路层220的内部，或位于玻璃基板210的基板表面212，亦或是配设于线路层220的表面。值得注意的是，有源元件290及无源元件292均可沿用液晶显示面板的工艺技术及生产设备，并将之制作于玻璃基板210的基板表面212上。此外，更可利用线路层220的内部线路来形成电容或电感等无源元件292，例如以平面或立体的螺旋状的绕线设计来形成电感。
本实用新型的芯片封装结构主要是利用玻璃基板取代现有的有机基板，并可沿用液晶显示面板的工艺技术及生产设备，而在玻璃基板上形成一线路层，接着利用芯片倒装焊或引线键合的方式，将单一芯片或多个芯片封装于玻璃基板的线路层的表面，使得芯片可以电连接线路层的内部线路。因此，本实用新型所公开的芯片封装结构更可将焊球或针脚等导电结构配置于线路层的表面，并同时电连接线路层的内部线路，使得芯片将可经由线路层的内部线路，最后经由导电结构而电连接外界的电子装置。此外，本实用新型的芯片封装结构更可在芯片的背面配置一散热片作为导热层，有助于散逸芯片所产生的热能。另外，本实用新型的芯片封装结构同样可沿用液晶显示面板的工艺技术及生产设备，在玻璃基板的基板表面上制作有源元件或无源元件，其中无源元件亦可配设于线路层的内部或表面，当无源元件配设于线路层的内部时，更可利用线路层的内部线路来形成电容或电感等无源元件。
综上所述，本实用新型的芯片封装结构乃是沿用液晶显示面板的工艺技术及生产设备，在玻璃基板的基板表面上制作线路层。值得注意的是，由于液晶显示面板的工艺技术所制作出的线宽及线距均已到达数微米的阶段，在芯片的芯片垫的密度逐渐升高的情况下，本实用新型的芯片封装结构将可配合芯片来提供高密度接点(接合垫)及微细线路的线路层，此乃现有的有机基板所无法达到的。此外，同样由于本实用新型的芯片封装结构可沿用液晶显示面板的工艺技术及生产设备，使得本实用新型的应用玻璃基板的芯片封装结构其制作成本将较低于现有的应用有机基板的芯片封装结构者。另外，当芯片的芯片垫的密度提高时，芯片的面积将可相对更小，使得同一晶片所切割成的芯片数量将相对更多，故可相对降低单颗芯片的制作成本，因而连带降低整个芯片封装结构的制作成本。并且，本实用新型的芯片封装结构系可同时封装多个芯片，并可经由线路层的内部线路而相互电连接，故可应用于多重芯片模块(MCM)及***于单一封装(SIP)。
虽然本实用新型已以优选实施例公开如上，但是其并非用以限定本实用新型，本领域技术人员在不脱离本实用新型的精神和范围的情况下，当可作些许的更动与润饰，因此本实用新型的保护范围当以所附的权利要求所确定的为准。

Claims (9)

1.一种芯片封装结构，其特征在于至少包括：
一玻璃基板，具有一基板表面；
一线路层，配置于该基板表面上，并具有一内部线路；
至少一芯片，配置于该线路层上，并电连接至该内部线路；以及
多个导电结构，配置于该线路层上，并电连接至该内部线路。
2.如权利要求1所述的芯片封装结构，其特征在于该线路层由图案化的一导线层所构成，而该导线层构成该内部线路。
3.如权利要求1所述的芯片封装结构，其特征在于该线路层具有图案化的多个导线层、至少一介电层及至少一导电插塞，而该些导线层依序配置于该基板表面之上，且该介电层配置介于二相邻的该些导线层之间，并且该导电插塞贯穿该介电层，而电连接至该介电层的两侧的该些导线层，且该些导线层及该导线插塞构成该内部线路。
4.如权利要求1所述的芯片封装结构，其特征在于该芯片以芯片倒装焊的方式电连接至该内部线路。
5.如权利要求1所述的芯片封装结构，其特征在于该芯片以引线键合的方式电连接至该内部线路。
6.如权利要求1所述的芯片封装结构，其特征在于该些导电结构的型态包括焊球及针脚其中之一。
7.如权利要求1所述的芯片封装结构，其特征在于还包括至少一有源元件，其埋设于该线路层的内部，并位于该玻璃基板的该基板表面上。
8.如权利要求1所述的芯片封装结构，其特征在于还包括至少一无源元件，其埋设于该线路层的内部。
9.如权利要求1所述的芯片封装结构，其特征在于还包括至少一无源元件，其配设于该线路层的表面。
CN 03262373 2003-06-17 2003-06-17 芯片封装结构 Expired - Lifetime CN2672856Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 03262373 CN2672856Y (zh) 2003-06-17 2003-06-17 芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 03262373 CN2672856Y (zh) 2003-06-17 2003-06-17 芯片封装结构

Publications (1)

Publication Number Publication Date
CN2672856Y true CN2672856Y (zh) 2005-01-19

Family

ID=34473479

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 03262373 Expired - Lifetime CN2672856Y (zh) 2003-06-17 2003-06-17 芯片封装结构

Country Status (1)

Country Link
CN (1) CN2672856Y (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100416808C (zh) * 2005-09-15 2008-09-03 南茂科技股份有限公司 不具核心介电层的芯片封装体及其堆叠型芯片封装结构
CN100437958C (zh) * 2005-11-03 2008-11-26 台湾应解股份有限公司 芯片封装结构及其制造方法
CN102398886A (zh) * 2010-09-15 2012-04-04 矽品精密工业股份有限公司 具微机电元件的封装结构及其制法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100416808C (zh) * 2005-09-15 2008-09-03 南茂科技股份有限公司 不具核心介电层的芯片封装体及其堆叠型芯片封装结构
CN100437958C (zh) * 2005-11-03 2008-11-26 台湾应解股份有限公司 芯片封装结构及其制造方法
CN102398886A (zh) * 2010-09-15 2012-04-04 矽品精密工业股份有限公司 具微机电元件的封装结构及其制法
CN102398886B (zh) * 2010-09-15 2014-07-23 矽品精密工业股份有限公司 具微机电元件的封装结构及其制法

Similar Documents

Publication Publication Date Title
CN1266764C (zh) 半导体器件及其制造方法
CN1215557C (zh) 半导体器件
CN102543927B (zh) 嵌埋穿孔中介层的封装基板及其制造方法
CN100411172C (zh) 半导体器件
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
CN1148804C (zh) 高集成度芯片上芯片封装
CN1092397C (zh) 高性能低成本的多芯片组件封装件
US6369443B1 (en) Semiconductor device with stacked vias
JP3383398B2 (ja) 半導体パッケージ
EP2700098A1 (en) Multiple die face-down stacking for two or more die
CN101847590B (zh) 多叠层多芯片封装在柔性电路基板上的方法及封装芯片组
CN103915405B (zh) 半导体器件和制造半导体器件的方法
US7038309B2 (en) Chip package structure with glass substrate
US20190333850A1 (en) Wiring board having bridging element straddling over interfaces
CN100573858C (zh) 芯片封装体
CN2613046Y (zh) 芯片封装结构
CN103650135B (zh) 半导体装置
CN102176450A (zh) 高密度***级封装结构
CN1324668C (zh) 半导体装置及其制造方法
CN2672856Y (zh) 芯片封装结构
CN201994292U (zh) 高密度***级封装结构
CN1685505A (zh) 防裂互联模块
CN2598137Y (zh) 芯片封装结构
CN2612071Y (zh) 芯片封装结构
CN102176448A (zh) 扇出***级封装结构

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20130617

Granted publication date: 20050119