CN1815889B - 电平移位电路、使用其的电光装置以及电子设备 - Google Patents

Abstract

本发明提供降低制造工艺偏差对输入灵敏度影响的电平移位电路，具备：在一端输入具有第1逻辑振幅的逻辑输入信号的电容元件；包括相对连接到上述电容元件的另一端的输入具有第1逻辑反相电平的第1逻辑反相电路及相对连接到上述电容元件的另一端的输入具有第2逻辑反相电平的第2逻辑反相电路，由上述第1逻辑反相电路与上述第2逻辑反相电路的输出极性一致，把具有第2逻辑振幅的逻辑输出信号反相的逻辑输出电路；和在上述电容元件的另一端把输入的一端与输出连接，相对连接到上述电容元件的另一端的输入具有第3逻辑反相电平的第3逻辑反相电路，上述第1逻辑反相电平比上述第3逻辑反相电平高，上述第2逻辑反相电平比上述第3逻辑反相电平低。

Description

电平移位电路、使用其的电光装置以及电子设备

技术领域

本发明涉及把逻辑信号变换为不同振幅的逻辑信号的电平移位电路，例如，在电光装置以及电子设备中使用。

背景技术

当前，有通过液晶或者有机EL(场致发光)等电光物质的电光变化进行显示的电光装置。其中，由晶体管或者二极管等非线性元件驱动像素的有源矩阵的电光装置能够进行显示品位高的显示。

这里，有源矩阵型的电光装置成为以下的结构。即，在有源矩阵型的电光装置中，成为下述结构：与沿着行方向延伸的扫描线和沿着列方向延伸的数据线的交叉处相对应形成像素电极，并且进而在该交叉部分，在像素电极与数据线之间，***根据向扫描线供给的扫描信号而导通截止的薄膜晶体管(以下，称为TFT。)等非线性元件，另一方面，对向电极介由电光物质与像素电极对向。

为了驱动电光装置、非线性元件，要求比较高的电压。另一方面，把成为驱动基准的时钟信号、控制信号等供给到电光装置中的外部控制电路通常由CMOS电路构成，因此其逻辑输入信号的振幅是3～5V左右。从而，在电光装置中，一般是在驱动扫描线以及数据线的驱动电路的输出部分、时钟信号等的输入部分中，具备把低振幅的逻辑输入信号变换为高振幅的逻辑输出信号的振幅变换电路(以下，简称为“电平移位电路”)的结构。

这里，作为电平移位电路的结构，已知具备：在一端输入信号的第1以及第2电容、偏置这些电容另一端的电压的偏置电路、以及在这些电容另一端上连接的第1以及第2开关元件的结构(例如，参照专利文献1。)。依据该结构，则能够以简单的结构进行高速工作。

【专利文献1】特开2003-110419号公报

这种结构的电平移位电路的输入灵敏度根据第1以及第2开关元件的阈值电压决定，而这里由于开关元件的阈值电压易于受到由制造工艺的偏差产生的影响，因此电平移位电路的输入灵敏度也易于受到制造工艺的偏差产生的影响。进而，在作为开关元件的1个例子的TFT中，由于在绝缘体上形成元件，因此在反复导通截止的过程中，由于所存储的电荷的影响，阈值电压发生变动。

发明内容

本发明的目的在于提供减小了由制造工艺的偏差产生的对于输入灵敏度的影响的电平移位电路，另外，目的在于提供使用有该电平移位电路的电光装置以及电子设备。

本发明的电平移位电路具备：在一端输入具有第1逻辑振幅的逻辑输入信号的电容元件；逻辑输出电路，其包括：相对连接到上述电容元件的另一端的输入具有第1逻辑反相电平的第1逻辑反相电路，以及相对连接到上述电容元件的另一端的输入具有第2逻辑反相电平的第2逻辑反相电路，通过使上述第1逻辑反相电路与上述第2逻辑反相电路的输出极性一致，使具有第2逻辑振幅的逻辑输出信号反相；以及，在上述电容元件的另一端把输入的一端与输出连接，相对连接到上述电容元件的另一端的输入具有第3逻辑反相电平的第3逻辑反相电路，上述第1逻辑反相电平设定为比上述第3逻辑反相电平高，上述第2逻辑反相电平设定为比上述第3逻辑反相电平低。

这里，所谓逻辑反相电平，是对于逻辑反相电路用于使输出信号的逻辑电平反相的输入信号的逻辑阈值电压。各个逻辑反相电路，当输入信号的电压比逻辑反相电路具有的逻辑反相电平低时，把输入信号的逻辑电平作为L(低)电平，把输出信号驱动为H(高)电平。另一方面，当输入信号的电压比逻辑反相电路具有的逻辑反相电平高时，把输入信号的逻辑电平作为H电平，把输出信号驱动为L电平。

在该电平移位电路中，在电容元件的另一端上连接第1以及第2逻辑反相电路的输入，进而，在该另一端上连接第3逻辑反相电路的输入以及输出。逻辑输出电路通过使该第1与第2逻辑反相电路的输出极性一致，把逻辑输出信号反相。这里，由于第1逻辑反相电路中的第1逻辑反相电平设定为更高，第2逻辑反相电路中的第2逻辑反相电平设定为更低，因此如果在电容元件的一端输入逻辑输入信号，另一端的电压超过第1逻辑反相电平，则第1与第2逻辑反相电路的输出极性一致，逻辑输出信号反相。接着，如果另一端的电压比第1逻辑反相电平低，则第1与第2逻辑反相电路的输出极性一致，逻辑输出信号再次反相。这样，输出与输入信号不同的逻辑输出信号。

依据本发明，则连接到电容元件另一端上的第1以及第2逻辑反相电路成为与连接到相同电容元件的另一端上的第3逻辑反相电路相同的逻辑反相电路。从而，由第3逻辑反相电路供给到电容元件的另一端上的第3逻辑反相电平如果由于制造工艺的偏差或者温度变化等偏移，则第1以及第2逻辑反相电路中的第1以及第2逻辑反相电平也以同样的倾向偏移。这里，由于根据第1以及第2逻辑反相电平与第3逻辑反相电平的差决定电平移位电路的输入灵敏度，因此通过抵消这些电平的偏移，能够减小对于电平移位电路的输入灵敏度的影响。

这里，上述电平移位电路的上述第1逻辑反相电路、上述第2逻辑反相电路和上述第3逻辑反相电路最好是互补型晶体管电路。

另外，上述电平移位电路最好是特征在于：根据构成上述第1逻辑反相电路的晶体管元件对于构成上述第3逻辑反相电路的晶体管元件的形状尺寸或者串并联级数之比设定上述第1逻辑反相电平，根据构成上述第2逻辑反相电路的晶体管元件对于构成上述第3逻辑反相电路的晶体管元件的形状尺寸或者串并联级数之比设定上述第2逻辑反相电平。

依据这些发明，则通过调节连接到电容元件另一端的晶体管元件的栅的形状尺寸或者晶体管元件的个数，在电路或者布局图(layout)设计的阶段，能够调整逻辑反相电平。另外，这样调整了的逻辑反相电平的关系难以受到由制造工艺的偏差产生的影响。

另外，上述电平移位电路最好是具有下述特征：上述第1逻辑反相电路、上述第2逻辑反相电路以及上述第3逻辑反相电路中的至少一个具有与上述输入的一端不同的输入的另一端，与上述输入的一端的信号无关，根据该输入的另一端的信号，把输出信号固定为预定的电平。

依据这些发明，则在使电平移位电路不工作的情况下，能够防止在构成互补晶体管电路的P沟道型晶体管以及N沟道型晶体管的两方中同时流过漏电流，降低功耗。

另外，本发明的其它形态的电平移位电路具备：在一端输入具有第1逻辑振幅的逻辑输入信号的第1电容元件；在一端输入上述逻辑输入信号的第2电容元件；逻辑输出电路，其包括：相对连接到上述第1电容元件的另一端的输入具有第1逻辑反相电平的第1逻辑反相电路以及相对连接到上述第2电容元件的另一端的输入具有第2逻辑反相电平的第2逻辑反相电路，通过使上述第1逻辑反相电路与上述第2逻辑反相电路的输出极性一致，把具有第2逻辑振幅的逻辑输出信号反相；在上述第1电容元件的另一端把输入的一端与输出连接，相对连接到上述第1电容元件的另一端的输入具有第3逻辑反相电平的第3逻辑反相电路；以及，在上述第2电容元件的另一端把输入的一端与输出连接，相对连接到上述第2电容元件的另一端的输入具有第4逻辑反相电平的第4逻辑反相电路，上述第1逻辑反相电平设定为比上述第3逻辑反相电平高，上述第2逻辑反相电平设定为比上述第4逻辑反相电平低。

依据本发明，则输入逻辑输入信号的电容元件是多个，能够使电容元件的每一个与相互独立的电平的组合相对应。即，第1电容元件能够与第1逻辑反相电平和第3逻辑反相电平的组合相对应，第2电容元件能够与第2逻辑反相电平和第4逻辑反相电平的组合相对应。从而，对每一个电容元件独立地调整成为这些组合的要素的电路结构或者构成电路的元件的特性，能够进行最佳的电平判定。

例如，对于第1逻辑反相电路和第3逻辑反相电路通过使用同样的电路结构，抵消两者中以同样的倾向发生的制造工艺的偏差、温度等环境变动或者随时间变化引起的变化，能够降低输入灵敏度的变化。另外，能够对每一个电容元件独立地设定输入灵敏度。

另外，上述电平移位电路的上述第1逻辑反相电路、上述第2逻辑反相电路、上述第3逻辑反相电路和上述第4逻辑反相电路最好是互补型晶体管电路。

另外，最好是，上述电平移位电路的上述第1逻辑反相电路、上述第2逻辑反相电路、上述第3逻辑反相电路以及上述第4逻辑反相电路中的至少一个具有与上述输入的一端不同的输入的另一端，与上述输入的一端的信号无关，根据该输入的另一端的信号，把输出信号固定为预定的电平。

依据本发明，则连接到电容元件另一端的第1以及第2逻辑反相电路成为与连接到同样电容元件另一端的第3或者第4逻辑反相电路相同的互补型晶体管电路。从而，由第3或者第4逻辑反相电路供给到电容元件另一端的第3或者第4逻辑反相电平如果由于制造工艺的偏差、温度变化等发生偏移，则第1以及第2逻辑反相电路中的第1以及第2逻辑反相电平也以同样的倾向偏移。从而，通过抵消电平的偏移，能够减小对电平移位电路的输入灵敏度的影响。

另外，上述电平移位电路中，具有上述第2逻辑振幅的逻辑输出信号最好是用于驱动互补晶体管电路的互补电路驱动信号。

进而，上述电平移位电路最好具备串联在供给上述第2逻辑振幅的电源之间，由上述互补电路驱动信号驱动的互补型晶体管电路。

依据本发明，则通过在上述逻辑输出电路中，内置或者在外部附加由互补型晶体管构成的输出缓冲器，能够既输出与作为输出缓冲器的互补型晶体管的能力相对应的更大的电流，又减少构成互补型晶体管的多个晶体管同时成为导通状态时发生的贯通电流。

另外，例如，在称为液晶显示装置的电光装置中通过具备上述电平移位电路，能够提供由制造工艺的偏差等产生的显示的不均少的电光装置。

另外，通过在电子设备中具备上述电光装置，能够提供由制造工艺的偏差等产生的显示的不均少的电子设备。

附图说明

图1是表示电平移位电路100的结构的电路图。

图2是表示电平移位电路100的晶体管级的结构的电路图。

图3是表示逻辑反相电路120、140、150的输入输出特性的曲线图。

图4表示电平移位电路100的各部分中的电压波形。

图5是表示本发明第2实施形态的电平移位电路200的结构的电路图。

图6是以晶体管级表示本发明第3实施形态的反相器的结构的电路图。

图7是表示本发明第4实施形态的电平移位电路400的结构的电路图。

图8是表示本发明第5实施形态的电平移位电路500的结构的电路图。

图9是表示本发明第6实施形态的电平移位电路600的结构的电路图。

图10是表示逻辑反相电路620、逻辑反相电路640、逻辑反相电路622、逻辑反相电路650的输入输出特性的曲线图。

图11表示电平移位电路600的各部分中的电压波形。

图12是表示本发明第7实施形态的逻辑反相电路700的结构的电路图。

图13是表示本发明第8实施形态的逻辑反相电路800的结构的电路图。

图14是表示本发明第9实施形态的逻辑反相电路900的结构的电路图。

图15是用于说明应用了上述电平移位电路的电光装置的构造的立体图。

图16是用于说明上述电光装置的构造A-A剖面图。

图17是表示应用了上述电光装置的移位型个人计算机的结构的立体图。

图18是表示应用了上述电光装置的便携电话机的结构的立体图。

图19是表示应用了上述电光装置的信息便携终端的结构的立体图。

符号说明

100、200、400、500、600、700、800、900  电平移位电路，110、210、410、510、610、611、710、711、810、811、910、911电容器(电容元件)，130、230、430、530、630、730、830、930逻辑输出电路，120、220、420、520、620、720、820、920逻辑反相电路(第3逻辑反相电路)，622、722、822、922逻辑反相电路(第4逻辑反相电路)，140、240、340、440、540、640、740、840逻辑反相电路(第1逻辑反相电路)，150、250、350、450、550、650、750、850、950逻辑反相电路(第2逻辑反相电路)，135、235、435、535、635、735、835、935逻辑输出单元(保持电路)，1电光装置，2000个人计算机，3000便携式电话机

具体实施方式

<1.第1实施形态>

首先，参照附图说明本发明第1实施形态的电平移位电路100的结构。

<1-1：结构>

图1是表示电平移位电路100的结构的电路图。

在该图中，输入端IN输入变换前的作为第1逻辑振幅的低振幅的逻辑输入信号，输出端OUT输出变换后的作为第2逻辑振幅的高振幅的逻辑输出信号。这里，在高振幅的逻辑输出信号中，把相当于L电平的低位一侧(基准)电位表示为V_SS，把相当于H电平的高位一侧电位表示为V_DD。另外，作为逻辑反相电路的例子，图示出反相器电路进行说明，作为P沟道型晶体管以及N沟道型晶体管，以P沟道型TFT以及N沟道型TFT为例进行说明。

图1中，电平移位电路100具备仅使输入信号的交流分量通过的电容器(电容元件)110、作为向该电容器110的另一端供给偏置电压V_B的作为偏置电压电路而且作为第3逻辑反相电路的逻辑反相电路120以及逻辑输出电路130。

逻辑输出电路130包括对于输入具有第1逻辑反相电平的作为第1逻辑反相电路的逻辑反相电路140、对于输入具有第2逻辑反相电平的作为第2逻辑反相电路的逻辑反相电路150和逻辑输出单元135。

逻辑反相电路140以设定为比偏置电压V_B高的第1逻辑反相电平V_H为基准，判定电容器110的另一端电压，输出把该另一端电压的逻辑电平反相后的输出信号。

逻辑反相电路150以设定为比偏置电压V_B低的第2逻辑反相电平V_L为基准，判定电容器110的另一端电压，输出把该另一端电压的逻辑电平反相后的输出信号。

逻辑输出单元135通过逻辑反相电路140与逻辑反相电路150的输出极性一致，把具有第2逻辑振幅的逻辑输出信号反相。该逻辑输出单元135具备与非电路160、或非电路170、逻辑反相电路180以及逻辑反相电路190。

逻辑反相电路120对于输入具有第3逻辑反相电平，该第3逻辑反相电平成为偏置电压V_B。

电平移位电路100的各要素在同1个基板上由同1个半导体制造工艺形成。另外，形成为接近配置作为构成上述各电路的开关元件的TFT。

这里，电平移位电路100的输入端IN连接到电容器110的一端，在电容器110中，在其一端输入来自输入端IN的逻辑输入信号。另一方面，在电容器110的另一端，连接逻辑反相电路120的输入以及输出，进而，还连接逻辑反相电路140以及逻辑反相电路150的输入。逻辑反相电路140的输出连接到与非电路160的输入，逻辑反相电路150的输出连接到或非电路170的输入。

与非电路160的输出成为电平移位电路100的输出端OUT，并连接到逻辑反相电路180，逻辑反相电路180的输出连接到或非电路170的输入。另外，或非电路170的输出连接到逻辑反相电路190的输入，逻辑反相电路190的输出连接到与非电路160的输入。

逻辑输出单元135由与非电路160、或非电路170、逻辑反相电路180以及逻辑反相电路190，构成保持逻辑反相电路140的判定结果以及逻辑反相电路150的判定结果的保持电路。该保存电路是根据逻辑反相电路140的L电平信号置位，根据逻辑反相电路150的H电平信号复位的RS触发器。

接着，以作为开关元件的晶体管级更详尽地说明图1所示的电平移位电路100的结构。

图2是表示电平移位电路100的晶体管级的结构的电路图。

图2中，逻辑反相电路140、逻辑反相电路150以及逻辑反相电路120分别是P沟道型TFT以及N沟道型TFT的互补型晶体管电路。

逻辑反相电路120的P沟道型TFT121以及N沟道型TFT122的源分别连接V_DD以及V_SS。另外，各个漏以及栅作为逻辑反相电路120的输出与输入，共同连接到节点N110，节点N110连接到电容器110的另一端。由此，节点N110成为由逻辑反相电路120以作为第3逻辑反相电平的偏置电压V_B偏置。

另外，节点N110连接到构成逻辑反相电路140的P沟道型TFT141以及N沟道型TFT142的栅。P沟道型TFT141以及N沟道型TFT142的源分别连接到V_DD以及V_SS，各个漏作为逻辑反相电路140的输出连接在一起。

进而，节点N110连接到构成逻辑反相电路150的P沟道型TFT151以及N沟道型TFT152的栅。P沟道型TFT151以及N沟道型TFT152的源分别连接到V_DD以及V_SS，各个漏作为逻辑反相电路150的输出连接在一起。

这里，逻辑反相电路120供给到节点N110的偏置电压V_B如后所述，根据构成逻辑反相电路120的P沟道型TFT121以及N沟道型TFT122的特性决定。

另外，分别根据P沟道型TFT141以及N沟道型TFT142的特性决定逻辑反相电路140的把所输入的逻辑输入信号的电压判定为H电平或者L电平的基准的第1逻辑反相电平V_H，与此相同，也分别根据P沟道型TFT151以及N沟道型TFT152的特性决定逻辑反相电路150的判定输入信号的逻辑的基准的第2逻辑反相电平V_L。

在电平移位电路100中，调整构成逻辑反相电路120、140、150的每一个的TFT的栅长度与栅宽度的比，由此，逻辑反相电路140的第1逻辑反相电平V_H设定为比偏置电压V_B高，逻辑反相电路150的第2逻辑反相电平V_L设定为比偏置电压V_B低。关于电压的设定在以下进行说明。

首先，说明逻辑反相电路120的偏置电压V_B。

逻辑反相电路120的输入以及输出由于连接在一起，因此逻辑反相电路120的输入电压Vi与输出电压Vo相等。从而，成为判定输入电压Vi的逻辑电平的基准的逻辑反相电平成为输出电压Vo，成为逻辑反相电路120所供给的偏置电压V_B。这样，通过在偏置电路中使用逻辑反相电路120，把输入输出连接在一起，把输出的电压反馈到输入，能够容易地得到逻辑反相电路的逻辑反相电平附近的偏置电压V_B。

接着，求逻辑反相电路120中的P沟道型TFT121的漏电流Idp以及N沟道型TFT122中流过的漏电流Idn。

如果把P沟道型TFT121的阈值电压记为Vtp，把N沟道型TFT122的阈值电压记为Vtn，则漏电流Idp以及Idn可用以下的近似式求出。

【式1】

I_dp＝K_p(V_DD-V_O-V_tp)²

I_dn＝K_n(V_O-V_tn)²

这里，是

【式2】

K_p＝(μ_pC_op/2)·(W_p/L_p)

K_n＝(μ_nC_on/2)·(W_n/L_n)

Wp以及Lp是P沟道型TFT121的栅宽度以及栅长度，Wn以及Ln是N沟道型TFT122的栅宽度以及栅长度。从而，Wp/Lp以及Wn/Ln是栅长度与栅宽度之比，即，栅的形状尺寸之比。另外，μp以及μn是载流子迁移率，而且，Cop以及Con是寄生电容的系数。

这里，P沟道型TFT121的漏电流Idp由于在N沟道型TFT122的漏中流过，因此下式成立。

【式3】

I_dp＝I_dn

这里，导入满足下式的系数α。

【式4】

$\frac{K_n}{K_p}={\mathrm{\&alpha;}}^2$

于是，逻辑反相电路120的输出电平Vo根据下式，决定为偏置电压V_B。

【式5】

$V_B=\frac{(V_{\mathrm{DD}}-V_{\mathrm{tp}}-\mathrm{\&alpha;}{V}_{\mathrm{tn}})}{(1+\mathrm{\&alpha;})}$

顺便指出，假设在这里，在α＝1，Vtp＝Vtn时，输出电压Vo成为V_DD/2。

另外，关于逻辑反相电路140、150，也与逻辑反相电路120相同，能够求出第1逻辑反相电平V_H以及第2逻辑反相电平V_L。具体地讲，设仅单个取出逻辑反相电路140或者150，作为把输入输出连接在一起时的输出电压，能够求出逻辑反相电平V_H或者V_L。

这里，在逻辑反相电路140和150中，构成各电路的TFT的栅宽度Wp与栅长度Lp之比，或者栅宽度Wn与栅长度Ln之比相互不同，这些比与逻辑反相电路120的也不同。因此，关于逻辑反相电路140、150，作为与α不同的系数，设定α’以及α”。逻辑反相电路140的第1逻辑反相电平V_H以及逻辑反相电路150的第2逻辑反相电平V_L能够按照下式求出。

【式6】

$V_H=\left(\frac{V_{\mathrm{DD}}-V_{\mathrm{tp}}-{\mathrm{\&alpha;}}^{\&prime;}{V}_{\mathrm{tn}}}{(1+{\mathrm{\&alpha;}}^{\&prime;})}\right)$

$V_L=\frac{(V_{\mathrm{DD}}-V_{\mathrm{tp}}-{\mathrm{\&alpha;}}^{\&prime;\&prime;}{V}_{\mathrm{tn}})}{(1+{\mathrm{\&alpha;}}^{\&prime;\&prime;})}$

这样，逻辑反相电路140以及逻辑反相电路150所具有的第1逻辑反相电平V_H以及第2逻辑反相电平V_L相互不同，进而，也与逻辑反相电路120的偏置电压V_B不同。

偏置电压V_B以及第1逻辑反相电平V_H和第2逻辑反相电平V_L具体地讲设定为具有下式的关系。

【式7】

V_L＜V_B＜V_H

即，逻辑反相电路140的第1逻辑反相电平V_H设定为比逻辑反相电路120的偏置电压V_B高，逻辑反相电路150的第2逻辑反相电平V_L设定为比逻辑反相电路120的偏置电压V_B低。该设定例如在逻辑反相电路140、120、150的P沟道型TFT141、121、151中，以该顺序加大栅长度，使其它的尺寸相同，通过按照下式的关系设定系数进行。

【式8】

α”＞α＞α’

这样，第1逻辑反相电平V_H根据构成逻辑反相电路140的晶体管元件对于构成逻辑反相电路120的晶体管元件的形状尺寸设定，第2逻辑反相电平V_L根据构成逻辑反相电路150的晶体管元件对于构成逻辑反相电路120的晶体管元件的形状尺寸之比设定。

图3是表示逻辑反相电路120、140、150的输入输出特性的曲线图。

关于逻辑反相电路120，由于输出与输入连接在一起，因此在图3中由作为逻辑反相电路120的单独的输入输出特性的曲线与VIN＝VOUT的直线的交点，表示偏置电压V_B。

另外，对于逻辑反相电路140，由假如单个取出逻辑反相电路140，把输入输出连接在一起时的图3的逻辑反相电路140的输入输出特性的曲线，与VIN＝VOUT的直线的交点，表示第1逻辑反相电平V_H。

对于逻辑反相电路150也相同，由图3中的逻辑反相电路150的输入输出特性的曲线与VIN＝VOUT的直线的交点，表示第2逻辑反相电平V_L。

在图3的曲线图中，示出V_L＜V_B＜V_H的关系。

<1-2：工作>

其次，说明电平移位电路100的工作。

图4用于说明该工作，表示电平移位电路100的各部分中的电压波形。

首先，如果向输入端IN供给低振幅的逻辑输入信号VIN，则出现在节点N110即电容器110另一端上的电压波形V_Bout成为在逻辑输入信号VIN的微分波形上加入了偏置电压V_B(偏置)的波形。

这里，如果节点N110中的电压超过第1逻辑反相电平V_H，则逻辑反相电路140判定为输入信号的电平是H，使输出信号V_Hout成为L电平。这里，逻辑反相电路150由于把输出信号V_Lout维持L电平不变，因此逻辑反相电路140与逻辑反相电路150的输出极性一致。另外这时，连接到输出端OUT的与非电路160的输出信号成为H电平，逻辑反相电路180的输出信号成为L电平。其结果，或非电路170的输出信号成为H电平，逻辑反相电路190的输出信号成为L电平。由此，与非电路160的输入成为L电平，保持该状态。这样，由与非电路160、或非电路170、逻辑反相电路180以及逻辑反相电路190构成的逻辑输出单元135，通过逻辑反相电路140与逻辑反相电路150的输出极性一致，把从输出端OUT输出的逻辑输出信号反相。这里，即使在N110的电压低于第1逻辑反相电平V_H以后，逻辑输出单元135也保持逻辑反相电路140的作为N110的电压超过了第1逻辑反相电平V_H的判定结果。

另一方面，如果节点N110中的电压低于第2逻辑反相电平V_L，则逻辑反相电路150把输入信号的电平作为L，使输出信号V_Lout成为H电平。这里，由于逻辑反相电路140的输出信号V_Hout成为H电平，因此逻辑反相电路140与逻辑反相电路150的输出极性一致。另外，或非电路170的输出信号成为L电平，连接到与非电路160的输入的逻辑反相电路190的输出信号成为H电平。这时，与非电路160的其它输入由于是H，因此连接到输出端OUT的与非电路160的输出信号成为L电平，其结果，逻辑反相电路180的输出成为H电平，保持该状态。这样，逻辑输出单元135通过逻辑反相电路140与逻辑反相电路150的输出极性一致，再次使从输出端OUT输出的逻辑输出信号反相。这里，在N110中的电压超过了第2逻辑反相电平V_L以后，逻辑输出单元135也保持逻辑反相电路150的作为N110的电压低于第2逻辑反相电平V_L的判定结果。

如果供给到电平移位电路100的输入端IN的低振幅的逻辑输入信号VIN成为H电平，则从输出端OUT输出的高振幅的逻辑输出信号VOUT成为H电平。反之，如果逻辑输入信号VIN成为L电平，则从输出端OUT输出的高振幅的逻辑输出信号VOUT成为L电平。从而，从输出端OUT输出与供给到电平移位电路100的输入端IN的低振幅的逻辑输入信号相对应的高振幅的逻辑输出信号。另外，逻辑输出信号VOUT是H电平的状态保持直到逻辑输入信号VIN成为L电平为止，逻辑输出信号VOUT是L电平的状态保持直到逻辑输入信号VIN成为H电平为止。

由于逻辑输出单元135通过逻辑反相电路140与逻辑反相电路150的输出极性一致，使从输出端OUT输出的逻辑输出信号反相，因此电容器110的另一端电压同时返回到偏置电压V_B附近，由此，即使低于第1逻辑反相电平V_H，或者反之超过第2逻辑反相电平V_L，逻辑输出信号的输出也不发生变化。从而，即使对于变化周期长的输入信号，也能够适当地相应于逻辑输出信号的输出。

<1-3：效果>

在电平移位电路100中，第1逻辑反相电平V_H与偏置电压V_B的差以及第2逻辑反相电平V_L与偏置电压V_B的差成为输入灵敏度。即，由逻辑反相电路140以及逻辑反相电路150正常地判定供给到输入端IN的逻辑输入信号的变化，是当第1逻辑反相电平V_H设定为高于偏置电压V_B、第2逻辑反相电平V_L设定为低于偏置电压V_B，进而，平衡良好地维持逻辑反相电平V_H以及V_L与偏置电压V_B的差的时候。

然而，以往在把电平移位电路集成化形成在基板上的情况下，在电容元件的另一端连接P沟道型TFT以及N沟道型TFT这样的开关元件、以TFT的阈值电压为基准判定逻辑输入信号的电压的结构中，由于制造上的偏差等难以形成为把两沟道型的TFT的特性以及偏置电路的特性相互理想地取得平衡。另外，TFT与在硅基板上所形成MOS晶体管不同，形成在玻璃基板上。由于玻璃基板是绝缘体，因此形成在玻璃基板上的TFT的阈值电压根据在栅的每次导通、截止时累积的电荷，在工作过程中发生变动，从而，输入灵敏度也变动。

对此，依据本实施形态，则能够降低偏置电压V_B与第1逻辑反相电平V_H、第2逻辑反相电平V_L的相对偏差。以下，说明该工作。

对于电平移位电路100的输入信号的上升的灵敏度，即高电位一侧的输入灵敏度成为下式。

【式9】

V_H-V_B＝(V_DD-V_tp-α’V_tn)(1+α’)-(V_DD-V_tp-αV_tn)(1+α)

如上式所示，输入灵敏度与α’与α的差相关。这里，如下式所示设定逻辑反相电路120的系数α。

【式10】

${\mathrm{\&alpha;}}^2=\frac{\mathrm{Kn}}{\mathrm{Kp}}=\frac{({\mathrm{\&mu;}}_n{C}_o/2)\&CenterDot;(W_n/L_n)}{({\mathrm{\&mu;}}_p{C}_o/2)\&CenterDot;(W_p/L_p)}$

这里，Wn/Ln以及Wp/Lp是TFT的栅的形状尺寸之比。

另一方面，对于逻辑反相电路140设定α’。

电平移位电路100中，如下式所示，通过使α’与α不同，调整输入灵敏度。

【式11】

$\frac{{\mathrm{\&alpha;}}^{\&prime;}}{\mathrm{\&alpha;}}=1+\mathrm{\&delta;}$

这里，α’/α由于与逻辑反相电路120以及逻辑反相电路140所具备的TFT的形状尺寸之比相关，因此通过TFT的形状尺寸比的设计，能够调整电平移位电路100的输入灵敏度。

另外，逻辑反相电路120所具备的P沟道型TFT121以及逻辑反相电路140所具备的P沟道型TFT141由于形成在同1个基板上，因此两者的特性中，阈值电压Vtp、Vtn由基板间相互的制造工艺的偏差产生的变动大。然而，接近配置在同1个基板上的逻辑反相电路120和140所具备的TFT之间，各个Vtp的差以及Vtn的差极小。因此，在δ＜＜1的情况下，V_H-V_B的对于Vtp以及Vtn的依存性极小。

从而，α与α’的差与TFT的栅的形状尺寸比相关，由制造工艺的偏差产生的影响少，其结果，与α’与α的差相关的电平移位电路100的输入灵敏度受到由制造工艺的偏差产生的影响也很小。

另外，关于逻辑反相电路150的α”，与逻辑反相电路140同样设定。因此，对于输入信号的低电位一侧的输入灵敏度V_B-V_L，也与TFT的栅宽度与栅长度之比相关，由制造工艺的偏差产生的影响小。

这样，由于判定电压的逻辑反相电路140、150分别是与供给偏置电压的逻辑反相电路120同样的互补型晶体管，在同1个基板上以相同的制造工艺形成逻辑反相电路140、150以及逻辑反相电路120，因此抵消起因于基板相互间的制造工艺的偏差的、作为互补型晶体管电路的逻辑反相电路120的供给偏置电压的偏移和同样作为互补型晶体管电路的逻辑反相电路140以及逻辑反相电路150中的逻辑反相电平的偏移。由此，减少制造工艺的偏差对于电平移位电路100的输入灵敏度的影响，能够使输入灵敏度稳定。

另外，用在绝缘体上所形成的TFT构成各个逻辑反相电路120、140、150，由于这些电路的每一个都具备互补型TFT，因此在反复导通截止的过程中累积在TFT中的电荷量对于各个互补型TFT也成为相同的倾向。从而，抵消由逻辑反相电路120所具备的TFT的阈值电压的变动产生的偏置电压的偏移与由逻辑反相电路140以及逻辑反相电路150所具备的TFT的阈值电压的变动产生的逻辑反相电平的偏移，能够减少电平移位电路100的输入灵敏度的变动。

另外，在电平移位电路100中，由于逻辑反相电路140以及逻辑反相电路150与逻辑反相电路120都是逻辑反相电路，因此易于抵消由制造工艺的偏差等产生的电压变动。从而，能够减少由制造工艺的偏差产生的对于输入灵敏度的影响。

<2.第2实施形态>

<2-1：结构>

图5是表示本发明第2实施形态的电平移位电路200的结构的电路图。

本实施形态的电平移位电路200相对于第1实施形态的电平移位电路100的结构，在还具备输出缓冲器202这一点不同。输出缓冲器202是P沟道型TFT205以及N沟道型TFT206串联连接在作为对于高振幅的逻辑输出信号所供给的电源的V_SS以及V_DD之间的互补型晶体管电路。

这里，电平移位电路200的逻辑输出单元235对于输出缓冲器202，作为逻辑输出信号，输出驱动互补晶体管电路的两种互补电路驱动信号。互补电路驱动信号的一方进行构成输出缓冲器202的互补晶体管电路的P沟道型TFT205的电流控制，另一方进行N沟道型TFT206的电流控制。 

具体地讲，对构成输出缓冲器202的P沟道型TFT205的栅，如果作为互补电路驱动信号供给L电平的电压，则P沟道型TFT205成为导通状态，如果供给H电平的电压则成为截止状态。另一方面，对N沟道型TFT206的栅，如果作为互补电路驱动信号供给H电平的电压，则N沟道型TFT206成为导通状态，如果供给L电平的电压，则成为截止状态。

这里，当互补电路驱动信号使P沟道型TFT205以及N沟道型TFT206的每一个成为导通状态时，延迟预定时间后输出，当使上述各晶体管成为截止状态时，立即进行反相。

具体地讲，在判断为逻辑反相电路240的输入超过了第1逻辑反相电平V_H的情况下，从与非电路260供给到P沟道型TFT205的一方的互补电路驱动信号成为使P沟道型TFT205为截止状态的H电平。进而，该信号经由逻辑反相电路280以及或非电路270延迟，作为另一方的互补电路驱动信号，成为使N沟道型TFT206为导通状态的H电平。即，逻辑反相电路280以及或非电路270起到延迟元件的作用。

另一方面，在判断为作为第2逻辑反相电路的逻辑反相电路250的输入低于第2逻辑反相电平V_L的情况下，从或非电路270供给到N沟道型TFT206的上述另一方的互补电路驱动信号成为使N沟道型TFT206为截止状态的L电平，进而，该信号经由逻辑反相电路290以及与非电路260延迟，作为上述一方的互补电路驱动信号，成为使P沟道型TFT205为导通状态的L电平。即，逻辑反相电路290以及与非电路260起到延迟元件的作用。

另外，互补电路驱动信号的延迟量例如可以通过把逻辑反相电路280、290做成连接多个反相器电路的结构，增减连接的级数进行调节。

在电平移位电路200中，通过具备输出缓冲器202，从电平移位电路200的输出端OUT输出把输入端VIN的信号的逻辑反相后的信号。关于其它的结构与第1实施形态相同，省略说明。

<2-2：工作>

这里，说明电平移位电路200的工作。

如果节点N210中的电压超过第1逻辑反相电平V_H，则作为互补电路驱动信号一方的与非电路260的输出信号成为H电平。而且，这种情况下，作为另一方互补电路驱动信号的或非电路270的输出信号比与非电路260的输出信号延迟，成为H电平。从而，在P沟道型TFT205成为截止状态以后，N沟道型TFT206成为导通状态。

另一方面，如果节点N210中的电压低于第2逻辑反相电平V_L，则作为互补电路驱动信号的另一方的或非电路270的输出信号成为L电平。而且，这种情况下，输出一方的互补电路驱动信号的与非电路260的输出信号比或非电路270的输出信号延迟，成为L电平。从而，在N沟道型TFT206成为断开状态以后，P沟道型TFT205成为导通状态。

即，在每一种情况下，构成输出缓冲器202的晶体管中，在一方成为截止状态以后，另一方成为导通状态。

<2-3：效果>

这样，逻辑输出电路230输出的互补电路驱动信号，当构成输出缓冲器的P沟道型TFT205以及N沟道型TFT206成为导通状态时延迟后输出，成为截止状态时立即进行反相，因此P沟道型TFT205以及N沟道型TFT206在一方成为截止以后另一方成为导通。从而，即使输出与输出缓冲器的能力相应的大电流，也能够减少由两者同时成为导通状态发生的贯通电流。

<3.第3实施形态>

在上述的实施形态中，为了使逻辑反相电路的逻辑反相电平与偏置电路输出的偏置电压不同，使N沟道型TFT以及P沟道型TFT的栅的形状尺寸比相互不同。下面，说明即使分别使用相同尺寸的N沟道型TFT以及相同尺寸的P沟道型TFT，也能够使逻辑反相电路的逻辑反相电平与偏置电压不同的第3实施形态。

<3-1：结构>

图6是以晶体管级表示作为本发明第3实施形态的第1逻辑反相电路的逻辑反相电路340以及作为第2逻辑反相电路的逻辑反相电路350的结构的电路图。

本实施形态的电平移位电路相对于第2实施形态的电平移位电路200的结构，在逻辑反相电路340具备1个P沟道型TFT341以及2个N沟道型TFT342、343，另外，逻辑反相电路350具备2个P沟道型TFT351、352以及1个N沟道型TFT353这一点不同。

关于其它的结构与第2实施形态相同，省略图示以及说明。

图6中，具体地讲，在作为第1判定电路的逻辑反相电路340中，P沟道型TFT341的源连接到V_DD，漏连接到N沟道型TFT342的源。另外，N沟道型TFT342的漏连接到N沟道型TFT343的漏，N沟道型TFT343的源连接到V_SS。P沟道型TFT341以及N沟道型TFT342的栅都连接到节点N110，N沟道型TFT343的栅连接到V_DD。

另一方面，在作为第2判定电路的逻辑反相电路350中，P沟道型TFT351的源连接到V_DD，漏连接到P沟道型TFT352的源。另外，P沟道型TFT352的漏连接到N沟道型TFT353的漏，N沟道型TFT353的源连接到V_SS。P沟道型TFT352以及N沟道型TFT353的栅都连接到节点N110，P沟道型TFT351的栅连接到V_SS。

另外，在本实施形态中，逻辑反相电路120、逻辑反相电路340和逻辑反相电路350所具备的P沟道型TFT的栅相互是相似形，N沟道型TFT的栅也相互是相似形。由此，作为逻辑反相电路120、逻辑反相电路340和逻辑反相电路350的TFT，能够使用形状尺寸比相互相等的标准的TFT。另外，还能够使P沟道型TFT的栅的形状尺寸相互大致相等，使N沟道型TFT的栅的形状尺寸也相互大致相等。

<3-2：工作>

其次，说明第3实施形态中的偏置电压与逻辑反相电平的关系。

分别根据下式求出逻辑反相电路120所供给的偏置电压V_B以及逻辑反相电路340、350的第1逻辑反相电平V_H以及第2逻辑反相电平V_L。

【式12】

$V_B=\frac{(V_{\mathrm{DD}}-V_{\mathrm{tp}}-\mathrm{\&alpha;}{V}_{\mathrm{tn}})}{(1+\mathrm{\&alpha;})}$

$V_H=\frac{(V_{\mathrm{DD}}-V_{\mathrm{tp}}-{\mathrm{\&alpha;}}^{\&prime;}{V}_{\mathrm{tn}})}{(1+{\mathrm{\&alpha;}}^{\&prime;})}$

$V_L=\frac{(V_{\mathrm{DD}}-V_{\mathrm{tp}}-{\mathrm{\&alpha;}}^{\&prime;\&prime;}{V}_{\mathrm{tn}})}{(1+{\mathrm{\&alpha;}}^{\&prime;\&prime;})}$

这里，α根据构成电路的N沟道型和P沟道型TFT的栅尺寸决定。

【式13】

$\mathrm{\&alpha;}=\sqrt{\frac{({\mathrm{\&mu;}}_n{C}_o/2)\&CenterDot;(W_n/L_n)}{({\mathrm{\&mu;}}_p{C}_o/2)\&CenterDot;(W_p/L_p)}}$

这一点对于α’、α”也相同。

图6中，由于逻辑反相电路340的N沟道型TFT343的栅连接到V_DD，因此成为恒定导通状态。这一点与作为逻辑反相电路340的工作，N沟道型TFT343的栅与N沟道型TFT342的栅都连接到节点N110上等同。而且，这种情况下，可以视为：两个N沟道型TFT342、343，等价于栅宽度与N沟道型TFT342、343大致相等，栅长度大致是其2倍的1个N沟道型TFT。从而，成为α’＜α的关系，V_H＞V_B，即，第1逻辑反相电平V_H设定为比偏置电压V_B高。

这样，通过增多串联连接源-栅的N沟道型TFT的数量，能够把第1逻辑反相电平V_H设定为比偏置电压V_B高。即，根据构成逻辑反相电路340的晶体管元件对于构成逻辑反相电路120的晶体管元件的串并联级数之比设定第1逻辑反相电平。

另一方面，在逻辑反相电路350中，可以看作：2个P沟道型TFT351、352等价于栅宽度与P沟道型TFT351、352大致相等，栅长度大约是其2倍的1个P沟道型TFT。从而，成为α”＞α，V_L＜V_B，即，第2逻辑反相电平V_L设定为比偏置电压V_B低。

这样，通过增多串联连接源-漏的P沟道型TFT的数量，能够使第2逻辑反相电平V_L比偏置电压V_B低。即，根据构成逻辑反相电路350的晶体管元件对于构成逻辑反相电路120的晶体管元件的串并联级数之比设定第2逻辑反相电平。

<3-3：效果>

这样，通过使逻辑反相电路340具备的N沟道型TFT或者P沟道型TFT的至少一方的个数与逻辑反相电路350具备的与上述一方同一种类的沟道型的TFT的个数不同，改变两者的TFT的串并联级数之比，能够调整第1逻辑反相电平V_H与第2逻辑反相电平V_L的差。

例如，通过在逻辑反相电路120、340、350之间，调节使源-漏连接的TFT的个数，不会使TFT之间的栅尺寸不同，而能够把第1逻辑反相电平V_H设定为比偏置电压V_B高，把第2逻辑反相电平V_L设定为比偏置电压V_B低。

从而，能够不是在掩模布局图设计而是在电路设计的阶段容易地进行TFT数量的调整。

另外，在逻辑反相电路340、350中，N沟道型TFT343以及P沟道型TFT351的栅不是连接到节点N110而是连接到电源，是为了抑制连接到节点N110上的栅的寄生电容的增加。由此，由于没有增加成为逻辑反相电路340以及逻辑反相电路350的输入信号的电压降低的原因的连接到节点N110上的寄生电容，因此能够防止输入灵敏度的降低。

<4.第4实施形态>

<4-1：结构>

图7是表示本发明第4实施形态的电平移位电路400的结构的电路图。

本实施形态的电平移位电路400相对于第2实施形态的电平移位电路200(参照图5)的结构，在作为第1逻辑反相电路使用与非电路440，作为第2逻辑反相电路使用或非电路450，与非电路440以及或非电路450一体地形成为作为逻辑输出电路的RS触发器这一点不同。这里，作为与非电路440，能够采用并联连接2个P沟道型TFT，串联连接2个N沟道型TFT的一般的结构。另外，作为或非电路450，能够采用串联连接了2个P沟道型TFT，并联连接了2个N沟道型TFT的一般结构。另外，在电平移位电路400中，由于比第2实施形态的电平移位电路200少一级逻辑反相电路，因此从输出端OUT输出输入端IN的输入信号的非反相信号。关于其它的结构与第2实施形态相同，省略说明。

<4-2：工作>

对电平移位电路400的工作进行说明。

在电容器410的一端，如果从输入端IN供给低振幅的逻辑输入信号，作为另一端的节点N410的电压超过作为第1逻辑反相电路的与非电路440的第1逻辑反相电平V_H，则该与非电路440的输出信号成为L电平，由此，供给有从逻辑反相电路460输出的H电平的信号的或非电路450的输出信号也成为L电平。其结果，逻辑反相电路470的输出信号成为H电平，保持与非电路440的输出。从而，由于连接到与非电路440的输出的P沟道型TFT405成为导通状态，连接到或非电路450的输出的N沟道型TFT406成为截止状态，因此输出端OUT的信号成为H电平。

另一方面，如果节点N410中的电压低于第2逻辑反相电平V_L，则或非电路450的输出信号成为H电平，与非电路440的输出信号也成为H电平。从而，由于P沟道型TFT405成为导通状态，N沟道型TFT406成为截止状态，因此输出端OUT的信号成为L电平。

其结果，从输出端OUT输出对电平移位电路400的输入端IN所输入的信号的非反相逻辑的信号。

<4-3：效果>

这样，由于能够把作为第1逻辑反相电路的与非电路440以及作为第2逻辑反相电路的或非电路450与逻辑反相电路430所具备的保持电路形成成为一体，因此能够以很少门电路数实现电平移位电路。

另外，在电平移位电路400中，与非电路440是并联连接了2个P沟道型TFT，串联连接了2个N沟道型TFT的结构。另外，或非电路450是串联连接了2个P沟道型TFT，并联连接了2个N沟道型TFT的结构。因此，即使使用相同栅尺寸的P沟道型TFT以及相同栅尺寸的N沟道型TFT，也能够把与非电路440的第1逻辑反相电平V_H设定为比V_B高，把或非电路450的第2逻辑反相电平V_L设定为比V_B低。通过使用与非电路440以及或非电路450，能够不变更各个TFT之间的形状尺寸比，设定适当的用于判定的逻辑反相电平。

<5.第5实施形态>

<5-1：结构>

图8是表示本发明第5实施形态的电平移位电路500的结构的电路图。

本实施形态的电平移位电路500是相对于第2实施形态的电平移位电路200(参照图5)的结构，作为构成逻辑输出单元535的与非电路以及或非电路，使用三输入的与非电路560和三输入的或非电路570。这里，成为对或非电路570的1个输入，输入用于使电平移位电路500的内部成为初始状态的复位信号R，对与非电路560的1个输入，输入复位信号R的反相信号RB的结构。

关于其它的结构，与第2实施形态相同，省略说明。

<5-2：工作>

接着，说明电平移位电路500的工作。

首先，如果作为复位信号R供给H电平的信号，并作为复位信号的反相信号RB供给L电平的信号，则与非电路560的输出信号成为H电平，逻辑反相电路580的输出信号成为L电平。由此，该L电平的信号输入到或非电路570。另一方面，或非电路570的输出信号成为L电平，逻辑反相电路590的输出信号成为H电平。由此，该H电平的信号输入到与非电路560。从而，把电平移位电路500的内部状态初始化，在复位信号R成为L电平，反相信号RB成为H电平以后仍然保持该初始状态。

接着，向电容器510的一端从输入端IN供给低振幅的逻辑输入信号，如果作为另一端的节点N510中的电压低于第2逻辑反相电平V_L，则或非电路570的输出信号成为L电平，与非电路560的输出信号也成为L电平。从而，N沟道型TFT506成为截止状态，P沟道型TFT505成为导通状态，由此，输出端OUT的信号成为H电平。

另一方面，如果节点N510中的电压超过第1逻辑反相电平V_H，则与非电路560的输出信号成为H电平，或非电路570的输出信号也成为H电平。从而，N沟道型TFT506成为导通状态，P沟道型TFT505成为截止状态，由此，输出端OUT的信号成为L电平。

其结果，从输出端OUT输出在电平移位电路500的输入端IN中所输入的信号的反相信号。

<5-3：效果>

电平移位电路500由于具备用于使内部成为初始状态的复位信号输入，因此在输入低振幅的逻辑输入信号之前，能够确定内部状态以及输出信号的状态。特别是在使用了多个电平移位电路500的情况下，能够统一电源接通后的初始状态。

<6.第6实施形态>

<6-1：结构>

图9是表示本发明第6实施形态的电平移位电路600的结构的电路图。

本实施形态的电平移位电路600相对于第2实施形态的电平移位电路200(参照图5)的结构，在具备2个输入低振幅的逻辑输入信号的电容元件这一点上不同。

详细地讲，电平移位电路600具备：对一端输入共用的逻辑输入信号的作为第1电容元件的电容器610以及作为第2电容元件的电容器611；对电容器610的另一端供给第1偏置电压V_B1的成为第1偏置电路的作为第3逻辑反相电路的逻辑反相电路620；对电容器611的另一端供给与第1偏置电压V_B1不同的第2偏置电压V_B2的成为第2偏置电路的作为第4逻辑反相电路的逻辑反相电路622；具有第1逻辑反相电平V_H的作为第1逻辑反相电路的逻辑反相电路640；以及具有第2逻辑反相电平V_L的作为第2逻辑反相电路的逻辑反相电路650。这里，逻辑反相电路620、640、622、650分别是互补型晶体管电路。

关于其它的结构，与第2实施形态相同，省略说明。

在电平移位电路600中，逻辑反相电路640的第1逻辑反相电平V_H设定为比逻辑反相电路620供给的偏置电压V_B1高，逻辑反相电路650的第2逻辑反相电平V_L设定为比逻辑反相电路622供给的作为第4逻辑反相电平的偏置电压V_B2低。该设定能够通过调整构成逻辑反相电路640的晶体管元件相对于构成逻辑反相电路620的晶体管元件的形状尺寸或者串并联级数之比，调整构成逻辑反相电路650的晶体管元件相对于构成逻辑反相电路622的晶体管元件的形状尺寸或者串并联级数之比进行。调整例如通过按照逻辑反相电路640、620、622，650的顺序加大逻辑反相电路640、620、622、650所具有的P沟道型TFT的栅长度，使其它的规格相同而进行。

图10是表示逻辑反相电路620、640、622、650的输入输出特性的曲线图。

由于逻辑反相电路620、622的输出连接到各自的输入，因此用逻辑反相电路620、622的输入输出特性的曲线与VIN＝VOUT的直线的交点的电压，表示各自的偏置电压V_B1、V_B2。关于逻辑反相电路640、650的第1逻辑反相电平V_H以及第2逻辑反相电平V_L，如果假定单独取出并且把输入输出连接在一起，则与逻辑反相电路120相同，用输入输出特性曲线与VIN＝VOUT的直线的交点表示。这里，示出V_L＜V_B1，而且，V_B2＜V_H的关系。

<6-2：工作>

其次，说明电平移位电路600的工作。

图11用于说明该工作，表示电平移位电路600的各部分的电压波形。

对电容器610的一端，从输入端IN供给低振幅的逻辑输入信号，如果作为另一端的节点N610中的电压超过第1逻辑反相电平V_H，则逻辑反相电路640的输出信号成为L电平。由此，与非电路660的输出信号成为H电平，或非电路670的输出信号也成为H电平。从而，P沟道型TFT605成为截止状态，N沟道型TFT606成为导通状态，输出端OUT的信号成为L电平。

另一方面，如果节点N611中的电压低于第2逻辑反相电平V_L，则逻辑反相电路650的输出信号成为H电平。由此，或非电路670的输出信号成为L电平，与非电路660的输出信号也成为L电平。由此，N沟道型TFT606成为截止状态，P沟道型TFT605成为导通状态，输出端OUT的信号成为H电平。

其结果，从输出端OUT输出在电平移位电路600的输入端IN所输入的信号的反相信号。

<6-3：效果>

电平移位电路600具备多个输入共用的逻辑输入信号的电容器610、611，电容器610、611的每一个与相互独立的偏置电压以及逻辑反相电平的组合相对应。即，能够使电容器610与偏置电压V_B1以及第1逻辑反相电平V_H的组合相对应，而且，使电容器611与偏置电压V_B2以及第2逻辑反相电平V_L的组合相对应。从而，在各个电容器610、611的每一个中可以独立地调整构成逻辑反相电路620、622以及逻辑反相电路640、650的元件的特性，能够设定最佳的逻辑反相电平。例如，通过独立地调节偏置电压V_B1和V_B2，设定在各自的第1逻辑反相电平V_H以及第2逻辑反相电平V_L的附近，能够使输入灵敏度成为高灵敏度。

另外，例如，在逻辑反相电路640是与逻辑反相电路650不同的电路结构的情况下，通过在逻辑反相电路620中使用与逻辑反相电路640同样的电路结构，能够抵消在两者中以同样的倾向发生的制造工艺的偏差或者经时变化，降低输入灵敏度的变化。另外，在不同的电容器610、611的每一个中，能够独立地调整输入灵敏度。

<7.第7实施形态>

<7-1：结构>

图12是本发明第7实施形态的逻辑反相电路700的结构的电路图。

本实施形态的电平移位电路700相对于第6实施形态的电平移位电路600(参照图9)的构成，在作为第1逻辑反相电路使用与非电路740，作为第2逻辑反相电路使用或非电路750这一点，以及作为由与非电路740、或非电路750以及逻辑反相电路760、770构成的逻辑输出单元的RS触发器与第1逻辑反相电路以及第2逻辑反相电路形成为一体这一点不同。关于其它的结构与第6实施形态相同，省略说明。

<7-2：工作、效果>

本实施形态兼有第6实施形态和第4实施形态的两种特征。即，由于能够把作为第1逻辑反相电路的与非电路740以及作为第2逻辑反相电路的或非电路750兼用为作为逻辑输出电路的RS触发器，因此能够以较少的门电路数实现电平移位电路，并可以在各个电容器710、711的每一个中独立地调整构成逻辑反相电路720、722、与非电路740以及或非电路750的元件的特性，能够进行最佳的电平判定。

<8.第8实施形态>

<8-1：结构>

图13是表示本发明第8实施形态的逻辑反相电路800的结构的电路图。

本实施形态的电平移位电路800相对于第6实施形态的电平移位电路600(参照图9)的结构，在作为构成RS触发器的与非电路以及或非电路，使用三输入的与非电路860和或非电路870这一点不同。这里，构成为：对或非电路870的1个输入，输入用于使电平移位电路800的内部成为初始状态的复位信号R，对与非电路860的1个输入，输入复位信号R的反相信号RB。关于其它的结构，与第6实施形态相同，省略说明。

<8-2：工作、效果>

本实施形态兼有第6实施形态和第5实施形态的两种特征。

即，电平移位电路800由于具备用于使内部成为初始状态的复位信号输入，因此在输入低振幅的逻辑输入信号之前，能够确定内部状态以及输出信号的状态。特别是，在使用有多个电平移位电路800的情况下，能够统一电源接通后的初始状态。

<9.第9实施形态>

<9-1：结构>

图14是表示本发明第9实施形态的逻辑反相电路900的结构的电路图。

本实施形态的电平移位电路900相对于第8实施形态的电平移位电路800(参照图13)的结构，在作为逻辑反相电路920、940使用与非电路，另外，作为逻辑反相电路922、950使用或非电路这一点不同。这里，构成为：对逻辑反相电路920、940的各自的1个输入，输入复位信号R，对逻辑反相电路922、950的各自的1个输入，输入复位信号R的反相信号RB。另外，这些输入是与连接到电容器910、911的输入的一端不同的另一端。关于其它的结构与第8实施形态相同，省略说明。

<9-2：工作、效果>

这里，说明第9实施形态中的工作。首先，如果为了使电平移位电路900成为初始状态或者停止状态，作为复位信号R供给H电平的信号，并作为复位信号的反相信号RB供给L电平的信号，则逻辑反相电路920、940的输出信号成为H电平，逻辑反相电路922、950的输出信号成为L电平。这时，逻辑反相电路920、940、922、950所具有的构成互补型晶体管电路的各晶体管成为导通或者截止状态的某一种状态。从而，能够防止构成互补型晶体管电路的P沟道型晶体管以及N沟道型晶体管的双方都在饱和区工作，同时流过漏电流。

接着，如果为了成为解除了电平移位电路900的初始状态或者停止状态的工作状态，作为复位信号R供给L电平的信号，并作为复位信号的反相信号RB供给H电平的信号，则逻辑反相电路920、922的输出的信号电压成为作为各自的逻辑反相电平的V_B1、V_B2。另外，逻辑反相电路940、950的输出信号与相对于各自的逻辑反相电平的输入的信号电平相对应，成为H电平或者L电平。

这样，逻辑反相电路920、940、922以及950的至少一个具有与连接到电容器910或电容器911上的输入的一端不同的另一端，根据该输入的另一端的信号，与输入的一端的信号电平无关，使输出信号固定为H电平或者L电平这样的预定电平。由此，在使电平移位电路900不工作的情况下，能够防止在构成互补晶体管电路的P沟道型晶体管以及N沟道型晶体管的双方中同时流过漏电流，降低功耗。

另外，本实施形态的结构也能够适用于其它的实施形态。例如，作为第1实施形态的电平移位电路100(图1)的逻辑反相电路120、140、150，也可以使用具有输入的另一端的与非电路或者或非电路。

另外，在本实施形态中，对用于使输出信号固定的另一端，输入了在逻辑输出单元935中输入的复位信号R以及复位信号的反相信号RB，而本发明并不限于这种情况，输入到另一端的只要是用于使输出信号固定的信号即可。例如，也可以输入与复位信号R以及复位信号的反相信号RB不同的节能信号及其反相信号。

<10：变形例、改良例>

另外，本发明不限于上述实施形态，能够达到本发明目的的范围内的变形和改良等都包括在本发明中。

例如，不限于上述实施形态的每一个，把上述实施形态的特征组合起来的实施形态也包括在本发明中。

另外，在上述实施形态中，以P沟道型TFT以及N沟道型TFT为例说明了开关元件，而本发明并不限于这种情况，只要是构成互补型晶体管的开关元件即可。例如，既可以是P沟道型MOS晶体管或者N沟道型MOS晶体管，也可以是PNP型晶体管或者NPN型晶体管。

另外，在上述实施形态中，作为反相器电路说明了主要的逻辑反相电路，而本发明并不限于这种情况，只要是把输入信号的逻辑电平反相后输出的电路即可，例如，可以是与非电路、或非电路、异或电路这样的电路。

另外，在上述实施形态中，说明了逻辑输出电路所具备的逻辑输出单元是保持上述第1逻辑反相电路的判定结果以及上述第2逻辑反相电路的判定结果的触发器这样的保持电路，而本发明并不限于这种情况，还包括不是保持电路的结构。例如，还可以是把上述第1逻辑反相电路的判定结果以及上述第2逻辑反相电路的判定结果输入到构成电流缓冲器的互补型晶体管的P型以及N型的开关元件的结构。其中，从适宜地与相邻变化点之间的间隔长的信号相对应这一点出发，最好是保持电路。

另外，在上述实施形态中，说明了把互补电路驱动信号输出到内置的输出缓冲器的情况，而本发明并不限于这种情况，也可以供给到设置在电平移位电路外部的输出缓冲器中，这种情况下，互补电路驱动信号成为电平移位电路自身的逻辑输出信号。

<11.液晶面板的构造例>

其次，参照图15以及图16说明上述电结构的电光装置1的整体结构。这里，图15是表示电光装置1的结构的立体图，图16是图15中的A-A剖面图。液晶面板具备：形成有像素电极等的玻璃或者半导体等元件基板1151和形成有共用电极1158等的玻璃等透明对向基板1152，在这些元件基板1151以及对向基板1152的间隙中封入液晶1155。

在对向基板1152的外周部，设置把元件基板1151以及对向基板1152的间隙密封的密封构件1154。该密封构件1154与元件基板1151以及对向基板1152一并，形成封入液晶1155的空间。在密封构件1154中，为了保持元件基板1151以及对向基板1152的间隔，混入衬垫1153。另外，在密封构件1154中，形成用于封入液晶1155的开口部，该开口部在封入液晶1155以后，用密封材料1156密封。

这里，在元件基板1151的对向面，即密封构件1154外侧的一条边上，形成数据线驱动电路1200，成为驱动沿着Y方向延伸的数据线的结构。进而，在该一条边上形成多个连接电极1157，成为输入来自定时发生电路的各种信号、图像信号的结构。另外，在与该一条边相邻的一条边上，形成扫描线驱动电路1500，成为分别从两侧驱动沿着X方向延伸的扫描线的结构。另一方面，对向基板1152的共用电极1158，通过在与元件基板1151粘合部分的四个角中的至少1个位置设置的导通构件，谋求与元件基板1151的电导通。此外，在对向基板1152中根据液晶面板的用途，例如，第1，设置条带形或者马赛克形、三角形等排列的滤色器，第2，例如设置在光致抗蚀剂中分散了铬、镍等金属材料，或者碳、钛等的树脂黑等黑矩阵，第3，设置向液晶面板上照射光的背光源，特别是在色光调制用途的情况下，不形成滤色器，而在对向基板1152上设置黑矩阵。

除此以外，在元件基板1151以及对向基板1152的对向面上，分别设置沿着预定的方向实施研磨处理了的取向膜等，另一方面，在其各个背面一侧分别设置与取向方向相对应的偏振板。其中，作为液晶1155，如果使用在高分子中分散了微小粒子的高分子分散型液晶，则不需要上述的取向膜和偏振板等，其结果，由于光利用效率高，因此在高亮度、低功耗的方面是有利的。另外，代替在元件基板1151上形成数据线驱动电路1200、扫描线驱动电路1500等周边电路的一部分或者全部，例如，既可以采取将使用TAB(带自动键合)技术安装在膜上的驱动IC芯片，介由设置在元件基板1151的预定位置的各向异性导电膜，进行电以及机械连接的结构，也可以采取使用COG(玻璃上芯片)技术，介由各向异性导电膜，把驱动用IC芯片自身进行电以及机械连接到元件基板1151的预定位置的结构。

<12.应用例>

在上述实施形态中例示了具备液晶的电光装置，而本发明也能够适用在使用了液晶以外的电光物质的电光装置中。所谓电光物质，是通过电信号(电流信号或者电压信号)的供给，透射率、亮度这样的光学特性发生变化的物质。例如，对于把有机EL(场致发光)或者发光聚合物等OLED元件用作为电光物质的显示面板、把包含着色了的液体和分散在该液体中的白色粒子的微胶囊用作为电光物质的电泳显示面板、把按每一个极性不同的区域分别涂敷成不同颜色的扭曲球用作为电光物质的扭曲球显示面板、把黑色墨粉用作为电光物质的墨粉显示面板、或者把氦或氖等高压气体用作为电光物质的等离子显示面板等各种电光装置，与上述实施形态相同，都能够采用本发明。

<13.电子设备>

接着，说明采用了上述实施形态以及应用例中的电光装置1的电子设备。图17表示采用了电光装置1的移位型的个人计算机的结构。个人计算机2000具备作为显示单元的电光装置1和主体部2010。在主体部2010中，设定电源开关2001以及键盘2002。该电光装置1由于具备输入灵敏度不受由制造工艺的偏差产生的影响的电平移位电路，因此能够显示均质的图像。

图18表示采用了电光装置1的便携式电话机的结构。便携式电话机3000具备多个操作按钮3001和滚动按钮3002以及作为显示单元的电光装置1。通过操作滚动按钮3002，在电光装置1上显示的画面滚动。图19表示采用了电光装置1的信息便携终端(PDA：个人数字助手)的结构。信息便携终端4000具备多个操作按钮4001和电源开关4002以及作为显示单元的电光装置1。如果操作电源开关4002，则在电光装置1上显示地址簿或者日程表这样的各种信息。

另外，作为采用电光装置1的电子设备，除去图17～图19所示的以外，还可以举出数码照相机、液晶电视、取景器型或监视器直视型的磁带录像机、汽车导航装置、寻呼机、电子记事本、台式计算器、文字处理器、工作站、电视电话机、POS终端、具备触摸面板的设备等。而且，作为这些各种电子设备的显示单元，能够采用上述的电光装置1。

Claims (14)

1.一种电平移位电路，其特征在于，具备：

在一端输入有具有第1逻辑振幅的逻辑输入信号的电容元件；

逻辑输出电路，其包括：具有第1逻辑反相电平的第1逻辑反相电路，以及具有第2逻辑反相电平的第2逻辑反相电路，通过上述第1逻辑反相电路与上述第2逻辑反相电路的输出极性一致，使具有第2逻辑振幅的逻辑输出信号反相；以及

具有第3逻辑反相电平的第3逻辑反相电路，

上述电容元件的另一端连接到上述第1逻辑反相电路的第1输入端以及上述第2逻辑反相电路的第1输入端，

上述第3逻辑反相电路的第1输入端以及输出端，连接到上述电容元件的另一端，

上述第1逻辑反相电平设定为比上述第3逻辑反相电平高，

上述第2逻辑反相电平设定为比上述第3逻辑反相电平低。

2.根据权利要求1所述的电平移位电路，其特征在于，

上述第1逻辑反相电路、上述第2逻辑反相电路和上述第3逻辑反相电路是互补型晶体管电路。

3.根据权利要求1或2所述的电平移位电路，其特征在于，

根据构成上述第1逻辑反相电路的晶体管元件相对构成上述第3逻辑反相电路的晶体管元件的形状尺寸或者串并联级数之比，设定上述第1逻辑反相电平，

根据构成上述第2逻辑反相电路的晶体管元件相对构成上述第3逻辑反相电路的晶体管元件的形状尺寸或者串并联级数之比，设定上述第2逻辑反相电平。

4.根据权利要求1或2所述的电平移位电路，其特征在于，

上述第1逻辑反相电路、上述第2逻辑反相电路以及上述第3逻辑反相电路中的至少一个，还具有与上述第1输入端不同的第2输入端，与上述第1输入端的信号无关，根据上述第2输入端的信号，把输出信号固定为预定的电平。

5.根据权利要求1所述的电平移位电路，其特征在于，

上述第1逻辑反相电路、上述第2逻辑反相电路和上述第3逻辑反相电路，由互补晶体管电路构成，

上述具有第2逻辑振幅的逻辑输出信号是用于驱动上述互补晶体管电路的互补电路驱动信号。

6.根据权利要求5所述的电平移位电路，其特征在于，

上述互补晶体管电路，是串联连接在供给上述第2逻辑振幅的电源之间、由上述互补电路驱动信号驱动的互补型晶体管电路。

7.一种电平移位电路，其特征在于，具备：

在一端输入有具有第1逻辑振幅的逻辑输入信号的第1电容元件；

在一端输入有上述逻辑输入信号的第2电容元件；

逻辑输出电路，其包括：具有第1逻辑反相电平的第1逻辑反相电路，以及具有第2逻辑反相电平的第2逻辑反相电路，通过上述第1逻辑反相电路与上述第2逻辑反相电路的输出极性一致，把具有第2逻辑振幅的逻辑输出信号反相；

具有第3逻辑反相电平的第3逻辑反相电路；以及

具有第4逻辑反相电平的第4逻辑反相电路，

上述第1电容元件的另一端连接于上述第1逻辑反相电路的第1输入端，

上述第2电容元件的另一端连接于上述第2逻辑反相电路的第1输入端，

上述第3逻辑反相电路的第1输入端以及输出端，连接于上述第1电容元件的另一端，

上述第4逻辑反相电路的第1输入端以及输出端，连接于上述第2电容元件的另一端，

上述第1逻辑反相电平设定为比上述第3逻辑反相电平高，

上述第2逻辑反相电平设定为比上述第4逻辑反相电平低。

8.根据权利要求7所述的电平移位电路，其特征在于，

上述第1逻辑反相电路、上述第2逻辑反相电路、上述第3逻辑反相电路和上述第4逻辑反相电路是互补型晶体管电路。

9.根据权利要求7或8所述的电平移位电路，其特征在于，

根据构成上述第1逻辑反相电路的晶体管元件相对构成上述第3逻辑反相电路的晶体管元件的形状尺寸或者串并联级数之比，设定上述第1逻辑反相电平，

根据构成上述第2逻辑反相电路的晶体管元件相对构成上述第4逻辑反相电路的晶体管元件的形状尺寸或者串并联级数之比，设定上述第2逻辑反相电平。

10.根据权利要求7或8所述的电平移位电路，其特征在于，

上述第1逻辑反相电路、上述第2逻辑反相电路、上述第3逻辑反相电路以及上述第4逻辑反相电路中的至少一个，还具有与上述第1输入端不同的第2输入端，与上述第1输入端的信号无关，根据上述第2输入端的信号，把输出信号固定为预定的电平。

11.根据权利要求7所述的电平移位电路，其特征在于，

上述第1逻辑反相电路、上述第2逻辑反相电路、上述第3逻辑反相电路以及上述第4逻辑反相电路，由互补晶体管电路构成，

上述具有第2逻辑振幅的逻辑输出信号是用于驱动上述互补晶体管电路的互补电路驱动信号。

12.根据权利要求11所述的电平移位电路，其特征在于，

上述互补晶体管电路，是串联连接在供给上述第2逻辑振幅的电源之间、由上述互补电路驱动信号驱动的互补型晶体管电路。

13.一种电光装置，其特征在于，

具备权利要求1或7所述的电平移位电路。

14.一种电子设备，其特征在于，

具备权利要求13所述的电光装置。

Images