CN1795558A - 电子部件、模块及模块的组装方法、识别方法及环境设定方法 - Google Patents

电子部件、模块及模块的组装方法、识别方法及环境设定方法 Download PDF

Info

Publication number
CN1795558A
CN1795558A CNA2004800148037A CN200480014803A CN1795558A CN 1795558 A CN1795558 A CN 1795558A CN A2004800148037 A CNA2004800148037 A CN A2004800148037A CN 200480014803 A CN200480014803 A CN 200480014803A CN 1795558 A CN1795558 A CN 1795558A
Authority
CN
China
Prior art keywords
terminal
stacked
module
electronic unit
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800148037A
Other languages
English (en)
Other versions
CN100481445C (zh
Inventor
佐藤知稔
根本义彦
高桥健司
秋山雪治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Sharp Corp
Renesas Electronics Corp
Original Assignee
Renesas Technology Corp
Toshiba Corp
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Toshiba Corp, Sharp Corp filed Critical Renesas Technology Corp
Publication of CN1795558A publication Critical patent/CN1795558A/zh
Application granted granted Critical
Publication of CN100481445C publication Critical patent/CN100481445C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本发明的目的在于，提供一种能够以相同结构层叠为多层以组装成模块的电子部件。以预定的设定次数的旋转对称或者以与包含所述旋转对称及对称轴线的面对称地形成各端子组(31～36)的各端子。公共连接端子组(32，36)的各端子(A0～A7，RFCG)在层叠方向两侧的表面部形成连接部。个别连接端子组(31，33)的各端子中，一个特定端子(CS；KEY)在层叠方向两侧的表面部的至少一方形成连接部，余下的相关端子(NC；DMY)在层叠方向两侧的表面部形成连接部。通过将这样的电子部件(20)分别相互错开规定角度或者进一步翻转以进行层叠，能够采用相同的电子部件(20)较佳地组装模块，其中，规定角度是指将360度除以所述设定次数得到的角度。

Description

电子部件、模块及模块的组装方法、识别方法及环境设定方法
技术领域
本发明涉及电子部件、将多个电子部件层叠组装成的模块、组装该模块的方法、识别该组装成的模块的方法以及设定组装成的模块的工作环境的方法。
背景技术
图23是表示第1现有技术的模块1的透视图。为了实现大规模集成电路(LSI)2的高密度安装，将LSI2层叠形成模块1。在带载3上载置LSI2构成带载封装(TCP)4，将这些TCP4层叠形成模块1。在该模块1中，构成为能够利用带载3的结构来识别各LSI2。
各LSI2具有芯片侧选择端子5和芯片侧一般端子6，上述芯片侧选择端子5用于输入选择以指定LSI的信息，上述芯片侧一般端子6用于输入输出与应执行的处理工作相关的信息，构成为在从未图示的电路衬底向芯片侧一般端子6供给处理工作的指令的同时，向芯片侧选择端子5供给指定执行处理工作的LSI2的信息，并且由被指定的LSI2执行处理工作。
各LSI2的芯片侧选择端子5通过形成在带载3上的布线7与形成在线路衬底上的衬底侧选择端子8个别地连接。此外各LSI2的芯片侧一般端子6通过形成在带载3上的布线9与形成在电路衬底上的衬底侧一般端子10公共连接。为了将芯片侧选择端子5与衬底侧选择端子8个别地连接，在电路衬底上形成与LSI的个数相同数目的衬底侧选择端子8a～8c(总称时为标号8)，并且布线7形成为冗余图案，该冗余图案具有与各衬底侧选择端子8a～8c的任何一个都可连接的布线部分，仅保留必要的布线部分并切断去除不需要的部分，由此，各芯片侧选择端子5与各衬底侧选择端子8a～8c的任何一个个别地连接。如此，能够从电路衬底个别地指定各LSI2(例如，请参见特开平2-290048号公报)。
图24是表示第2现有技术中的衬底和下级芯片间的连接结构的透视图。图25是表示第2现有技术中的衬底和中级芯片间的连接结构的透视图。图26是表示第2现有技术中的衬底和上级芯片间的连接结构的透视图。在图24～图26中，为了便于理解，仅图示了贯穿LSI形成的端子、以及该端子和LSI内部的电路间的布线，没有图示LSI的其他结构，例如，层间绝缘膜等。
在如第1现有技术那样采用TCP的情况下，存在因带载3引起的信号延迟而导致不能充分发挥LSI的性能的问题，作为解决该问题且能够实现LSI的高速高功能化的第2现有技术，已知下述技术，即，在LSI上设置贯穿表背两面的端子，不使用带载，在晶片状态或者芯片状态下进行层叠并实施模块化。在第2现有技术中，也必须构成为与第1现有技术相同地能够从电路衬底指定被层叠的各LSI。
在各LSI中形成接触部14，该接触部14相当于与内部电路连接的芯片侧连接端子。在各LSI，在厚度方向上贯穿LSI地形成与LSI的个数相同数目的连接端子15a～15c。各连接端子15a～15c是用于将各LSI个别地连接至电路衬底的端子，并且与形成在电路衬底上的与LSI的个数相同数目的衬底侧连接端子相连接。各LSI的接触部14利用设置在LSI上的各布线16a～16c与相互不同的连接端子15a～15c连接，由此，各LSI的接触部14与各衬底侧选择端子个别地连接。
再者，作为第3现有技术，已知将多个段进行层叠的技术。在该技术中，将各段的端子用具有导电性的粘接剂将各端子彼此电连接起来，同时，机械性地连接各段(例如，请参见特表2001-514449号公报)。
再有，作为第4现有技术，已知有用于逻辑器件的存储器芯片的层叠结构，它是将保护二极管分开后层叠形成的一体化的芯片的电容性应用于减少负载的技术中的结构。在该第4现有技术中，利用了2层的层叠结构，第1层叠结构是将用于指定存储器芯片的端子作成每段即每一存储器芯片不同的结构，且构成为以能够控制各存储器芯片。第2层叠结构是向着与厚度方向垂直的方向在沿存储器芯片的一边缘以错开的状态下层叠各存储器芯片(例如，请参见美国专利第6141245号公报)。
虽然，第2现有技术能够解决第1现有技术的问题，然而，由于以相同姿势配置、层叠LSI，因此，如上述那样个别地连接接触部14和各连接端子15a～15c的布线16a～16c是必要的。必须预先在各LSI上形成这些布线16a～16c，会形成为不同结构的芯片。因此，在制造工序中，有必要作为另外的芯片进行制作。
在层叠不同种类的芯片的情况下，由于原本是不同结构的芯片，所以不存在问题，然而，在例如多层层叠存储器芯片以形成大容量存储器等情况下，如果不进行层叠，虽然也可以使用相同结构的存储器芯片，但是因为进行层叠，所以，如上述，作为上述的另外的芯片，有必要作成仅层叠数目上结构不同的芯片，必须花费极其多余的工夫。
即使对第1以及第3现有技术、第4现有技术中的第1层叠结构来说，也不能够解决上述问题。
再有，在第4现有技术的第2层叠结构中，虽然可以将各存储器芯片形成为同一形状，然而，排列在沿各存储器芯片的错开方向延伸的边缘(至少2边)上的端子，仅能够作为指定存储器芯片用的端子使用，用于总线连接即公共连接至各存储器芯片的端子，必须利用沿与上述各存储器芯片的错开方向不同的方向延伸的边缘(最大2边)进行设计。因此，由于能够设置的端子数目的限制，总线宽度受到制约。
发明内容
本发明的目的在于，提供一种能够以相同的结构层叠为多层以组装成总线宽度限制少的模块的电子部件，并且提供采用该电子部件的模块以及模块的组装方法、识别方法以及环境设定方法。
本发明是一种电子部件，它是具有内部电路并且用于层叠为多层以组装成模块的电子部件，其特征在于，具有公共连接端子组和个别连接端子组，公共连接端子组以具有预定的设定次数的旋转对称性来进行配置，并且具有与内部电路连接的多个端子，公共连接端子组的各端子是应同被层叠的其他电子部件的端子公共地与模块外的部件相连接的端子，在层叠方向两侧的表面部形成用于与其他电子部件的公共连接端子组所具有的端子相连接的连接部，个别连接端子组以具有所述设定次数的旋转对称性来进行配置，并且具有多个端子，所述多个端子包括至少一个特定端子以及余下的相关端子，特定端子与内部电路连接，特定端子是应同被层叠的其他电子部件的特定端子个别地与模块外的部件相连接的端子，在层叠方向两侧的表面部的至少一方上，形成用于与其他电子部件的个别连接端子组所具有的端子相连接的连接部，相关端子是与被层叠的其他电子部件的特定端子相关设置的端子，在层叠方向两侧的表面部形成用于与其他电子部件的个别连接端子组所具有的端子相连接的连接部。
根据本发明，公共连接端子组的各端子形成为预先设定次数的旋转对称，并且在层叠方向两侧的表面部形成连接部。此外个别连接端子组的各端子形成为预先设定次数的旋转对称，其中的至少一个特定端子在层叠方向两侧的表面部的至少一方形成连接部，余下的相关端子在层叠方向两侧的表面部形成连接部。
通过将如此对称配置地形成有端子的电子部件分别相互错开规定角度进行层叠，能够组装成公共电极端子组的各端子与模块外的部件公共连接并且个别连接端子组的特定端子与模块外的部件个别地连接的模块，其中，上述规定角度是指将360除以所述设定次数所得到的角度。由此，将多个电子部件层叠以组装模块时，即使不准备不同结构的电子部件，也能够采用相同结构的电子部件。因此，能够减少用于层叠组装成模块的电子部件的制造工夫，并能够容易地制造电子部件。
进一步，通过采用公共连接端子的数目不容易受到限制、且称为总线宽度等的公共连接端子，能够尽可能地减少每单位时间可收发的数据量的限制。而且，模块能够将投影到与层叠方向垂直的平面时的外形尺寸作成与各电子部件的外形尺寸几乎相同的小尺寸。
此外，本发明的特征在于，在层叠多个电子部件时，将层叠方向一侧的表面部面向一个方向地层叠各电子部件。
根据本发明，能够容易地形成层数为所述设定次数或以下的模块。
再有，本发明的特征在于，在具有所述设定次数的旋转对称性的基础上、进一步相关于通过旋转对称中心的对称线具有线对称性来配置设置于公共电极端子组以及个别连接端子组中的各端子，在层叠多个电子部件时，将至少一个电子部件以层叠方向一侧的表面部面向一个方向并且将余下的电子部件以层叠方向另一侧的表面部面向一个方向来进行层叠。
根据本发明，设置于公共电极端子组以及个别连接端子组中的各端子相关于通过旋转对称中心的对称线具有线对称性，也能够使电子部件相关于层叠方向反转来进行层叠，在该状态下，也能够组装成公共电极端子组的各端子与模块外的部件公共连接并且个别连接端子组的特定端子与模块外的部件个别地连接的模块。因此，能够容易地形成层数为所述设定次数的2倍或以下的模块。
再有，本发明的特征在于，在层叠多个电子部件时，使2个电子部件的主面彼此面对，并且将所述面对的电子部件对进一步多层层叠。
根据本发明，使2个电子部件的主面面对，即将层叠方向一侧的表面部相互面对地形成的电子部件对分别相互错开规定角度来进行层叠，由此，能够容易地形成层叠数目为所述设定次数的2倍或以下的模块，其中，上述规定角度是指将360度除以所述设定次数所得的角度。
再有，本发明的特征在于，特定端子仅在层叠方向两侧的表面部的任意一方上形成用于与其他电子部件的个别连接端子组所具有的端子相连接的连接部。
根据本发明，特定端子仅在层叠方向两侧的表面部的任意一方上形成连接部，能够减少与模块外的部件相连接的部分。由此，从模块外的部件驱动模块时，能够减少模块的负载并且能够为模块的高速高功能化作出贡献。
再有，本发明的特征在于，外形形状为与所述设定次数相同的角数的正多角形。
根据本发明，由于外形形状为与所述设定次数相同的角数的正多角形，因此，在层叠电子部件的情况下，能够将边缘部排齐地进行层叠。由此，能够尽可能地减少配置模块所需的占有空间。
再有，本发明的特征在于，个别连接端子组包含姿势信息输出端子组，其中，特定端子与对于来自模块外的部件的输出要求输出表示有效的信息的内部电路连接，相关端子与对于来自模块外的部件的输出要求可切换成输出优先于在模块外的部件中表示有效的信息的、表示无效的信息的状态和对相关端子为非干涉的状态的内部电路连接。
根据本发明，作为个别连接端子组的一组，具有姿势信息输出端子组，通过在切换该姿势信息输出端子组的相关端子的同时，在各端子对于来自模块外的部件的输出要求，从各特定端子输出表示有效的信息，由此，能够向模块外的部件供给各电子部件的特定端子的位置的信息。由此，能够向模块外的部件供给表示各电子部件的姿势的信息。
再有，本发明的特征在于，各电子部件具有根据从模块外的部件供给的设定指令来设定与各电子部件的层叠状态相对应的工作环境的内部电路，公共连接端子组包含具有从模块外的部件供给设定指令的指令输入端子的指令输入端子，该设定指令是在各电子部件设定与层叠状态相对应的工作环境的指令。
根据本发明，在具有设定与层叠状态相对应的工作环境的内部电路的同时，作为公共连接端子组的1组具有指令输入端子组。当从模块外的部件向指令输入端子组供给设定指令时，由内部电路设定与层叠状态相对应的工作环境。由此，将多个电子部件层叠以形成模块之后，能够供给设定指令并设定工作环境，能够组装成较佳地进行工作的高便利性的模块。
再有，本发明的特征在于，以具有与所述端子的对称性相同对称性来配置在层叠各电子部件时用于定位的对准标记。
根据本发明，以具有所述对称性地配置在层叠各电子部件时用于定位的对准标记。由此，只要在模块外的部件上存在至少一个对准标记，就能够将各电子部件定位在分别相互错开规定角度的位置上，上述规定角度是指将360除以所述设定次数所得到的角度。
再有，本发明的特征在于，电子部件是下述的半导体元件，即，在半导体衬底的至少一个主面部形成内部电路并且由从主面部达到相反面的导电通路形成所述公共连接端子组以及个别连接端子组的各端子。
根据本发明，能够将所述半导体元件多层层叠以得到较佳的模块。
再有，本发明是一种模块，其特征在于，是将多个电子部件层叠形成。
根据本发明，能够将相同结构的多个电子部件层叠以形成模块，能够容易地得到较佳的模块。
再有，本发明是一种模块的组装方法，是将所述多个电子部件层叠以组装成模块的方法，其特征在于，将各电子部件绕旋转对称中心分别相互错开规定角度的姿势来进行层叠，所述规定角度是指将360度除以设定次数所得的角度，将层叠方向上相邻的电子部件的端子的连接部彼此连接起来。
根据本发明，将多个电子部件绕旋转对称中心分别相互错开规定角度的姿势进行层叠，并且将层叠方向上相邻的电子部件的端子的连接部彼此连接起来，上述规定角度是指将360度除以设定次数所得的角度。由此，能够组装成公共电极端子组的各端子与模块外的部件公共连接并且个别连接端子组的特定端子与模块外的部件个别地连接的模块。能够容易地组装成这样的能够进行高密度安装的模块。
再有，本发明是一种模块的组装方法，是在衬底上将所述多个电子部件层叠以组装成模块的方法，其特征在于，根据形成在衬底上的对准标记与形成在各电子部件上的对准标记之间的位置关系，将各电子部件绕旋转对称中心分别相互错开规定角度的姿势来进行层叠，上述规定角度是指将360度除以设定次数所得的角度，将层叠方向上相邻的电子部件的端子的连接部彼此连接起来。
根据本发明，将多个电子部件绕旋转对称中心分别相互错开规定角度的姿势来进行层叠，并且将层叠方向上相邻的电子部件的端子的连接部相互连接，上述规定角度是指将360度除以设定次数所得的角度。由此，能够组装成公共电极端子组的各端子与模块外的部件公共连接并且个别连接端子组的特定端子与模块外的部件个别地连接的模块。能够容易地组装成这样的能够进行高密度安装的模块。
进一步，在电子部件上形成具有与端子的对称性相同对称性的对准标记，能够采用形成在衬底上的对准标记进行定位。在该定位的时候，只要存在至少一个的衬底的对准标记即可。与衬底相比高精度地形成电子部件，对于对准标记，也是与衬底的对准标记相比高精度地形成电子部件的对准标记。通过如上述具有对称性地形成电子部件的对准标记，能够尽量利用高精度的电子部件的对准标记进行定位，能够以高精度进行定位，能够组装成高精度的模块。
再有，本发明的特征在于，电子部件是下述的半导体元件，即，在半导体衬底的至少一个主面部形成内部电路并且由从主面部到达相反面的导电通路来形成所述公共连接端子组以及个别连接端子组的各端子。
根据本发明能够将半导体元件多层层叠以组装成较佳的模块。
再有，本发明是一种模块的识别方法，是识别模块的方法，该模块是将所述的多个电子部件绕旋转对称中心以分别相互错开规定角度的姿势进行层叠并且将层叠方向上相邻的电子部件的端子的连接部彼此连接起来组装而成，所述规定角度是指将360度除以设定次数所得的角度，其特征在于，通过向各电子部件的姿势信息端子组的各端子供给输出要求，根据输出的表示有效以及无效的信息，按每个电子部件检测姿势信息端子组中的特定端子的位置以检测出各电子部件的姿势，根据各电子部件的层叠状态来识别模块。
根据本发明，对于将具有姿势信息端子组的多个电子部件层叠组装的模块，向姿势信息端子组的各端子供给输出要求。由此，能够从各电子部件的姿势信息端子组的特定端子获得表示有效的信息，能够检测出该特定端子的位置。由此，能够检测出模块中的各电子部件的姿势，能够检测出模块中的电子部件的配置结构。因此，能够根据该配置结构的差异来识别模块。
再有，本发明的特征在于，电子部件是下述的半导体元件，即，在半导体衬底的至少一个主面部形成内部电路并且由从主面部到达相反面的导电通路来形成所述公共连接端子组以及个别连接端子组的各端子。
根据本发明，能够较佳地识别将多层所述半导体元件层叠以组装成的模块。
再有，本发明是一种模块的环境设定方法，是设定模块的工作环境的方法，该模块是将所述的多个电子部件绕旋转对称中心分别相互错开规定角度的姿势进行层叠并且将层叠方向上相邻的电子部件的端子的连接部彼此连接起来组装而成，上述规定角度是指将360度除以设定次数所得的角度，其特征在于，向指令输入端子组供给设定指令，对各电子部件设定与层叠状态相对应的工作环境。
根据本发明，对于将具有指令输入端子组的多个电子部件层叠组装成的模块，向指令输入端子组的各端子供给设定指令。各电子部件在被供给设定指令时，响应于该设定指令设定工作环境。由此，能够对各电子部件设定工作环境。
再有，本发明的特征在于，电子部件是下述的半导体元件，即，在半导体衬底的至少一个主面部形成内部电路并且由从主面部到达相反面的导电通路来形成所述公共连接端子组以及个别连接端子组的各端子。
根据本发明，对于将半导体元件多层层叠组装成的模块，能够对各半导体元件设定工作环境，并且能够获得较佳的模块。
附图说明
本发明的目的、特色以及优点，从下述的详细说明和附图可以变得更加明确。
图1是表示本发明一实施方式的存储器芯片20的正视图。
图2是表示采用存储器芯片20组装成的存储器模块21的透视图。
图3是示意性地表示相邻的芯片20之间的端子的连接状态的一示例的剖视图。
图4是示意性地表示相邻的芯片20之间的端子的连接状态的其他示例的剖视图。
图5是用于说明对芯片20设定工作环境的方法的图。
图6是表示用于设定芯片20的工作环境的电路部分50的电路图。
图7是表示形成端子的工序的一示例的剖视图。
图8是用于对对准标记60a～60h的配置情况作说明的芯片20的正视图。
图9是用于说明利用对准标记60a～60h将芯片20层叠的方法的图。
图10表示本发明其他实施方式的芯片120的正视图。
图11是表示将芯片120层叠组装成的模块121的透视图。
图12是表示本发明的又一其他实施方式的芯片220的正视图
图13是表示本发明的又一其他实施方式的芯片320的正视图。
图14是表示将芯片320层叠组装成的模块321的透视图。
图15是示意性地表示相邻的芯片320之间的端子的连接状态的一示例的剖视图。
图16是示意性地表示相邻的芯片320之间的端子的连接状态的其他示例的剖视图。
图17是示意性地表示相邻的芯片320之间的端子的连接状态的其他示例的剖视图。
图18是用于对对准标记360a～360d的配置情况作说明的芯片320的正视图。
图19是用于说明利用对准标记360a～360d来层叠芯片20的方法的图。
图20是表示本发明的再一其他实施方式的芯片420的正视图。
图21是表示本发明的再一其他实施方式的存储器封装520的透视图。
图22是表示将存储器封装550层叠后的模块的剖视图。
图23表示第1现有技术的模块1的透视图。
图24是表示第2现有技术中的衬底和下级芯片之间的连接结构的透视图。
图25是表示第2现有技术中的衬底和中级芯片之间的连接结构的透视图。
图26是表示第2现有技术中的衬底和上级芯片之间的连接结构的透视图。
具体实施方式
以下，参照附图对于本发明的优选的实施例作详细说明。
图1是表示本发明一实施方式的存储器芯片20的正视图。图2是在将采用存储器芯片20组装成的存储器模块21装载于衬底22的状态下进行表示的透视图。为了实现高密度安装，作为电子部件的存储器芯片(以下，有时称作“芯片”)20是被用于将多个芯片20层叠以组装成高容量且小型的存储器模块(以下，有时称作“模块”)21。
芯片20形成为板状并且与厚度方向垂直的外形形状为正四角形。芯片20是半导体元件并且在半导体衬底的至少预定的厚度方向一侧的表面部即主面部形成内部电路(未图示)而构成。芯片20的主面是所述半导体衬底的预定的厚度方向一侧的一个表面。该芯片20以厚度方向作为层叠方向，在衬底22上多层层叠多个芯片20，在衬底22上安装模块21。衬底22相当于模块外的部件。图1中是在厚度方向上观察表示芯片20。衬底22若具有与模块21的各芯片20的端子相连接的端子的话，则可以是以印刷电路布线板为代表的通常的电路衬底，也可以是用于变换端子间距的所谓的内插式衬底(interposer board)。
芯片20具有多个、在本实施方式中为6个的端子组31～36。各端子组31～36分别具有多个端子，在具有绕与厚度方向平行的旋转对称中心轴线(以下有时称作“对称轴线”)L的预先设定次数的旋转对称性的位置上，以N次对称(N为2以上的整数)配置形成各端子组31～36的各端子。在本实施方式中，设定次数为8次，各端子组31～36分别具有设定次数的自然数倍个数的端子，上述的各端子配置在具有8次旋转对称性的位置上，更具体地，配置成排列在绕对称轴线L的大致圆周方向上的圆周状。对称轴线L也可以与芯片20的中心轴线一致，也可以不一致。由从所述主面部起达到厚度方向另一表面即相反面的导电通路来形成各端子组的端子。由导电性材料形成导电通路。
各端子组31～36包含例如芯片指定端子组31、主信息输入输出端子组32、姿势信息输出端子组33以及指令输入端子组36。芯片指定端子组31是用于有选择地指定芯片20的端子组。主信息输入输出端子组32是用于输入输出存储在芯片20中的信息的端子组。姿势信息输出端子组33是用于输出芯片20的姿势信息的端子组。指令输入端子组36是用于输入在芯片20设定工作环境的指令即设定指令的端子组。余下的端子组34、35可以是用于其他目的的端子组，例如，也可以是用于输入驱动电力的端子组。
芯片指定端子组31为设定次数1倍(与设定次数相同)的8个端子，具有1个芯片指定端子CS和余下的7个无连接端子NC这样的总共8个端子。芯片指定端子CS为特定端子，与设置在芯片20上的内部电路(未图示)连接。无连接端子NC是相关端子，与内部电路不连接，并且是相同结构的端子。
主信息输入输出端子组32具有为设定次数1倍的8个主信息端子A 0～A7。各主信息端子A0～A7与内部电路的互不相同的电路部分个别地连接，然而，各电路部分是等价的电路部分，各主信息端子A0～A7是等价的端子。
姿势信息输出端子组33具有设定次数1倍的8个端子，即一个基准端子KEY和余下的7个伪端子DMY这样的总共8个端子。基准端子KEY是特定端子，与设置在芯片20上的内部电路连接。伪端子DMY是相关端子，是公共地连接至内部电路中的同一电路部分的相同结构的端子。
指令输入端子组36具有为设定次数1倍的8个指令端子RFCG。各指定端子RFCG是公共地连接至内部电路中的相同电路部分的相同结构的端子。
省略有关余下的端子组34、35的各端子的详细说明。
将上述的各端子组31～36分类成公共连接端子组和个别连接端子组。芯片指定端子组31以及姿势信息输出端子组33是个别连接端子组，主信息输入输出端子组32以及指令输入端子组36是公共连接端子组。将余下的端子组34、35根据其结构分类为公共连接端子组以及个别连接端子组中的任意一种。例如，端子组34在作为用于输入驱动电力的端子组的情况下，是公共连接端子组。
将形成有上述端子的多个芯片20绕所述轴线L以分别相互错开规定角度姿势进行层叠，该规定角度是指将360度除以设定次数所得的角度(以下，有时称作为“设定角度”；在图1以及图2的示例中，是除以8所得的45度)。这里，“分别相互错开设定角度”是表示：被层叠的多个芯片20中的任意2个相互错开设定角度的自然数倍的角度的意思，不需要相邻的芯片相互之间分别错开设定角度。因此，层叠各芯片20，以使得不存在相同姿势的芯片20。层叠数目只要为设定次数以下即可，在本实施方式中是与设定次数相同数目的8层，并采用8枚芯片20构成8层的模块21。
图3是示意性地表示相邻的芯片20之间的端子的连接状态的一示例的剖视图。在图3中，以芯片指定端子组31以及主信息输入输出端子组32这2个端子组为示例进行表示。在图3中，为了便于理解，关于2个芯片，在右侧排列表示芯片指定端子组31的各端子CS、NC，在左侧排列表示主信息输入输出端子组32的各端子A0～A7。
各端子组31～36的各端子在芯片20的厚度方向一侧的表面部形成端子基部。在层叠各芯片20时，将形成有端子基部的厚度方向一侧的表面部面向一个方向，具体地是，以将端子基部面向衬底22相反侧的面朝上的状态层叠各芯片20。芯片指定端子组31的各端子CS、NC以及主信息输入输出端子组32的各端子A0～A7也在芯片20的厚度方向一侧的表面部形成端子基部40、41。
芯片指定端子CS与端子基部40相连，且贯穿芯片20地在厚度方向另一侧的表面部形成连接部43。在芯片指定端子CS上，在厚度方向的一侧可以形成连接部，也可以不形成连接部，而在本实施方式中没有形成连接部。如此，在芯片指定端子CS上，仅在厚度方向两侧的表面部中的至少一方，具体地，仅在衬底22侧的表面部形成连接部。无连接端子NC与端子基部40连接，在厚度方向一侧的端部，形成从端子基部向厚度方向的一方突出的凸起状的连接部42，并且贯穿芯片20在厚度方向另一侧的表面部形成连接部43。
利用这样的结构，最靠衬底22侧配置的芯片20的芯片指定端子CS，与用于指定形成在衬底22上的芯片20的衬底侧指定端子(未图示)直接连接，余下的芯片20的芯片指定端子CS通过配置在衬底22侧的芯片20的无连接端子NC与衬底侧指定端子连接。如此，各芯片指定端子CS与衬底侧指定端子个别地连接。芯片指定端子组31是用于根据衬底22来指定芯片20的端子组，利用上述的结构，能够从衬底22提供用于指定各芯片20的信息。
芯片指定端子CS不具有衬底22相反侧与芯片20的连接部。利用上述的结构，能够将与衬底22的衬底侧指定端子的连接抑制在必要的最小限度，从衬底22观察到的模块21的负载变小，能够实现可进行圆滑处理的较佳的模块21。在本实施方式中，虽然为面朝上的状态，然而，作为本发明的其他实施方式，也可以按照将端子基部面向衬底22侧的面朝下状态来层叠各芯片20，在这种情况下，在芯片指定端子CS上不设置贯穿芯片20的、厚度方向另一侧的连接部，作成为仅形成凸起状的厚度方向一侧的连接部，能够同样地达到能减少模块21的负载的效果。
各主信息端子A0～A7是也可称作为地址线等的端子，并且与端子基部41连接，在厚度方向一侧的端部形成从端子基部向厚度方向一方突出的凸起状的连接部44，并且贯穿芯片20在厚度方向另一侧的表面部形成连接部45。最靠衬底22侧配置的芯片20的各主信息端子A0～A7与形成在衬底22上的用于输入输出主信息的衬底侧信息端子直接连接，余下的芯片20的各主信息端子A0～A7通过配置在衬底22侧的芯片20的各主信息端子A0～A7与衬底侧信息端子连接。
如此，各主信息端子A0～A7与衬底侧信息端子公共地连接。主信息端子组32是为了向芯片20提供要存储的信息或者读出存储在芯片20中的信息而用于输入输出这些信息的端子组，利用衬底22能够将信息存储到各芯片20或者从芯片20读出信息。
即使分别替换各主信息端子A0～A7的顺序，也仅仅是所存储的物理上的存储器单元的位置不同而已，功能上是等价的。因此，将各主信息端子A0～A7依次分配在旋转对称的位置上。由于使姿势不同地来层叠各芯片20，因此，存在存储器单元的地址与对应于衬底22的衬底侧信息端子的地址为不同的芯片20，而在功能上是等价的，故在工作上不会产生问题。存储器单元是内部电路的电路部分。
图4是示意性地表示相邻的芯片20之间的端子的连接状态的其他示例的剖视图。在图4中，以姿势信息输出端子组33为例，排列表示各端子KEY、DMY。姿势信息输出端子组33的各端子KEY、DMY也在芯片20的厚度方向一侧的表面部形成端子基部47。
基准端子KEY与端子基部47相连，贯穿芯片20在厚度方向另一侧的表面部形成连接部49。在基准端子KEY上，在厚度方向一侧可以形成连接部，也可以不形成连接部，而在本实施方式中，没有形成连接部。这样，在基准端子KEY上，仅在厚度方向两侧的表面部中的至少任意一方，具体的是，仅在衬底22侧的表面部形成连接部。伪端子DMY与端子基部47相连，在厚度方向一侧的端部形成从端子基部47向厚度方向一方突出的凸起状的连接部48，并且贯穿芯片20在厚度方向另一侧的表面部形成连接部49。
利用这样的结构，配置在最靠衬底22侧的芯片20的基准端子KEY，与用于获取形成在衬底22上的芯片20的姿势的衬底侧姿势端子(未图示)直接连接，余下的芯片20的基准端子KEY通过配置在衬底22侧的芯片20的伪端子DMY与衬底侧姿势端子连接。这样，各基准端子KEY与衬底侧姿势端子个别地连接。
姿势信息输出端子组33是为了取得根据衬底22的芯片20的姿势而采用的端子组。基准端子KEY按照来自外部的控制以高阻抗输出作为关键数据(key data)的表示有效的信息。即，基准端子KEY与对于来自衬底22的输出要求输出表示有效的信息(以下，有时称作为“有效信息”)的内部电路的电路部分连接。
这样，伪端子DMY按照来自外部的控制，以低阻抗输出无效数据，或者成为浮动状态即将来自其他的芯片20的信息传递到衬底22的状态。即，伪端子DMY与可切换成第1状态和第2状态的内部电路的电路部分连接。第1状态是对于来自衬底22的输出要求输出优先于在衬底22中表示有效的信息的、表示无效的信息(以下，有时称作为“无效信息”)的状态。第2状态是对伪端子DMY非干涉的状态。
第1以及第2状态的切换也可以是作为状态切换端子组采用例如上述6个中的余下的端子组34、35中的任何一个等的其他端子组来进行切换。在这种情况下，该端子组是与衬底22公共连接的公共连接端子组，并且构成为从衬底22供给使得成为第1以及第2状态中的任何一个状态的状态指令。能够利用所述芯片指定端子组31来指定芯片，对该芯片供给状态指令并按每一芯片切换状态。
通过采用上述的姿势信息端子组33，能够利用衬底22检测各芯片20的姿势并识别模块21。若具体地描述该模块21的识别方法，则首先将各芯片20作为第1状态，从衬底22作出姿势信息的输出要求。由此，从各芯片20的基准端子KEY输出有效信息，从各芯片20的伪端子DMY输出无效信息。在基准端子KEY上由于不具有向衬底22相反侧的连接部，因此，在最靠衬底侧的芯片20上，未预先连接有伪端子DMY，在衬底22采用来自最靠衬底侧的衬底端子KEY的有效信息。在余下的芯片20的各基准端子KEY 上，由于连接有其他的芯片20的伪端子DMY，因此，在衬底22上优先采用从伪端子DMY输出的无效信息。因此，检测出最靠衬底22侧的芯片20的基准端子KEY的位置，并且首先检测出该最靠衬底22侧的芯片20的姿势。
其次，指定被检测出姿势的芯片20，这里是指定最靠衬底侧的芯片20，并使该芯片20为第2状态、将余下的芯片20作为第1状态，从衬底22作出姿势信息的输出要求。由此，从各芯片20的基准端子KEY输出有效信息，从除了完成姿势检测的芯片20即最靠衬底侧的芯片20之外的余下的芯片20的伪端子DMY输出无效信息。由于在基准端子KEY上不具有向衬底22相反侧的连接部，因此，在从衬底侧起的第2个芯片20的基准端子KEY上，没有预先连接位于第2状态的伪端子DMY，在衬底22上，采用从衬底侧起的2个芯片20的基准端子KEY输出的有效信息。由于在从衬底侧起的第3枚或以上的余下的芯片20的各基准端子KEY上连接有其他的芯片20的位于第2状态的伪端子DMY，因此，在衬底22上，优先采用从伪端子DMY输出的无效信息。因此，检测出从衬底侧起的第2个芯片20的基准端子KEY的位置，并检测出从该衬底侧起的2个芯片20的姿势。
如此，从被检测出姿势的芯片20起依次切换成第2状态，与此同时，对于位于第1状态的芯片中的一枚，能够检测出基准端子KEY的位置并且能够检测出姿势。即，能够从位于衬底侧的芯片20起依次检测出基准端子KEY的位置并且检测出姿势。如此，能够利用衬底22检测出各芯片20的姿势并且识别模块21。
基准端子KEY不具有芯片20向衬底22相反侧的连接部。利用这样的结构，能够在执行上述的状态切换的同时检测出各芯片20的姿势。
在本实施方式中为面朝上的状态，作为本发明的其他的实施方式，在以面朝下的状态层叠各芯片20的情况下，在基准端子KEY上，不设置贯穿芯片20的厚度方向另一侧的连接部，作成为仅形成凸起状的厚度方向一侧的连接部，能够检测出姿势。
此外，在基准端子KEY上，在厚度方向两侧形成连接部的情况下，通过指定芯片20并且仅将该芯片20作为第1状态，由此，能够检测出该指定的芯片20的姿势。如此，能够检测出各芯片20的姿势并识别模块21。在如图4所示的在基准端子KEY上仅在厚度方向两侧的表面部中的任何一方上形成连接部的情况下，也能够采用上述的方法。
图5是用于说明对芯片20设定工作环境的方法的图。图6是表示用于设定芯片20的工作环境的电路部分50的电路图。在图5中，对衬底侧信息端子赋予各标号A0b～A7b进行表示。在图6中，为了便于图解，关于主信息端子和芯片内部即内部电路的连接，仅表示与A0、A1相关的部分，而余下的主信息端子A2～A7也具有相同的结构。如上述，即使与各主信息端子A0～A7连接的存储器单元的地址和衬底22中的地址错开，工作上也没有影响，然而，为了实现较佳的模块21，最好进行也称作为“端子再配置”的工作环境的设定，以使得各芯片20的存储器单元的地址和衬底22中的地址相一致。
芯片20在内部电路中具有电路部分50，上述电路部分50根据从衬底22供给的设定指令，设定与芯片20的层叠状态相对应的工作环境。再有，指令输入端子组36的各指令输入端子RCFG，与主信息输入输出端子组32的各主信息端子A0～A7相同地，在厚度方向两侧的表面部形成连接部，并且与形成在衬底22上的衬底侧指令端子RCFGb公共连接。指令输入端子组36是从衬底22供给设定指令的端子组，并且从衬底22公共地供给设定指令，上述设定指令是指设定在各芯片20与层叠状态相对应的工作环境的指令。
工作环境的设定如下述那样执行，即，例如当向各指令输入端子RCFG供给指令再配置的设定指令时，根据供给各主信息端子A0～A7的、表示衬底侧信息端子A0b～A7b的地址的信息，执行工作环境的设定。具体地，在供给设定指令的同时，作为衬底侧信息端子A0b～A7b的地址信息，从一个衬底侧信息端子A0b供给表示有效的信息，例如“高(H)电平”(以下有时称作为“有效信息”)并且从余下的衬底侧信息端子A1b～A7b供给表示无效的信息，例如“低(L)电平”(以下有时称作为“无效信息”)。
在这种情况下，对于每一枚芯片20，各主信息端子A0～A7中供给有效信息的端子是不同的。根据这样的信息，即，根据向各主信息端子A0～A7中的哪个端子供给有效信息的情况，各芯片20能够掌握自己的姿势，根据该姿势，对每一枚芯片20，设定存储各主信息端子A0～A7和存储器单元之间的关系，以使得根据衬底侧信息端子A0b～A7b进行的读写而能够对与衬底侧信息端子A0b～A7b的地址相一致的地址的存储器单元进行读写。即，电路部分50包含存储部51和数据选择部52而构成，上述存储部51存储与旋转方向的错开即与姿势相关的信息。
关于存储部51以及数据选择部52，对于主信息端子与芯片内部的连接，仅对A0、A1作说明。作为存储部51的触发供给设定指令。通过提供供给各主信息端子A0～A7的有效信息以及无效信息并且供给设定信息，由此，存储此时供给各主信息端子A0～A7的有效信息以及无效信息。并且，能够将该存储保持的有效信息以及无效信息提供给数据选择部52。
数据选择部52是建立各主信息端子A0～A7和各存储器单元附带的内部端子A0in～A7in(A2in～A7in未图示)之间的对应关系的电路部。由与或(AND-OR)电路来实现该数据选择部52。对于内部端子A0in～A7in的每一个，与或电路具有对各主信息端子A0～A7中的一个和存储部51的端子Q1～Q7中的一个建立对应关系并且分别求取各输出的逻辑乘的与元件、以及求取上述与元件的输出的逻辑加的或元件这样的逻辑运算电路，并且，与或电路构成为对于内部端子A0in～A7in的每一个使利用8个与元件求取逻辑乘的端子的对应关系为不同。
设从衬底侧信息端子A0b供给有效信息、从余下的衬底侧信息端子A1b～A7b供给无效信息。当供给设定指令时，能够从各端子L0～L7将供给各端子A0～A7的有效信息以及无效信息供给存储部51，并且从各端子Q0～Q7输出该信息。各主信息端子A0～A7与内部端子A0in～A7in是通过与或电路52连接，而根据来自存储部51的各端子Q0～Q7的信息来设定对应关系。
利用这样的结构，在将有效信息供给主信息端子A0的芯片20，利用该有效信息和来自存储部51的有效信息，使主信息端子A0和内部端子A0in建立对应关系。再有，在错开姿势并且将有效信息供给主信息端子A1的芯片20，利用该有效信息和来自存储部51的有效信息，使主信息端子A1和内部端子A0in建立对应关系。如此，在各芯片20，在衬底侧信息端子和存储器单元之间建立对应关系以使相互的地址一致。
设定上述的工作环境的电路部分50，不限定于上述的结构，也能够由以设定指令为触发的闩锁电路以及与或电路或者双向开关来构成。再有，由于旋转对称配置的端子对所有的端子组来说都向相同方向错开，因此，能够采用根据1个端子组所判定的方向进行所有的旋转对称的端子组的再配置。如此，通过根据芯片本身被层叠安装的姿势进行信息的再配置即工作环境的设定，对旋转对称的端子配置信息的自由度增加，是有利的。
图7是表示形成端子步骤的一示例的剖视图。在图7中表示在厚度方向两侧的表面部形成连接部的步骤。如图7(1)所示，在晶片55上形成存储器单元等的内部电路及其附带的内部的端子56的状态下，开始端子形成工序。首先，如图7(2)所示，在晶片上，利用反应性离子蚀刻(RIE)等，从厚度方向一侧的表面部侧起形成较深的未贯穿孔57。
接着，如图7(3)所示，以跨未贯穿孔57的底壁和侧壁、以及形成有内部的端子56的部分的表面部的方式形成绝缘膜58。一般地，采用化学汽相淀积法(CVD)来形成。
接着，如图7(4)所示，形成填充在未贯穿孔57中并且与内部的端子56连接的导体59。可以用铜(Cu)的电解电镀等来形成该导体59，也可以用导电胶采用印刷等的方法来形成该导体59。
接着，如图7(5)所示，利用电解电镀等在厚度方向一侧的表面部形成凸起状的***部(成为厚度方向一侧的表面部的连接部)60，接着，从晶片背面开始研磨使未贯穿孔57贯穿并且露出导体59。此后，在厚度方向另一侧的表面部形成保护膜61以及凸起状的***部62。保护膜可以用CVD等来形成绝缘性的薄膜，也可以通过涂敷聚酰亚胺(PI)等来形成。由于有时很难形成馈电金属，因此，可以用无电解电镀形成***部62。
如此地形成端子。填充在导体59的未贯穿孔57中的部分和***部62相当于厚度方向另一侧的连接部，夹在导体59的2个连接部中的部分相当于端子基部。通过省略***部60的形成工序，能够形成不具有厚度方向一侧的连接部的端子，通过省略未贯穿孔的形成、导体的填充以及***部60的形成工序，能够形成不具有厚度方向另一侧的连接部的端子。
图8是用于对对准标记60a～60h的配置情况作说明的芯片20的正视图。在芯片20上，以具有与所述端子的对称性相同对称性来配置形成对准标记60a～60h，该对准标记60a～60h是用于在层叠芯片20时进行定位。即，具有绕端子的旋转对称轴线L的相同次数的旋转对称性。通过形成这样的对准标记60a～60h，在层叠芯片20时，即使错开姿势，由于在与通常等价的旋转对称位置上存在对准标记，因此，不需要进行相对于基准标记作校正等的工序而能够进行定位、层叠安装，这是较佳的。
图9是用于说明利用对准标记60a～60h来层叠芯片20的方法的图。在图9中，由于是对准标记的使用方法的说明图，因此，为了便于理解，将端子数目减少、且总称为端子，并赋予标号81进行表示。如图9(1)所示，在衬底22上，绕轴线L旋转对称地形成端子80。此外在衬底22上，形成至少1个、在本实施方式中为2个的衬底侧对准标记82a、82b。以图9(2)所示那样外形形状与衬底22相一致的状态、以及图9(3)所示那样外形形状与衬底22相倾斜的状态中的任何一种状态将芯片20层叠。在图9(2)的状态下，芯片20在衬底22上成为用虚拟线85所示的状态，在图9(3)的状态下，芯片20在衬底22上成为用虚拟线86所示的状态。图9(2)以及图9(3)的姿势是一个示例，它们包含与此等价的姿势。
基准侧对准标记82a、82b配置在将芯片20投影到衬底22时的区域外。即，在层叠所有的芯片20之时，由于必须要看得见衬底侧对准标记82a、82b，因此，衬底侧对准标记82a、82b的位置是设置在被层叠的芯片20的外形的外侧。在层叠芯片20时，对衬底侧对准标记82a、82b，有选择地采用芯片20的对准标记60a～60h中的任意一个进行定位。如此，在芯片20上，预先形成与端子相同的旋转对称的对准标记60a～60h，在衬底22上形成必要的最少数目的对准标记82a、82b。在能够确定应该配置芯片20的旋转对称轴线的衬底22上的位置的情况等下，衬底侧对准标记也可以是1个时，仅形成1个衬底侧对准标记即可
根据本实施方式的芯片20，主信息输入输出端子组31以及设定指令端子组36等的公共连接端子组的各端子，形成为预定的设定次数的旋转对称，并且在厚度方向两侧的表面部形成连接部。此外芯片指定端子组31以及姿势信息输出端子组33等的个别连接端子组的各端子，形成为预定的设定次数的旋转对称，并且，其中的一个特定端子是在层叠方向两侧的表面部的至少一方形成连接部，余下的相关端子是在层叠方向两侧的表面部形成连接部。
利用上述的组装方法，将如此对称配置地形成有端子的芯片20，以分别相互错开360度除以所述设定次数所得角度的方式进行层叠，并且将层叠方向上相邻的电子部件的端子的连接部相互连接。由此，能够容易地组装成公共电极端子组的各端子与衬底22公共连接并且个别连接端子组的特定端子与衬底22个别地连接的模块21。由此，在将多个芯片20层叠组装成模块21时，即使不准备不同结构的芯片20，也能够采用相同结构的芯片20。因此，能够减少用于通过层叠来组装成模块21的芯片20的制造工序，并且能够容易地制造芯片20。
再有，将芯片20以厚度方向的一方面向相同方向的方式进行层叠，利用简单的端子配置，能够容易地形成层数在所述设定次数或以下的模块21。再有，特定端子是仅在层叠方向两侧的表面部的任意一方形成连接部，能够减少与衬底22连接的部分。由此，从衬底22驱动以及控制模块21时，能够减小模块21的负载并且能够为模块21的高速高功能化作出贡献。
芯片20具有姿势信息输出端子组33作为个别连接端子组的1组，并且在切换该姿势信息输出端子组33的伪端子DMY的同时，向各端子KEY、DMY，对于来自衬底22的输出要求，从各基准端子KEY输出有效信息，由此，能够将各芯片20的基准端子KEY的位置信息提供给衬底22。由此，能够将表示各芯片20的姿势的信息提供给衬底22。即，作为模块的识别方法，从衬底22向姿势信息端子组33的各端子KEY、DMY供给输出要求。由此，能够从各芯片20的姿势信息端子组33的基准端子KEY获得有效信息，能够检测出该基准端子KEY的位置。由此，能够检测出模块中的各电子部件的姿势，并且能够检测出模块中的电子部件的配置结构。因此，能够根据该配置结构的差异来识别模块。
芯片20具有设定对应于层叠状态的工作环境的内部电路即电路部分50，同时具有指令输入端子组36作为公共连接端子组的1组。当从衬底22向指令输入端子组36供给设定指令时，利用电路部分50设定对应于层叠状态的工作环境。即，作为模块的环境设定方法，向指令输入端子组36的各端子RFCG供给设定指令。当供给设定指令时，各芯片20对该设定指令进行响应以设定工作环境。由此，能够在各芯片20设定工作环境。由此，将多个芯片20层叠形成模块21之后，能够通过供给设定指令来设定工作环境，能够得到较佳地进行工作的高便利性的模块21。
再有，按照层叠时用于定位的对准标记60a～60h具有与端子相同的对称性的方式配置各芯片20。由此，在衬底22上，只要有至少一个的最少数目的对准标记，在本实施方式中为2个对准标记82a、82b，就能够将各芯片20定位在相互各错开规定角度的位置上，该规定角度是指将360度除以所述设定次数所得的角度。即，能够采用形成在衬底22的对准标记82a、82b进行定位。
在该定位之际，衬底22的对准标记只要有至少一个即可。与衬底22相比高精度地形成芯片20，并且与衬底的对准标记82a、82b相比高精度地形成芯片20的对准标记60a～60h。通过如上述那样具有对称性地形成芯片20的对准标记60a，由此，能够尽量地利用高精度的芯片20的对准标记60a～60h进行定位，能够以高精度进行定位，并且能够组装成高精度的模块21。
再有，通过对称配置公共连接端子组的端子，能够使得不存在仅能设置个别连接端子组的端子的区域，并且能够使公共连接端子组的端子数目不容易受到限制。由此，通过采用称作为总线宽度等的公共连接端子，能够尽可能地减少对每单位时间能收发的数据量的限制。
图10是表示本发明的其他实施方式的芯片120的正视图。图11是表示将芯片120层叠组装成的模块121的透视图。图10以及图11的芯片120与图1～图9的实施方式的芯片20相类似，对于相对应的结构赋予相同的标号，仅对于不同的结构作说明。图10以及图11的芯片120其与厚度方向垂直的外形形状形成为与设定次数相同角数的正多角形，因此，在本实施方式中形成为正八角形。
这样的芯片120在达到与上述芯片20相同效果的基础上，进一步地，在层叠时能够将边缘部排齐地进行层叠。即，从厚度方向(层叠方向)观察时，层叠为各芯片20的外形相重叠。由此，能够尽可能地减少配置模块所需要的占有空间，不会产生浪费的部分，是较佳的。
图12是表示本发明再一其他实施方式的芯片220的正视图。图12的芯片220类似于图1～图9的实施方式的芯片20，对于相对应的结构赋予相同的标号，仅对于不同的结构进行说明。图12的芯片220的各端子组31～36的端子配置成放射状而不是圆周状。即使在这样的结构下，也能够达到与上述芯片20相同的效果。即，端子只要为旋转对称，不论为如何的配置，都能够达到相同的效果。
图13是表示本发明的其他实施方式的芯片320的正视图。图14是表示将芯片320层叠后组成的模块321的透视图。图13以及图14的芯片320与图1～图9的实施方式的芯片20相类似，对于相对应的结构的赋予相同的标号，仅对不同的结构作说明。在图13以及图14的芯片320中，在层叠多个芯片20时，将至少一枚芯片320的层叠方向一侧的表面部面向一个方向、并且将余下的芯片320的层叠方向另一侧的表面部面向一个方向来层叠芯片320。
在这样的芯片320中，各端子组31～36的各端子具有绕与厚度方向平行的对称轴线L的预定次数的旋转对称性(N次对称)，并且进一步地，对于通过旋转对称中心的对称线以线对称配置、即相关于包含对称轴线L的对称平面以面对称配置。对称平面可以是例如与芯片20的周边部平行的面301、302中的任意一个。在本实施方式中，旋转对称性的设定次数为2的自然数倍(N为2的自然数倍)，具体地，设定次数为4次。
如此将端子配置成旋转对称以及线对称的情况下，在公共连接端子组的端子中全部是相同结构的端子的情况下，各端子组31～36，具有设定次数的自然数倍个数的端子，也可以为具有旋转对称位置和线对称位置相一致的配置的端子组的结构。在本实施方式中，各端子组35、36的旋转对称位置和线对称位置相一致。
芯片指定端子组31为设定次数的2倍即8个端子，具有1个芯片指定端子CS和余下的7个无连接端子NC这样总共8个端子。主信息输入输出端子组32具有设定次数2倍即8个主信息端子A0～A7。姿势信息输出端子组33为设定次数的4倍即16个端子，它具有2个基准端子KEY和余下的14个伪端子DMY这样总共16个端子。指令输入端子组36具有为设定次数1倍即4个指令端子RFCG。
将形成有这样的端子的多个芯片320绕所述轴线L以分别相互错开规定角度姿势或者使其在厚度方向上反转以进行层叠，上述规定角度是指将360度除以设定次数所得到的角度(以下，有时称作为“设定角度”；在图13以及图14的示例中，为除以4所得的90度)。层叠数可以是设定次数的2倍或以下，在本实施方式中，为设定次数的2倍即8层，采用8个芯片20构成8层的模块321。
图15是示意性地表示相邻的芯片320之间的端子的连接状态一示例的剖视图。在图15中，为了便于理解，对于3枚芯片，在右侧排列表示芯片指定端子组31的各端子CS、NC，在左侧排列表示主信息输入输出端子组32的各端子A0～A7。
各端子组31～36的各端子在芯片20的厚度方向一侧的表面部形成端子基部。在层叠各芯片20时，如下述那样层叠各芯片20，即，将一半数目即4个芯片320以将形成有端子基部的厚度方向一侧的表面部面向一个方向、具体地是以将端子基部面向衬底22相反侧的面朝上的状态进行层叠，并且将剩下一半数目的4个芯片320以将形成有端子基部的厚度方向一侧的表面部面向另一个方向、具体地是以将端子基部面向衬底侧22的面朝下的状态进行层叠。
将面朝上的芯片320彼此之间以及面朝下的芯片320彼此之间、即面向同一方向的芯片彼此之间，按照相互错开的不同的姿势进行层叠，以使得不配置成相同的姿势。芯片指定端子组31的各端子CS、NC以及主信息输入输出端子组32的各端子A0～A7也在芯片20的厚度方向一侧的表面部上形成端子基部40、41。
芯片指定端子CS以及无连接端子NC，与端子基部40相连，在厚度方向一侧的端部形成从端子基部向厚度方向的一方突出的凸起状的连接部42，并且贯穿芯片20在厚度方向另一侧的表面部形成连接部43。利用这样的结构，配置在最靠衬底22侧的芯片20的芯片指定端子CS与衬底侧指定端子直接连接，余下的芯片20的芯片指定端子CS通过配置在衬底22侧的芯片20的无连接端子NC与衬底侧指定端子连接。如此，各芯片指定端子CS与衬底侧指定端子个别地连接。
各主信息端子A0～A7与端子基部41相连，在厚度方向一侧的端部形成从端子基部向厚度方向的一方突出的凸起状的连接部44，并且贯穿芯片20在厚度方向另一侧的表面部形成连接部45。最靠衬底22侧配置的芯片20的各主信息端子A0～A7与形成在衬底22上的用于输入输出主信息的衬底侧信息端子直接连接，余下的芯片20的各主信息端子A0～A7通过配置在衬底22侧的芯片20的各主信息端子A0～A7与衬底侧信息端子连接。
如此，各主信息端子A0～A7与衬底侧信息端子公共连接。主信息端子组32是为了向芯片20供给要存储的信息或者将存储在芯片20中的信息读出而用于输入输出这些信息的端子组，能够利用衬底22将信息存储到各芯片20或者从芯片20读出信息。
图16是示意性地表示相邻的芯片320之间的端子的连接状态的其他示例的剖视图。层叠的顺序可以是将面朝上安装的部件、面朝下安装的部件分别集中起来进行层叠，然而，如图16所示将面朝上安装的部件和面朝下安装的部件以相同姿势进行层叠，即将2个芯片20的主面彼此相互面对构成作为一个电子部件对的单元500，并将各单元500的姿势错开地进行层叠，由此，能够容易地识别姿势的错开，是更加合适的。
图17是示意性地表示相邻的芯片320之间的端子的连接状态的其他示例的剖视图。在图17中以姿势信息输出端子组33为例进行表示。姿势信息端子组33被分为2个组33a、33b，各组33a、33b的每一组分别具有以所述的旋转对称且线对称配置的8个端子，上述各组33a、33b的8个端子具有1个基准端子KEY和余下的7个伪端子DMY。在图17中，为了便于理解，对于各组33a、33b的每一组，排列表示各端子KEY、DMY。在姿势信息输出端子组33的各端子KEY、DMY也在芯片20的厚度方向一侧的表面部形成端子基部47。
一个组33a的基准端子KEY与端子基部47连接，并且贯穿芯片20在厚度方向另一侧的表面部形成连接部49。在一个组33a的基准端子KEY上，在厚度方向一侧可以形成连接部也可以不形成连接部，在本实施方式中没有形成连接部。再有，另一个组33b的基准端子KEY与端子基部47相连，在芯片20的厚度方向一侧的表面部形成凸起状的连接部48。在一个组33b的基准端子KEY上，可以贯穿芯片地在厚度方向另一侧形成连接部，也可以不形成连接部，而在本实施方式中没有形成连接部。如此，在基准端子KEY上，仅在厚度方向两侧的表面部中的至少一方上形成连接部，具体地，仅在各组33a、33b相互不同的侧上形成连接部。伪端子DMY与端子基部47相连，在厚度方向一侧的端部形成从端子基部47向厚度方向一方突出的凸起状的连接部48，并且贯穿芯片20在厚度方向另一侧的表面部形成连接部49。
利用这样的结构，对于配置在最靠衬底22侧的芯片20来说，各组33a、33b中的一组、在实施方式中为一个组33a的基准端子KEY与衬底侧姿势端子直接连接，对于余下的芯片20来说，各组33a、33b中的一方的基准端子KEY通过配置在衬底22侧的芯片20的伪端子DMY与衬底侧姿势端子连接。如此，对于每个芯片320来说，任意一方的组33a、33b的基准端子KEY与基准侧姿势端子个别地连接。根据这样的结构，利用与参照图4进行说明的步骤相同的步骤，能够由衬底22检测出各芯片20的姿势并且识别模块21。
图18是对于对准标记360a～360d的配置情况作说明的芯片320的正视图。在芯片320上，使具有与上述端子的对称性相同对称性地配置形成在层叠芯片320时用于定位的对准标记360a～360d。在实施方式中，在厚度方向的两侧，在对厚度方向为一致的位置上形成各对准标记360a～360d。即，具有绕端子的旋转对称轴线L的相同次数的旋转对称性。通过形成这样的对准标记360a～360d，在层叠芯片20时，即使在通过旋转或者反转来错开姿势的情况下，由于在与通常等价的旋转对称位置上存在对准标记，因此，不需要相对于基准标记作校正等的工夫，也能够进行定位、层叠安装，这是较佳的。
图19是用于说明利用对准标记360a～360d来层叠芯片20的方法的图。在图19中，由于是对准标记的使用方法的说明图，因此，为了便于理解，将端子数目减少、且总称为端子并且赋予标号380以进行表示。在衬底22上，形成至少1个、在本实施方式中为2个的衬底侧对准标记382a、382b。将芯片320以外形形状与衬底22相一致的状态进行层叠。图19的姿势是一个示例，它包含与此等价的姿势。
基准侧对准标记382a、382b配置在将芯片320投影到衬底22时的区域外。即，在层叠所有的芯片320时，由于必须要看得见衬底侧对准标记382a、382b，因此，衬底侧对准标记382a、382b的位置是设置在被层叠的芯片20外形的外侧。在层叠芯片320时，对于衬底侧对准标记382a、382b，有选择地采用芯片320的对准标记360a～360d中的任意一个进行定位。如此，在芯片320上，预先形成与端子相同的旋转对称的对准标记360a～360d，在衬底22上形成必要的最少数目的对准标记382a、382b。在能够确定应该配置芯片20的旋转对称轴线的衬底22上的位置的情况等情况下，衬底侧对准标记也可以是1个时，仅形成1个衬底侧对准标记即可。
根据图13～图19所示的实施方式，能够达到与图1～图9的实施方式相同的效果。进一步地，各端子具有相关于通过旋转对称中心的对称线的线对称性，能够将芯片320相关于层叠方向反转、层叠，即使在该状态下，也能够组装成公共电极端子组的各端子与模块外的部件公共连接并且个别连接端子组的特定端子与模块外的部件个别地连接的模块。因此，能够容易地形成层叠数目在所述设定次数的2倍或以下的模块。
图20是表示本发明再一其他实施方式的芯片420的正视图。在图20中，为了便于理解，减少端子组的数目以及端子的个数来进行表示，并对所有端子赋予标号400。图20的芯片420与图13～图19的实施方式的芯片320类似，并且对于相对应的结构赋予相同的标号，仅对不同的结构作说明。图20的芯片420各端子组的端子400配置成放射状而非圆周状。即使在这样的结构下，也能够达到与上述芯片320相同的效果。即，端子只要为旋转对称，不论为如何的配置，都能够达到相同的效果。
图21是表示本发明再一其他实施方式的存储器封装520的透视图，图22是表示将存储器封装550层叠形成的模块的剖视图。在本实施方式中，电子部件是存储器封装520。通过将存储器芯片522安装在载体521上而构成该存储器封装520，在载体521上具有多个端子，该多个端子被分类成多个端子组523～532。使得以具有设定次数(2或以上的自然数)的旋转对称性或者使得以具有设定次数(2的自然数倍)的旋转对称性以及关于包含旋转对称轴线的面的面对称性来形成各端子组523～532的各端子。通过布线连接这些端子和存储器芯片522。此外端子贯穿厚度方向在两侧具有连接部。通过将这些存储器封装520与图1～图20的实施方式相同地相互错开姿势地进行层叠并且采用例如焊锡540连接端子相互之间，能够形成模块550。这样的电子部件也能够达到相同的效果。
上述实施方式只不过是本发明的示例，在本发明的范围内能够对结构作改变。例如，电子部件也可以是存储器芯片以外的半导体芯片，例如LSI芯片等。再有，对于端子来说，也不限定于上述的端子。
在不脱离本发明的精神或者主要特征的情况下，能够由其他各种各样的方式来实施本发明。因此，上述的实施方式在所有方面上仅仅是示例而已，本发明的范围是权利要求书所示的范围，它不受说明书的任何限制。再者，归属于权利要求书范围的变形以及改变，都在本发明的范围内。
工业上的应用性
根据本发明，公共连接端子组的各端子形成为预定设定次数的旋转对称，并且在层叠方向两侧的表面部形成连接部。此外个别连接端子组的各端子形成为预定设定次数的旋转对称，其中的一个特定端子在层叠方向两侧的表面部的至少一方形成连接部，余下的相关端子在层叠方向两侧的表面部形成连接部。
通过将如此对称配置地形成有端子的电子部件分别相互错开规定角度并进行层叠，能够组装成公共电极端子组的各端子与模块外的部件公共连接并且个别连接端子组的特定端子与模块外的部件个别地连接的模块，其中，上述规定角度是指将360除以所述设定次数所得到的角度。由此，将多个电子部件层叠以组装模块时，即使不准备不同结构的电子部件，也能够采用相同结构的电子部件。因此，能够减少用于层叠组装成模块的电子部件的制造工夫，并能够容易地制造电子部件。
根据本发明，能够容易地形成层数为所述设定次数或以下的模块。
根据本发明，设置于公共电极端子组以及个别连接端子组中的各端子相关于通过旋转对称中心的对称线具有线对称性，也能够使电子部件相关于层叠方向反转来进行层叠，在该状态下，也能够组装成公共电极端子组的各端子与模块外的部件公共连接并且个别连接端子组的特定端子与模块外的部件个别地连接的模块。因此，能够容易地形成层数为所述设定次数的2倍或以下的模块。
根据本发明，将2个电子部件的主面面对，即，将层叠方向一侧的表面部相互面对地形成的电子部件对，分别相互错开规定角度进行层叠，由此，能够容易地形成层叠数目为所述设定次数的2倍或以下的模块，其中，上述规定角度是指将360度除以所述设定次数所得的角度。
根据本发明，特定端子仅在层叠方向两侧的表面部的任意一方上形成连接部，能够减少与模块外的部件相连接的部分。由此，从模块外的部件驱动模块时，能够减少模块的负载并且能够为模块的高速高功能化作出贡献。
根据本发明，由于外形形状为与所述设定次数相同的角数的正多角形，因此，在层叠电子部件的情况下，能够将边缘部排齐进行层叠。由此，能够尽可能地减少配置模块所必须的占有空间。
根据本发明，作为个别连接端子组的一组，具有姿势信息输出端子组，通过在切换该姿势信息输出端子组的相关端子的同时，在各端子对于来自模块外的部件的输出要求，从各特定端子输出表示有效的信息，由此，能够向模块外的部件供给各电子部件的特定端子的位置的信息。由此，能够向模块外的部件供给表示各电子部件的姿势的信息。
根据本发明，具有设定与层叠状态相对应的工作环境的内部电路的同时，作为公共连接端子组的1组，具有指令输入端子组。当从模块外的部件向指令输入端子组供给设定指令时，由内部电路设定与层叠状态相对应的工作环境。由此，将多个电子部件层叠形成模块之后，能够供给设定指令并设定工作环境，能够组装成较佳地进行工作的高便利性的模块。
根据本发明，具有所述对称性地配置在层叠各电子部件时用于定位的对准标记。由此，只要在模块外的部件上存在至少一个对准标记，就能够将各电子部件定位在分别相互错开规定角度的位置上，上述规定角度是指将360除以所述设定次数所得到的角度。
根据本发明，能够将所述半导体元件多层层叠以获得较佳的模块。
根据本发明，能够将相同结构的多个电子部件层叠并形成模块，能够容易地得到较佳的模块。
根据本发明，将多个电子部件绕旋转对称中心分别相互错开规定角度姿势进行层叠，并且将层叠方向上相邻的电子部件的端子的连接部相互连接，上述规定角度是指将360度除以设定次数所得的角度。由此，能够组装成公共电极端子组的各端子与模块外的部件公共连接并且个别连接端子组的特定端子与模块外的部件个别地连接的模块。能够容易地组装成这样的能够进行高密度安装的模块。
根据本发明，将多个电子部件绕旋转对称中心分别相互错开规定角度姿势进行层叠，并且将层叠方向上相邻的电子部件的端子的连接部相互连接，上述规定角度是指将360度除以设定次数所得的角度。由此，能够组装成公共电极端子组的各端子与模块外的部件公共连接并且个别连接端子组的特定端子与模块外的部件个别地连接的模块。能够容易地组装成这样的能够进行高密度安装的模块。
进一步，在电子部件上形成具有与端子的对称性相同对称性的对准标记，能够采用形成在衬底上的对准标记进行定位。在该定位的时候，只要存在至少一个的衬底的对准标记即可。与衬底相比高精度地形成电子部件，对于对准标记也是与衬底的对准标记相比高精度地形成电子部件的对准标记。通过如上述那样地具有对称性地形成电子部件的对准标记，能够尽量利用高精度的电子部件的对准标记进行定位，能够以高精度进行定位，并能够组装成高精度的模块。
根据本发明能够将半导体元件多层层叠以组装成较佳的模块。
根据本发明，对于将具有姿势信息端子组的多个电子部件层叠组装成的模块，向姿势信息端子组的各端子供给输出要求。由此，能够从各电子部件的姿势信息端子组的特定端子获得表示有效的信息，能够检测出该特定端子的位置。由此，能够检测出模块中的各电子部件的姿势，能够检测出模块中的电子部件的配置结构。因此，能够根据该配置结构的差异来识别模块。
根据本发明，能够较佳地识别将多层所述半导体元件层叠组装成的模块。
根据本发明，对于将具有指令输入端子组的多个电子部件层叠组装成的模块，向指令输入端子组的各端子供给设定指令。各电子部件在被供给设定指令时，响应于该设定指令来设定工作环境。由此，能够对各电子部件设定工作环境。
根据本发明，对于将所述半导体元件多层层叠组装成的模块，能够对各半导体元件设定工作环境，并且能够获得较佳的模块。

Claims (18)

1.一种电子部件，是具有内部电路并且用于层叠为多层以组装成模块的电子部件，其特征在于，
具有公共连接端子组和个别连接端子组，
公共连接端子组以具有预定的设定次数的旋转对称性来进行配置，并且具有与内部电路连接的多个端子，公共连接端子组的各端子是应同被层叠的其他电子部件的端子公共地与模块外的部件相连接的端子，并且在层叠方向两侧的表面部形成用于与其他电子部件的公共连接端子组所具有的端子相连接的连接部，
个别连接端子组以具有所述设定次数的旋转对称性来进行配置，并且具有多个端子，所述多个端子包括至少一个特定端子以及余下的相关端子，特定端子与内部电路连接，特定端子是应同被层叠的其他电子部件的特定端子个别地与模块外的部件相连接的端子，并且在层叠方向两侧的表面部的至少一方上形成用于与其他电子部件的个别连接端子组所具有的端子相连接的连接部，相关端子是与被层叠的其他电子部件的特定端子相关设置的端子，并且在层叠方向两侧的表面部形成用于与其他电子部件的个别连接端子组所具有的端子相连接的连接部。
2.如权利要求1所述的电子部件，其特征在于，
在层叠多个电子部件时，将层叠方向一侧的表面部面向一个方向来层叠各电子部件。
3.如权利要求1所述的电子部件，其特征在于，
在具有所述设定次数的旋转对称性的基础上、进一步以相关于通过旋转对称中心的对称线具有线对称性来配置设置于公共电极端子组以及个别连接端子组中的各端子，
在层叠多个电子部件时，将至少一个电子部件以层叠方向一侧的表面部面向一个方向并且将余下的电子部件以层叠方向另一侧的表面部面向一个方向来进行层叠。
4.如权利要求3所述的电子部件，其特征在于，
在层叠多个电子部件时，使2个电子部件的主面彼此面对，并且将所述面对的电子部件对进一步多层层叠。
5.如权利要求1～4任意一项所述的电子部件，其特征在于，
特定端子仅在层叠方向两侧的表面部的任意一方上形成用于与其他电子部件的个别连接端子组所具有的端子相连接的连接部。
6.如权利要求1～5任意一项所述的电子部件，其特征在于，
外形形状是与所述设定次数相同角数的正多角形。
7.如权利要求1～6任意一项所述的电子部件，其特征在于，
个别连接端子组包含姿势信息输出端子组，其中，特定端子与内部电路连接，该内部电路对于来自模块外的部件的输出要求输出表示有效的信息，相关端子与内部电路连接连接，该内部电路对于来自模块外的部件的输出要求可切换成输出优先于在模块外的部件表示有效的信息的、表示无效的信息的状态和对相关端子为非干涉的状态。
8.如权利要求1～7任意一项所述的电子部件，其特征在于，
各电子部件具有根据从模块外的部件供给的设定指令来设定与各电子部件的层叠状态相对应的工作环境的内部电路，
公共连接端子组包含具有从模块外的部件供给设定指令的指令输入端子的指令输入端子组，该设定指令是指在各电子部件设定与层叠状态相对应的工作环境的指令。
9.如权利要求1～8任意一项所述的电子部件，其特征在于，
以具有与所述端子的对称性相同的对称性来配置在层叠各电子部件时用于定位的对准标记。
10.如权利要求1～9任意一项所述的电子部件，其特征在于，
电子部件是下述的半导体元件，即，在半导体衬底的至少一个主面部形成内部电路，由从主面部达到相反面的导电通路形成所述公共连接端子组以及个别连接端子组的各端子。
11.一种模块，其特征在于，将权利要求1～10任意一项所述的多个电子部件层叠形成。
12.一种模块的组装方法，是层叠权利要求1～10任意一项所述的多个电子部件组装成模块的方法，其特征在于，
将各电子部件绕旋转对称中心以分别相互错开规定角度的姿势进行层叠，所述规定角度是指将360度除以设定次数所得的角度，
将层叠方向上相邻的电子部件的端子的连接部彼此连接起来。
13.一种模块的组装方法，是将权利要求8所述的多个电子部件在衬底上层叠组装成模块的方法，其特征在于，
根据形成在衬底上的对准标记与形成在各电子部件上的对准标记之间的位置关系，将各电子部件绕旋转对称中心以分别相互错开规定角度的姿势进行层叠，所述规定角度是指将360度除以设定次数所得的角度，
将层叠方向上相邻的电子部件的端子的连接部彼此连接起来。
14.如权利要求13所述的模块的组装方法，其特征在于，
电子部件是下述的半导体元件，即，在半导体衬底的至少一个主面部形成内部电路，由从主面部到达相反面的导电通路来形成所述公共连接端子组以及个别连接端子组的各端子。
15.一种模块的识别方法，是识别模块的方法，该模块是将权利要求7所述的多个电子部件绕旋转对称中心以分别相互错开规定角度的姿势进行层叠并且将层叠方向上相邻的电子部件的端子的连接部彼此连接起来组装而成，所述规定角度是指将360度除以设定次数所得的角度，其特征在于，
通过向各电子部件的姿势信息端子组的各端子供给输出要求，根据输出的表示有效以及无效的信息，对各电子部件检测姿势信息端子组中的特定端子的位置以检测出各电子部件的姿势，根据各电子部件的层叠状态来识别模块。
16.如权利要求15所述的模块的识别方法，其特征在于，
电子部件是下述的半导体元件，即，在半导体衬底的至少一个主面部形成内部电路，由从主面部到达相反面的导电通路来形成所述公共连接端子组以及个别连接端子组的各端子。
17.一种模块的环境设定方法，是设定模块的工作环境的方法，该模块是将权利要求8所述的多个电子部件绕旋转对称中心以分别相互错开规定角度的姿势来层叠并且将层叠方向上相邻的电子部件的端子的连接部彼此连接起来组装而成，所述规定角度是指将360度除以设定次数所得的角度，其特征在于，
向指令输入端子组供给设定指令，在各电子部件设定与层叠状态相对应的工作环境。
18.如权利要求17所述的模块的环境设定方法，其特征在于，
电子部件是下述的半导体元件，即，在半导体衬底的至少一个主面部形成内部电路，由从主面部到达相反面的导电通路来形成所述公共连接端子组以及个别连接端子组的各端子。
CNB2004800148037A 2003-05-28 2004-05-28 半导体芯片、模块及模块的组装方法、识别方法及环境设定方法 Expired - Fee Related CN100481445C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003150834A JP4160447B2 (ja) 2003-05-28 2003-05-28 電子部品およびモジュールならびにモジュールの組み立て方法、識別方法および環境設定方法
JP150834/2003 2003-05-28

Publications (2)

Publication Number Publication Date
CN1795558A true CN1795558A (zh) 2006-06-28
CN100481445C CN100481445C (zh) 2009-04-22

Family

ID=33487194

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800148037A Expired - Fee Related CN100481445C (zh) 2003-05-28 2004-05-28 半导体芯片、模块及模块的组装方法、识别方法及环境设定方法

Country Status (5)

Country Link
US (1) US20070096332A1 (zh)
JP (1) JP4160447B2 (zh)
KR (1) KR100674484B1 (zh)
CN (1) CN100481445C (zh)
WO (1) WO2004107440A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800654A (zh) * 2011-05-27 2012-11-28 台湾积体电路制造股份有限公司 用于集成电路对准的结构设计和方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7700409B2 (en) * 2004-05-24 2010-04-20 Honeywell International Inc. Method and system for stacking integrated circuits
US7358616B2 (en) * 2005-09-14 2008-04-15 Freescale Semiconductor, Inc. Semiconductor stacked die/wafer configuration and packaging and method thereof
US7768138B2 (en) 2007-10-23 2010-08-03 Panasonic Corporation Semiconductor device
JP5548342B2 (ja) * 2007-10-23 2014-07-16 パナソニック株式会社 半導体装置
US8399973B2 (en) 2007-12-20 2013-03-19 Mosaid Technologies Incorporated Data storage and stackable configurations
US7791175B2 (en) * 2007-12-20 2010-09-07 Mosaid Technologies Incorporated Method for stacking serially-connected integrated circuits and multi-chip device made from same
US9171824B2 (en) 2009-05-26 2015-10-27 Rambus Inc. Stacked semiconductor device assembly
US8242384B2 (en) 2009-09-30 2012-08-14 International Business Machines Corporation Through hole-vias in multi-layer printed circuit boards
US8432027B2 (en) * 2009-11-11 2013-04-30 International Business Machines Corporation Integrated circuit die stacks with rotationally symmetric vias
US8310841B2 (en) 2009-11-12 2012-11-13 International Business Machines Corporation Integrated circuit die stacks having initially identical dies personalized with switches and methods of making the same
US8258619B2 (en) 2009-11-12 2012-09-04 International Business Machines Corporation Integrated circuit die stacks with translationally compatible vias
US8315068B2 (en) 2009-11-12 2012-11-20 International Business Machines Corporation Integrated circuit die stacks having initially identical dies personalized with fuses and methods of manufacturing the same
US9646947B2 (en) * 2009-12-22 2017-05-09 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Integrated circuit with inductive bond wires
WO2012061633A2 (en) 2010-11-03 2012-05-10 Netlist, Inc. Method and apparatus for optimizing driver load in a memory package
US10153179B2 (en) 2012-08-24 2018-12-11 Taiwan Semiconductor Manufacturing Company Carrier warpage control for three dimensional integrated circuit (3DIC) stacking
US8987009B1 (en) * 2013-01-15 2015-03-24 Xilinx, Inc. Method and apparatus for tracking interposer dies in a silicon stacked interconnect technology (SSIT) product
KR102219296B1 (ko) * 2014-08-14 2021-02-23 삼성전자 주식회사 반도체 패키지
JP6500736B2 (ja) * 2015-10-14 2019-04-17 富士通株式会社 半導体装置および半導体装置の制御方法
US20180096946A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Semiconductor packages having a fiducial marker and methods for aligning tools relative to the fiducial marker
JP7169132B2 (ja) * 2018-09-06 2022-11-10 ソニーセミコンダクタソリューションズ株式会社 半導体素子の製造システム、半導体素子、および、半導体素子の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4996583A (en) * 1989-02-15 1991-02-26 Matsushita Electric Industrial Co., Ltd. Stack type semiconductor package
US4990462A (en) * 1989-04-12 1991-02-05 Advanced Micro Devices, Inc. Method for coplanar integration of semiconductor ic devices
JP3206144B2 (ja) * 1992-10-21 2001-09-04 松下電器産業株式会社 集積回路装置
JP2605968B2 (ja) * 1993-04-06 1997-04-30 日本電気株式会社 半導体集積回路およびその形成方法
JP3316409B2 (ja) * 1997-03-13 2002-08-19 ローム株式会社 複数のｉｃチップを備えた半導体装置の構造
WO1998033217A1 (en) * 1997-01-24 1998-07-30 Rohm Co., Ltd. Semiconductor device and method for manufacturing thereof
US6141245A (en) * 1999-04-30 2000-10-31 International Business Machines Corporation Impedance control using fuses
JP2001053217A (ja) * 1999-08-10 2001-02-23 Nec Corp 三次元半導体装置用スタックキャリアおよび三次元半導体装置
US6376914B2 (en) * 1999-12-09 2002-04-23 Atmel Corporation Dual-die integrated circuit package
US6815832B2 (en) * 2001-09-28 2004-11-09 Rohm Co., Ltd. Semiconductor device having opposed and connected semiconductor chips with lateral deviation confirming electrodes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800654A (zh) * 2011-05-27 2012-11-28 台湾积体电路制造股份有限公司 用于集成电路对准的结构设计和方法

Also Published As

Publication number Publication date
KR20060054186A (ko) 2006-05-22
JP2004356284A (ja) 2004-12-16
US20070096332A1 (en) 2007-05-03
CN100481445C (zh) 2009-04-22
WO2004107440A1 (ja) 2004-12-09
JP4160447B2 (ja) 2008-10-01
KR100674484B1 (ko) 2007-01-25
WO2004107440B1 (ja) 2005-07-07

Similar Documents

Publication Publication Date Title
CN1795558A (zh) 电子部件、模块及模块的组装方法、识别方法及环境设定方法
JP6352693B2 (ja) 貫通電極を有する半導体パッケージ及びその製造方法
CN1101062C (zh) 半导体装置及其制造方法，存储器心部及***电路芯片
CN1204545C (zh) 头滑动器悬架
CN1282189C (zh) 薄膜压电体元件及其制造方法
CN1703717A (zh) Ic卡和适配器
CN1641873A (zh) 多芯片封装、其中使用的半导体器件及其制造方法
CN1259767A (zh) 晶片级封装及其制造方法以及由其制造半导体器件的方法
CN1492508A (zh) 具有微机电***的半导体器件
CN1389848A (zh) 具有安装到与液晶显示面板直接连接的柔性板上的驱动ic的液晶显示设备
CN1649149A (zh) 三维半导体封装,以及用于其中的间隔芯片
CN1834997A (zh) 一种用于存储卡的适配器和一种存储卡
CN100350644C (zh) 薄膜压电元件及其制造方法和使用该压电元件的执行元件
CN1444274A (zh) 配置具有孔的布线的半导体器件及其制造方法
JP2002305286A (ja) 半導体モジュールおよび電子部品
JP2010087502A (ja) メモリデバイスを実現する積層チップパッケージ
CN1433252A (zh) 半导体装置及其制造方法
CN1527415A (zh) 薄膜压电元件及其制造方法与执行元件
CN1748153A (zh) 边界扫描控制器、半导体装置、半导体装置的半导体电路芯片识别方法及其控制方法
CN1624829A (zh) 电容器及其制造方法
CN1574323A (zh) 半导体器件
CN1892891A (zh) 半导体记忆装置
JP4643341B2 (ja) 半導体装置
CN1246905C (zh) 存储单元阵列及其制造方法以及强电介质存储装置
CN1471164A (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: TOSHIBA K.K. RENESAS ELECTRONICS CORPORATION

Free format text: FORMER OWNER: TOSHIBA K.K. RENESAS TECHNOLOGY CORP.

Effective date: 20140305

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Osaka, Japan

Patentee after: Sharp Corp.

Patentee after: Renesas Electronics Corp.

Address before: Osaka, Japan

Patentee before: Sharp Corp.

Patentee before: Toshiba Corp.

Patentee before: Renesas Electronics Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20140305

Address after: Osaka, Japan

Patentee after: Sharp Corp.

Patentee after: Toshiba Corp.

Patentee after: Renesas Electronics Corp.

Address before: Osaka, Japan

Patentee before: Sharp Corp.

Patentee before: Toshiba Corp.

Patentee before: Renesas Technology Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090422

Termination date: 20150528

EXPY Termination of patent right or utility model