JP6352693B2 - 貫通電極を有する半導体パッケージ及びその製造方法 - Google Patents

貫通電極を有する半導体パッケージ及びその製造方法 Download PDF

Info

Publication number
JP6352693B2
JP6352693B2 JP2014125071A JP2014125071A JP6352693B2 JP 6352693 B2 JP6352693 B2 JP 6352693B2 JP 2014125071 A JP2014125071 A JP 2014125071A JP 2014125071 A JP2014125071 A JP 2014125071A JP 6352693 B2 JP6352693 B2 JP 6352693B2
Authority
JP
Japan
Prior art keywords
chip
semiconductor package
electrode
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014125071A
Other languages
English (en)
Other versions
JP2015012291A (ja
Inventor
顕秀 鄭
顕秀 鄭
鍾延 金
鍾延 金
仁榮 李
仁榮 李
趙　泰済
泰済 趙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2015012291A publication Critical patent/JP2015012291A/ja
Application granted granted Critical
Publication of JP6352693B2 publication Critical patent/JP6352693B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は半導体に関し、より具体的には貫通電極を有する半導体パッケージの製造方法に関する。
従来、ワイヤボンディングで具現した半導体パッケージで高性能が要求されることによって、貫通電極（ＴＳＶ）技術が提案された。貫通電極を半導体パッケージに適用するためには、接着剤を利用してウエハーをキャリヤーにボンディングした後、ウエハーを研磨し、キャリヤーをデボンディングすることが一般的である。このように半導体パッケージに貫通電極を適用するためにはキャリヤー工程が必要となるので、生産性の低下や工程費用の上昇のような問題点があった。
米国特許公開第２０１２／０１７１８１８号公報 米国特許公開第２０１２／００３２３４２号公報
本発明は従来技術での問題点を解決するために案出されたものであって、本発明の目的は、工程費用を減らし、生産性を向上させることができる貫通電極を有する半導体パッケージ及びその製造方法を提供することである。
本発明の一実施形態による半導体パッケージの製造方法は、第１チップと第２チップとを提供することを包含することができる。前記第１及び第２チップを提供することは、第１チップの第１基板が有する前面上に第１活性膜を提供し、第２チップの第２基板が有する前面上に第２活性膜を提供し、前記第１及び第２チップを積層して前記第１チップの第１活性膜が前記第２チップの第２活性膜に対向するようにし、前記第１チップ上に、そして前記第２チップの第２基板が有する前面上にポリマー物質を含むモールド膜を形成して前記半導体パッケージに剛性を提供し、前記モールド膜を有する前記第２基板の後面を薄型化し、前記第２基板の薄型化された後面上に前記第２基板内の第２貫通電極と電気的に連結される後面電極を形成することを包含することができる。
前記第２基板の後面を薄型化することは、機械的工程を使用して前記後面を薄型化することを包含することができる。
前記第２基板の後面を薄型化することは、前記第２基板内の第２貫通電極を露出させることを包含することができる。前記第２貫通電極は、前記第２活性膜と電気的に連結され得る。
前記方法は、前記後面電極を形成する前に、前記薄型化された第２基板内に第２貫通電極を形成することをさらに含むことができる。
前記方法は、前記第１チップと前記第２チップとの間に第１連結電極を形成して前記第１活性膜と前記第２活性膜とを電気的に連結することをさらに含むことができる。
本発明の一実施形態による半導体パッケージの製造方法は、前述した方法によって第１半導体パッケージを形成し、前記第１半導体パッケージ上に第２半導体パッケージを積層することを含み、前記第２半導体パッケージを積層することは、前記第１半導体パッケージを裏返しにして前記第１チップの薄型化された後面が上に向かうようにし、前記裏返した第１半導体パッケージ上に前記第２半導体パッケージを積層して前記第２半導体パッケージの後面が前記第１半導体パッケージの第２チップの薄型化された後面に向かうようにすることを包含することができる。
前記方法は、前記第１半導体パッケージに含まれた前記第１基板の第１チップの後面を薄型化することをさらに含むことができる。
前記方法は、前記第１基板の薄型化された後面上に第１後面電極を形成することをさらに含むことができる。前記第１後面電極は、前記第１基板内の複数個の第１貫通電極と電気的に連結され、前記複数個の第１貫通電極は、前記第１活性膜と電気的に連結され得る。
前記第１半導体パッケージに含まれた前記第１基板の第１チップの後面を薄型化することは、前記第１基板内の複数個の第１貫通電極を露出させることを包含することができる。
前記方法は、前記第１後面電極を形成する前に、前記第１基板の薄型化された後面内に第１貫通電極を形成することをさらに含むことができる。
前記第１及び第２チップを提供することは、前記モールド膜がキャリヤーとしての役割を提供することがあり得る。
前記第１活性膜は、第１トランジスターを包含でき、前記第２活性膜は、第２トランジスターを包含することができる。
前記第２チップの基板が有する熱膨張係数（ＣＴＥ）と前記モールド膜が有する熱膨張係数（ＣＴＥ）とは同じ大きさの程度の範囲にあり得る。
前記第２チップの基板が有する熱膨張係数（ＣＴＥ）と前記モールド膜が有する熱膨張係数（ＣＴＥ）との比は１乃至３であり得る。
本発明の一実施形態による半導体パッケージは、第１半導体パッケージと第２半導体パッケージを包含することができる。前記第１半導体パッケージは、第１前面に第１活性膜を有する第１チップと、第２前面に第２活性膜を有し、前記第２活性膜が前記第１活性膜に向かうように前記第１チップ上に積層された第２チップと、前記第１チップと前記第２チップとの間に配置されたモールド膜と、を含み、前記第２半導体パッケージは、第３前面に第３活性膜を有する第３チップと、第４前面に第４活性膜を有し、前記第４活性膜が前記第３活性膜に向かうように前記第３チップ上に積層された第４チップと、を含み、前記第３チップの第３後面が前記第２チップの第２後面に向かうことができる。
前記第１チップは、第１貫通電極をさらに含み、前記第２チップは、第２貫通電極をさらに含み、前記第３チップは、第３貫通電極をさらに含み、前記第４チップは第４貫通電極をさらに包含することができる。
前記第２貫通電極と前記第３貫通電極とを連結する複数個の電極をさらに包含することができる。
前記第１チップは、第１幅を有し、前記第２チップは、前記第１幅に比べて大きい第２幅を有することができる。
前記第４チップは、第４幅を有し、前記第３チップは、前記第４幅に比べて大きい第３幅を有することができる。
前記第２チップの基板が有する熱膨張係数（ＣＴＥ）と前記モールド膜が有する熱膨張係数（ＣＴＥ）とは同じ大きさの程度の範囲にあり得る。
前記第２チップの基板が有する熱膨張係数（ＣＴＥ）と前記モールド膜が有する熱膨張係数（ＣＴＥ）との比は１乃至３であり得る。
前記第１及び第２活性膜を電気的に連結する第１連結電極をさらに包含することができる。
本発明の一実施形態による半導体パッケージは、第１半導体パッケージと第２半導体パッケージとを包含することができる。前記第１半導体パッケージは、第１前面に第１活性膜を有する第１チップと、第２前面に第２活性膜を有し、前記第１チップ上に積層された第２チップと、前記第１チップと前記第２チップとの間に配置されたモールド膜と、を含み、前記第２半導体パッケージは、第３前面に第３活性膜を有する第３チップと、第４前面に第４活性膜を有し、前記第３チップ上に積層された第４チップと、を含み、前記第３チップの第３後面は、前記第２チップの第２後面に向かい、前記第１チップは、第１幅を有し、前記第２チップは、前記第１幅に比べて大きい第２幅を有することができる。
前記第４チップは、第４幅を有し、前記第３チップは、前記第４幅に比べて大きい第３幅を有することができる。
本発明によると、ウエハーを研磨する場合において必要である、キャリヤーのボンディング及びデボンディング工程を必要としないので、生産性を向上させ、工程費用を減少させることができる効果がある。ウエハーと類似な熱膨張係数を有するモールド層をウエハー上に形成することによって、ウエハーの歪み現象を無くすか、或いは減らすことができるので、工程不良を抑制できる効果がある。さらに、本発明は貫通電極の形成のためのビアファースト、ビアミドル、及びビアラスト工程のうちいずれのスキームとも互換性がある。
本発明の一実施形態による半導体パッケージの製造方法を示した断面図である。 本発明の一実施形態による半導体パッケージの製造方法を示した断面図である。 本発明の一実施形態による半導体パッケージの製造方法を示した断面図である。 本発明の一実施形態による半導体パッケージの製造方法を示した断面図である。 本発明の一実施形態による半導体パッケージの製造方法を示した断面図である。 本発明の一実施形態による半導体パッケージの製造方法を示した断面図である。 本発明の一実施形態による半導体パッケージの製造方法を示した断面図である。 本発明の一実施形態による半導体パッケージの製造方法を示した断面図である。 本発明の一実施形態による半導体パッケージの製造方法を示した断面図である。 本発明の一実施形態による半導体パッケージの製造方法を示した断面図である。 本発明の一実施形態による半導体パッケージの製造方法を示した断面図である。 本発明の一実施形態による半導体パッケージの製造方法を示した断面図である。 本発明の一実施形態による半導体パッケージの製造方法を示した断面図である。 図１Ｌの変形形態を示した断面図である。 図１Ｍの変形形態を示した断面図である。 図１Ａの平面図である。 本発明の他の実施形態による半導体パッケージの製造方法を示した断面図である。 本発明の他の実施形態による半導体パッケージの製造方法を示した断面図である。 本発明の他の実施形態による半導体パッケージの製造方法を示した断面図である。 本発明の他の実施形態による半導体パッケージの製造方法を示した断面図である。 本発明の他の実施形態による半導体パッケージの製造方法を示した断面図である。 本発明の他の実施形態による半導体パッケージの製造方法を示した断面図である。 本発明の他の実施形態による半導体パッケージの製造方法を示した断面図である。 本発明の他の実施形態による半導体パッケージの製造方法を示した断面図である。 本発明の他の実施形態による半導体パッケージの製造方法を示した断面図である。 本発明のその他の実施形態による半導体パッケージの製造方法を示した断面図である。 本発明のその他の実施形態による半導体パッケージの製造方法を示した断面図である。 本発明のその他の実施形態による半導体パッケージの製造方法を示した断面図である。 本発明のその他の実施形態による半導体パッケージの製造方法を示した断面図である。 本発明のその他の実施形態による半導体パッケージの製造方法を示した断面図である。 本発明の実施形態による半導体パッケージを具備するメモリカードを示したブロック図である。 本発明の実施形態による半導体パッケージを応用した情報処理システムを示したブロック図である。
以下、本発明による半導体パッケージ及びその製造方法を、添付した図面を参照して詳細に説明する。
本発明と従来技術とを比較した長所は添付された図面を参照した詳細な説明と特許請求の範囲とを通じて明確になり得る。特に、本発明は特許請求の範囲で明確に請求される。しかし、本発明は添付された図面と関連して次の詳細な説明を参照することによって最も良く理解されることができる。図面において、同一の参照符号は多様な図面を通じて同一の構成要素を示す。
図１Ａ乃至図１Ｍは本発明の一実施形態による半導体パッケージの製造方法を示した断面図である。図１Ｎは図１Ｌの変形形態を示した断面図であり、図１Ｏは図１Ｍの変形形態を示した断面図である。図１Ｐは図１Ａの平面図である。
図１Ａを参照すれば、複数個の第１半導体チップ１００をチップ−オン−ウエハー（ＣＯＷ）方式で第２半導体チップ２００上に積層することができる。例えば、第１半導体チップ１００を第２半導体チップ２００の第２半導体基板２０１上に積層して前述のチップ−オン−ウエハー構造を具現することができる。
第１半導体チップ１００は前面１０１ａと後面１０１ｂとを有する第１半導体基板１０１、第１半導体基板１０１の前面１０１ａ上に提供された第１集積回路層１０３、及び第１集積回路層１０３と電気的に連結され、第１半導体基板１０１の一部を垂直貫通する１つ或いはその以上の第１貫通電極１２１を包含することができる。第１半導体基板１０１はシリコンのような半導体からなされたチップレベルの半導体基板であり得る。第１集積回路層１０３はメモリ回路、ロジック回路、或いはこれらの組合せを包含することができる。第１貫通電極１２１はビアファースト（Ｖｉａ Ｆｉｒｓｔ）或いはビアミドル（Ｖｉａ Ｍｉｄｄｌｅ）方式で形成されて第１半導体基板１０１に提供され得る。
第２半導体チップ２００は前面２０１ａと後面２０１ｂとを有する第２半導体基板２０１、第２半導体基板２０１の前面２０１ａ上に提供された第２集積回路層２０３、及び第２半導体基板２０１の一部を垂直貫通して第２集積回路層２０３と電気的に連結された１つ或いはその以上の第２貫通電極２２１を包含することができる。第２半導体基板２０１はシリコンのような半導体からなされたウエハーレベルの半導体基板であり得る。第２集積回路層２０３はメモリ回路、ロジック回路、或いはこれらの組合せを包含することができる。第２貫通電極２２１はビアファースト（Ｖｉａ Ｆｉｒｓｔ）或いはビアミドル（Ｖｉａ Ｍｉｄｄｌｅ）方式で形成されて第２半導体基板２０１に提供され得る。
第１半導体チップ１００は第２半導体チップ２００上にフロント−トゥ−フロント（ｆｒｏｎｔ−ｔｏ−ｆｒｏｎｔ）方式で積層されて第２半導体チップ２００と電気的に連結され得る。例えば、第１半導体チップ１００は第２半導体チップ２００上にフリップチップボンディングされて第１半導体基板１０１の前面１０１ａと第２半導体基板２０１の前面２０１ａとが互いに対向し得る。第１半導体チップ１００と第２半導体チップ２００との間に第１集積回路層１０３と第２集積回路層２０３とを電気的に連結する、例えばソルダボール形態の第１連結電極１２３が提供され得る。他の例として、第１半導体チップ１００と第２半導体チップ２００との間に第１集積回路層１０３と第２集積回路層２０３とを電気的に連結する第１連結電極１２３が提供されないこともあり得る。
図１Ｐは図１Ａに図示された実施形態の平面を図示する。
図１Ｂを参照すれば、第２半導体チップ２００上に第１モールド膜６０１を形成し、第２半導体チップ２００を薄型化することができる。一例として、第２半導体基板２０１の前面２０１ａ上に第１半導体チップ１００を覆う第１モールド膜６０１を形成し、第２半導体基板２０１の後面２０１ｂを研磨のような機械的な工程によって薄型化することができる。一例によれば、研磨はグラインダによって実施できる。第２半導体基板２０１の後面２０１ｂを薄型化する他の工程が使用され得る。
第１モールド膜６０１は第２半導体チップ２００の後面の研磨のとき、第２半導体基板２０１が曲がることを抑制できる剛性を与える任意の厚さを有することができる。第１モールド膜６０１は絶縁体、例えばエポキシ樹脂のような高分子物質を包含することができる。第１モールド膜６０１は絶縁体或いはポリマー（例：エポキシ樹脂）を包含することができる。第１モールド膜６０１はシリコンと類似な熱膨張係数（ＣＴＥ）を有するエポキシピラー複合体を包含することができる。例えば、シリコンが大略３ｐｐｍ／℃の熱膨張係数（ＣＴＥ）を有するとするとき、エポキシピラー複合体は約５〜７ｐｐｍ／℃の熱膨張係数（ＣＴＥ）を有するように形成され得る。一例によれば、第２半導体チップ２００の第２半導体基板２０１が有する熱膨張係数（ＣＴＥ）と第１モールド膜６０１が有する熱膨張係数（ＣＴＥ）とは同じ大きさの程度の範囲内にあり得る。他の例として、第２半導体チップ２００の第２半導体基板２０１が有する熱膨張係数（ＣＴＥ）と第１モールド膜６０１が有する熱膨張係数（ＣＴＥ）との比は１乃至３であり得る。エポキシピラー複合体はエポキシ樹脂とシリカとが混合された、約８０ｗｔ％のシリカ含量を有する混合物を包含することができる。第１モールド膜６０１の熱膨張係数（ＣＴＥ）が第２半導体基板２０１の熱膨張係数（ＣＴＥ）と類似な場合、第２半導体基板２０１の歪み現象が無くなるか、或いは減少され得る。
第１モールド膜６０１が第２半導体チップ２００を支持する状態で、グラインダ９０で第２半導体基板２０１の後面２０１ｂを研磨することによって、第２半導体チップ２００が薄型化され得る。前述の第２半導体チップ２００の後面研磨によって第２半導体基板２０１の厚さが縮小されてビアファースト工程で形成された第２貫通電極２２１を露出させるリセスされた後面２０１ｃが表れ得る。第１モールド膜６０１は後面研磨工程でキャリヤーの役割を果たし得る。したがって、キャリヤーのボンディング及びデボンディング工程をスキップすることができる。キャリヤーは第１及び第２半導体チップ１００、２００に付着されないことがあり得、したがって後続のキャリヤーデボンディング工程は必要としないことがあり得る。キャリヤーのボンディング及びデボンディング工程がスキップされることによって、少なくとも２つの工程段階が省略されるので、製造費用及び時間を縮小させ得る。
図１Ｃを参照すれば、第２半導体基板２０１の後面２０１ｃ、即ち薄型化された後面上に第２貫通電極２２１と電気的に連結される、例えばパッド形態の後面電極２２３を形成することができる。前述の一連の工程を通じて第１モールド膜６０１でモールディングされた複数個の第１半導体チップ１００がウエハーレベルの第２半導体チップ２００上にチップ−オン−ウエハー（ＣＯＷ）方式で積層された、２Ｈ積層マイクロピラーグリッドアレイ（２ Ｈｅｉｇｈｔ Ｓｔａｃｋｅｄ Ｍｉｃｒｏ Ｐｉｌｌａｒ Ｇｒｉｄ Ａｒｒａｙ）形態の第１ウエハーレベルパッケージ１が製造され得る。
一例によれば、第１半導体チップ１００の（横）幅は第２半導体チップ（図１Ａの２００）の（横）幅に比べて小さいことがあり得る。
図１Ｄを参照すれば、複数個の第４半導体チップ４００をチップ−オン−ウエハー（ＣＯＷ）方式で第３半導体チップ２００上に積層することができる。例えば、第４半導体チップ４００を第３半導体チップ３００の第３半導体基板３０１上に積層してチップ−オン−ウエハー構造を具現することができる。
第３半導体チップ１００は前面３０１ａと後面３０１ｂとを有する第３半導体基板３０１、第３半導体基板３０１の前面３０１ａ上に提供された第３集積回路層３０３、及び第３集積回路層３０３と電気的に連結され、第３半導体基板３０１の一部を垂直貫通する１つ或いはその以上の第３貫通電極３２１を包含することができる。第３半導体基板３０１はシリコンのような半導体からなされたウエハーレベルの半導体基板であり得る。第３集積回路層３０３はメモリ回路、ロジック回路、或いはこれらの組合せを包含することができる。第３貫通電極３２１はビアファースト（Ｖｉａ Ｆｉｒｓｔ）或いはビアミドル（Ｖｉａ Ｍｉｄｄｌｅ）方式で形成されて第３半導体基板３０１に提供され得る。
第４半導体チップ４００は前面４０１ａと後面４０１ｂとを有する第４半導体基板４０１、及び第４半導体基板４０１の前面４０１ａ上に提供された第４集積回路層４０３を包含することができる。第４半導体チップ４００は貫通電極を包含しないことがあり得る。第４半導体基板４０１はシリコンのような半導体からなされたチップレベルの半導体基板であり得る。第４集積回路層４０３はメモリ回路、ロジック回路、或いはこれらの組合せを包含することができる。
第４半導体チップ４００は第３半導体チップ３００上にフロント−トゥ−フロント（ｆｒｏｎｔ−ｔｏ−ｆｒｏｎｔ）方式で積層されて第３半導体チップ３００と電気的に連結され得る。例えば、第４半導体チップ４００は第３半導体チップ３００上にフリップチップボンディングされて第３半導体基板３０１の前面３０１ａと第４半導体基板４０１の前面４０１ａとが互いに対向し得る。第３半導体チップ３００と第４半導体チップ４００との間に第３集積回路層３０３と第４集積回路層４０３とを電気的に連結する、例えばソルダボール形態の第２連結電極４２３が提供され得る。
図１Ｅを参照すれば、第３半導体チップ３００上に第２モールド膜６０２を形成し、第３半導体チップ３００を薄型化することができる。一例として、第３半導体基板３０１の前面３０１ａ上に第４半導体チップ４００を覆う第２モールド膜６０２を形成し、第３半導体基板３０１の後面３０１ｂを研磨することができる。
第２モールド膜６０２は第３半導体チップ３００の後面研磨のとき、第３半導体基板３０１が曲げられることを抑制できる任意の厚さを有することができる。第２モールド膜６０２は第１モールド膜６０１と同一であるか、或いは類似な物質を包含することができる。例えば、第２モールド膜６０２は約５〜７ｐｐｍ／℃の熱膨張係数（ＣＴＥ）を有するエポキシピラー複合体を包含することができる。一例によれば、第３半導体チップ３００の第３半導体基板３０１が有する熱膨張係数（ＣＴＥ）と第２モールド膜６０２が有する熱膨張係数（ＣＴＥ）とは同じ大きさの程度の範囲内にあり得る。他の例として、第３半導体チップ３００の第３半導体基板３０１が有する熱膨張係数（ＣＴＥ）と第２モールド膜６０２が有する熱膨張係数（ＣＴＥ）との比は１乃至３であり得る。エポキシピラー複合体はエポキシ樹脂とシリカとが混合された、約８０ｗｔ％のシリカ含量を有する混合物を包含することができる。第２モールド膜６０２の熱膨張係数（ＣＴＥ）が第３半導体基板３０１の熱膨張係数（ＣＴＥ）と類似な場合、第３半導体基板３０１の歪み現象が無くなるか、或いは減少され得る。
第２モールド膜６０２が第３半導体チップ３００を支持する状態で、グラインダ９０で第３半導体基板３０１の後面３０１ｂを研磨することによって、第３半導体チップ３００が薄型化され得る。前述の第３半導体チップ３００の後面研磨によって第３半導体基板３０１の厚さが縮小されて第３貫通電極３２１を露出させるリセスされた後面３０１ｃが表れ得る。第２モールド膜６０２は後面研磨工程でキャリヤーの役割を果たすことがあるので、キャリヤーのボンディング及びデボンディング工程をスキップできる。
図１Ｆを参照すれば、第３半導体基板３０１の後面３０１ｃ上に第３貫通電極３２１と電気的に連結される、例えばソルダボール形態の後面電極３２３を形成することができる。前述の一連の工程を通じて第２モールド膜６０２でモールディングされた複数個の第４半導体チップ４００がウエハーレベルの第３半導体チップ３００上にチップ−オン−ウエハー（ＣＯＷ）方式で積層された、２Ｈ積層マイクロピラーグリッドアレイ（２ Ｈｅｉｇｈｔ Ｓｔａｃｋｅｄ Ｍｉｃｒｏ Ｐｉｌｌａｒ Ｇｒｉｄ Ａｒｒａｙ）形態の第２ウエハーレベルパッケージ２が製造され得る。
図１Ｇを参照すれば、第２ウエハーレベルパッケージ２を切断することができる。例えば、ブレード９５或いはレーザーで隣接する第４半導体チップ４００の間の第２モールド膜６０２と第３半導体チップ３００とを分離することができる。
図１Ｈを参照すれば、前述した切断工程によって第２モールド膜６０２でモールディングされた第４半導体チップ４００がチップレベルに分離された第３半導体チップ３００上に積層された、２Ｈ積層マイクロピラーグリッドアレイ（２ Ｈｅｉｇｈｔ Ｓｔａｃｋｅｄ Ｍｉｃｒｏ Ｐｉｌｌａｒ Ｇｒｉｄ Ａｒｒａｙ）形態のチップレベルの積層パッケージ３が製造され得る。
一例によれば、第３半導体チップ３００の（横）幅は第４半導体チップ（図１Ｈの４００）の（横）幅に比べて小さいことがあり得る。
図１Ｉを参照すれば、複数個の積層パッケージ３をチップ−オン−ウエハー（ＣＯＷ）方式で第１ウエハーレベルパッケージ１上に積層し、モールディングすることができる。例えば、第１ウエハーレベルパッケージ１を覆して第２半導体基板２０１の後面２０１ｃが上に向かうようにし、積層パッケージ３を第２半導体基板２０１の後面２０１ｃ上に積層し、そして第２半導体基板２０１の後面２０１ｃ上に積層パッケージ３をモールディングする第３モールド膜６０３を形成することができる。したがって、第１ウエハーレベルパッケージ１上に積層パッケージ３が積層されたパッケージスタック４が形成され得る。
第３半導体チップ３００が第２半導体チップ２００上にバック−トゥ−バック（ｂａｃｋ−ｔｏ−ｂａｃｋ）方式で積層されて第３半導体基板３０１の後面３０１ｃと第２半導体基板２０１の後面２０１ｃとが互いに対向し得る。第３半導体チップ３００の後面電極３２３と第２半導体チップ２００の後面電極２２３とを媒介として第３貫通電極３２１が第２貫通電極２２１と連結され、これにしたがって積層パッケージ３が第１ウエハーレベルパッケージ１と電気的に連結され得る。第３モールド膜６０３は第１モールド膜６０１及び／又は第２モールド膜６０２と同一であるか、或いは類似な物質で形成することができる。
図１Ｊを参照すれば、パッケージスタック４の後面を研磨することができる。例えば、第３モールド膜６０３が第１ウエハーレベルパッケージ１を支持する状態で、グラインダ９０で第１モールド膜６０１と第１半導体基板１０１とを研磨して第１半導体チップ１００を薄型化することができる。研磨によって第１半導体基板１０１の厚さが縮小されて第１貫通電極１２１を露出させる第１半導体基板１０１のリセスされた後面１０１ｃが表れ得る。第１モールド膜６０１は研磨によって第１半導体基板１０１の後面１０１ｃを露出させる形態に変形され得る。
図１Ｋを参照すれば、第１半導体チップ１００上に外部電極１２５を形成し、パッケージスタック４を切断することができる。一例として、第１半導体基板１０１の後面１０１ｃ上に第１貫通電極１２１と電気的に連結される、例えばソルダボール形態の外部電極１２５を形成することができる。外部電極１２５を形成した後、或いはその前にブレード９５或いはレーザーで第３モールド膜６０３、第２半導体チップ２００及び第１モールド膜６０１を分離することができる。
図１Ｌを参照すれば、パッケージスタック４の切断によって４Ｈ積層マイクロピラーグリッドアレイ（４ Ｈｅｉｇｈｔ Ｓｔａｃｋｅｄ Ｍｉｃｒｏ Ｐｉｌｌａｒ Ｇｒｉｄ Ａｒｒａｙ）形態の半導体パッケージ５が製造され得る。半導体パッケージ５は切断によってチップレベルに分離された第２半導体チップ２００上に積層された積層パッケージ３を包含することができる。
一例として、半導体パッケージ５は第１半導体基板１０１の前面１０１ａが上に向かい、第１貫通電極１２１を有する第１半導体チップ１００、第１半導体チップ１００上にフロント−トゥ−フロント（ｆｒｏｎｔ−ｔｏ−ｆｒｏｎｔ）方式で積層され、第２貫通電極２２１を有する第２半導体チップ２００、第２半導体チップ２００上にバック−トゥ−バック（ｂａｃｋ−ｔｏ−ｂａｃｋ）方式で積層され、第３貫通電極３２１を有する第３半導体チップ３００、及び第３半導体チップ３００上にフロント−トゥ−フロント（ｆｒｏｎｔ−ｔｏ−ｆｒｏｎｔ）方式で積層された第４半導体チップ４００を包含することができる。
第１連結電極１２３を媒介として第１貫通電極１２１と第２貫通電極２２１とが連結されることによって、第１半導体チップ１００と第２半導体チップ２００とが電気的に連結され得る。同様に、後面電極３２３を媒介として第２貫通電極２２１と第３貫通電極３２１とが連結されることによって第２半導体チップ２００と第３半導体チップ３００とが電気的に連結され得る。第３半導体チップ３００と第４半導体チップ４００とは第２連結端子４２３が第３貫通電極３２１と連結されることによって互いに電気的に連結され得る。
第１半導体チップ１００は第１半導体基板１０１の後面１０１ｃを露出させる第１モールド膜６０１でモールディングされ得る。第２半導体チップ２００は第１モールド膜６０１と第３モールド膜６０３とでモールディングされるが、その側面２００ｓが露出され得る。第３半導体チップ３００上に第４半導体チップ４００が積層され、第２モールド膜６０２でモールディングされた積層パッケージ３は第３モールド膜６０３でモールディングされ得る。したがって、第３半導体チップ３００は第２モールド膜６０２及び第３モールド膜６０３で囲まれてモールディングされ得、第４半導体チップ４００は第２モールド膜６０２及び第３モールド膜６０３で囲まれて二重モールディングされ得る。他の例として、第３モールド膜６０３が積層パッケージ３の上面及び下面をモールディングすることによって、積層パッケージ３の側面３ｓが露出され得る。
第１半導体基板１０１の後面１０１ｃから突出された外部電極１２５が電気的装置（例：半導体チップ、半導体パッケージ、印刷回路基板、モジュール基板）と連結されることによって、半導体パッケージ５がその電気的装置と電気的に連結され得る。
他の例として、図１Ｎに示したように、積層マイクロピラーグリッドアレイ（Ｓｔａｃｋｅｄ Ｍｉｃｒｏ Ｐｉｌｌａｒ Ｇｒｉｄ Ａｒｒａｙ）形態の半導体パッケージ５ｃが製造され得る。例えば、第１半導体チップ（１００：以下、第１下部半導体チップ）と第２半導体チップ２００との間に第１下部半導体チップ１００と同一であるか、或いは類似な構造を有する第１上部半導体チップ１００ａがさらに含まれ、第３半導体チップ３００と第４半導体チップ（４００：以下、第４上部半導体チップ）との間に第４上部半導体チップ４００と同一であるか、或いは類似な構造を有する第４下部半導体チップ４００ａがさらに含まれた半導体パッケージ５ｃが製造され得る。
第１上部半導体チップ１００ａは第１下部半導体チップ１００及び第２半導体チップ２００と電気的に連結される貫通電極１２１ａと連結電極１２３ａとを有する半導体基板１１１ａを包含することができる。第１上部半導体チップ１００ａは、図１Ｃの第１ウエハーレベルパッケージ１を製造するとき、第１下部半導体チップ１００が積層される前に、第２半導体チップ２００上にチップ−オン−ウエハー（ＣＯＷ）方式で積層され、第１モールド膜６０１でモールディングされることによって形成され得る。第１上部半導体チップ１００ａは第１下部半導体チップ１００とはバック−トゥ−フロント（ｂａｃｋ−ｔｏ−ｆｒｏｎｔ）構造をなし、第２半導体チップ２００とはフロント−トゥ−フロント（ｆｒｏｎｔ−ｔｏ−ｆｒｏｎｔ）構造を成し得る。
第４下部半導体チップ４００ａは第３半導体チップ３００及び第４上部半導体チップ４００と電気的に連結される貫通電極４２１ａと連結電極４２３ａとを有する半導体基板４１１ａを包含することができる。第４下部半導体チップ４００ａは、図１Ｆの第２ウエハーレベルパッケージ２を製造するとき、第４上部半導体チップ４００が積層される前に、第３半導体チップ３００上にチップ−オン−ウエハー（ＣＯＷ）方式で積層され、第２モールド膜６０２でモールディングされることによって形成され得る。第４下部半導体チップ４００ａは第３半導体チップ３００とはバック−トゥ−フロントバック−トゥ−フロント（ｂａｃｋ−ｔｏ−ｆｒｏｎｔ）構造をなし、第４上部半導体チップ４００とはフロント−トゥ−フロント（ｆｒｏｎｔ−ｔｏ−ｆｒｏｎｔ）構造を成し得る。
図１Ｍを参照すれば、半導体パッケージ５をパッケージ基板８０上に実装して半導体パッケージ６を製造することができる。一例として、印刷回路基板のようなパッケージ基板８０の前面８０ａ上に半導体パッケージ５を実装し、半導体パッケージ５を覆う外部モールド膜８３を形成して半導体パッケージ６を製造することができる。パッケージ基板８０の後面８０ｂにソルダボール８５を付着することができる。半導体パッケージ５は外部電極１２５を媒介としてパッケージ基板８０と電気的に連結され、ソルダボール８５を通じて電気的装置（例：半導体チップ、半導体パッケージ、モジュール基板）と電気的に連結され得る。
他の例として、図１Ｏに示したように、図１Ｎの半導体パッケージ５ｃを印刷回路基板のようなパッケージ基板８０に実装し、外部モールド膜８３を形成して半導体パッケージ６ｃを製造することができる。
図２Ａ乃至図２Ｉは本発明の他の実施形態による半導体パッケージの製造方法を示した断面図である。以下は実施形態１と異なる点に対して詳説し、同一な点に対しては概説するか、或いは省略する。
図２Ａを参照すれば、複数個の第１半導体チップ１００をチップ−オン−ウエハー（ＣＯＷ）方式で第２半導体チップ２００の第２半導体基板２０１の前面２０１ａ上にフリップチップボンディングすることができる。第１半導体チップ１００は第２半導体チップ２００上にフロント−トゥ−フロント（ｆｒｏｎｔ−ｔｏ−ｆｒｏｎｔ）方式で積層され、第１連結電極１２３を媒介として第２半導体チップ２００と電気的に連結され得る。第１半導体チップ１００はチップレベルの第１半導体基板１０１の前面１０１ａ上に形成された第１集積回路層１０３を包含することができる。第２半導体チップ２００はウエハーレベルの第２半導体基板２０１の前面２０１ａ上に形成された第２集積回路層２０３を包含することができる。
図２Ｂを参照すれば、第２半導体基板２０１の前面２０１ａ上に第１半導体チップ１００を覆う第１モールド膜６０１を形成することができる。その後、第１モールド膜６０１が第２半導体チップ２００を支持する状態でグラインダ９０で第２半導体基板２０１の後面２０１ｂを研磨することができる。前述の後面研磨によって第２半導体基板２０１の厚さが縮小され、リセスされた後面２０１ｃが表れ得る。
図２Ｃを参照すれば、第２半導体基板２０１を貫通して第２集積回路層２０３と電気的に連結される第２貫通電極２２１を形成することができる。例えば、第２半導体基板２０１の後面２０１ｃをドライエッチングするか、或いはドリリングして垂直ホール２２０を形成し、垂直ホール２２０をタングステンや銅等のような伝導体で電気鍍金するか、或いは蒸着して第２貫通電極２２１を形成することができる。
第２半導体基板２０１の後面２０１ｃ上に第２貫通電極２２１と連結されるパッド形態の後面電極２２３をさらに形成することができる。一例として、第２貫通電極２２１と後面電極２２３とを同時に鍍金するか、或いは蒸着して一体化された１つの構造に形成することができる。他の例として、第２貫通電極２２１を形成した後に別個の工程で後面電極２２３を形成することができる。
前述の一連の工程を通じてビアラスト（Ｖｉａ Ｌａｓｔ）工程で形成された第２貫通電極２２１を有するウエハーレベルの第２半導体チップ２００上にチップ−オン−ウエハー（ＣＯＷ）方式で第１半導体チップ１００が積層された、２Ｈ積層マイクロピラーグリッドアレイ（２ Ｈｅｉｇｈｔ Ｓｔａｃｋｅｄ Ｍｉｃｒｏ Ｐｉｌｌａｒ Ｇｒｉｄ Ａｒｒａｙ）形態の第１ウエハーレベルパッケージ１ａが製造され得る。
図２Ｄを参照すれば、複数個の第４半導体チップ４００をチップ−オン−ウエハー（ＣＯＷ）方式で第３半導体チップ３００の第３半導体基板３０１の前面３０１ａ上にフリップチップボンディングすることができる。第４半導体チップ４００は第３半導体チップ３００上にフロント−トゥ−フロント（ｆｒｏｎｔ−ｔｏ−ｆｒｏｎｔ）方式で積層され、第２連結電極４２３を媒介として第３半導体チップ３００と電気的に連結され得る。第３半導体チップ３００はウエハーレベルの第３半導体基板３０１の前面３０１ａ上に形成された第３集積回路層３０３を包含することができる。第４半導体チップ４００はチップレベルの第４半導体基板４０１の前面４０１ａ上に形成された第４集積回路層４０３を包含することができる。
図２Ｅを参照すれば、第３半導体基板３０１の前面３０１ａ上に第４半導体チップ４００を覆う第２モールド膜６０２を形成することができる。その後、第２モールド膜６０２が第３半導体チップ３００を支持する状態でグラインダ９０で第３半導体基板３０１の後面３０１ｂを研磨することができる。前述の後面研磨によって第３半導体基板３０１の厚さが縮小され、リセスされた後面３０１ｃが表れ得る。
図２Ｆを参照すれば、第３半導体基板３０１を貫通して第３集積回路層３０３と電気的に連結される第３貫通電極３２１を形成することができる。例えば、第３半導体基板３０１の後面３０１ｃをドライエッチングするか、或いはドリリングして垂直ホール３２０を形成し、垂直ホール３２０をタングステンや銅等のような伝導体で電気鍍金するか、或いは蒸着して第３貫通電極３２１を形成することができる。第３半導体基板３０１の後面３０１ｃ上に第３貫通電極３２１と連結されるソルダボール形態の後面電極３２３をさらに形成することができる。
前述の一連の工程を通じてビアラスト（Ｖｉａ Ｌａｓｔ）工程で形成された第３貫通電極３２１を有するウエハーレベルの第３半導体チップ３００上にチップ−オン−ウエハー（ＣＯＷ）方式で第４半導体チップ４００が積層された、２Ｈ積層マイクロピラーグリッドアレイ（２ Ｈｅｉｇｈｔ Ｓｔａｃｋｅｄ Ｍｉｃｒｏ Ｐｉｌｌａｒ Ｇｒｉｄ Ａｒｒａｙ）形態の第２ウエハーレベルパッケージ２ａが製造され得る。
図２Ｇを参照すれば、第２ウエハーレベルパッケージ２ａを切断して形成された複数個の積層パッケージ３ａをチップ−オン−ウエハー（ＣＯＷ）方式で第１ウエハーレベルパッケージ１ａ上に積層し、モールディングすることができる。例えば、積層パッケージ３ａを第２半導体基板２０１の後面２０１ｃ上に積層した後、第２半導体基板２０１の後面２０１ｃ上に積層パッケージ３ａをモールディングする第３モールド膜６０３を形成することができる。これにしたがって、第１ウエハーレベルパッケージ１ａ上に積層パッケージ２ａが積層されたパッケージスタック４ａが形成され得る。
図２Ｈを参照すれば、第３モールド膜６０３が第１ウエハーレベルパッケージ１ａを支持する状態で、グラインダ９０で第１モールド膜６０１と第１半導体基板１０１の後面１０１ｂとを研磨して第１半導体チップ１００を薄型化することができる。前述の後面研磨によって第１半導体基板１０１の厚さが縮小されて第１貫通電極１２１を露出させる第１半導体基板１０１のリセスされた後面１０１ｃが表れ得る。
図２Ｉを参照すれば、ビアラスト（Ｖｉａ Ｌａｓｔ）工程で第１半導体基板１０１を貫通して第１集積回路層１０３と電気的に連結される第１貫通電極１２１を形成することができる。例えば、第１半導体基板１０１の後面１０１ｃをドライエッチングするか、或いはドリリングして垂直ホール１２０を形成し、垂直ホール１２０をタングステンや銅等のような伝導体で電気鍍金するか、或いは蒸着して第１貫通電極１２１を形成することができる。第１半導体基板１０１の後面１０１ｃ上に第１貫通電極１２１と連結されるソルダボール形態の外部電極１２５をさらに形成することができる。続いて、パッケージスタック４ａを図１Ｋで説明したものと同一であるか、或いは類似な工程で切断して図１Ｌの半導体パッケージ５を製造することができる。パッケージスタック４ａの切断によって形成された半導体パッケージ５を図１Ｍにおけるもののようにパッケージ基板８０上に実装して半導体パッケージ６を製造することができる。
図３Ａ乃至図３Ｅは本発明のその他の実施形態による半導体パッケージの製造方法を示した断面図である。以下は実施形態１と異なる点に対して詳説し、同一な点に対しては概説するか、或いは省略する。
図３Ａを参照すれば、第２ウエハーレベルパッケージ２を第１ウエハーレベルパッケージ１上に積層し、モールディングしてパッケージスタック４ｂを形成することができる。例えば、図１Ａ乃至図１Ｃを参照して説明したものと同一又は類似な工程で２Ｈ積層マイクロピラーグリッドアレイ（２ Ｈｅｉｇｈｔ Ｓｔａｃｋｅｄ Ｍｉｃｒｏ Ｐｉｌｌａｒ Ｇｒｉｄ Ａｒｒａｙ）形態の第１ウエハーレベルパッケージ１を形成し、図１Ｄ乃至図１Ｆを参照して説明したものと同一又は類似な工程で２Ｈ積層マイクロピラーグリッドアレイ（２ Ｈｅｉｇｈｔ Ｓｔａｃｋｅｄ Ｍｉｃｒｏ Ｐｉｌｌａｒ Ｇｒｉｄ Ａｒｒａｙ）形態の第２ウエハーレベルパッケージ２を形成することができる。第１ウエハーレベルパッケージ１の第２半導体基板２０１の後面２０１ｃ上にウエハー−オン−ウエハー（ＷＯＷ）方式で第２ウエハーレベルパッケージ２を積層し、第２半導体基板２０１の後面１０１ｃ上に第２ウエハーレベルパッケージ２をモールディングする第３モールド膜６０３を形成することができる。
図３Ｂを参照すれば、第３モールド膜６０３が第１ウエハーレベルパッケージ１を支持する状態でグラインダ９０で第１モールド膜６０１と第１半導体基板１０１の後面１０１ｂとを研磨することができる。研磨によって第１半導体基板１０１の厚さが縮小されて第１貫通電極１２１を露出させる第１半導体基板１０１のリセスされた後面１０１ｃが表れ得る。
図３Ｃを参照すれば、第１半導体基板１０１の後面１０１ｃ上に第１貫通電極１２１と電気的に連結される外部電極１２５を形成することができる。外部電極１２５を形成した後に或いはその前にブレード９５或いはレーザーでパッケージスタック４ｂを切断することができる。
図３Ｄを参照すれば、パッケージスタック４ｂの切断によって第１半導体チップ１００乃至第４半導体チップ４００が順次積層された４Ｈ積層マイクロピラーグリッドアレイ（４ Ｈｅｉｇｈｔ Ｓｔａｃｋｅｄ Ｍｉｃｒｏ Ｐｉｌｌａｒ Ｇｒｉｄ Ａｒｒａｙ）半導体パッケージ５ｂが製造され得る。半導体パッケージ５ｂにおいて、第２半導体チップ２００の側面２００ｓと第３半導体チップ３００の側面３００ｓはモールディングされず、露出され得る。それ以外は図１Ｌの半導体パッケージ５と同一であるか、或いは類似に構成され得る。
図３Ｅを参照すれば、半導体パッケージ５ｂを印刷回路基板のようなパッケージ基板８０の前面８０ａ上に実装し、外部モールド膜８３でモールディングして半導体パッケージ６ｂを製造することができる。パッケージ基板８０の後面８０ｂにソルダボール８５を付着して半導体パッケージ６ｂを他の電気的装置（例：半導体チップ、半導体パッケージ、モジュール基板）に電気的に連結することができる。
図４Ａは本発明の実施形態による半導体パッケージを具備するメモリカードを示したブロック図である。図４Ｂは本発明の実施形態による半導体パッケージを応用した情報処理システムを示したブロック図である。
図４Ａを参照すれば、メモリカード１２００はホストとメモリ１２１０との間の諸般のデータ交換を制御するメモリコントローラ１２２０を包含することができる。ＳＲＡＭ１２２１は中央処理装置１２２２の動作メモリとして使用され得る。ホストインターフェイス１２２３はメモリカード１２００と接続されるホストのデータ交換プロトコルを具備することができる。誤謬修正コード１２２４はメモリ１２１０から読出されたデータに含まれる誤謬を検出及び訂正することができる。メモリインターフェイス１２２５はメモリ１２１０とインターフェイシングする。中央処理装置１２２２はメモリコントローラ１２２０のデータを交換するための諸般の制御動作を遂行することができる。メモリ１２１０は本実施形態の半導体パッケージ５、６、５ｂ、６ｂのうち少なくともいずれか１つを包含することができる。
図４Ｂを参照すれば、情報処理システム１３００は本実施形態の半導体パッケージ５、６、５ｂ、６ｂのうち少なくともいずれか１つを具備するメモリシステム１３１０を包含することができる。情報処理システム１３００はモバイル機器やコンピューター等を包含することができる。一例として、情報処理システム１３００はシステムバス１３６０に電気的に連結されたメモリシステム１３１０、モデム１３２０、中央処理装置１３３０、ＲＡＭ１３４０、ユーザーインターフェイス１３５０を包含することができる。メモリシステム１３１０はメモリ１３１１とメモリコントローラ１３１２とを包含でき、図４Ａのメモリカード１２００と実質的に同様に構成され得る。このようなメモリシステム１３１０には中央処理装置１３３０によって処理されたデータ又は外部から入力されたデータが格納され得る。情報処理システム１３００はメモリカード、半導体ディスク装置（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｉｓｋ）、カメライメージセンサ及びその他の応用チップセットに提供され得る。
以上の発明の詳細な説明は開示された実施状態に本発明を制限しようとする意図ではなく、本発明の要旨を逸脱しない範囲内で多様な他の組合せ、変更及び環境で使用することができる。添付された請求の範囲は他の実施状態も含むことと理解しなければならない。
１、１ａ、２ ウエハーレベルパッケージ
３ 積層パッケージ
４ パッケージスタック
５ 半導体パッケージ
８０ パッケージ基板
８３ 外部モールド膜
８５ ソルダボール
９０ グラインダ
９５ ブレード
１００ 第１半導体チップ
１０１ 第１半導体基板
１１１ａ 半導体基板
１２０ 垂直ホール
１２１ａ 貫通電極
１２３ａ 連結電極
１２５ 外部電極
６０１、６０２、６０３ モールド膜

Claims (22)

  1. 第１半導体パッケージ上に第２半導体パッケージを積層することを含む半導体パッケージの製造方法において、
    前記第１半導体パッケージを形成する段階が、第１チップ及び第２チップを提供することを含み、
    前記第１及び第２チップを提供することが、
    第１チップの第１基板が有する前面上に第１活性膜を提供し、
    第２チップの第２基板が有する前面上に第２活性膜を提供し、
    前記第１及び第２チップを積層して前記第１チップの第１活性膜が前記第２チップの第２活性膜に対向するようにし、
    前記第１チップ上及び前記第２チップの第２基板が有する前面上にポリマー物質を含むモールド膜を形成して前記半導体パッケージに剛性を提供し、
    前記モールド膜を有する前記第２基板の後面を薄型化し、
    前記第２基板の薄型化された後面上に、前記第２基板内の第２貫通電極と電気的に連結される後面電極を形成することを含み、
    前記第２半導体パッケージを積層することが、
    前記第１半導体パッケージを裏返しにして前記第２チップの薄型化された後面が上に向かうようにし、
    前記裏返した第１半導体パッケージ上に前記第２半導体パッケージを積層して、前記第２半導体パッケージの後面が前記第１半導体パッケージの第２チップの薄型化された後面に向かうようにすることを含み、
    前記第２半導体パッケージが第３チップと前記第３チップ上の第４チップとを含み、前記第３チップの後面が前記第２チップの薄型化された後面に向かい、
    前記第２チップの幅が前記第３チップの幅に比べて大きく、
    前記第４チップの幅が前記第３チップの幅に比べて小さい、半導体パッケージの製造方法。
  2. 前記第２基板の後面を薄型化することが、
    機械的工程を使用して前記後面を薄型化することを含む、請求項１に記載の半導体パッケージの製造方法。
  3. 前記第２基板の後面を薄型化することが、
    前記第２基板内の前記第２貫通電極を露出させることを含み、
    前記第２貫通電極が前記第２活性膜と電気的に連結された、請求項２に記載の半導体パッケージの製造方法。
  4. 前記後面電極を形成する前に、
    前記薄型化された第２基板内に前記第２貫通電極を形成することをさらに含む、請求項１に記載の半導体パッケージの製造方法。
  5. 前記第１チップと前記第２チップとの間に第１連結電極を形成して前記第１活性膜と前記第２活性膜とを電気的に連結することをさらに含む、請求項１に記載の半導体パッケージの製造方法。
  6. 前記第１半導体パッケージ上に前記第２半導体パッケージを積層することが、
    前記第１半導体パッケージを含むウエハーレベルパッケージを調製する段階と、
    前記第２半導体パッケージを含むチップレベルパッケージを調製する段階と、
    前記ウエハーレベルパッケージ上に前記チップレベルパッケージを積層する段階と、を含む、請求項１に記載の半導体パッケージの製造方法。
  7. 前記第１半導体パッケージに含まれた前記第１基板の第１チップの後面を薄型化することをさらに含む、請求項６に記載の半導体パッケージの製造方法。
  8. 前記第１基板の薄型化された後面上に第１後面電極を形成することをさらに含み、
    前記第１後面電極が前記第１基板内の複数個の第１貫通電極と電気的に連結され、前記複数個の第１貫通電極が前記第１活性膜と電気的に連結された、請求項７に記載の半導体パッケージの製造方法。
  9. 前記第１半導体パッケージに含まれた前記第１基板の第１チップの後面を薄型化することが、
    前記第１基板内の複数個の第１貫通電極を露出させることを含む、請求項８に記載の半導体パッケージの製造方法。
  10. 前記第１後面電極を形成する前に、
    前記第１基板の薄型化された後面内に第１貫通電極を形成することをさらに含む、請求項８に記載の半導体パッケージの製造方法。
  11. 前記第１及び第２チップを提供することが、
    前記モールド膜がキャリヤーとしての役割を提供することを包含する、請求項１に記載の半導体パッケージの製造方法。
  12. 前記第１活性膜が第１トランジスターを含み、前記第２活性膜が第２トランジスターを含む、請求項１に記載の半導体パッケージの製造方法。
  13. 前記第２チップの基板が有する熱膨張係数（ＣＴＥ）と前記モールド膜が有する熱膨張係数（ＣＴＥ）とが同じ大きさの程度の範囲にある、請求項１に記載の半導体パッケージの製造方法。
  14. 前記第２チップの基板が有する熱膨張係数（ＣＴＥ）と前記モールド膜が有する熱膨張係数（ＣＴＥ）との比が１乃至３である、請求項１に記載の半導体パッケージの製造方法。
  15. 第１半導体パッケージと第２半導体パッケージとを含み、
    前記第１半導体パッケージが、
    第１前面に第１活性膜を有する第１チップと、
    第２前面に第２活性膜を有し、前記第２活性膜が前記第１活性膜に向かうように前記第１チップ上に積層された第２チップと、
    前記第１チップと前記第２チップとの間に配置されたモールド膜と、を含み、
    前記第２半導体パッケージが、
    第３前面に第３活性膜を有する第３チップと、
    第４前面に第４活性膜を有し、前記第４活性膜が前記第３活性膜に向かうように前記第３チップ上に積層された第４チップと、を含み、
    前記第３チップの第３後面が前記第２チップの第２後面に向かい、
    前記第２チップの幅が前記第３チップの幅に比べて大きく、
    前記第４チップの幅が前記第３チップの幅に比べて小さい、半導体パッケージ。
  16. 前記第１チップが第１貫通電極をさらに含み、
    前記第２チップが第２貫通電極をさらに含み、
    前記第３チップが第３貫通電極をさらに含み、
    前記第４チップが第４貫通電極をさらに含む、請求項１５に記載の半導体パッケージ。
  17. 前記第２貫通電極と前記第３貫通電極とを連結する複数個の電極をさらに含む、請求項１６に記載の半導体パッケージ。
  18. 前記第２チップの幅が前記第１チップの幅に比べて大きい、請求項１７に記載の半導体パッケージ。
  19. 前記第２チップの基板が有する熱膨張係数（ＣＴＥ）と前記モールド膜が有する熱膨張係数（ＣＴＥ）とが同じ大きさの程度の範囲にある、請求項１５に記載の半導体パッケージ。
  20. 前記第２チップの基板が有する熱膨張係数（ＣＴＥ）と前記モールド膜が有する熱膨張係数（ＣＴＥ）との比が１乃至３である、請求項１５に記載の半導体パッケージ。
  21. 前記第１及び第２活性膜を電気的に連結する第１連結電極をさらに含む、請求項１５に記載の半導体パッケージ。
  22. 第１半導体パッケージと第２半導体パッケージとを含み、
    前記第１半導体パッケージが、
    第１前面に第１活性膜を有する第１チップと、
    第２前面に第２活性膜を有し、前記第１チップ上に積層された第２チップと、
    前記第１チップと前記第２チップとの間に配置されたモールド膜と、を含み、
    前記第２半導体パッケージが、
    第３前面に第３活性膜を有する第３チップと、
    第４前面に第４活性膜を有し、前記第３チップ上に積層された第４チップと、を含み、
    前記第３チップの第３後面が前記第２チップの第２後面に向かい、
    前記第１チップが第１幅を有し、前記第２チップが前記第１幅に比べて大きい第２幅を有し、
    前記第３チップが前記第２幅に比べて小さい第３幅を有し、
    前記第４チップが前記第３幅に比べて小さい第４幅を有する、半導体パッケージ。
JP2014125071A 2013-06-27 2014-06-18 貫通電極を有する半導体パッケージ及びその製造方法 Active JP6352693B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2013-0074572 2013-06-27
KR1020130074572A KR102094924B1 (ko) 2013-06-27 2013-06-27 관통전극을 갖는 반도체 패키지 및 그 제조방법
US14/264,123 US9287140B2 (en) 2013-06-27 2014-04-29 Semiconductor packages having through electrodes and methods of fabricating the same
US14/264,123 2014-04-29

Publications (2)

Publication Number Publication Date
JP2015012291A JP2015012291A (ja) 2015-01-19
JP6352693B2 true JP6352693B2 (ja) 2018-07-04

Family

ID=52114783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014125071A Active JP6352693B2 (ja) 2013-06-27 2014-06-18 貫通電極を有する半導体パッケージ及びその製造方法

Country Status (4)

Country Link
US (2) US9287140B2 (ja)
JP (1) JP6352693B2 (ja)
KR (1) KR102094924B1 (ja)
CN (1) CN104253056B (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101394203B1 (ko) * 2011-12-29 2014-05-14 주식회사 네패스 적층형 반도체 패키지 및 그 제조 방법
US9147663B2 (en) 2013-05-28 2015-09-29 Intel Corporation Bridge interconnection with layered interconnect structures
US9601410B2 (en) * 2015-01-07 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
KR102327142B1 (ko) * 2015-06-11 2021-11-16 삼성전자주식회사 웨이퍼 레벨 패키지
US20170062240A1 (en) * 2015-08-25 2017-03-02 Inotera Memories, Inc. Method for manufacturing a wafer level package
KR102455398B1 (ko) 2015-11-24 2022-10-17 에스케이하이닉스 주식회사 신축성을 갖는 반도체 패키지 및 이를 이용한 반도체 장치
JP6337873B2 (ja) 2015-11-30 2018-06-06 日亜化学工業株式会社 パッケージ、パッケージ中間体、発光装置及びそれらの製造方法
KR102667851B1 (ko) * 2016-02-22 2024-05-23 삼성디스플레이 주식회사 디스플레이 장치
JP6443362B2 (ja) * 2016-03-03 2018-12-26 株式会社デンソー 半導体装置
CN105810590A (zh) * 2016-03-18 2016-07-27 中国电子科技集团公司第二十六研究所 声表面波滤波器晶圆键合封装工艺
US10186499B2 (en) * 2016-06-30 2019-01-22 Intel IP Corporation Integrated circuit package assemblies including a chip recess
KR102570582B1 (ko) * 2016-06-30 2023-08-24 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
EP3267484B1 (en) 2016-07-04 2021-09-01 ams International AG Sensor chip stack and method of producing a sensor chip stack
KR102508526B1 (ko) 2016-08-24 2023-03-09 삼성전자주식회사 반도체 패키지 제조 방법
JP6981800B2 (ja) * 2017-07-28 2021-12-17 浜松ホトニクス株式会社 積層型素子の製造方法
US11562935B2 (en) * 2017-11-07 2023-01-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure
KR20190057559A (ko) * 2017-11-20 2019-05-29 삼성전자주식회사 반도체 장치
US11211355B2 (en) * 2018-01-19 2021-12-28 Mitsubishi Electric Corporation Semiconductor device, method for manufacturing semiconductor device, and power conversion device
US10319696B1 (en) * 2018-05-10 2019-06-11 Micron Technology, Inc. Methods for fabricating 3D semiconductor device packages, resulting packages and systems incorporating such packages
CN112385036A (zh) * 2018-07-06 2021-02-19 伊文萨思粘合技术公司 模制的直接键合和互连的堆叠
US10978424B2 (en) * 2018-08-03 2021-04-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US10985134B2 (en) * 2018-11-09 2021-04-20 Nanya Technology Corporation Method and system of manufacturing stacked wafers
CN111952268A (zh) 2019-05-15 2020-11-17 西部数据技术公司 多模块集成内插器和由此形成的半导体器件
CN113826200A (zh) * 2019-05-20 2021-12-21 华为技术有限公司 芯片封装结构及芯片封装方法
JP2020194936A (ja) * 2019-05-30 2020-12-03 株式会社ディスコ ウェーハの製造方法及び積層デバイスチップの製造方法
US11164819B2 (en) * 2019-05-30 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
DE102019128274A1 (de) * 2019-05-30 2020-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Package-in-Package-gebildetes System
KR20210013429A (ko) 2019-07-25 2021-02-04 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
KR20220017022A (ko) * 2020-08-03 2022-02-11 삼성전자주식회사 반도체 패키지
US11855006B2 (en) * 2021-07-29 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device, package structure and fabricating method thereof
US11854928B2 (en) * 2021-08-27 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100394808B1 (ko) * 2001-07-19 2003-08-14 삼성전자주식회사 웨이퍼 레벨 적층 칩 패키지 및 그 제조 방법
US6867501B2 (en) * 2001-11-01 2005-03-15 Rohm Co., Ltd. Semiconductor device and method for manufacturing same
US6642081B1 (en) 2002-04-11 2003-11-04 Robert Patti Interlocking conductor method for bonding wafers to produce stacked integrated circuits
JP2004128063A (ja) 2002-09-30 2004-04-22 Toshiba Corp 半導体装置及びその製造方法
JP4575205B2 (ja) * 2005-03-30 2010-11-04 Ｏｋｉセミコンダクタ株式会社 積層構造体の形成方法及びその方法を使用した半導体装置の製造方法
JP2007227555A (ja) * 2006-02-22 2007-09-06 Renesas Technology Corp 半導体装置の製造方法
KR100743648B1 (ko) * 2006-03-17 2007-07-27 주식회사 하이닉스반도체 웨이퍼 레벨 시스템 인 패키지의 제조방법
JP2008130704A (ja) * 2006-11-20 2008-06-05 Sony Corp 半導体装置の製造方法
US7781235B2 (en) 2006-12-21 2010-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-probing and bumping solutions for stacked dies having through-silicon vias
JP2008192853A (ja) * 2007-02-05 2008-08-21 Sharp Corp 複数の半導体素子を備える半導体装置、および半導体装置の製造方法
KR100945504B1 (ko) * 2007-06-26 2010-03-09 주식회사 하이닉스반도체 스택 패키지 및 그의 제조 방법
US8384224B2 (en) * 2008-08-08 2013-02-26 International Business Machines Corporation Through wafer vias and method of making same
KR20100046760A (ko) * 2008-10-28 2010-05-07 삼성전자주식회사 반도체 패키지
KR20110016017A (ko) 2009-08-10 2011-02-17 주식회사 하이닉스반도체 반도체 칩 모듈 및 이를 포함하는 반도체 패키지
US8159060B2 (en) 2009-10-29 2012-04-17 International Business Machines Corporation Hybrid bonding interface for 3-dimensional chip integration
KR101099578B1 (ko) 2009-11-03 2011-12-28 앰코 테크놀로지 코리아 주식회사 재배선 및 ｔｓｖ를 이용한 적층 칩 패키지
US20110186960A1 (en) * 2010-02-03 2011-08-04 Albert Wu Techniques and configurations for recessed semiconductor substrates
KR101179268B1 (ko) 2010-08-05 2012-09-03 에스케이하이닉스 주식회사 관통 비아들을 통한 칩선택이 가능한 반도체 패키지
KR101099587B1 (ko) 2011-04-20 2011-12-28 앰코 테크놀로지 코리아 주식회사 Ｔｓｖ를 이용한 적층 칩 반도체 패키지
KR101056750B1 (ko) 2011-04-20 2011-08-16 앰코 테크놀로지 코리아 주식회사 Ｔｓｖ를 이용한 적층 칩 패키지
KR20120126365A (ko) 2011-05-11 2012-11-21 에스케이하이닉스 주식회사 유닛 패키지 및 이를 갖는 스택 패키지
KR20130016682A (ko) * 2011-08-08 2013-02-18 에스케이하이닉스 주식회사 듀얼 레이어 구조의 반도체칩과 듀얼 레이어 구조의 반도체칩을 갖는 패키지들 및 그 제조방법
CN202394958U (zh) * 2011-12-20 2012-08-22 日月光半导体制造股份有限公司 晶圆级半导体封装构造
CN202523706U (zh) * 2012-02-28 2012-11-07 刘胜 扇出晶圆级半导体芯片三维堆叠封装结构
US8703539B2 (en) * 2012-06-29 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple die packaging interposer structure and method

Also Published As

Publication number Publication date
CN104253056B (zh) 2018-01-30
US20160148909A1 (en) 2016-05-26
US9853012B2 (en) 2017-12-26
JP2015012291A (ja) 2015-01-19
US9287140B2 (en) 2016-03-15
CN104253056A (zh) 2014-12-31
KR20150001398A (ko) 2015-01-06
KR102094924B1 (ko) 2020-03-30
US20150001685A1 (en) 2015-01-01

Similar Documents

Publication Publication Date Title
JP6352693B2 (ja) 貫通電極を有する半導体パッケージ及びその製造方法
US9653430B2 (en) Semiconductor devices having stacked structures and methods for fabricating the same
JP5908030B2 (ja) 貫通電極を有する半導体パッケージ及びその製造方法
US9530706B2 (en) Semiconductor devices having hybrid stacking structures and methods of fabricating the same
US8901727B2 (en) Semiconductor packages, methods of manufacturing semiconductor packages, and systems including semiconductor packages
US8373261B2 (en) Chip stack package and method of fabricating the same
US20160329244A1 (en) Stacked Electronic Device and Method for Fabricating the Same
US9905550B2 (en) Semiconductor package and method of fabricating the same
CN107424975B (zh) 模块基板和半导体模块
KR20150085384A (ko) 반도체 패키지 및 그 제조방법
KR20150044263A (ko) 반도체 패키지 및 그 제조방법
US20200294974A1 (en) Package structure and method of manufacturing the same
US9589947B2 (en) Semiconductor packages and methods of manufacturing the same
US8828796B1 (en) Semiconductor package and method of manufacturing the same
US20230361082A1 (en) Chip stacking structure and manufacturing method thereof, chip package structure, and electronic device
US11145627B2 (en) Semiconductor package and manufacturing method thereof
KR20090084645A (ko) 스택 패키지의 제조방법
JP6989426B2 (ja) 半導体装置およびその製造方法
US20150303120A1 (en) Semiconductor package structure and method for fabricating the same
CN104137257A (zh) 封装的半导体管芯和cte工程管芯对
US8945987B2 (en) Manufacture of face-down microelectronic packages
US20220130781A1 (en) Circuit substrate structure and manufacturing method thereof
TW201739004A (zh) 半導體模組以及製造其的方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20141226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180607

R150 Certificate of patent or registration of utility model

Ref document number: 6352693

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250