CN1794330A - 电流驱动器、数据驱动器和显示装置 - Google Patents

Abstract

在电流驱动器中，第一产生晶体管的栅极、K个驱动晶体管的栅极和第二产生晶体管的栅极以此顺序被连接到栅极线上。第一差分放大器输出根据来自于第一供应节点的电压与该第一产生晶体管的漏极处的电压之间的差而确定的电压。第二差分放大器输出根据来自于第二供应节点的电压与该第二产生晶体管的漏极处的电压之间的差而确定的电压。该第一产生晶体管的栅极接收该第一差分放大器的输出。该第二产生晶体管的栅极接收该第二差分放大器的输出。

Description

电流驱动器、数据驱动器和显示装置

相关申请的交叉参考

本申请要求2004年12月21日递交的日本专利申请No.2004-368740的优先权，在此将其全部内容并入作为参考。

技术领域

本发明涉及电流驱动器，具体地说，涉及用作有机EL(电致发光)面板等的显示驱动器的电流驱动器。

背景技术

<常规电流驱动器的结构>

图11示出了常规电流驱动器20的一般结构。常规电流驱动器20涉及参考电流Iref，作为从外部(例如，从电流源)的输入。常规电流驱动器20包括设置参考晶体管T201L，供应参考晶体管T201RA和T201RB，用于共发共基放大器连接(cascode connection)的晶体管T202L、T202RA和T202RB(下文中，“共发共基放大器连接晶体管”)，偏置电压产生晶体管T204A和T204B，以及K个驱动晶体管T205-1到T205-K(K为自然数)。

设置参考晶体管T201L连接在电源节点和共发共基放大器连接晶体管T202L之间，并且设置参考晶体管T201L的栅极和漏极彼此连接。共发共基放大器连接晶体管T202L被连接在设置参考晶体管T201L和输入/输出端子N201之间，并且共发共基放大器连接晶体管T202L的栅极和漏极彼此连接。

供应参考晶体管T201RA被连接在电源节点和共发共基放大器连接晶体管T202RA之间，并且供应参考晶体管T201RA的栅极被连接到设置参考晶体管T201L的栅极上。共发共基放大器连接晶体管T202RA被连接在供应参考晶体管T201RA和偏置电压产生晶体管T204A之间，并且共发共基放大器连接晶体管T202RA的栅极被连接到共发共基放大器连接晶体管T202L的栅极上。偏置电压产生晶体管T204A被连接在共发共基放大器连接晶体管T202RA和地节点之间，并且偏置电压产生晶体管T204A的栅极和漏极彼此连接。

供应参考晶体管T201RB被连接在电源节点和共发共基放大器连接晶体管T202RB之间，并且供应参考晶体管T201RB的栅极被连接到设置参考晶体管T201L的栅极上。共发共基放大器连接晶体管T202RB被连接在供应参考晶体管T201RB和偏置电压产生晶体管T204B之间，并且共发共基放大器连接晶体管T202RB的栅极被连接到共发共基放大器连接晶体管T202L的栅极上。偏置电压产生晶体管T204B被连接在共发共基放大器连接晶体管T202RB和地节点之间，并且偏置电压产生晶体管T204B的栅极和漏极彼此连接。

偏置电压产生晶体管T204A的栅极和偏置电压产生晶体管T204B的栅极被连接到偏置电压线G204上。偏置电压线G204的每单位长度具有被表示为“导线电阻R”的电阻值。

驱动晶体管T205-1到T205-K中的每一个都被连接在将输出电流Iout输出的输出节点OUT和地节点之间。驱动晶体管T205-1到T205-K中的每一个的栅极都在任意位置被连接到偏置电压线G204上。驱动晶体管T205-1到T205-K被连续地布置，以使得驱动晶体管T205-1和驱动晶体管T205-K实体上彼此相隔最远。驱动晶体管T205-1和偏置电压产生晶体管T204A被布置为彼此相邻。驱动晶体管T205-K和偏置电压产生晶体管T204B被布置为彼此相邻。

设置参考晶体管T201L、供应参考晶体管T201RA和T201RB、共发共基放大器连接晶体管T202L、T202RA和T202RB、偏置电压产生晶体管T204A和T204B，以及驱动晶体管T205-1到T205-K中的每一个都由一个或多个晶体管形成。

<常规运行>

接下来说明图11中所示的电流驱动器20的运行。

首先，通过设置参考晶体管T201L、供应参考晶体管T201RA和T201RB以及偏置电压产生晶体管T204A和T204B形成的电流反射镜，在偏置电压产生晶体管T204A的栅极上产生偏置电压VbiasA并在偏置电压产生晶体管T204B的栅极上产生偏置电压VbiasB。偏置电压VbiasA具有根据参考电流Iref的电流值和偏置电压产生晶体管T204A的晶体管特性(施加在栅极上的栅极电压的电压值和漏极电流的电流值之间的关系)确定的电压值。偏置电压VbiasB具有根据参考电流Iref的电流值和偏置电压产生晶体管T204B的晶体管特性确定的电压值。

<栅极线G204和驱动晶体管之间的关系>

驱动晶体管T205-1和驱动晶体管T205-K物理上彼此相隔最远并具有不同的晶体管特性。因此，在某些情况下，驱动晶体管T205-1和驱动晶体管T205-K需要具有不同的栅极电压，以允许相同大小的电流从其中流过。通常，驱动晶体管T205-1到T205-K的晶体管特性在栅极线204上线性地变化。

在偏置电压产生晶体管T204A被布置为与驱动晶体管T205-1相邻，并且偏置电压产生晶体管T204B被布置为与驱动晶体管T205-K相邻时，这些晶体管的晶体管特性变得较为接近。通过这样的安排，可以产生具有适于驱动晶体管T205-1的特性的电压值的偏置电压VbiasA和具有适于驱动晶体管T205-K的特性的电压值的偏置电压VbiasB。

具有导线电阻R的栅极线204具有通过在施加于栅极线204的两端的偏置电压VbiasA和偏置电压VbiasB之间线性插值而获得的电位。这样，具有根据栅极线G204的线性插值电位确定的电流值的输出电流Iout，流过被连接到栅极线G204上的驱动晶体管T205-1到T205-K中的每一个。因此，抵消了驱动晶体管T205-1到T205-K的晶体管特性的变化和栅极线的线性改变的电位。这样，流过驱动晶体管T205-1到T205-K的输出电流Iout具有相同的电流值。

然而，在常规电流驱动器中，偏置电压产生晶体管T204A的栅极和漏极被彼此连接，并且偏置电压产生晶体管T204B的栅极和漏极也被彼此连接。偏置电压产生晶体管T204A的栅极和偏置电压产生晶体管T204B的栅极由具有导线电阻R的偏置电压线连接起来。因此，如果偏置电压VbiasA的电压值与偏置电压VbiasB的电压值不同，则根据该电压差确定的电流ΔIdr流过栅极线G204。这样，例如，如果偏置电压VbiasA的电压值小于偏置电压VbiasB的电压值，则流过偏置电压产生晶体管T204B的电流是从供应参考晶体管T201RB流出的漏极电流Idrs减去流过栅极线G204的电流ΔIdr(Idrs-ΔIdr)，并且流过偏置电压产生晶体管T204A的电流是从供应参考晶体管T201RA流出的漏极电流Idrs加上流过栅极线G204的电流ΔIdr(Idrs+ΔIdr)。这样，由于在流过偏置电压产生晶体管T204A的电流和流过偏置电压产生晶体管T204B的电流之间产生的误差，偏置电压VbiasA和VbiasB的电压值有可能无法被设置在合适值。

在此情况下，尽管通过增加栅极线G204的导线电阻R而减小流过栅极线G204的电流ΔIdr，但是驱动晶体管T205-1到T205-K的电容耦合的影响增加。

发明内容

根据本发明的一个方面，一种电流驱动器，包括：第一输入/输出部分、第一偏置电压产生晶体管、第二输入/输出部分、第二偏置电压产生晶体管、K个驱动晶体管(K是自然数)、第一栅极线、第一电压供应节点、第一差分放大器电路、第二电压供应节点和第二差分放大器电路。第一电流通过该第一输入/输出部分被输入或输出。该第一偏置电压产生晶体管被连接在该第一输入/输出部分和第一参考节点之间。第二电流通过该第二输入/输出部分被输入或输出。该第二偏置电压产生晶体管被连接在该第二输入/输出部分和该第一参考节点之间。该K个驱动晶体管被连接在通过其输入或输出输出电流的输出节点和该第一参考节点之间。该第一偏置电压产生晶体管的栅极、该K个驱动晶体管的栅极和该第二偏置电压产生晶体管的栅极以此顺序被连接到该第一栅极线上。该第一电压供应节点接收第一电压。该第一差分放大器电路输出第三电压，该第三电压具有根据该第一输入/输出部分和第一偏置电压产生晶体管的第一互连节点上的第二电压的电压值，和由该第一电压供应节点接收的第一电压的第一电压值之间的差确定的电压值。该第二电压供应节点接收具有第四电压值的第四电压。该第二差分放大器电路输出第六电压，该第六电压具有根据该第二输入/输出部分和第二偏置电压产生晶体管的第二互连节点上的第五电压的电压值，和由该第二电压供应节点接收的第四电压的第四电压值之间的差确定的电压值。该第一偏置电压产生晶体管在其栅极接收由该第一差分放大器电路输出的第三电压。该第二偏置电压产生晶体管在其栅极接收由该第二差分放大器电路输出的第六电压。

在上述电流驱动器中，该第一栅极线的电位具有通过在施加于该第一偏置电压产生晶体管的栅极上的第三电压和施加于该第二偏置电压产生晶体管的栅极上的第六电压之间线性插值而获得的值。这样，该K个驱动晶体管中的每一个都在其栅极接收具有根据从该第一偏置电压产生晶体管(或第二偏置电压产生晶体管)的距离而确定的电压值的偏置电压。由于该第一差分放大器电路被连接在该第一偏置电压产生晶体管的栅极和漏极之间，并且该第二差分放大器电路被连接在该第二偏置电压产生晶体管的栅极和漏极之间，流过该第一偏置电压产生晶体管的漏极电流和流过该第二偏置电压产生晶体管的漏极电流中没有一个流入该第一栅极线中。因此，抵消了该第一栅极线的电位的梯度和该K个驱动晶体管的晶体管特性(在栅极接收的电压的电压值和流过晶体管的漏极电流的电流值之间的关系)的变化，由此，流过该K个驱动晶体管的输出电流Iout具有相同的电流值。

由于该第一和第二差分放大器电路具有低输出阻抗，该第一和第二差分放大器电路中的压降较小。从而，与常规电流驱动器相比，有效地利用了能量。由于该第一和第二差分放大器电路具有高输入阻抗，施加于紧靠该第一和第二差分放大器电路之前的电路(例如，该第一和第二输入/输出部分)上的电负载小。通过由该第一差分放大器电路(第二差分放大器电路)和第一偏置电压产生晶体管(第二偏置电压产生晶体管)形成的负反馈电路，消除可能由于晶体管的电容耦合的影响而导致的该第一栅极线的电位的变化。

优选地，该第一栅极线具有第一节点和第二节点。该第一偏置电压产生晶体管的栅极被连接到该第一栅极线的第一节点上。该第二偏置电压产生晶体管的栅极被连接到该第一栅极线的第二节点上。该K个晶体管中的每一个的栅极都被连接在该第一栅极线的第一节点和第二节点之间。

优选地，该电流驱动器进一步包括设置晶体管。该设置晶体管被连接在第二参考节点和通过其输入或输出参考电流的输入/输出节点之间，该设置晶体管的栅极和漏极被彼此连接。该第一输入/输出部分包括第一供应晶体管。该第一供应晶体管被连接在该第二参考节点和该第一互连节点之间，该第一供应晶体管的栅极被连接到该设置晶体管的栅极上。该第二输入/输出部分包括第二供应晶体管。该第二供应晶体管被连接在该第二参考节点和第二互连节点之间，该第二供应晶体管的栅极被连接到该设置晶体管的栅极上。

在上述电流驱动器中，具有根据该参考电流的电流值确定的电流值的漏极电流，流过该第一偏置电压产生晶体管和第二偏置电压产生晶体管。从而，产生具有根据该参考电流的电流值确定的电流值的偏置电压。具有根据该参考电流的电流值确定的电流值的输出电流，流过该K个驱动晶体管中的每一个。

优选地，该设置晶体管以及第一和第二供应晶体管被共发共基放大器连接。

在上述电流驱动器中，该设置晶体管以及第一和第二供应晶体管的漏极电压具有相同的电压值。利用此特性，具有根据该参考电流的电流值确定的电流值的漏极电流，流过该第一和第二偏置电压产生晶体管，而不受漏极电压依赖性的影响。

优选地，该电流驱动器进一步包括第三输入/输出部分、第三偏置电压产生晶体管、第三电压供应节点和第三差分放大器电路。通过该第三输入/输出部分输入或输出第三电流。该第三偏置电压产生晶体管被连接在该第三输入/输出部分和第一参考节点之间。该第三电压供应节点接收第七电压。该第三差分放大器电路输出第九电压，该第九电压具有根据该第三输入/输出部分和第三偏置电压产生晶体管的第三互连节点上的第八电压的电压值，和由该第三电压供应节点接收的第七电压的第七电压值之间的差确定的电压值。该第一偏置电压产生晶体管的栅极、该驱动晶体管中的第一到第H栅极、该第三偏置电压产生晶体管的栅极、该驱动晶体管中的第(H+1)到第K栅极和该第二偏置电压产生晶体管的栅极以此顺序被连接到该第一栅极线上，其中H是满足1≤H≤K-1的自然数。该第三偏置电压产生晶体管在其栅极接收由该第三差分放大器电路输出的第九电压。

在上述电流驱动器中，施加于该第一栅极线上的不是两个电压(第三电压和第六电压)，而是三个电压(第三电压、第六电压和第九电压)。因此，该第一栅极线的电位被设置为根据该K个驱动晶体管中的晶体管特性的变化而确定的电位。利用此特征，流过该K个驱动晶体管的输出电流被高精度地控制为具有相同的电流值。

优选地，该第一栅极线进一步包括第一节点、第二节点和第三节点。该第三节点位于该第一节点和第二节点之间。该第三偏置电压产生晶体管的栅极被连接到该第一栅极线的第三节点上。在该K个驱动晶体管中，第一到第H驱动晶体管(H个驱动晶体管)的栅极被连接到该第一节点和第三节点之间的第一栅极线上(H是自然数)。第(H+1)到第K驱动晶体管(K-H个驱动晶体管)的栅极被连接到该第三节点和第二节点之间的第一栅极线上。

优选地，该电流驱动器进一步包括K个输出电压限制晶体管和第二栅极线。该K个输出电压限制晶体管被连接在该K个驱动晶体管和输出节点之间。该K个输出电压限制晶体管的栅极被连接到该第二栅极线上。该第二栅极线接收具有预定电压值的限制电压。

在上述电流驱动器中，该K个驱动晶体管的漏极电压具有相同的电压值。利用此特征，减小了漏极电压依赖性的影响，并且流过该K个驱动晶体管的输出电流被高精度地控制为具有相同的电流值。

优选地，该电流驱动器进一步包括第一电压限制晶体管和第二电压限制晶体管。该第一电压限制晶体管被连接在该第一互连节点和第一偏置电压产生晶体管之间。该第二电压限制晶体管被连接在该第二互连节点和第二偏置电压产生晶体管之间。该第一电压限制晶体管的栅极、该K个输出电压限制晶体管的栅极和该第二电压限制晶体管的栅极以此顺序被连接到该第二栅极线上。

在上述电流驱动器中，该第一偏置电压产生晶体管、该K个驱动晶体管和该第二偏置电压产生晶体管的漏极电压具有相同的电压值。利用此特征，减小了漏极电压依赖性的影响，并且流过该K个驱动晶体管的输出电流被高精度地控制为具有相同的电流值。

优选地，该第二栅极线进一步包括第三节点和第四节点。该第一电压限制晶体管的栅极被连接到该第二栅极线的第三节点上。该第二电压限制晶体管的栅极被连接到该第二栅极线的第四节点上。该K个输出电压限制晶体管中的每一个的栅极都被连接到该第三节点和第四节点之间的第二栅极线上。

优选地，该电流驱动器进一步包括第三输入/输出部分以及第一和第二共发共基放大器晶体管。通过第三输入/输出部分输入或输出第三电流。该第一和第二共发共基放大器晶体管被串联连接在该第三输入/输出部分和第一参考节点之间。该第一共发共基放大器晶体管被连接在该第三输入/输出部分和第二共发共基放大器晶体管之间，该第一共发共基放大器晶体管的栅极和漏极被彼此连接。该第二共发共基放大器晶体管被连接在该第一共发共基放大器晶体管和该第一参考节点之间，该第二共发共基放大器晶体管的栅极和漏极被彼此连接。第二栅极线接收在该第一共发共基放大器晶体管的栅极产生的第一栅极电压。

在上述电流驱动器中，该第一偏置电压产生晶体管、该K个驱动晶体管和该第二偏置电压产生晶体管的栅极被施加以相同的电压(在该第一共发共基放大器晶体管的栅极产生的第一栅极电压)。利用此特征，减小了漏极电压依赖性的影响，并且流过该K个驱动晶体管的输出电流被高精度地控制为具有相同的电流值。

优选地，该第一和第二电压供应节点接收在该第一共发共基放大器晶体管的栅极产生的第一栅极电压。

在上述电流驱动器中，不必分别产生该第一电压和第二电压。因此，用于产生该第一和第二电压的电压产生电路不是必需的，从而减小了电路规模。

优选地，该电流驱动器进一步包括电压跟随器电路。该第二栅极线接收该电压跟随器电路的输出。

在上述电流驱动器中，该电压跟随器电路具有低输出阻抗。因此，减小了由于电容耦合而导致的该第二栅极线电位的变化。

优选地，该第二栅极线具有第三节点和第四节点。该K个输出电压限制晶体管的栅极被连接到该第三节点和第四节点之间的第二栅极线上。该第二栅极线在该第三节点和第四节点中的任一个接收该电压跟随器电路的输出。

优选地，该电流驱动器进一步包括第一电压限制晶体管、第三输入/输出部分以及第一和第二共发共基放大器晶体管。该第一电压限制晶体管被连接在该第一互连节点和第一偏置电压产生晶体管之间。通过该第三输入/输出部分来输入或输出第三电流。该第一和第二共发共基放大器晶体管被串联连接在该第三输入/输出部分和第一参考节点之间。该第一共发共基放大器晶体管被连接在该第三输入/输出部分和第二共发共基放大器晶体管之间，该第一共发共基放大器晶体管的栅极和漏极被彼此连接。该第二共发共基放大器晶体管被连接在该第一共发共基放大器晶体管和该第一参考节点之间，该第二共发共基放大器晶体管的栅极和漏极被彼此连接。该第一电压限制晶体管的栅极和该电压跟随器电路接收在该第一共发共基放大器晶体管的栅极产生的第一栅极电压。

优选地，该电流驱动器进一步包括第二电压限制晶体管、第四输入/输出部分以及第三和第四共发共基放大器晶体管。该第二电压限制晶体管被连接在该第二互连节点和第二偏置电压产生晶体管之间。通过该第四输入/输出部分输入或输出第四电流。该第三和第四共发共基放大器晶体管被串联连接在该第四输入/输出部分和第一参考节点之间。该第三共发共基放大器晶体管被连接在该第四输入/输出部分和第四共发共基放大器晶体管之间，该第三共发共基放大器晶体管的栅极和漏极被彼此连接。该第四共发共基放大器晶体管被连接在该第三共发共基放大器晶体管和该第一参考节点之间，该第四共发共基放大器晶体管的栅极和漏极被彼此连接。该第二电压限制晶体管在其栅极接收在该第三共发共基放大器晶体管的栅极产生的第二栅极电压。

优选地，该第一电压供应节点接收在该第一共发共基放大器晶体管的栅极产生的第一栅极电压。该第二电压供应节点接收在该第三共发共基放大器晶体管的栅极产生的第二栅极电压。

优选地，该电流驱动器进一步包括K个开关晶体管、K个控制部分和第二栅极线。该K个开关晶体管被连接在该K个驱动晶体管和输出节点之间。该K个控制部分一对一地对应于该K个开关晶体管。该第二栅极线接收具有预定电压值的限制电压。该K个控制部分中的每一个都具有第一模式和第二模式，并且包括被连接到该第二栅极线上的第一端子和被连接到该第一参考节点上的第二端子。在该第一模式中，该第一端子上的电压被提供到对应于该控制部分的开关晶体管的栅极上。在该第二模式中，该第二端子上的电压被施加到对应于该控制部分的开关晶体管的栅极上。

在上述电流驱动器中，用于设置该K个驱动晶体管的漏极电压的结构和用于产生具有任意灰度级别的驱动电流的结构，共享交迭的元件。因此，减小了该电流驱动器的电路规模。

优选地，该第一供应晶体管由P个电流-电压转换晶体管形成，其中P是自然数。该P个电流-电压转换晶体管被并联连接在该第二参考节点和第一互连节点之间。该P个电流-电压转换晶体管中的每一个都在其栅极接收在该设置晶体管的栅极产生的栅极电压。

在上述电流驱动器中，减小了该第一供应晶体管的晶体管特性中的变化的影响。

优选地，上述电流驱动器进一步包括控制部分和连接部分。该控制部分从该P个电流-电压转换晶体管中选择N个电流-电压转换晶体管，其中N是满足N≤P的自然数。该连接部分将由该控制部分选择的N个电流-电压转换晶体管中的每一个都连接到该第一互连节点上。

在上述电流驱动器中，选择了将接收在该供应晶体管的栅极产生的栅极电压的电流-电压转换晶体管的数目。利用此特征，流过该第一偏置电压产生晶体管的漏极电流被控制为具有最优电流值。

优选地，该设置晶体管由P个电流-电压转换晶体管形成，其中P是自然数。该P个电流-电压转换晶体管被并联连接在该第二参考节点和输入/输出节点之间。该P个电流-电压转换晶体管中的每一个都具有被彼此连接的栅极和漏极。该第一和第二供应晶体管中的每一个都在其栅极接收在该P个电流-电压转换晶体管产生的栅极电压。

在上述电流驱动器中，减小了该供应晶体管的晶体管特性中的变化的影响。

优选地，上述电流驱动器进一步包括控制部分和连接部分。该控制部分从该P个电流-电压转换晶体管中选择N个电流-电压转换晶体管，其中N是满足N≤P的自然数。该连接部分在由该控制部分选择的N个电流-电压转换晶体管中的每一个中，将栅极和漏极彼此连接。该第一和第二供应晶体管中的每一个都在其栅极接收在该N个电流-电压转换晶体管的栅极产生的栅极电压，在该N个电流-电压转换晶体管中，栅极和漏极被该连接部分连接。

在上述电流驱动器中，选择了将产生施加给该第一和第二供应晶体管的栅极的栅极电压的电流-电压转换晶体管的数目。利用此特征，流过该第一偏置电压产生晶体管的漏极电流被控制为具有最优电流值。

优选地，上述电流驱动器进一步包括存储部分。该存储部分存储表示由该控制部分从该P个电流-电压转换晶体管中选择的晶体管数目的信息。该控制部分根据该存储部分中存储的信息，从该P个电流-电压转换晶体管中选择N个电流-电压转换晶体管。

在上述电流驱动器中，只要使流过该第一和或第二偏置电压产生晶体管的漏极电流具有最优电流值的电流-电压转换晶体管的数目存储在该存储部分中，流过该第一和或第二偏置电压产生晶体管的漏极电流就被保持为具有最优电流值。

优选地，该存储部分包括多个保险丝。该控制部分具有固定条件模式和仿真模式。在该控制部分在固定条件模式中运行时，该控制部分根据该多个保险丝的状态，从该P个电流-电压转换晶体管中选择N个电流-电压转换晶体管。在该控制部分在仿真模式下运行时，该控制部分模拟该多个保险丝的状态，来从该P个电流-电压转换晶体管中选择N个电流-电压转换晶体管。

优选地，该设置晶体管、该第一供应晶体管和第二供应晶体管中的每一个都由多个晶体管形成。形成该设置晶体管的多个晶体管、形成该第一供应晶体管的多个晶体管和形成该第二供应晶体管的多个晶体管被均匀地分布在一个芯片上。

在上述电流驱动器中，减小了设置晶体管、第一供应晶体管和第二供应晶体管中晶体管特性的变化的影响。

根据本发明的另一方面，一种数据驱动器，包括：上述电流驱动器、选择部分和驱动电流输出端子。该选择部分根据外部输入的显示数据从由该电流驱动器输出的K个输出电流中选择X个输出电流，其中X是满足X≤K的自然数。由该选择部分选择的X个输出电流的总和作为驱动电流从该驱动电流输出端子输出。该显示数据代表灰度级别。

在上述数据驱动器中，该电流驱动器输出具有相同电流值的输出电流。这样，该选择部分高精度地产生具有根据该显示数据表示的灰度级别确定的电流值的驱动电流。

根据本发明的又一方面，一种显示装置，包括：上述数据驱动器和显示面板。该显示面板由从该数据驱动器输出的驱动电流驱动。

在上述显示装置中，该数据驱动器输出具有根据该显示数据表示的灰度级别确定的电流值的驱动电流。这样，该显示面板被高精度地驱动。

附图说明

图1示出根据本发明实施例1的电流驱动器1的一般结构。

图2示出根据本发明实施例2的电流驱动器2的一般结构。

图3示出根据本发明实施例3的电流驱动器3的一般结构。

图4示出根据本发明实施例4的电流驱动器4的一般结构。

图5示出根据本发明实施例5的电流驱动器5的一般结构。

图6示出根据本发明实施例6的电流驱动器6的一般结构。

图7A示出包含在根据本发明实施例7的电流驱动器内的电流-电压转换部分700a的内部结构。

图7B示出包含在根据本发明实施例7的变化的电流驱动器内的电流-电压转换部分700b的内部结构。

图8示出包含在根据本发明实施例8的电流驱动器内的偏置电压调整部分800的内部结构。

图9示出包含在根据本发明实施例9的电流驱动器内的栅极电压调整部分的内部结构。

图10示出根据本发明实施例10的显示装置的一般结构。

图11示出常规电流驱动器的一般结构。

具体实施方式

下文中，将参照附图详细说明本发明的实施例。应该注意到，在全部附图中，相同或相等的部件用相同的附图标记表示，并且不重复其说明。

(实施例1)

<一般结构>

图1示出根据本发明实施例1的电流驱动器1的一般结构。电流驱动器1包括：设置参考晶体管T101L、供应参考晶体管T101RA和T101RB、用于共发共基放大器连接的晶体管T102L、T102RA和T102RB(下文中为“共发共基放大器连接晶体管”)、参考电压供应节点N102A和N102B、差分放大器电路D103A和D103B、偏置电压产生晶体管T104A和T104B，以及K个驱动晶体管T105-1到T105-K(K为自然数)。电流驱动器1在参考电流输入节点N101接收参考电流Iref。电流驱动器1可以允许漏极电流Idrs流过偏置电压产生晶体管T104A和T104B，该漏极电流具有与输入参考电流Iref的电流值相等或成比例的电流值。电流驱动器1把输出电流输出给多个显示元件电路(未示出)，该输出电流具有与漏极电流Idrs的电流值相等或成比例的电流值。

设置参考晶体管T101L和共发共基放大器连接晶体管T102L被串联连接在电源节点和参考电流输入节点101之间。设置参考晶体管T101L的栅极被连接到供应参考晶体管T101RA的栅极和供应参考晶体管T101RB的栅极上。共发共基放大器连接晶体管T102L的栅极被连接到共发共基放大器连接晶体管T102RA的栅极和共发共基放大器连接晶体管T102RB的栅极上。

供应参考晶体管T101RA、共发共基放大器连接晶体管T102RA和偏置电压产生晶体管T104A被串联连接在电源节点和地节点之间。偏置电压产生晶体管T104A的栅极被连接到栅极线G104上。差分放大器电路D103A具有被连接到位于共发共基放大器连接晶体管T102RA和偏置电压产生晶体管T104A之间的节点N103A上的非反相输入端子、被连接到参考电压供应节点N102A上的反相输入端子和被连接到栅极线G104上的输出端子。

供应参考晶体管T101RB、共发共基放大器连接晶体管T102RB和偏置电压产生晶体管T104B被串联连接在电源节点和地节点之间。偏置电压产生晶体管T104B的栅极被连接到栅极线G104上。差分放大器电路D103B具有被连接到位于共发共基放大器连接晶体管T102RB和偏置电压产生晶体管T104B之间的节点N103B上的非反相输入端子、被连接到参考电压供应节点N102B上的反相输入端子和被连接到栅极线G104上的输出端子。

驱动晶体管T105-1到T105-K中的每一个都被连接在输出节点OUT和地节点上。驱动晶体管T105-1到T105-K被串联连接在偏置电压产生晶体管T104A和偏置电压产生晶体管T104B之间。驱动晶体管T105-1到T105-K的栅极以这种顺序被连接到栅极线G104上。这样，在驱动晶体管T105-1到T105-K中的每一个中，都有输出电流Iout在流动，该输出电流Iout具有根据施加到晶体管栅极上的电压的电压值(在栅极和栅极线G104的连接点处的电位)确定的电流值。

在这里应该注意到，假定驱动晶体管T105-1到T105-K被布置在彼此的附近(例如，假定驱动晶体管T105-1到T105-K被连续地形成在一个芯片上)。

在这里还应该注意到，所有的晶体管都在饱和区运行。

在这里，假定供应参考晶体管T101RA和T101RB呈现出与设置参考晶体管T101L相同或基本相同的晶体管特性(这里，施加在晶体管栅极上的电压的电压值和流过该晶体管的漏极电流的电流值之间的关系)。

还假定共发共基放大器连接晶体管T102RA和T102RB呈现出与共发共基放大器连接晶体管T102L相同或基本相同的晶体管特性。这样，共发共基放大器连接晶体管T102L和共发共基放大器连接晶体管T102RA之间的性能比，等于设置参考晶体管T101L和供应参考晶体管T101RA之间的性能比。共发共基放大器连接晶体管T102L和共发共基放大器连接晶体管T102RB之间的性能比等于设置参考晶体管T101L和供应参考晶体管T101RB之间的性能比。

还假定偏置电压产生晶体管T104A呈现出与驱动晶体管T105-1相同或基本相同的晶体管特性。还假定置电压产生晶体管T104B呈现出与驱动晶体管T105-K相同或基本相同的晶体管特性。

<电流反射镜结构>

设置参考晶体管T101L以及供应参考晶体管T101RA和T101RB构成电流反射镜电路。设置参考晶体管T101L的栅极和源极被彼此连接。在设置参考晶体管T101L的栅极，产生具有根据参考电流Iref的电流值确定的电压值的栅极电压Vid。供应参考晶体管T101RA在栅极接收设置参考晶体管T101L的栅极产生的栅极电压Vid。这样，具有根据栅极电压Vid的电压值确定的电流值的漏极电流Idrs流过供应参考晶体管T101RA。

像供应参考晶体管T101RA那样，供应参考晶体管T101RB在栅极接收栅极电压Vid，并且漏极电流Idrs流过供应参考晶体管T101RB，该漏极电流Idrs具有根据栅极电压Vid的电压值确定的电流值。

这样，电流反射镜电路产生漏极电流Idrs，该漏极电流Idrs具有根据参考电流的电流值以及设置参考晶体管T101L与供应参考晶体管T101RA和T101RB之间的性能比确定的电流值。

<共发共基放大器连接>

共发共基放大器连接晶体管T102L的栅极和源极被彼此连接。在共发共基放大器连接晶体管T102L的栅极，产生栅极电压Vidc，该栅极电压Vidc具有根据参考电流Iref的电流值确定的电压值。在共发共基放大器连接晶体管T102L的栅极产生的栅极电压Vidc由共发共基放大器连接晶体管T102RA和T102RB中的每一个在栅极接收。

由于供应参考晶体管T101RA与设置参考晶体管T101L共发共基放大器连接，供应参考晶体管T101RA的漏极电压的电压值等于设置参考晶体管T101L的漏极电压的电压值。

由于供应参考晶体管T101RB与设置参考晶体管T101L共发共基放大器连接，供应参考晶体管T101RB的漏极电压的电压值等于设置参考晶体管T101L的漏极电压的电压值。

这样，通过共发共基放大器连接减小了漏极电压依赖性的影响，并且也可以减小漏极电流Idrs的电流值相对于参考电流Iref的电流值的误差。

<形成在一个芯片上的晶体管的特性>

通常，形成在一个芯片上的多个晶体管具有在晶体管栅极接收到的栅极电压的电压值和流过晶体管的漏极电流的电流值(晶体管特性)之间的线性变化关系。例如，在连续地串联形成的多个晶体管中，当从前端的晶体管到尾端的晶体管进行测量时，晶体管的门限电压逐渐增大(或减小)。因此，当向多个晶体管的栅极施加具有相同电压值的栅极电压时，流过各个晶体管的漏极电流的电流值(这里，流过驱动晶体管T105-1到T105-K的输出电流Iout的电流值)线性变化。

<栅极线G104的电位>

在偏置电压产生晶体管T104A的栅极产生的偏置电压VbiasA的电压值被设置为根据偏置电压产生晶体管T104A的晶体管特性和漏极电流Idrs确定的电压值。驱动晶体管T105-1具有与偏置电压产生晶体管T104A相同的晶体管特性，因此，具有与流过偏置电压产生晶体管T104A的漏极电流相等的电流值的输出电流Iout，流过驱动晶体管T105-1。

在偏置电压产生晶体管T104B的栅极产生的偏置电压VbiasB的电压值被设置为根据偏置电压产生晶体管T104B的晶体管特性和漏极电流Idrs确定的电压值。驱动晶体管T105-K具有与偏置电压产生晶体管T104B相同的晶体管特性，因此，具有与流过偏置电压产生晶体管T104B的漏极电流相等的电流值的输出电流Iout，流过驱动晶体管T105-K。

在偏置电压产生晶体管T104A的栅极产生的偏置电压VbiasA由栅极线G104在一端接收。在偏置电压产生晶体管T104B的栅极产生的偏置电压VbiasB由栅极线G104在另一端接收。

这里，假定驱动晶体管T105-1到T105-K的晶体管特性从驱动晶体管T105-1到驱动晶体管T105-K逐渐增大(驱动晶体管T105-1到T105-K的门限电压的电压值逐渐减小)。换言之，当从驱动晶体管T105-1到驱动晶体管T105-K进行测量时，每个驱动晶体管都具有比前面紧邻的驱动晶体管更大的晶体管特性(每个驱动晶体管都具有比前面紧邻的驱动晶体管更低的门限电压)。在此情况下，偏置电压VbiasA的电压值小于偏置电压VbiasB的电压值。

由于栅极线G104的电阻值不是“0”，则栅极线G104具有通过在栅极线G104的末端接收到的偏置电压VbiasA的电压值和偏置电压VbiasB的电压值之间进行线性插值获得的电位。在以从驱动晶体管T105-1到驱动晶体管T105-K的方向进行测量时，栅极线G104的电位从偏置电压VbiasA的电压值线性增大到偏置电压VbiasB的电压值。

驱动晶体管T105-1到T105-K中的每一个的栅极都被施加偏置电压，该偏置电压具有根据从偏置电压产生晶体管T104A的距离(或者从偏置电压产生晶体管T104B的距离)确定的电压值。

这样，栅极线G104的电位的梯度和驱动晶体管T105-1到T105-K的晶体管特性的变化彼此抵消，由此从驱动晶体管T105-1到T105-K输出的输出电流Iout具有相同的电流值。

<负反馈结构>

差分放大器电路D103A和偏置电压产生晶体管T104A构成负反馈电路。参考电压供应节点N102A提供参考电压VcA。差分放大器电路D103A向栅极线G104输出偏置电压VbiasA，偏置电压VbiasA具有根据从参考电压供应节点N102A提供的参考电压VcA的电压值和在节点N103A产生的漏极电压VrbA的电压值之间的差来确定的电压值。偏置电压产生晶体管104A在栅极接收由差分放大器电路D103A输出的偏置电压VbiasA。因此，偏置电压产生晶体管T104A的沟道电阻的电阻值根据偏置电压VbiasA的电压值的变化而变化。利用此结构，节点N103A处的漏极电压VrbA被控制为与参考电压供应节点N102A提供的参考电压VcA相等。

像差分放大器电路D103A和偏置电压产生晶体管T104A那样，差分放大器电路D103B和偏置电压产生晶体管T104B也构成负反馈电路。参考电压供应节点N102B提供参考电压VcB。差分放大器电路D103B向栅极线G104输出偏置电压VbiasB，偏置电压VbiasB具有根据从参考电压供应节点N102B提供的参考电压VcB的电压值和在节点N103B产生的漏极电压VrbB的电压值之间的差来确定的电压值。偏置电压产生晶体管T104B在栅极接收由差分放大器电路D103B输出的偏置电压VbiasB。因此，偏置电压产生晶体管T104B的沟道电阻的电阻值根据偏置电压VbiasB的电压值的变化而变化。利用此结构，节点N103B处的漏极电压VrbB被控制为与参考电压供应节点N102B提供的参考电压VcB相等。

在共发共基放大器连接晶体管T102RA(T102RB)的栅极电压和偏置电压产生晶体管T104A(T104B)的漏极电压是相同电压的情况下，例如，参考电压VcA(VcB)处在使共发共基放大器连接晶体管T102RA(T102RB)和偏置电压产生晶体管T104A(T104B)可以在饱和区运行的电平。

<运行>

接下来参照图1说明电流驱动器1的运行。

首先，在参考电流输入节点N101输入的参考电流Iref流过设置参考晶体管T101L和共发共基放大器连接晶体管T102L。这样，在设置参考晶体管T101L的栅极产生栅极电压Vid，并且在共发共基放大器连接晶体管T102L的栅极产生栅极电压Vidc。

然后，供应参考晶体管T101RA在栅极接收栅极电压Vid，并且共发共基放大器连接晶体管T102RA在栅极接收栅极电压Vidc。这样，漏极电流Idrs流过供应参考晶体管T101RA、共发共基放大器连接晶体管T102RA和偏置电压产生晶体管T104A，该漏极电流Idrs具有根据栅极电压Vid的电压值、栅极电压Vidc的电压值和偏置电压VbiasA的电压值确定的电流值。与此同时，在节点N103A产生具有根据漏极电流Idrs的电流值确定的电压值的漏极电压VrbA。

然后，差分放大器电路D103A在反相输入端子接收从参考电压供应节点N102A提供的参考电压VcA，在非反相输入端子接收在节点N103A产生的漏极电压VrbA，并且把偏置电压VbiasA输出到栅极线G104，该偏置电压VbiasA具有根据参考电压VcA的电压值和漏极电压VrbA的电压值之间的差确定的电压值。

然后，输出到栅极线G104的偏置电压VbiasA由偏置电压产生晶体管T104A接收。这样，偏置电压产生晶体管T104A的沟道电阻的电阻值根据偏置电压VbiasA的电压值确定。

在供应参考晶体管T101RB、共发共基放大器连接晶体管T102RB、偏置电压产生晶体管T104B、参考电压供应节点N102B和差分放大器电路D103B中执行的操作，与在供应参考晶体管T101RA、共发共基放大器连接晶体管T102RA、偏置电压产生晶体管T104A、参考电压供应节点N102A和差分放大器电路D103A执行的操作相同。这样，漏极电流Idrs流过供应参考晶体管T101RB、共发共基放大器连接晶体管T102RB和偏置电压产生晶体管T104B，该漏极电流Idrs具有根据栅极电压Vid、栅极电压Vidc和偏置电压VbiasB的电压值确定的电流值。差分放大器电路D103B把偏置电压VbiasB输出到栅极线G104，该偏置电压VbiasB具有根据从参考电压供应节点N102B提供的参考电压VcB的电压值和在节点N103B产生的漏极电压VrbB的电压值之间的差确定的电压值。这样，偏置电压VbiasB的沟道电阻的电阻值根据从差分放大器电路D103B输出的偏置电压VbiasB的电压值确定。

然后，栅极线G104的电位具有通过在偏置电压VbiasA的电压值和偏置电压VbiasB的电压值之间进行线性插值获得的值。这样，输出电流Iout在驱动晶体管T105-1到T105-K中的每一个中流动，该输出电流Iout具有根据施加到晶体管的栅极上电压的电压值(在栅极和栅极线G104的连接点处的电位)确定的电流值。

[(漏极电流Idrs的电流值)<(参考电流Iref的电流值)]

现在考虑流过供应参考晶体管T101RA的漏极电流Idrs的电流值小于流过设置参考晶体管T101L的参考电流Iref的电流值的情况。

与漏极电流Idrs的电流值和参考电流Iref的电流值相等的情况相比，在此情况下，偏置电压产生晶体管T104A的沟道电阻的电阻值要大。因此，在节点N103A产生的漏极电压VrbA的电压值高于参考电压VcA的电压值。因此，从差分放大器电路D103A输出的偏置电压VbiasA的电压值高于在漏极电压VrbA等于参考电压VcA时输出的偏置电压VbiasA的电压值。这样，偏置电压产生晶体管T104A的沟道电阻的电阻值变小，由此，流过供应参考晶体管T101RA、共发共基放大器连接晶体管T102RA和偏置电压产生晶体管T104A的漏极电流Idrs的电流值变大。进一步地，由于偏置电压产生晶体管T104A的沟道电阻的小电阻值，在节点N103A产生的漏极电压VrbA的电压值变低。

[(漏极电流Idrs的电流值)＞(参考电流Iref的电流值)]

现在考虑流过供应参考晶体管T101RA的漏极电流Idrs的电流值大于流过设置参考晶体管T101L的参考电流Iref的电流值的情况。

与漏极电流Idrs的电流值和参考电流Iref的电流值相等的情况相比，在此情况下，偏置电压产生晶体管T104A的沟道电阻的电阻值要小。因此，在节点N103A产生的漏极电压VrbA的电压值低于参考电压VcA的电压值。因此，从差分放大器电路D103A输出的偏置电压VbiasA的电压值低于在漏极电压VrbA等于参考电压VcA时输出的偏置电压VbiasA的电压值。这样，偏置电压产生晶体管T104A的沟道电阻的电阻值变大，由此，流过供应参考晶体管T101RA、共发共基放大器连接晶体管T102RA和偏置电压产生晶体管T104A的漏极电流Idrs的电流值变小。进一步地，由于偏置电压产生晶体管T104A的沟道电阻的大电阻值，在节点N103A产生的漏极电压VrbA的电压值变高。

尽管只说明了流过供应参考晶体管T101RA、共发共基放大器连接晶体管T102RA和偏置电压产生晶体管T104A的漏极电流Idrs的控制，但是流过供应参考晶体管T101RB、共发共基放大器连接晶体管T102RB和偏置电压产生晶体管T104B的漏极电流Idrs以同一种方式被控制。

<流过栅极线G104的电流>

差分放大器电路D103A被连接在偏置电压产生晶体管T104A的栅极和漏极之间，并且差分放大器电路D103B被连接在偏置电压产生晶体管T104B的栅极和漏极之间。因此，流过偏置电压产生晶体管T104A的漏极电流Idrs和流过偏置电压产生晶体管T104B的漏极电流Idrs中，无一流进栅极线G104。

<效果>

如上所述，在实施例1的电流驱动器中，流过驱动晶体管T105-1到T105-K的输出电流Iout被控制为具有相同的电流值，而不允许电流流过栅极线G104。

由于差分放大器电路D103A和D103B具有低输出阻抗，在差分放大器电路D103A和D103B中的压降较小。因此，比起常规的电流驱动器，更有效地利用了能量。

由于差分放大器电路D103A和D103B具有高输入阻抗，施加于设置参考晶体管T101L以及供应参考晶体管T101RA和T101RB上的电负荷小。

可能由于晶体管的电容耦合的影响而导致的栅极线G104的电位的改变，被由差分放大器电路D103A(或D103B)和偏置电压产生晶体管T104A(或T104B)形成的负反馈电路消除。

设置参考晶体管T101L以及供应参考晶体管T101RA和T101RB优选地被布置在彼此的附近。共发共基放大器连接晶体管T102L、T102RA和T102RB优选地被布置在彼此的附近。利用这样的结构，流过供应参考晶体管T101RA和T101RB的漏极电流Idrs的电流值变得接近于流过设置参考晶体管T101L的参考电流Iref的电流值。

偏置电压产生晶体管T104A和驱动晶体管T105-1优选地被布置在彼此的附近。利用这样的结构，流过驱动晶体管T105-1的输出电流Iout的电流值变得接近于流过偏置电压产生晶体管T104A的漏极电流Idrs的电流值。偏置电压产生晶体管T104B和驱动晶体管T105-K优选地被布置在彼此的附近。利用这样的结构，流过驱动晶体管T105-K的输出电流Iout的电流值变得接近于流过偏置电压产生晶体管T104B的漏极电流Idrs的电流值。

优选地，参考电压VcA和VcB的电压值与驱动晶体管T105-1到T105-K的漏极电压的电压值基本相等。利用这样的结构，由偏置电压产生晶体管T104A和T104B以及驱动晶体管T105-1到T105-K形成的电流反射镜电路重复地产生具有降低的漏极电压依赖性影响(早期效应)的输出电流Iout，例如产生具有与漏极电流Idrs相同的电流值的输出电流。

(实施例2)

<形成在一个芯片上的晶体管的特性>

形成在一个芯片上的多个晶体管可以具有线性变化的门限电压值。可替代地，在多个排列的晶体管中，在中心区域提供的晶体管具有小于位于两端的晶体管的门限电压值。在此情况下，这些晶体管的晶体管特性变化呈倒置的“V”形样式。

<一般结构>

图2示出根据本发明实施例2的电流驱动器2的一般结构。除图1中所示的电流驱动器1的元件外，电流驱动器2包括：供应参考晶体管T101RC、共发共基放大器连接晶体管T102RC、参考电压供应节点N103C、差分放大器电路D103C和偏置电压产生晶体管T104C。也就是说，电流驱动器2包括另一套供应参考晶体管、共发共基放大器连接晶体管、参考电压供应节点、差分放大器电路和偏置电压产生晶体管。

供应参考晶体管T101RC、共发共基放大器连接晶体管T102RC和偏置电压产生晶体管T104C被串联连接在电源节点和地节点之间。供应参考晶体管T101RC的栅极被连接到设置参考晶体管T101L的栅极上。共发共基放大器连接晶体管T102RC的栅极被连接到共发共基放大器连接晶体管T102L的栅极上。差分放大器电路D103C具有被连接到位于共发共基放大器连接晶体管T102RC和偏置电压产生晶体管T104C之间的节点N103C上的非反相输入端子、被连接到参考电压供应节点N102C的反相输入端子和被连接到栅极线G104的输出端子。偏置电压产生晶体管T104C被连接在驱动晶体管T105-(H)和驱动晶体管T105-(H+1)之间(H是满足1≤H≤K-1的自然数)。偏置电压产生晶体管T104C的栅极被连接到栅极线G104上。

假定供应参考晶体管T101RC呈现出与设置参考晶体管T101L相同或基本相同的晶体管特性。假定共发共基放大器连接晶体管T102RC呈现出与共发共基放大器连接晶体管T102L相同或基本相同的晶体管特性。假定偏置电压产生晶体管T104C呈现出与驱动晶体管T105-(H)和/或驱动晶体管T105-(H+1)相同或基本相同的晶体管特性。假定供应参考晶体管T101RC、共发共基放大器连接晶体管T102RC和偏置电压产生晶体管T104C在饱和区运行。

<电流反射镜结构>

设置参考晶体管T101L以及供应参考晶体管T101RC构成了电流反射镜电路。像供应参考晶体管T101RA那样，供应参考晶体管T101RC在栅极接收设置参考晶体管T101L的栅极产生的栅极电压Vid。具有根据栅极电压Vid的电压值确定的电流值的漏极电流Idrs流过供应参考晶体管T101RC。

<共发共基放大器连接>

像供应参考晶体管T102RA那样，共发共基放大器连接晶体管T102RC在栅极接收设置参考晶体管T101L的栅极产生的栅极电压Vidc。由于供应参考晶体管T101RC与设置参考晶体管T101L共发共基放大器连接，供应参考晶体管T101RA的漏极电压的电压值等于设置参考晶体管T101L的漏极电压的电压值。

<负反馈电路>

参考电压供应节点N102C提供参考电压VcC。像差分放大器电路D103A那样，差分放大器电路D103C向栅极线G104输出偏置电压VbiCsC，该偏置电压VbiCsC具有根据参考电压供应节点N102C提供的参考电压VcC和在节点N103C产生的漏极电压VrbC之间的电压差确定的电压值。像偏置电压产生晶体管T104A那样，偏置电压产生晶体管104C在栅极接收由差分放大器电路D103C输出的偏置电压VbiasC。因此，偏置电压产生晶体管T104C的沟道电阻的电阻值根据偏置电压VbiCsC的电压值的变化而变化。利用此结构，节点N103C处的漏极电压VrbC被控制为与参考电压供应节点N102C提供的参考电压VcC相等。

在共发共基放大器连接晶体管T102RC的栅极电压和偏置电压产生晶体管T104C的漏极电压是相同的电压的情况下，例如，参考电压VcC处在使共发共基放大器连接晶体管T102RC和偏置电压产生晶体管T104C可在饱和区运行的电平。

<运行>

接下来说明图2中所示的电流驱动器2的运行。除由供应参考晶体管T101RC、共发共基放大器连接晶体管T102RC、参考电压供应节点N102C、差分放大器电路D103C和偏置电压产生晶体管T104C所执行的操作之外，电流驱动器2的运行与图1中所示的电流驱动器1的相同。

首先，供应参考晶体管T101RC在栅极接收设置参考晶体管T101L的栅极产生的栅极电压Vid，并且共发共基放大器连接晶体管T102RC在栅极接收共发共基放大器连接晶体管T102L的栅极产生的栅极电压Vidc。这样，漏极电流Idrs流过供应参考晶体管T101RC、共发共基放大器连接晶体管T102RC和偏置电压产生晶体管T104C，该漏极电流Idrs具有根据栅极电压Vid的电压值、栅极电压Vidc的电压值和偏置电压VbiasC的电压值确定的电流值。与此同时，在节点N103C产生具有根据漏极电流Idrs的电流值确定的电压值的漏极电压VrbC。

然后，差分放大器电路D103C在反相输入端子接收从参考电压供应节点N102C提供的参考电压VcC，在非反相输入端子接收在节点N103C产生的漏极电压VrbC，并且把偏置电压VbiasC输出到栅极线G104，该偏置电压VbiasC具有根据参考电压VcC的电压值和漏极电压VrbC的电压值之间的差确定的电压值。输出到栅极线G104的偏置电压VbiasC由偏置电压产生晶体管T104C接收。这样，偏置电压产生晶体管T104C的沟道电阻的电阻值被根据偏置电压VbiasC的电压值确定。这样，通过偏置电压VbiasC调整偏置电压产生晶体管T104C的沟道电阻的电阻值，使得流过偏置电压产生晶体管T104C的漏极电流Idrs的电流值变得接近于参考电流Iref的电流值。

然后，在偏置电压产生晶体管T104A和偏置电压产生晶体管T104C之间延伸的部分，栅极线G104的电位具有通过在偏置电压VbiasA的电压值和偏置电压VbiasC的电压值之间进行线性插值获得的值。在偏置电压产生晶体管T104C和偏置电压产生晶体管T104B之间延伸的部分，栅极线G104的电位具有通过在偏置电压VbiasC的电压值和偏置电压VbiasB的电压值之间进行线性插值获得的值。

这样，输出电流在驱动晶体管T105-1到T105-K中的每一个中流动，该输出电流具有根据施加到晶体管的栅极上电压的电压值(在栅极和栅极线G104的连接点处的电位)确定的电流值。

在这里，假定驱动晶体管T105-1到T105-K的晶体管特性呈现出倒置的“V”形特性，其中驱动晶体管T105-H位于“V”的顶点(在驱动晶体管T105-1和T105-(H)之间的部分和在驱动晶体管T105-(H)和T105K之间的部分，晶体管特性线性变化)。在此情况下，驱动晶体管T105-1和T105-(H)之间的部分的晶体管特性的变化被偏置电压VbiasA和偏置电压VbiasB抵消，并且驱动晶体管T105-(H)和T105K之间的部分的晶体管特性的变化被偏置电压VbiasC和偏置电压VbiasB抵消。

如上所述，不仅向栅极线G104提供了根据在K个驱动晶体管两端的驱动晶体管T105-1和T105K的晶体管特性确定的偏置电压VbiasA和偏置电压VbiasB，还提供了根据位于栅极线G104中间位置(在这里，驱动晶体管T105-(H))上的驱动晶体管的晶体管特性确定的偏置电压(在这里，偏置电压VbiasC)。利用此结构，栅极线G104的电位被设置为根据驱动晶体管T105-1到T105K中的晶体管特性的变化而确定的电位。

<效果>

如上所述，不仅向栅极线G104的两端，还向栅极线的中间位置提供了偏置电压(在这里，VbiasC被施加到中间位置上)，使得栅极线G104的电位具有根据驱动晶体管T105-1到T105K中的晶体管特性的变化而确定的值。这样，流过驱动晶体管T105-1到T105-K的输出电流Iout被高精度地控制为具有相同的电流值。

像供应参考晶体管T101RA那样，供应参考晶体管T101RC优选地被布置在设置参考晶体管T101L的附近。像供应参考晶体管T102RA那样，共发共基放大器连接晶体管T102RC优选地被布置在共发共基放大器连接晶体管T102L的附近。偏置电压产生晶体管T104C优选地被布置在驱动晶体管T105-(H)和/或驱动晶体管T105-(H+1)的附近。

在上述说明的实施例2的示例中，尽管只***了一套供应参考晶体管、共发共基放大器连接晶体管、参考电压供应节点、差分放大器电路和偏置电压产生晶体管，但是可以***两套和更多套这些元件。利用此结构，流过驱动晶体管T105-1到T105-K的输出电流Iout被更高精度地控制为具有相同的电流值。

(实施例3)

<一般结构>

图3示出根据本发明实施例3的电流驱动器3的一般结构。除图1中所示的电流驱动器1的元件外，电流驱动器3包括：共发共基放大器晶体管T301CA、T302CA、T303CA和T304CA、电压限制晶体管T103A和T103B以及K个输出电压限制晶体管T305-1到T305-K。

共发共基放大器晶体管T301CA到T304CA被串联连接在电源节点和地节点之间。共发共基放大器晶体管T301CA被连接在电源节点和共发共基放大器晶体管T302CA之间，并具有被连接到设置参考晶体管T101L的栅极上的栅极。共发共基放大器晶体管T302CA被连接在共发共基放大器晶体管T301CA和共发共基放大器晶体管T303CA之间，并具有被连接到共发共基放大器连接晶体管T102L的栅极上的栅极。共发共基放大器晶体管T303CA被连接在共发共基放大器晶体管T302CA和共发共基放大器晶体管T304CA之间，并具有被连接到共发共基放大器晶体管T303CA的漏极和栅极线G304上的栅极。共发共基放大器晶体管T304CA被连接在共发共基放大器晶体管T303CA和地节点之间，并且共发共基放大器晶体管T304CA的栅极和漏极被彼此连接。

电压限制晶体管T103A被连接在节点N103A和偏置电压产生晶体管T104A之间，并具有被连接到栅极线G304上的栅极。电压限制晶体管T103B被连接在节点N103B和偏置电压产生晶体管T104B之间，并具有被连接到栅极线G304上的栅极。

输出电压限制晶体管T305-1到T305-K被连接在输出节点OUT和驱动晶体管T105-1到T105-K之间。输出电压限制晶体管T305-1到T305-K的栅极被连接到栅极线G304上。

假定共发共基放大器晶体管T301CA呈现出与设置参考晶体管T101L相同或基本相同的晶体管特性。还假定共发共基放大器晶体管T302CA呈现出与共发共基放大器连接晶体管T102L相同或基本相同的晶体管特性。还假定共发共基放大器晶体管T303CA、电压限制晶体管T103A、输出电压限制晶体管T305-1到T305-K和电压限制晶体管T103B呈现出相同或基本相同的晶体管特性。还假定共发共基放大器晶体管T304CA呈现出与偏置电压产生晶体管T104A相同或基本相同的晶体管特性。

<电流反射镜结构>

设置参考晶体管T101L和共发共基放大器晶体管T301CA构成了电流反射镜电路。像供应参考晶体管T101RA那样，共发共基放大器晶体管T301CA在栅极接收设置参考晶体管T101L的栅极产生的栅极电压Vid。这样，漏极电流Idb流过共发共基放大器晶体管T301CA，该漏极电流Idb具有根据栅极电压Vid的电压值确定的电流值。

<共发共基放大器连接>

像供应参考晶体管T102RA那样，共发共基放大器晶体管T302CA在栅极接收设置参考晶体管T101L的栅极产生的栅极电压Vidc。由于共发共基放大器晶体管T301CA与共发共基放大器晶体管T302CA共发共基放大器连接，共发共基放大器晶体管T301CA的漏极电压的电压值等于设置参考晶体管T101L的漏极电压的电压值。

在共发共基放大器晶体管T304CA的栅极产生栅极电压Vido1a。在共发共基放大器晶体管T303CA的栅极产生栅极电压Vido2a，该栅极电压Vido2a具有根据漏极电流Idb的电流值确定的电压值。

电压限制晶体管T103A在栅极接收共发共基放大器晶体管T303CA的栅极产生的栅极电压Vido2a。输出电压限制晶体管T305-1到T305-K中的每一个都在栅极接收共发共基放大器晶体管T303CA的栅极产生的栅极电压Vido2a。电压限制晶体管T103B在栅极接收共发共基放大器晶体管T303CA的栅极产生的栅极电压Vido2a。

偏置电压产生晶体管T104A、驱动晶体管T105-1到T105-K和偏置电压产生晶体管T104B中的每一个的漏极电压的电压值，都等于共发共基放大器晶体管T304CA的栅极电压Vido1a的电压值。

<运行>

接下来说明图3中所示的电流驱动器3的运行。除由共发共基放大器晶体管T301CA到T304CA、电压限制晶体管T103A和T103B以及输出电压限制晶体管T305-1到T305-K所执行的操作之外，电流驱动器3的运行与图1中所示的电流驱动器1的相同。

首先，共发共基放大器晶体管T301CA在栅极接收设置参考晶体管T101L的栅极产生的栅极电压Vid，并且共发共基放大器晶体管T302CA在栅极接收共发共基放大器连接晶体管T102L的栅极产生的栅极电压Vidc。这样，具有根据栅极电压Vidc的电压值而确定的电流值的漏极电流Idb，流过共发共基放大器晶体管T301CA到T304CA。在共发共基放大器晶体管T303CA的栅极产生栅极电压Vido2a，并且在共发共基放大器晶体管T304CA的栅极产生栅极电压Vido1a。

接下来，栅极线G304接收共发共基放大器晶体管T303CA的栅极产生的栅极电压Vido2a。电压限制晶体管T103A在栅极接收提供给栅极线G304的栅极电压Vido2a。像电压限制晶体管T103A那样，输出电压限制晶体管T305-1到T305-K和电压限制晶体管T103B中的每一个都在栅极接收栅极电压Vido2a。由于电压限制晶体管T103A和电压限制晶体管T103B以及输出电压限制晶体管T305-1到T305-K的栅极被提供相同的栅极电压Vido2a，则减小了偏置电压产生晶体管T104A和T104B以及驱动晶体管T105-1到T105-K中漏极电压的变化。

<设置漏极电压>

例如，通过为共发共基放大器晶体管T303CA、电压限制晶体管T103A和T103B以及输出电压限制晶体管T305-1到T305-K获取合适的晶体管性能，来防止这些晶体管中的每一个的源极电压被大大地改变。

下面具体地说明晶体管性能的获取。

Ids＝(β/2)(Vgs-Vt)²             ...(表达式1)

其中Ids：漏极电流，Vgs：栅极电压，Vt：门限电压。

β＝(W/L)μCox                   ...(表达式2)

其中W：沟道长度，L：沟道宽度，μ：电子迁移率，Cox：栅极电容。

β/2＝500(μA/V²)                ...(表达式3)

通常，流过晶体管的漏极电流的电流值由表达式1表示。应该注意到，表达式1中的“β”是由表达式2表示的表现晶体管性能的参数。在这里，假定电压限制晶体管T103A和T103B以及输出电压限制晶体管T305-1到T305-K的晶体管性能被设置为使得，如表达式3中所说明的，β/2大约等于500(μA/V²)。在此情况下，即使流过驱动晶体管T105-1到T105-K的输出电流Iout的电流值从“1μA”变到“10μA”，栅极和源极之间的电压Vgs仅变化0.1V。在这种电平的变化下，由于漏极电压依赖性导致的漏极电流(＝输出电流Iout)的变化较小。

<效果>

如上所述，在电流驱动器3中，偏置电压产生晶体管T104A和T104B以及驱动晶体管T105-1到T105-K的漏极电压，由电压限制晶体管T103A和T103B以及输出电压限制晶体管T305-1到T305-K设置。利用此结构，减小了由于漏极电压依赖性导致的输出电流Iout的电流值的变化。这样，流过驱动晶体管T105-1到T105-K的输出电流Iout被高精度地控制为具有相同的电流值。

(实施例4)

<栅极线G304的电位的变化>

输出电压限制晶体管T305-1到T305-K的漏极通过输出节点OUT被连接到显示元件电路(未示出)上。因此，显示元件电路中负载电容的变化有可能导致输出电压限制晶体管T305-1到T305-K中的每一个的漏极电压的变化。在此情况下，通过位于输出电压限制晶体管T305-1到T305-K的漏极和栅极之间的电容的电容耦合有可能导致栅极线G304的电位的变化。

<一般结构>

图4示出根据本发明实施例4的电流驱动器4的一般结构。除图3中所示的电流驱动器3的元件外，电流驱动器4包括：共发共基放大器晶体管T301CB、T302CB、T303CB和T304CB以及差分放大器电路D401。应该注意到，电压限制晶体管T103B的栅极被连接到共发共基放大器晶体管T303CB的栅极上。输出电压限制晶体管T305-1到T305-K的栅极被连接到栅极线G304上。

共发共基放大器晶体管T301CB到T304CB被串联连接在电源节点和地节点之间。

共发共基放大器晶体管T301CB被连接在电源节点和共发共基放大器晶体管T302CB之间，并具有被连接到设置参考晶体管T101L的栅极上的栅极。共发共基放大器晶体管T302CB被连接在共发共基放大器晶体管T301CB和共发共基放大器晶体管T303CB之间，并具有被连接到共发共基放大器连接晶体管T102L的栅极上的栅极。

共发共基放大器晶体管T303CB被连接在共发共基放大器晶体管T302CB和共发共基放大器晶体管T304CB之间，并且共发共基放大器晶体管T303CB的栅极和漏极被彼此连接。共发共基放大器晶体管T304CB被连接在共发共基放大器晶体管T303CB和地节点之间，并且共发共基放大器晶体管T304CB的栅极和漏极被彼此连接。

差分放大器电路D401是电压跟随器电路，具有被连接到共发共基放大器晶体管T303CA的栅极上的非反相输入端子，以及被连接到电路D401的输出端子和栅极线G304上的反相输入端子。

假定共发共基放大器晶体管T301CB呈现出与设置参考晶体管T101L相同或基本相同的晶体管特性。还假定共发共基放大器晶体管T302CB呈现出与共发共基放大器连接晶体管T101L相同或基本相同的晶体管特性。还假定共发共基放大器晶体管T303CB呈现出与电压限制晶体管T103B相同或基本相同的晶体管特性。还假定共发共基放大器晶体管T304CB呈现出与偏置电压产生晶体管T104B相同或基本相同的晶体管特性。

<运行>

接下来说明图4中所示的电流驱动器4的运行。除由共发共基放大器晶体管T301CB到T304CB、电压限制晶体管T103B以及差分放大器电路D401所执行的操作之外，电流驱动器4的运行与图3中所示的电流驱动器3的相同。

首先，共发共基放大器晶体管T301CB到T304CB与共发共基放大器晶体管T301CA到T304CA执行相同的操作。因此，在共发共基放大器晶体管T303CB的栅极产生栅极电压Vido2b。

差分放大器电路D401接收共发共基放大器晶体管T303CA的栅极产生的栅极电压Vido2a，并根据栅极电压Vido2a的电压值，把输出电压输出到栅极线G304上。

栅极线G304接收来自差分放大器电路D401的输出电压。

<栅极线G304电位的变化>

由于差分放大器电路的输出阻抗低，可以减小由于电容耦合导致的栅极线G304电位的变化。

<效果>

如上所述，通过把来自差分放大器电路D401的输出电压提供到栅极线G304上，减小了栅极线G304的阻抗。从而减小了栅极线G304的电位的变化。这样，流过驱动晶体管T105-1到T105-K的输出电流Iout被高精度地控制为具有相同的电流值。

(实施例5)

<一般结构>

图5示出根据本发明实施例5的电流驱动器5的一般结构。除了从图4的结构中省略了参考电流供应节点N102A和N102B之外，电流驱动器5具有与图4中所示的电流驱动器4相同的结构。差分放大器电路D103A的非反相输入端子被连接到位于共发共基放大器晶体管T302CA和共发共基放大器晶体管T303CA之间的节点N401A上。差分放大器电路D103B的反相输入端子被连接到位于共发共基放大器晶体管T302CB和共发共基放大器晶体管T303CB之间的节点N401B上。

差分放大器电路D103A把偏置电压VbiasA输出到栅极线G104上，该偏置电压VbiasA具有根据在节点N401A产生的漏极电压(栅极电压Vido2a)和在节点N103A产生的漏极电压VrbA之间的电压差确定的电压值。

差分放大器电路D103B把偏置电压VbiasB输出到栅极线G104上，偏置电压VbiasA具有根据在节点N401B产生的漏极电压(栅极电压Vido2b)和在节点N103B产生的漏极电压VrbB之间的电压差确定的电压值。

<运行>

接下来说明图5中所示的电流驱动器5的运行。除由差分放大器电路D103A和D103B所执行的操作之外，电流驱动器5的运行与图4中所示的电流驱动器4的相同。

差分放大器电路D103A把偏置电压VbiasA输出到栅极线G104上，偏置电压VbiasA具有根据在节点N401A产生的漏极电压和在节点N103A产生的漏极电压VrbA之间的电压差确定的电压值。偏置电压产生晶体管T104A在栅极接收从差分放大器电路D103A输出的偏置电压VbiasA。因此，偏置电压产生晶体管T104A的沟道电阻的电阻值根据偏置电压VbiasA的电压值的变化而变化。这样，节点N103A处的漏极电压VrbA被控制为与在节点N401A产生的漏极电压相等。

差分放大器电路D103B把偏置电压VbiasB输出到栅极线G104上，该偏置电压VbiasB具有根据节点N401B产生的漏极电压和节点N103B产生的漏极电压VrbB之间的电压差而确定的电压值。偏置电压产生晶体管T104B在栅极接收从差分放大器电路D103B输出的偏置电压VbiasB。因此，偏置电压产生晶体管T104B的沟道电阻的电阻值根据偏置电压VbiasB的电压值的变化而变化。这样，节点N103B处的漏极电压VrbB被控制为与节点N401B产生的漏极电压相等。

<效果>

如上所述，在电流驱动器5中，在没有用于产生参考电压VcA和VcB的专用电压产生电路的情况下，电压Vido2a(Vido2b)被提供到差分放大器电路D103A(D103B)的反相输入端子上。因此，用于产生参考电压VcA和VcB的电压产生电路是不必要的，从而可以减小电路的规模。

(实施例6)

<通常采用的电流驱动器>

为了向一个像素的显示元件电路(有机EL元件)输出具有任意灰度级别的驱动电流，电流驱动器在显示元件电路和驱动晶体管T105-1到T105-K之间具有开关。根据一个像素的显示数据的灰度级别打开/关掉这些开关。例如，在显示数据是4比特数据(16个灰度级别)的情况下，为一个像素提供15个驱动晶体管。连接在这15个驱动晶体管T105-1到T105-15和一个像素的显示元件电路之间的是15个开关。在流过驱动晶体管T105-1到T105-15的15个输出电流Iout中，提供给显示元件电路的输出电流Iout的数目由打开/关掉15个开关来确定。利用这种机构，把16个灰度级别的驱动电流输出给显示元件电路(有机EL元件)。

有一种可替代的结构，其中在一个驱动晶体管(T105-1)和一个像素的对应显示元件电路之间连接开关，在两个驱动晶体管(T105-2，T105-3)和对应的显示元件电路之间连接开关，在四个驱动晶体管(T105-4到T105-7)和对应的显示元件电路之间连接开关，并且在八个驱动晶体管(T105-8到T105-15)和对应的显示元件电路之间连接开关。然而，在这里省略这种可替代结构的说明。

<一般结构>

图6示出根据本发明实施例6的电流驱动器6的一般结构。除了电流驱动器6包括开关晶体管T605-1到T605-K和代替图4中所示输出电压限制晶体管T305-1到T305-K的反相器(inverter)电路606-1到606-K之外，电流驱动器6具有与图4中所示的电流驱动器4相同的结构。开关晶体管T605-1到T605-K中的每一个都被连接在对应的输出节点OUT和驱动晶体管T105-1到T105-K中对应的一个晶体管之间，并具有被连接到反相器电路606-1到606-K中对应的一个反相器电路的输出端子上的栅极。反相器电路606-1到606-K中的每一个都具有两个电压输入端子，一个(H-电平电压输入端子)被连接到栅极线G304上，另一个(L-电平电压输入端子)被连接到地节点上。反相器电路606-1到606-K中的每一个都根据来自外部设备的控制信号输出H-电平信号和L-电平信号中的任一个。控制信号表示ON或OFF。H-电平信号的电位等于H-电平电压输入端子的电位(这里，反相器电路的H-电平电压输入端子和栅极线G304连接点处的电位)。L-电平信号的电位等于L-电平电压输入端子的电位(这里，地节点的电位)。

应该注意到，假定开关晶体管T605-1到T605-K呈现出与电压限制晶体管T103A和T103B相同或基本相同的晶体管特性。

<运行>

接下来说明图6中所示的电流驱动器6的运行。除由开关晶体管T605-1到T605-K和反相器电路606-1到606-K所执行的操作之外，电流驱动器6的运行与图4中所示的电流驱动器4的相同。由于开关晶体管T605-1到T605-K具有的相同结构并且反相器电路606-1到606-K具有相同的结构，下面以由开关晶体管T605-1和反相器电路606-1执行的操作作为示例进行说明。

[如果控制信号表示“ON”]

首先说明表示“ON”的控制信号输入给反相器电路606-1的情况。

在此情况下，反相器电路606-1把H-电平信号输出到开关晶体管T605-1的栅极上。也就是说，开关晶体管T605-1的栅极被提供以反相器电路的H-电平电压输入端子和栅极线G304连接点处的电位(＝栅极电压Vido2a)。这样，驱动晶体管T105-1的漏极电压的电压值等于偏置电压产生晶体管T104A的漏极电压的电压值。

[如果控制信号表示“OFF”]

接下来说明表示“OFF”的控制信号被输入给反相器电路606-1的情况。

在此情况下，反相器电路606-1把L-电平信号输出到开关晶体管T605-1的栅极上。因此，开关晶体管T605-1没有被激活。

这样，在开关晶体管T605-1到T605-K中，激活的晶体管具有被设置为“Vido2b-Vt(Vt：开关晶体管的门限电压)”的源极电压。

<效果>

如上所述，在驱动晶体管T105-1到T105-K中，从其中输出输出电流Iout的驱动晶体管的漏极电压被设置为相同的电压值。利用此结构，减小了由于漏极电压依赖性导致的输出电流Iout的电流值的变化。这样，流过驱动晶体管T105-1到T105-K的输出电流Iout被高精度地控制为具有相同电流值。

用于设置驱动晶体管T105-1到T105-K的漏极电压的结构和产生提供给显示元件电路(有机EL元件)的驱动电流的结构共享重复的元件。因此，减小了电流驱动器的电路规模。

(实施例7)

<一般结构>

除实施例7的电流驱动器包括代替图1中所示的供应参考晶体管T101RA的、图7中所示的电流-电压转换器(inverter)700a之外，根据本发明实施例7的电流驱动器具有与图1中所示的电流驱动器1相同的结构。电流-电压转换器700a包括P个电流-电压转换晶体管T701-1到T701-P(P是自然数)。电流-电压转换晶体管T701-1到T701-P中的每一个都被连接在电源节点和节点N103A(图1)之间，并具有被连接到设置参考晶体管T101L(图1)的栅极上的栅极。

<运行>

接下来说明图7A中所示的电流-电压转换器700a的运行。

电流-电压转换晶体管T701-1到T701-P中的每一个都在栅极接收设置参考晶体管T101L(图1)的栅极上产生的栅极电压Vid。因此，具有根据栅极电压Vid的电压值确定的电流值的漏极电流I701-1到I701-P分别流过电流-电压转换晶体管T701-1到T701-P。因此，漏极电流I701-1到I701-P的总和流过偏置电压产生晶体管T104A。

<效果>

如上所述，供应参考晶体管T101RA由多个晶体管形成。利用此结构，减小了供应参考晶体管T101RA中包括的晶体管的晶体管特性变化的影响。进一步地，电流-电压转换晶体管T701-1到T701-P被布置在彼此的附近，由此进一步减小了晶体管特性的变化。

应该注意到，电流-电压转换晶体管T701-1到T701-P可以具有或不具有相同的晶体管特性。

即使当图1中所示的电流驱动器包括代替供应参考晶体管T101RB的、图7A中所示的电流-电压转换器700a时，也可以获得上述效果。在此情况下，电流-电压转换晶体管T701-1到T701-P中的每一个都被连接在电源节点和节点N103B之间，并具有被连接到设置参考晶体管T101L的栅极上的栅极。

<变形>

还有一种结构也是可以的，其中图1中所示的电流驱动器1包括代替设置参考晶体管T101L的、图7B中所示的电流-电压转换器700b。电流-电压转换器700b包括Q个电流-电压转换晶体管T702-1到T701-Q(Q是自然数)。电流-电压转换晶体管T702-1到T701-Q中的每一个都被连接在电源节点和参考电流输入节点N101(图1)之间，并且每个电流-电压转换晶体管的栅极和源极被彼此连接。电流-电压转换晶体管T702-1到T701-Q中的每一个的漏极(栅极)都被连接到参考电流输入节点N101以及供应参考晶体管T101RA和T101RB的栅极上。利用此结构，减小了设置参考晶体管T101L的晶体管特性变化的影响。

一种可替代的结构也是可以的，其中图1中所示的电流驱动器1包括代替图1的设置参考晶体管T101L的、图7B的电流-电压转换器700b以及代替图1的供应参考晶体管T101RA和T101RB的、图7A的电流-电压转换器700a。也就是说，图1的设置参考晶体管T101L以及供应参考晶体管T101RA和T101RB中的每一个都是由多个晶体管形成的。在此情况下，优选地，设置参考晶体管T101L中包含的晶体管、供应参考晶体管T101RA中包含的晶体管和供应参考晶体管T101RB中包含的晶体管被均匀地分布在一个芯片上。利用此结构，设置参考晶体管T101L以及供应参考晶体管T101RA和T101RB中包含的晶体管的晶体管特性的变化是一致的。这样，减小了晶体管的晶体管特性变化的影响。

(实施例8)

<一般结构>

除实施例8的电流驱动器包括代替图1的供应参考晶体管T101RA的、图8中所示的偏置电压调整部分800之外，根据本发明实施例8的电流驱动器具有与图1中所示的电流驱动器1相同的结构。偏置电压调整部分800根据设置参考晶体管T101L的栅极电压Vid产生漏极电流Idrs。

<偏置电压调整部分800的内部结构>

偏置电压调整部分800包括：电流-电压转换单元801、电源802、条件存储单元803和条件控制电路804。

电流-电压转换单元801包括图7A中所示的电流-电压转换晶体管T701-1到T701-P和(P-1)个选择晶体管S801-2到S801-P。选择晶体管S801-2到S801-P与电流-电压转换晶体管T701-2到T701-P一一对应。选择晶体管S801-2到S801-P被连接在对应的电流-电压转换晶体管T701-2到T701-P和节点N103A之间，以在栅极接收来自于条件控制电路804的控制信号CT-2到CT-P。

在控制信号CT-2到CT-P处于L电平时，这些信号是用于激活选择晶体管S801-2到S801-P(PMOS晶体管)的电压，而在控制信号CT-2到CT-P处于H电平时，这些信号是用于使选择晶体管S801-2到S801-P失活的电压。

电源802向条件控制电路804和条件存储单元803提供读取电压。读取电压是用于确定条件存储单元803中连接状态的电压。

条件存储单元803包括F个保险丝h8-1到h8-F(F是自然数)。保险丝h8-1到h8-F中的每一个都以在用激光或大电流烧断时，可以从导电变为不导电的材料制成。条件存储单元803通过以二进制数字表示保险丝h8-1到h8-F的状态(也就是，烧断或没有烧断)来存储F比特的二进制数据。在此实施例中，假定条件存储单元803存储表示电流-电压转换晶体管T701-2到T701-P中将被使用的晶体管数目的二进制数据。例如，在保险丝h8-1被烧断并且其它保险丝h8-2到h8-F没有被烧断时，条件存储单元803存储表示将被使用的晶体管数目是“1”的数据。另一方面，在保险丝h8-1和h8-2被烧断并且其它保险丝h8-3到h8-F没有被烧断时，条件存储单元803存储表示将被使用的晶体管数目是“3”的数据。

条件控制电路804根据从电路外部输入的控制信号CONT，进入固定条件模式或仿真模式。

在固定条件模式中，条件控制电路804把条件存储单元803中包含的保险丝h8-1到h8-F中的每一个的一个端子连接到条件控制电路804自身，来读取由保险丝h8-1到h8-F表示的电压电平。以这种方式读出由保险丝的状态(也就是，烧断或没有烧断)表示的二进制数据。条件控制电路804通过对已经被读出的二进制数据进行解码来输出控制信号CT-2到CT-P。例如，在条件存储单元803中保险丝h8-1和h8-2被烧断时(也就是，当表示将被使用的晶体管数目是“3”的二进制数据被存储在条件存储单元803中时)，由保险丝h8-1到h8-F表示的电压电平是“L，L，H，...，H”。在此情况下，条件控制电路804把控制信号CT-2到CT-4设置在L电平并且把其它控制信号CT-5到CT-P设置在H电平。

在仿真模式下，条件控制电路804根据从电路外部输入的数据信号DATA，模拟条件存储单元803中保险丝h8-1到h8-F的状态(也就是，烧断或没有烧断)，并输出控制信号CT-2到CT-P。数据信号DATA是用于模拟条件存储单元803中保险丝的状态(也就是，烧断或没有烧断)(存储在条件存储单元803中的信息)并且根据保险丝的状态(也就是，烧断或没有烧断)显示F个电压电平的信号。例如，在数据信号DATA模拟保险丝h8-1被烧断的状态(表示将被使用的晶体管数目是“1”的信息被存储在条件存储单元803中的状态)的情况下，由数据信号DATA表示的F个电压电平是“L，H，H，...，H”。在此情况下，条件控制电路804把控制信号CT-2设置在L电平，并且把其它控制信号CT-3到CT-P设置在H电平。另一方面，在数据信号DATA模拟保险丝h8-1和h8-2被烧断的状态的情况下，由数据信号DATA表示的F个电压电平是“L，L，H，...，H”。在此情况下，条件控制电路804把控制信号CT-2到CT-4设置在L电平并且把其它控制信号CT-5到CT-P设置在H电平。

<运行>

现在将说明图8中所示的偏置电压调整部分800的运行。

[固定条件模式]

在接收到要求切换到固定条件模式的控制信号CONT时，条件控制电路804进入固定条件模式。

然后，条件控制电路804把条件存储单元803中包含的保险丝h8-1到h8-F中的每一个的一个端子连接到条件控制电路804自身，并读取由保险丝h8-1到h8-F表示的二进制数据。

此后，条件控制电路804对已经被读出的二进制数据进行解码，并把控制信号CT-2到CT-P分别输出到对应的选择晶体管S801-2到S801-P的栅极上。

在保险丝h8-1被烧断时，条件控制电路804把控制信号CT-2设置在L电平并且把其它控制信号CT-3到CT-P设置在H电平。从而，选择晶体管S801-2被激活并且电流-电压转换晶体管T701-2连接到节点N103A上，以便电流-电压转换晶体管T701-1到T701-2连接到节点N103A上。因此，是漏极电流I701-1和漏极电流I701-2之和的漏极电流(“701-1”+“I701-2”)流进偏置电压产生晶体管T104A，漏极电流I701-1由设置参考晶体管T101L和电流-电压转换晶体管T701-1之间的电流反射镜比率确定，漏极电流I701-2由设置参考晶体管T101L和电流-电压转换晶体管T701-2之间的电流反射镜比率确定。这使得施加到偏置电压产生晶体管T104A的栅极上的偏置电压VbiasA被设置为根据漏极电流(“701-1”+“I701-2”)的电流值确定的电压值。

以这种方式对存储在条件存储单元803中的二进制数据进行解码，从而产生控制信号CT-2到CT-P的输出状态。另外，保持这些输出状态。

[仿真模式]

在接收到要求切换到仿真模式的控制信号CONT时，条件控制电路804进入仿真模式。

然后，条件控制电路804根据数据信号DATA输出控制信号CT-2到CT-P。

在此情况下，假定数据信号DATA表示“保险丝h8-1到h8-F中没有一个被烧断”。于是，所有从条件控制电路804输出的控制信号CT-2到CT-P都处于H电平(失活)。因此，选择晶体管S801-2到S801-P中没有一个被激活，并且电流-电压转换晶体管T701-2到T701-P中没有一个被连接到节点N103A上，因而只有电流-电压转换晶体管T701-1被连接到节点N103A上。因此，由设置参考晶体管T101L和电流-电压转换晶体管T701-1之间的电流反射镜比率确定的漏极电流I701-1流进偏置电压产生晶体管T104A。这样，施加到偏置电压产生晶体管T104A的栅极上的偏置电压VbiasA被设置为根据漏极电流I701-1的电流值确定的电压值。

以上述方式，根据数据信号DATA模拟条件存储单元803中的保险丝h8-1到h8-F的状态(也就是，烧断或没有烧断)，由此，设置参考晶体管T101L和电流-电压转换单元801之间的性能比被任意设置。这使得可以调整流进偏置电压产生晶体管T104A的漏极电流Id的电流值。

<效果>

如上所述，条件控制电路804调整电流-电压转换单元801的性能，从而允许电流驱动器在驱动晶体管T105-1到T105-K中的输出电流Iout的状态被最优化的条件(最优条件)下运行。

另外，如果通过基于仿真结果烧断条件存储单元803中包含的保险丝h8-1到h8-F来存储控制信号CT-2到CT-P的输出状态，则保持在输出电流Iout处于最优状态时获取的条件。

在此实施例中，条件存储单元803包括多个保险丝，用于存储被条件控制电路804从电流-电压转换晶体管T701-1到T701-P中选择的晶体管数目(也就是，控制信号CT-2到CT-P的输出状态)。可替代地，然而电流驱动器可以具有这样一种结构，其中表示控制信号CT-2到CT-P的输出状态的数据被存储在诸如DRAM(动态随机存取存储器)或SRAM(静态随机存取存储器)的存储媒体中并被解码，以输出控制信号CT-2到CT-P。

可替代地，条件控制电路804可以使用固定条件模式作为默认模式运行。也就是说，条件控制电路804除仿真模式之外，可以总是在固定条件模式下。

可替代地，为了减小将被烧断的保险丝的数目，可以使用这样的设置：将被烧断的保险丝的数目基于在输出电流处于最优状态时获取的条件而增加。例如，假定在电流-电压转换晶体管T701-1到T701-P中的任意两个被使用时，输出电流Iout处于最优状态，在由保险丝h8-1到h8-F表示的电压电平是“H，H，H，...，H”时，条件控制电路804对条件存储单元803中存储的二进制数据进行解码，从而控制信号CT-2到CT-3处于L电平并且其它控制信号CT-4到CT-P处于H电平。

(实施例9)

<一般结构>

除实施例9的电流驱动器包括代替图1的供应参考晶体管T101RA的、图9中所示的栅极电压调整部分900之外，根据本发明实施例9的电流驱动器具有与图1中所示的电流驱动器1相同的结构。栅极电压调整部分900产生栅极电压，该栅极电压具有根据参考电流Iref的电流值确定的电压值。

<栅极电压调整部分900的内部结构>

图9中所示的栅极电压调整部分900包括：电流-电压转换单元901、电源802、条件存储单元803和条件控制电路904。

电流-电压转换单元901包括：Q个选择晶体管T702-1到T702-Q、Q个选择晶体管Sa901-1到Sa901-Q和Q个选择晶体管Sb901-1到Sb901-Q。选择晶体管Sa901-1到Sa901-Q和选择晶体管Sb901-1到Sb901-Q被串联连接在电源节点和节点N905之间。选择晶体管Sa901-1到Sa901-Q分别在它们的栅极从条件控制电路904中接收控制信号CTa-1到CTa-Q。选择晶体管Sb901-1到Sb901-Q分别在它们的栅极从条件控制电路904接收控制信号CTb-1到CTb-Q。选择晶体管T702-1到T702-Q被提供在电源节点和节点N905之间，并具有被分别连接到节点N9-1到N9-Q上的栅极。节点N905被连接到供应参考晶体管T101RA和T101RB的栅极和参考电流输入节点N101(图1)上。

在控制信号CTa-1到CTa-Q和CTb-1到CTb-Q处于L电平时，这些信号是用于激活选择晶体管Sa901-1到Sa901-Q和Sb901-1到Sb901-Q(PMOS晶体管)的电压，而在控制信号CTa-1到CTa-Q和CTb-1到CTb-Q处于H电平时，这些信号是用于使选择晶体管Sa901-1到Sa901-Q和Sb901-1到Sb901-Q失活的电压。

电源802与图8中所示的相同。

条件存储单元803与图8中所示的相同。在此实施例中，假定条件存储单元803存储表示电流-电压转换晶体管T701-2到T701-P中将被使用的晶体管数目的二进制数据。例如，在保险丝h8-1被烧断并且其它保险丝h8-2到h8-F没有被烧断时，条件存储单元803存储表示将被使用的晶体管数目是“1”的数据。另一方面，在保险丝h8-1和h8-2被烧断并且其它保险丝h8-3到h8-F没有被烧断时，条件存储单元803存储表示将被使用的晶体管数目是“3”的数据。

像条件控制电路804那样，条件控制电路904根据从电路外部输入的控制信号CONT，进入固定条件模式或仿真模式。

在固定条件模式中，像条件控制电路804那样，条件控制电路904对条件存储单元803中存储的二进制数据进行解码，由此输出控制信号CTa-1到CTa-Q和CTb-1到CTb-Q。例如，在条件存储单元803中保险丝h8-1被烧断时，条件控制电路904把控制信号CTa-1设置在H电平，把控制信号CTa-2到CTa-Q设置在L电平，把控制信号CTb-1设置在L电平，并且把控制信号CTb-2到CTb-Q设置在H电平。

在仿真模式下，像条件控制电路804那样，条件控制电路904根据从电路外部输入的数据信号DATA，模拟条件存储单元803中的保险丝h8-1到h8-F的状态(也就是，烧断或没有烧断)，从而输出控制信号CTa-1到CTa-Q和CTb-1到CTb-Q。例如，在数据信号DATA模拟保险丝h8-1和h8-2被烧断的状态的情况下，由数据信号DATA表示的F个电压电平是“L，L，H，...，H”。在此情况下，条件控制电路904把控制信号CTa-1到CTa-3设置在H电平，把控制信号CTa-4到CTa-Q设置在L电平，把控制信号CTb-1到CTb-3设置在L电平，并且把控制信号CTb-4到CTb-Q设置在H电平。

<运行>

现在将说明图9中所示的栅极电压调整部分900的运行。

[固定条件模式]

在接收到要求切换到固定条件模式的控制信号CONT时，条件控制电路904进入固定条件模式。然后，条件控制电路904把条件存储单元803中包含的保险丝h8-1到h8-F中的每一个的一个端子连接到条件控制电路904自身，并读取由保险丝状态(也就是，烧断或没有烧断)表示的二进制数据。此后，条件控制电路904对已经被读出的二进制数据进行解码，并把控制信号CTa-1到CTa-Q和CTb-1到CTb-Q输出到对应的选择晶体管Sa901-1到Sa901-Q和Sb901-1到Sb901-Q的栅极上。

在保险丝h8-1被烧断时，条件控制电路904把控制信号CTb-1和CTa-2到CTa-Q设置在L电平(激活)，并且把其它控制信号CTa-1和CTb-2到CTb-Q设置在H电平(失活)。从而，选择晶体管Sa901-1没有被激活，并且选择晶体管Sb901-1被激活，使得电流-电压转换晶体管T702-1的栅极和漏极具有相同的电位，并且电流流过电流-电压转换晶体管T702-1。另一方面，选择晶体管Sa901-2到Sa901-Q被激活，并且选择晶体管Sb901-2到Sb901-Q没有被激活，使得电流-电压转换晶体管T702-2到T702-Q的栅极具有与内部电源节点Vdd相同的电位，并且没有电流流过电流-电压转换晶体管T702-2到T702-Q。也就是说，参考电流Iref仅在电流-电压转换晶体管T702-1中流动。以这种方式，把在电流-电压转换晶体管T702-1的栅极产生的栅极电压Vid输入到供应参考晶体管T101RA和T101RB的栅极上。

以这种方式再现了条件存储单元803中存储的控制信号号CTa-1到CTa-Q和CTb-1到CTb-Q的输出状态。另外，保持这些输出状态。

[仿真模式]

在接收到要求切换到仿真模式的控制信号CONT时，条件控制电路904进入仿真模式。然后，条件控制电路904根据数据信号DATA，输出控制信号CTa-1到CTa-Q和CTb-1到CTb-Q。

在此情况下，在用于模拟保险丝h8-2被烧断的状态的数据信号DATA被输入到条件控制电路904时，条件控制电路904把控制信号CTb-1、CTb-2和CTa-3到CTa-Q设置在L电平(激活)，并且把控制信号CTa-1、CTa-2和CTb-3到CTb-Q设置在H电平(失活)。从而，选择晶体管Sa901-1没有被激活并且选择晶体管Sb901-1被激活，使得电流-电压转换晶体管T702-1的栅极和漏极具有相同电位，并且电流流过电流-电压转换晶体管T702-1。由于选择晶体管Sa901-2没有被激活并且选择晶体管Sb901-2被激活，电流-电压转换晶体管T702-2的栅极和漏极具有相同电位，并且电流流过电流-电压转换晶体管T702-2。另一方面，选择晶体管Sa901-3到Sa901-Q被激活并且选择晶体管Sb901-3到Sb901-Q没有被激活，使得电流-电压转换晶体管T702-3到T702-Q的栅极具有与电源节点Vdd相同的电位，并且没有电流流过电流-电压转换晶体管T702-3到T702-Q。也就是说，参考电流Iref仅在电流-电压转换晶体管T702-1和T702-2中流动。以这种方式，把在电流-电压转换晶体管T702-1的栅极产生的栅极电压Vid和在电流-电压转换晶体管T702-2的栅极产生的栅极电压Vid，输入到供应参考晶体管T101RA和T101RB的栅极上。

以这种方式根据数据信号DATA模拟了条件存储单元803中保险丝h8-1到h8-F的状态(也就是，烧断或没有烧断)，从而调整了输入到供应参考晶体管T101RA和T101RB的栅极电压Vid的电压值。

<效果>

如上所述，条件控制电路904调整电流-电压转换单元901的性能，从而允许电流驱动器在驱动晶体管T105-1到T105-K中的输出电流Iout的状态被最优化的条件(最优条件)下运行。

另外，在通过基于仿真结果烧断条件存储单元803中包含的保险丝h8-1到h8-F来存储控制信号CTa-1到CTa-Q和CTb-1到CTb-Q的输出状态的情况下，保持在输出电流Iout处于最优状态时获取的条件。

(实施例10)

<一般结构>

图10示出根据本发明实施例10的显示装置10的一般结构。显示装置10包括：显示面板1001、控制部分1002、数据驱动器1003和栅极驱动器1004。显示装置10显示外部输入的显示面板1001上的显示数据(在这里，3比特数据(＝8个灰度级别))。

显示面板1001包括M×N个有机EL元件(M和N是自然数)，在垂直方向上延伸的M个数据线，和在水平方向上延伸的N个栅极线。每个有机EL元件都通过开关元件被连接到对应的数据线上。开关元件的栅极被连接到对应的栅极线上。也就是说，显示面板1001是所谓的“有源矩阵”面板。在一个栅极线被激活时，被连接到该栅极线上的M个开关元件把对应于开关元件的有机EL元件(在水平方向上排列的有机EL元件)与对应于开关元件的数据线连接起来。

在接收到外部输入的显示数据D100和控制信息CTRL时，控制部分1002把显示数据D100、开始信号START和加载信号LOAD输出给数据驱动器1003，并且与此同时，把扫描控制信号LINE输出给栅极驱动器1004。显示数据D100包括表示每个像素灰度级别的显示数据D100-1到D100-M(在这里，显示面板1001中一个水平行的数据)。控制信息CTRL表示各种信息，例如显示定时等。开始信号START表示数据驱动器1003保持显示数据D100的时间。加载信号LOAD表示数据驱动器1003产生驱动电流I100-1到I100-M的时间。

数据驱动器1003根据从控制部分1002输出的显示数据100，把驱动电流I100-1到I100-M输出给显示面板1001的M个数据线，用于驱动显示面板1001上的有机EL元件。栅极驱动器1002根据从控制部分1002输出的扫描控制线LINE，把扫描信号SL-1到SL-N(N是自然数)输出给显示面板1001的N个栅极线。应该注意到，在这里，数据驱动器1004把扫描信号SL-1到SL-N从最上面的栅极线顺序地输出给N个栅极线(所谓的“行顺序扫描”模式)。

<数据驱动器1003的内部结构>

图10中所示的数据驱动器1003包括：数据锁存(latch)部分1011、参考电流源1012、图1的电流驱动器1和M个选择部分1013-1到1013-M。

数据锁存部分1011根据从控制部分1002输出的开始信号START，以每一个都对应于一个像素的显示数据D100-1到D100-M的形式，保存从控制部分1002输出的显示数据D100。数据锁存部分1011根据从控制部分1002输出的加载信号LOAD，把保存的显示数据D100-1到D100-M输出给选择部分1013-1到1013-M。

参考电流源1012把参考电流Iref提供给电流驱动器1。

电流驱动器1利用由参考电流源1012提供的参考电流Iref，把多个输出电流Iout输出给选择部分1013-1到1013-M(这里，假定电流驱动器1包括用于将8个输出电流Iout输出给选择部分1013-1到1013-M中的每一个的8×M个驱动晶体管)。

选择部分1013-1到1013-M均在电流驱动器1输出的8个输出电流Iout中选择根据从数据锁存部分1011输出的显示数据D100-1到D100-M确定的一定数目的输出电流Iout。选择部分1013-1到1013-M与显示面板1001的M个数据线一一对应。选择部分1013-1到1013-M把所有选择出的输出电流Iout的总和作为驱动电流I100-1到I100-M，输出给对应于选择部分1013-1到1013-M的栅极线。

<运行>

接下来，从电流驱动器1输出输出电流Iout的步骤到驱动有机EL元件的步骤，说明图10中所示的显示装置10的操作流程。

首先，电流驱动器1把8个输出电流Iout输出给选择部分1013-1到1013-M中的每一个。

选择部分1013-1到1013-M均在电流驱动器1输出的8个输出电流Iout中选择根据从数据锁存部分1011输出的显示数据D100-1到D100-M确定的一定数目的输出电流Iout。例如，在显示数据D100-1表示“灰度级别＝7”时，选择部分1013-1从8个输出电流Iout中选出7个。在此情况下，如果一个输出电流Iout的电流值是“Ia”，那么从选择部分1013-1输出的驱动电流I100-1的电流值是“7×Ia”。因此，具有电流值“7×Ia”的驱动电流I100-1被输入到对应于选择部分1013-1的数据线中。选择部分1013-2到1013-M以同样方式操作，使得M个数据线接收来自于对应的选择部分1013-2到1013-M的驱动电流I100-2到I100-M。

与此同时，栅极驱动器1004根据从控制部分1002输出的扫描控制信号LINE输出扫描信号SL-1到SL-N。这里，在栅极驱动器1004把扫描信号SL-1输出到显示面板1001最上面一行的栅极线上时，被连接到最上面一行的栅极线上的M个开关元件被激活，由此显示面板1001的最上面一行的M个有机EL元件被连接到对应的数据线上，以接收流过对应数据线的驱动电流I100-1到I100-M。

然后，显示面板1001的最上面一行处的M个有机EL元件根据驱动电流I100-1到I100-M的电流值发光。由于I100-1到I100-M分别具有根据由显示数据D100-1到D100-M表示的灰度级别而确定的电流值，M个有机EL元件中的每一个的亮度根据由显示数据D100-1到D100-M中对应的一个显示数据表示的灰度级别来确定。因此，用于一个水平行的显示数据D100被显示在最上面一行处的水平线上。

以这种方式对所有的水平线执行上述过程，由此在显示面板1001上显示3比特(＝8个灰度级别)的显示数据。

<效果>

如上所述，电流驱动器1输出具有相同电流值的输出电流Iout。选择部分1013-1到1013-M可以高精度地产生驱动电流I100-1到I100-M，具有根据由显示数据D100-1到D100-M表示的灰度级别确定的电流值。这样，减小了显示面板1001上光发射元件的发射变化。

尽管此实施例中采用了实施例1的电流驱动器1，可以替代地使用实施例2到5、7和8的电流驱动器(图2到5、7A、7B、8和9)中的任一个。在使用实施例6的电流驱动器6(图6)的情况下，把选择部分1013-1到1013-M与图6的反相器电路606-1到606-K合适地连接，使得选择部分1013-1到1013-M中的每一个，根据显示数据D100-1到D100-M中对应的一个显示数据，把表示ON或OFF的控制信号输出给对应于该选择部分的一个反相器电路(或多个反相器电路)。

尽管此实施例中具有显示面板1001的一个水平线具有M个像素且给每个像素提供一个有机EL元件的结构，一种可替代的结构也是可以的，其中将三个有机EL元件(用于R-元件的有机EL元件、用于G-元件的有机EL元件和用于B-元件的有机EL元件)提供给一个像素。在此情况下，显示数据D100包括M×3条显示数据D100-1到D100-(M×3)。数据驱动器1003包括3个电流驱动器和M×3个选择部分1013-1到1013-(M×3)。这三个电流驱动器输出具有适于R-、G-和B-元件的电流值的输出电流Iout。在选择部分1013-1到1013-(M×3)中，选择部分1013-(3X-2)(X是满足1≤X≤M的自然数)接收来自对应于R-元件的电流驱动器的输出电流Iout，选择部分1013-(3X-1)接收来自对应于G-元件的电流驱动器的输出电流Iout，并且选择部分1013-(3X)接收来自对应于B-元件的电流驱动器的输出电流Iout。数据锁存部分1011把对应于R-元件的显示数据D100-(3X-2)输出给选择部分1013-(3X-2)，把对应于G-元件的显示数据D100-(3X-1)输出给选择部分1013-(3X-1)，并且把对应于B-元件的显示数据D100-(3X)输出给选择部分1013-(3X)。利用此结构，对应于R-元件的有机EL元件、对应于G-元件的有机EL元件和对应于B-元件的有机EL元件，分别具有根据对应于R-元件的显示数据D100-(3X-2)确定的亮度、根据对应于G-元件的显示数据D100-(3X-1)确定的亮度和根据对应于B-元件的显示数据D100-(3X)确定的亮度。以这种方式，调整了分别提供给R-、G-和B-元件的电流驱动器输出的输出电流Iout的电流值，由此分别调整了分别提供给R-、G-和B-元件的有机EL元件的亮度。从而，高精度地调整了每个像素的亮度。

根据本发明的电流驱动器作为有机EL面板的电流驱动型显示驱动器等是有益的。本发明的电流驱动器也可以应用于包括多个驱动块以基于电路块中电流值的组合来高精度地提供输出电流的打印机驱动器等的使用中。

Claims (24)

1、一种电流驱动器，包括：

第一输入/输出部分，通过其输入或输出第一电流；

第一偏置电压产生晶体管，被连接在该第一输入/输出部分和第一参考节点之间；

第二输入/输出部分，通过其输入或输出第二电流；

第二偏置电压产生晶体管，被连接在该第二输入/输出部分和该第一参考节点之间；

K个驱动晶体管，被连接在通过其输入或输出输出电流的输出节点和该第一参考节点之间，其中K是自然数；

第一栅极线，该第一偏置电压产生晶体管的栅极、所述K个驱动晶体管的栅极和该第二偏置电压产生晶体管的栅极以此顺序被连接到其上；

第一电压供应节点，接收第一电压；

第一差分放大器电路，输出第三电压，该第三电压具有根据该第一输入/输出部分和第一偏置电压产生晶体管的第一互连节点上第二电压的电压值，与由该第一电压供应节点接收的第一电压的第一电压值之间的差确定的电压值；

第二电压供应节点，接收第四电压；和

第二差分放大器电路，输出第六电压，该第六电压具有根据该第二输入/输出部分和第二偏置电压产生晶体管的第二互连节点上第五电压的电压值，与由该第二电压供应节点接收的第四电压的第四电压值之间的差确定的电压值，

其中该第一偏置电压产生晶体管在其栅极接收由该第一差分放大器电路输出的第三电压，并且

该第二偏置电压产生晶体管在其栅极接收由该第二差分放大器电路输出的第六电压。

2、如权利要求1所述的电流驱动器，进一步包括设置晶体管，该设置晶体管被连接在第二参考节点和通过其输入或输出参考电流的输入/输出节点之间，该设置晶体管的栅极和漏极被彼此连接，其中：

该第一输入/输出部分包括第一供应晶体管，被连接在该第二参考节点和该第一互连节点之间，该第一供应晶体管的栅极被连接到该设置晶体管的栅极上；并且

该第二输入/输出部分包括第二供应晶体管，被连接在该第二参考节点和该第二互连节点之间，该第二供应晶体管的栅极被连接到该设置晶体管的栅极上。

3、如权利要求2所述的电流驱动器，其中该设置晶体管以及该第一和第二供应晶体管被共发共基放大器连接。

4、如权利要求1所述的电流驱动器，进一步包括：

第三输入/输出部分，通过其输入或输出第三电流；

第三偏置电压产生晶体管，被连接在该第三输入/输出部分和第一参考节点之间；

第三电压供应节点，接收第七电压；和

第三差分放大器电路，输出第九电压，该第九电压具有根据该第三输入/输出部分和第三偏置电压产生晶体管的第三互连节点上第八电压的电压值，与由该第三电压供应节点接收的第七电压的第七电压值之间的差确定的电压值，

其中该第一偏置电压产生晶体管的栅极、所述驱动晶体管中第一到第H驱动晶体管的栅极、该第三偏置电压产生晶体管的栅极、所述驱动晶体管中第(H+1)到第K驱动晶体管的栅极和该第二偏置电压产生晶体管的栅极以此顺序被连接到该第一栅极线上，其中H是满足1≤H≤K-1的自然数，并且

该第三偏置电压产生晶体管在其栅极接收由该第三差分放大器电路输出的第九电压。

5、如权利要求1所述的电流驱动器，进一步包括：

K个输出电压限制晶体管，被连接在所述K个驱动晶体管和该输出节点之间；和

第二栅极线，所述K个输出电压限制晶体管的栅极被连接到其上，

其中该第二栅极线接收具有预定电压值的限制电压。

6、如权利要求5所述的电流驱动器，进一步包括：

第一电压限制晶体管，被连接在该第一互连节点和第一偏置电压产生晶体管之间；和

第二电压限制晶体管，被连接在该第二互连节点和第二偏置电压产生晶体管之间，

其中该第一电压限制晶体管的栅极、所述K个输出电压限制晶体管的栅极和该第二电压限制晶体管的栅极以此顺序被连接到该第二栅极线上。

7、如权利要求6所述的电流驱动器，进一步包括：

第三输入/输出部分，通过其输入或输出第三电流；和

第一和第二共发共基放大器晶体管，被串联连接在该第三输入/输出部分和该第一参考节点之间，

其中该第一共发共基放大器晶体管被连接在该第三输入/输出部分和第二共发共基放大器晶体管之间，该第一共发共基放大器晶体管的栅极和漏极被彼此连接，

该第二共发共基放大器晶体管被连接在该第一共发共基放大器晶体管和该第一参考节点之间，该第二共发共基放大器晶体管的栅极和漏极被彼此连接，并且

该第二栅极线接收产生于该第一共发共基放大器晶体管的栅极处的第一栅极电压。

8、如权利要求7所述的电流驱动器，其中该第一和第二电压供应节点接收产生于该第一共发共基放大器晶体管的栅极处的第一栅极电压。

9、如权利要求5所述的电流驱动器，进一步包括电压跟随器电路，

其中该第二栅极线接收该电压跟随器电路的输出。

10、如权利要求9所述的电流驱动器，进一步包括：

第一电压限制晶体管，被连接在该第一互连节点和该第一偏置电压产生晶体管之间；

第三输入/输出部分，通过其输入或输出第三电流；和

第一和第二共发共基放大器晶体管，被串联连接在该第三输入/输出部分和该第一参考节点之间，

其中该第一共发共基放大器晶体管被连接在该第三输入/输出部分和第二共发共基放大器晶体管之间，该第一共发共基放大器晶体管的栅极和漏极被彼此连接，

该第二共发共基放大器晶体管被连接在该第一共发共基放大器晶体管和该第一参考节点之间，该第二共发共基放大器晶体管的栅极和漏极被彼此连接，并且

该第一电压限制晶体管的栅极和该电压跟随器电路接收产生于该第一共发共基放大器晶体管的栅极处的第一栅极电压。

11、如权利要求10所述的电流驱动器，进一步包括：

第二电压限制晶体管，被连接在该第二互连节点和该第二偏置电压产生晶体管之间；

第四输入/输出部分，通过其输入或输出第四电流；和

第三和第四共发共基放大器晶体管，被串联连接在该第四输入/输出部分和该第一参考节点之间，并且

其中该第三共发共基放大器晶体管被连接在该第四输入/输出部分和该第四共发共基放大器晶体管之间，该第三共发共基放大器晶体管的栅极和漏极被彼此连接，

该第四共发共基放大器晶体管被连接在该第三共发共基放大器晶体管和该第一参考节点之间，该第四共发共基放大器晶体管的栅极和漏极被彼此连接，并且

该第二电压限制晶体管在其栅极接收产生于该第三共发共基放大器晶体管的栅极处的第二栅极电压。

12、如权利要求11所述的电流驱动器，其中：

该第一电压供应节点接收产生于该第一共发共基放大器晶体管的栅极处的第一栅极电压；并且

该第二电压供应节点接收产生于该第三共发共基放大器晶体管的栅极处的第二栅极电压。

13、如权利要求1所述的电流驱动器，进一步包括：

K个开关晶体管，被连接在所述K个驱动晶体管和该输出节点之间；

K个控制部分，一一对应于所述K个开关晶体管；和

第二栅极线，接收具有预定电压值的限制电压，

其中所述K个控制部分中的每一个都具有第一模式和第二模式，并且包括被连接到该第二栅极线上的第一端子和被连接到该第一参考节点上的第二端子，

在该第一模式中，该第一端子上的电压被提供到对应于该控制部分的开关晶体管的栅极上；并且

在该第二模式中，该第二端子上的电压被提供到对应于该控制部分的开关晶体管的栅极上。

14、如权利要求2所述的电流驱动器，其中：

该第一供应晶体管由P个电流-电压转换晶体管形成，其中P是自然数；

所述P个电流-电压转换晶体管被并联连接在该第二参考节点和该第一互连节点之间；并且

所述P个电流-电压转换晶体管中的每一个都在其栅极接收产生于该设置晶体管的栅极处的栅极电压。

15、如权利要求14所述的电流驱动器，进一步包括：

控制部分，从所述P个电流-电压转换晶体管中选择N个电流-电压转换晶体管，其中N是满足N≤P的自然数；和

连接部分，用于将由该控制部分选择的N个电流-电压转换晶体管中的每一个都连接到该第一互连节点上。

16、如权利要求2所述的电流驱动器，其中：

该设置晶体管由P个电流-电压转换晶体管形成，其中P是自然数；

所述P个电流-电压转换晶体管被并联连接在该第二参考节点和该输入/输出节点之间；

所述P个电流-电压转换晶体管中的每一个都具有被彼此连接的栅极和漏极；并且

该第一和第二供应晶体管中的每一个都在其栅极接收产生于所述P个电流-电压转换晶体管处的栅极电压。

17、如权利要求16所述的电流驱动器，进一步包括：

控制部分，从所述P个电流-电压转换晶体管中选择N个电流-电压转换晶体管，其中N是满足N≤P的自然数；和

连接部分，用于在由该控制部分选择的N个电流-电压转换晶体管的每一个中，将栅极和漏极彼此连接，

其中该第一和第二供应晶体管中的每一个都在其栅极接收产生于所述N个电流-电压转换晶体管的栅极处的栅极电压，在所述N个电流-电压转换晶体管中，该栅极和漏极被该连接部分连接。

18、如权利要求15所述的电流驱动器，进一步包括存储部分，用于存储表示将由该控制部分从所述P个电流-电压转换晶体管中选择的晶体管数目的信息，

其中该控制部分根据被存储在该存储部分中的信息，从所述P个电流-电压转换晶体管中选择N个电流-电压转换晶体管。

19、如权利要求18所述的电流驱动器，其中：

该存储部分包括多个保险丝；

该控制部分具有固定条件模式和仿真模式；

当该控制部分在该固定条件模式中运行时，该控制部分根据所述多个保险丝的状态，从所述P个电流-电压转换晶体管中选择N个电流-电压转换晶体管；并且

当该控制部分在该仿真模式下运行时，该控制部分模拟所述多个保险丝的状态，以从所述P个电流-电压转换晶体管中选择N个电流-电压转换晶体管。

20、如权利要求17所述的电流驱动器，进一步包括存储部分，用于存储表示将由该控制部分从所述P个电流-电压转换晶体管中选择的晶体管数目的信息，

其中该控制部分根据被存储在该存储部分中的信息，从所述P个电流-电压转换晶体管中选择N个电流-电压转换晶体管。

21、如权利要求20所述的电流驱动器，其中：

该存储部分包括多个保险丝；

该控制部分具有固定条件模式和仿真模式；

当该控制部分在该固定条件模式中运行时，该控制部分根据所述多个保险丝的状态，从所述P个电流-电压转换晶体管中选择N个电流-电压转换晶体管；并且

当该控制部分在该仿真模式下运行时，该控制部分模拟所述多个保险丝的状态，以从所述P个电流-电压转换晶体管中选择N个电流-电压转换晶体管。

22、如权利要求2所述的电流驱动器，其中：

该设置晶体管、该第一供应晶体管和该第二供应晶体管中的每一个都由多个晶体管形成；并且

形成该设置晶体管的多个晶体管、形成该第一供应晶体管的多个晶体管和形成该第二供应晶体管的多个晶体管被均匀地分布在一个芯片上。

23、一种数据驱动器，包括：

权利要求1所述的电流驱动器；

选择部分，用于根据外部输入的显示数据，从由该电流驱动器输出的K个输出电流中选择X个输出电流，其中X是满足X≤K的自然数；和

驱动电流输出端子，由该选择部分选择的X个输出电流的总和被作为驱动电流从该驱动电流输出端子输出，

其中该显示数据表示灰度级别。

24、一种显示装置，包括：

权利要求23所述的数据驱动器；和

显示面板，由该数据驱动器输出的驱动电流驱动。

Images