CN1784123A - 制备光电混合电路板的方法 - Google Patents

制备光电混合电路板的方法 Download PDF

Info

Publication number
CN1784123A
CN1784123A CNA2005101268916A CN200510126891A CN1784123A CN 1784123 A CN1784123 A CN 1784123A CN A2005101268916 A CNA2005101268916 A CN A2005101268916A CN 200510126891 A CN200510126891 A CN 200510126891A CN 1784123 A CN1784123 A CN 1784123A
Authority
CN
China
Prior art keywords
circuit board
hybrid circuit
resin
electro
optic hybrid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005101268916A
Other languages
English (en)
Inventor
内藤龙介
薄井英之
望月周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN1784123A publication Critical patent/CN1784123A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12002—Three-dimensional structures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1221—Basic optical elements, e.g. light-guiding paths made from organic materials
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/138—Integrated optical circuits characterised by the manufacturing method by using polymerisation
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Optical Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本发明提供一种制备光电混合电路板的方法，其包括以下步骤：在金属转移片的金属箔侧上形成下包层，该金属转移片包括可剥离的基底和形成在其上的金属箔；在下包层上形成芯层；形成上包层，以覆盖芯层和下包层；从金属箔上剥离可剥离的基底；以及蚀刻金属箔由此形成预定的导线分布图。

Description

制备光电混合电路板的方法
技术领域
本发明涉及制备光电混合电路板(electro-optic hybrid circuit board)的方法。
背景技术
在近来的信息通信技术中，进行信息通信时光信号和电信号相互转换。在这种信息通信中，使用具有传送电信号的线路板和传送光的光学波导的光电混合电路板。作为形成用作光电混合电路板的构成元件的导线分布图(conductor pattern)的技术，已经知道半添加法(semi-additive method)(参见，专利文献1)。
专利文献1：JP2002-236228A
在高密度信息通信中，要求减小通信设备的尺寸和厚度，还要求光电混合电路板具有减少的传输损失(transmission loss)。
然而，在通过半添加法在光学波导上形成导线分布图时，存在构成光学波导的树脂由于溅射过程中产生的热量而变性的情况，从而导致透光损失(light transmission loss)增加。
发明内容
因此，本发明的目的是提供制备光电混合电路板的方法，通过该方法可以形成导线分布图而不会增加光学波导的透光损失。
从下面的描述中本发明的其它目的和效果将变得显而易见。
为了实现所述目的，本发明提供制备光电混合电路板的方法，其包括以下步骤：
在金属转移片(metal transfer sheet)的金属箔侧上形成下包层(undercladding layer)，该金属转移片包括可剥离的基底和形成在其上的金属箔；
在下包层上形成芯层(core layer)；
形成上包层，以覆盖芯层和下包层；
从金属箔上剥离可剥离的基底；以及
蚀刻金属箔由此形成预定的导线分布图。
根据本发明制备光电混合电路板的方法，可以制备光电混合电路板同时防止光学波导的透光损失增加。
附图说明
图1(a)-1(c)是显示本发明制备光电混合电路板的方法中的步骤的截面图：图1(a)显示了在转移片的金属箔上形成下包层的步骤；图1(b)显示了在下包层上形成芯层的步骤；和图1(c)显示了形成上包层以覆盖芯层和下包层的步骤。
图2(a)-2(c)是显示本发明制备光电混合电路板的方法中的步骤的截面图：图2(a)显示了剥离转移片的可剥离的基底的步骤；图2(b)显示了通过减去法(subtractive method)从金属箔形成导线分布图的步骤；和图2(c)显示了形成绝缘层以覆盖导线分布图的步骤。
附图中使用的标记分别表示如下部件：
1：可剥离的基底
2：金属箔
3：下包层
4：金属转移片
5：芯层
6：上包层
7：导线分布图
8：绝缘层
具体实施方式
在本发明制备光电混合电路板的方法中，首先制备金属转移片。该金属转移片包括可剥离的基底和形成在其上的金属箔。
可剥离的基底可以是金属基底或树脂基底。但是，当考虑到对于形成下面描述的下包层所需的耐热性时，金属基底是优选的。通过对金属基底或树脂基底的表面进行赋予剥离性的处理(releasability-imparting treatment)而获得可剥离的基底。
赋予剥离性的处理可如下完成：例如通过等离子体处理或电晕处理改性或氧化金属基底或树脂基底的表面。或者，该处理可如下完成：在金属基底或树脂基底的表面上，由适合于电沉积的材料形成剥离层，所述材料包括，例如金属氧化物(如二氧化硅(SiO2)或二氧化钛(TiO2))、氟化合物、有机硅化合物、丙烯酸(酯)类化合物或含氮化合物(例如***化合物)。
可剥离的基底的厚度优选为10至500微米。
对用于形成金属箔的材料没有特别限制，只要其是能够通过蚀刻加工成线路的材料。然而，金属箔优选为铜箔、镍箔、铝箔等。
金属箔的厚度优选为3至50微米。
为了在可剥离的基底上形成金属箔，例如，当可剥离的基底是金属基底时，可以使用金属电解电镀(electrolytic metal plating)，当可剥离的基底是树脂基底时，可以使用溅射。
下面参考图1和图2解释本发明制备光电混合电路板的方法。
首先，如图1(a)所示，在金属转移片4的金属箔2上形成下包层3。
为了形成下包层3，可以使用下面的方法，其中施用通过将用于形成下包层3的树脂溶解在溶剂中制备的溶液并干燥，以形成该层。
对用于形成下包层3的树脂没有特别限制，只要其具有透明性。其实例包括环氧树脂、聚酰胺酸树脂、聚酰亚胺树脂等。
下包层3的厚度优选为5至100微米。
接着，如图1(b)所示，在下包层3上形成具有预定图案的芯层5。对形成芯层5的方法没有特别限制。例如，可以根据预定图案，将光敏树脂曝光，然后显影该树脂而形成芯层5。光敏树脂优选是光敏环氧树脂、光敏聚酰胺酸树脂、光敏聚酰亚胺树脂等。
通常，将芯层5设计成具有比下包层3和下述的上包层6的折射率更高的折射率。
芯层5的图案优选具有5-100微米的线宽和5-100微米的线间间隔。芯层5的厚度优选为5-100微米。
然后如图1(c)所示形成上包层6以覆盖芯层5和下包层3。可以以形成下包层3的相同方式形成上包层6。
上包层6的厚度优选为5-100微米。
对用于形成上包层6的树脂没有特别限制，只要其具有透明性。其实例包括环氧树脂、聚酰胺酸树脂和聚酰亚胺树脂。通常，使用的树脂与形成下包层3的树脂相同。
接着，如图2(a)所示，剥离可剥离的基底1。然后通过所谓减去法，即通过蚀刻除去金属箔2中不需要的部分，以形成具有预定形状(例如，如图2(b)所示)的导线分布图7。
根据需要，接着如图2(c)所示形成绝缘层8以覆盖导线分布图7。为了形成绝缘层8，可使用下面的方法，即施用通过将用于形成绝缘层8的树脂溶解在溶剂中制备的溶液，并干燥以形成该层。
对用于形成绝缘层8的树脂没有特别限制，只要其具有绝缘性能。其实例包括合成树脂，例如聚酰亚胺树脂、聚(酰胺-酰亚胺)树脂、丙烯酸(酯)类树脂、聚醚腈树脂、聚醚砜树脂、聚对苯二甲酸乙二醇酯树脂、聚萘二甲酸乙二醇树脂、聚氯乙烯树脂、环氧树脂和聚氨酯树脂。从耐热性的角度，优选使用聚酰亚胺树脂。
绝缘层8的厚度优选为5-50微米。
根据需要，可在绝缘层8中形成暴露导线分布图的开口，以便导线分布图的暴露部分用作连接至电子部件用的端子部件(terminal parts)。
实施例
下面将参考实施例更详细地描述本发明，但是本发明不应解释为受限于此。
实施例1
首先，根据表1所示的配方，将各成分混合在一起，并使用环己酮作为溶剂将其溶解。由此，制备清漆A和B。对于每种清漆，在633nm波长测量，通过固化清漆获得的固化树脂的折射率也显示在表1中。
表1(重量份)
  清漆   A   B
  芴衍生物1   83   67
  芴衍生物2   -   33
  稀释剂   17   -
  光酸产生剂   1   1
 固化树脂的折射率(在633nm波长测量) 1.585 1.615
芴衍生物1：双苯氧基乙醇芴二缩水甘油醚(通式(1)表示，其中R1-R6各自为氢原子，n为1)。
芴衍生物2：双酚芴二缩水甘油醚(通式(1)表示，其中R1-R6各自为氢原子，n为0)。
稀释剂：3，4-环氧环己烯基甲基3’，4’-环氧环己烯羧酸酯(Celoxide 2021P，由Daicel Chemical Industries，Ltd.制造)
光酸产生剂：4，4-双[二(β-羟基乙氧基)苯基亚磺酸基]苯基硫化物双六氟锑酸盐(4，4-bis[di(β-hydroxyethoxy)phenylsulfinio]phenyl sulfide bishexafluoroantimonate)的50％碳酸亚丙酯溶液
制备金属转移片(MT35S，由Mitsui Mining & Smelting Co.，Ltd.制造)，其由具有赋予剥离性的表面的铜基底和形成在其上的铜箔构成，铜基底的厚度为35微米，铜箔的厚度为5微米。
通过旋涂将清漆A施用到铜箔的表面上并在100℃干燥15分钟以形成树脂层。之后，用紫外线以2000mJ/cm2的曝光剂量完全照射树脂层，然后在100℃加热20分钟以形成厚度为20微米的下包层(参见图1(a))。
接着，通过旋涂将清漆B施用到下包层上，并在100℃干燥30分钟以形成树脂层。然后使用光掩模(基于合成石英的铬掩模)通过接触曝光法，以2000mJ/cm2的曝光剂量照射该树脂层，所述光掩模具有线宽为50微米的线型光学波导图案。
之后，在100℃进行曝光后加热60分钟。将所得结构浸入基于乙腈的显影液体中。由此显影树脂层获得图案。之后，在100℃加热树脂层10分钟，以除去残留在树脂中的乙腈。从而形成具有正方形截面的芯层，厚度为50微米，宽度为50微米，线间距为250微米(参见图1(b))。
通过旋涂将清漆A施用到下包层和芯层上，并在100℃干燥20分钟以形成树脂层。之后，用紫外线以3000mJ/cm2的曝光剂量完全照射树脂层，然后在100℃加热30分钟，形成厚度为80微米的上包层(参见图1(c))。
因此，在金属转移片的铜箔上形成光学波导部件。
接着，剥去铜基底(参见图2(a))，在与光学波导部件相对的铜箔侧面上叠加光致抗蚀剂。曝光并显影光致抗蚀剂，由此形成抗蚀剂图案。之后，蚀刻没有被抗蚀剂图案覆盖而暴露出来的铜箔部分，以形成导线分布图，其线宽为25微米，线间距为25微米。剥离光致抗蚀剂(参见图2(b))。
将聚酰胺酸溶液施用到所得导线分布图上方，干燥，然后加热以酰亚胺化该聚合物。由此，形成厚度为25微米的由聚酰亚胺制成的绝缘层(参见图2(c))。
评估如此制备的光电混合电路板的光学波导部件的透光性。结果，发现其透光损失为0.1dB/cm。
对比例1
按照与实施例1相同的方式在硅基底上形成光学波导部件。之后，通过半添加法，在光学波导部件的上包层的表面上形成导线分布图。
即，通过溅射在上包层上相继形成厚度为0.01微米的铬箔和厚度为0.15微米的铜箔作为金属箔。之后，在金属箔上形成镀敷防护剂(platingresist)，其具有与导线分布图相反的图案。然后电镀铜以形成由20微米粗的铜构成的金属线路。该线路是金属线路线宽为25微米以及金属线路线间距为25微米的导线分布图。之后，除去镀敷防护剂，通过湿法刻蚀除去没有被导线分布图覆盖而暴露出来的金属薄膜。
施用聚酰胺酸溶液，以便覆盖导线分布图，干燥然后加热以使聚合物酰亚胺化，由此形成由聚酰亚胺制成的绝缘层，其厚度为25微米。因此，获得了光电混合电路板。
结果，由于在溅射过程中产生的热造成了环氧树脂褪色。
评估制备的光电混合电路板的光学波导部件的透光性。结果，发现其透光损失为1dB/cm。
虽然参考具体实施方式详细描述了本发明，但是对于本领域技术人员而言在不脱离本发明的精神和范围的情况下，可对其进行各种改变和修改。
本申请基于2004年11月25日申请的日本专利申请2004-340124，其内容在此引入作为参考。

Claims (4)

1.一种制备光电混合电路板的方法，其包括以下步骤：
在金属转移片的金属箔侧上形成下包层，该金属转移片包括可剥离的基底和形成在其上的金属箔；
在下包层上形成芯层；
形成上包层，以覆盖芯层和下包层；
从金属箔上剥离可剥离的基底；以及
蚀刻金属箔由此形成预定的导线分布图。
2.权利要求1的制备光电混合电路板的方法，其中可剥离的基底为金属基底，该金属基底具有通过赋予剥离性的处理而处理的表面。
3.权利要求2的制备光电混合电路板的方法，其中赋予剥离性的处理为等离子体处理或电晕处理。
4.权利要求1的制备光电混合电路板的方法，其中金属箔是铜箔、镍箔或铝箔。
CNA2005101268916A 2004-11-25 2005-11-25 制备光电混合电路板的方法 Pending CN1784123A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP340124/04 2004-11-25
JP2004340124A JP2006156439A (ja) 2004-11-25 2004-11-25 光電気混載基板の製造方法

Publications (1)

Publication Number Publication Date
CN1784123A true CN1784123A (zh) 2006-06-07

Family

ID=35478686

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005101268916A Pending CN1784123A (zh) 2004-11-25 2005-11-25 制备光电混合电路板的方法

Country Status (5)

Country Link
US (1) US7284322B2 (zh)
EP (1) EP1662282A1 (zh)
JP (1) JP2006156439A (zh)
KR (1) KR20060058649A (zh)
CN (1) CN1784123A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101493548B (zh) * 2008-01-24 2012-05-30 日东电工株式会社 光电混载基板的制造方法及由该方法得到的光电混载基板
CN108885304A (zh) * 2016-03-22 2018-11-23 日东电工株式会社 光波导层叠体及其制造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4668049B2 (ja) * 2005-12-02 2011-04-13 京セラ株式会社 光配線モジュール
WO2007063813A1 (ja) * 2005-12-02 2007-06-07 Kyocera Corporation 光導波路部材、光配線基板、光配線モジュール及び表示装置、並びに光導波路部材および光配線基板の製造方法
JP4718312B2 (ja) * 2005-12-02 2011-07-06 京セラ株式会社 光導波路部材、光配線基板、光配線モジュール、光導波路部材製造方法、および光配線基板製造方法
KR100756374B1 (ko) * 2006-08-21 2007-09-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
TWI306519B (en) * 2006-10-25 2009-02-21 Ind Tech Res Inst Optical-electrical circuit board
JP4791409B2 (ja) * 2007-05-01 2011-10-12 日東電工株式会社 光導波路の製造方法
JP5580511B2 (ja) * 2007-10-22 2014-08-27 パナソニック株式会社 光電複合基板の製造方法
JP4934070B2 (ja) * 2008-01-24 2012-05-16 日東電工株式会社 光電気混載基板の製造方法
JP4934069B2 (ja) * 2008-01-24 2012-05-16 日東電工株式会社 光電気混載基板の製造方法
KR100972894B1 (ko) * 2008-05-26 2010-07-28 주식회사 두산 광회로기판의 제조방법
JP4989572B2 (ja) 2008-07-07 2012-08-01 日東電工株式会社 回路付サスペンション基板およびその製造方法
KR101108730B1 (ko) * 2010-06-23 2012-02-29 삼성전기주식회사 광 연성인쇄회로기판 및 이의 제조 방법
JP5768545B2 (ja) * 2011-07-05 2015-08-26 日立化成株式会社 フレキシブル光導波路及びフレキシブル光電気複合基板
JP5887562B2 (ja) * 2014-05-21 2016-03-16 パナソニックＩｐマネジメント株式会社 光電複合基板の製造方法
JP6712742B2 (ja) * 2014-09-24 2020-06-24 日東電工株式会社 光電気混載基板およびその製法
WO2016047447A1 (ja) * 2014-09-24 2016-03-31 日東電工株式会社 光電気混載基板およびその製法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1138241A (ja) * 1997-07-14 1999-02-12 Tomoegawa Paper Co Ltd フレキシブル光導波路素子及びその製造方法
JP2000199827A (ja) 1998-10-27 2000-07-18 Sony Corp 光導波装置およびその製造方法
TW460717B (en) 1999-03-30 2001-10-21 Toppan Printing Co Ltd Optical wiring layer, optoelectric wiring substrate mounted substrate, and methods for manufacturing the same
JP2002236228A (ja) 2000-12-06 2002-08-23 Ibiden Co Ltd 多層プリント配線板
AU2003241784A1 (en) * 2002-05-28 2003-12-12 Matsushita Electric Works, Ltd. Material for substrate mounting optical circuit-electric circuit mixedly and substrate mounting optical circuit-electric circuit mixedly
DE60324222D1 (de) 2002-06-07 2008-12-04 Fujifilm Corp Verfahren zur Herstellung strukturierter Schichten
US7024084B2 (en) 2002-09-20 2006-04-04 Fuji Xerox Co., Ltd. Electrodeposition solution, optical part produced therefrom, and production method for same optical part
AU2003303474A1 (en) 2002-12-24 2004-07-22 Sentrex Company Multilayer product to make printed circuit boards
JP2006154684A (ja) * 2004-10-27 2006-06-15 Nitto Denko Corp 光電気混載基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101493548B (zh) * 2008-01-24 2012-05-30 日东电工株式会社 光电混载基板的制造方法及由该方法得到的光电混载基板
CN108885304A (zh) * 2016-03-22 2018-11-23 日东电工株式会社 光波导层叠体及其制造方法
CN108885304B (zh) * 2016-03-22 2020-05-26 日东电工株式会社 光波导层叠体及其制造方法

Also Published As

Publication number Publication date
EP1662282A1 (en) 2006-05-31
KR20060058649A (ko) 2006-05-30
JP2006156439A (ja) 2006-06-15
US20060120658A1 (en) 2006-06-08
US7284322B2 (en) 2007-10-23

Similar Documents

Publication Publication Date Title
CN1784123A (zh) 制备光电混合电路板的方法
US7212700B2 (en) Electro-optic hybrid circuit board
JPS61501806A (ja) 多層ハイブリッド集積回路
CN101493546B (zh) 光电混载基板的制造方法及由该方法得到的光电混载基板
TW201403152A (zh) 光導波路、光佈線零件、光模組、光電混載基板及電子機器
CN101493548B (zh) 光电混载基板的制造方法及由该方法得到的光电混载基板
JPWO2007102431A1 (ja) フレキシブル光導波路およびその製造方法ならびに光モジュール
JPH06281831A (ja) 電気配線・光配線混載フレキシブルプリント配線板及びその基板
JP2007084765A (ja) 硬化性エポキシ樹脂フィルム、これを用いた光導波路及び光電気複合基板
JP5293503B2 (ja) 光電気フレキシブル配線板の製造方法
WO2009131229A1 (en) Method for manufacturing optical waveguide
EP2083296B1 (en) Manufacturing method of opto-electric hybrid board and opto-electric hybrid board obtained thereby
KR20140135667A (ko) 수직 도전성 유닛 및 그 제조 방법
CN1784110A (zh) 电－光混合电路板
JP5685926B2 (ja) 光電気複合基板及びその製造方法
US9568673B2 (en) Dry film for optical waveguides, optical waveguide using same, photoelectric composite wiring board using same, and method for producing photoelectric composite wiring board
JP5754130B2 (ja) 光電気複合基板及びその製造方法
JP2011221288A (ja) 光導波路及び光電気複合基板の製造方法、並びにそれにより得られる光導波路及び光電気複合基板
JP5685925B2 (ja) 光電気複合基板の製造方法、及びそれにより得られる光電気複合基板
JP2015018834A (ja) 樹脂層の積層方法及びそれに用いられる樹脂積層体
CN108135091A (zh) 线路板的制作方法及线路板
JP5685924B2 (ja) 光電気複合基板の製造方法及び光電気複合モジュールの製造方法
TW202316156A (zh) 光電複合基板及其製造方法
JP2012133118A (ja) 光電気複合基板、この製造方法、及びこれを用いた光電気複合モジュール
JP2014032254A (ja) 樹脂組成物

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication