CN1773686A - 包括基底以及于其上异质外延沉积的硅和锗的层的多层结构及其制造方法 - Google Patents

包括基底以及于其上异质外延沉积的硅和锗的层的多层结构及其制造方法 Download PDF

Info

Publication number
CN1773686A
CN1773686A CNA2005101162644A CN200510116264A CN1773686A CN 1773686 A CN1773686 A CN 1773686A CN A2005101162644 A CNA2005101162644 A CN A2005101162644A CN 200510116264 A CN200510116264 A CN 200510116264A CN 1773686 A CN1773686 A CN 1773686A
Authority
CN
China
Prior art keywords
layer
silicon
sandwich construction
boundary layer
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101162644A
Other languages
English (en)
Other versions
CN100580893C (zh
Inventor
彼得·施托克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN1773686A publication Critical patent/CN1773686A/zh
Application granted granted Critical
Publication of CN100580893C publication Critical patent/CN100580893C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及一种多层结构，其包括基底以及于其上异质外延沉积的硅和锗的层(SiGe层)，该层的组成为Si1－xGex且该层的晶格常数与硅的晶格常数不同，以及沉积在该SiGe层上、组成为Si1－yGey、与螺旋位错相结合的薄界面层，以及至少一层沉积在该界面层上的其他的层。本发明还涉及一种用于制造该多层结构的方法。

Description

包括基底以及于其上异质外延沉积的硅和锗的层的多层结构 及其制造方法
技术领域
本发明涉及一种多层结构，其包括基底以及于其上异质外延沉积的硅和锗的层(SiGe层)，该层的晶格常数与基底的晶格常数不同。沉积在该SiGe层上的硅是双轴应变的。因为应变硅中电荷载子的迁移率高于非应变的硅，采用应变硅以提高开关速率的电子元件总是受欢迎的。
由硅和锗的混合物组成且尽可能完全松弛的SiGe层尤其适合于沉积应变硅，该硅和锗的混合物中的锗含量为20至50％。因为SiGe层的晶格常数大于硅的晶格常数，而使沉积在该层上的硅的晶格扩大，并产生应变硅层。
通常硅被用作在其上沉积松弛SiGe层的基底。由于晶格常数不同，生长的异质外延层在初始状态是自身应变的。超过临界层厚度，则应变消失，而形成位错。错配位错倾向于在一个平面上沿生长层的生长方向延伸。然而，还产生螺旋位错，作为错配位错的延伸。这些螺旋位错在SiGe层的生长方向上延伸，直至其表面。若在简单热处理(退火)期间使沉积的SiGe层松弛，则在更大的程度上产生该现象。可在一定程度上避免螺旋位错，这是因为它们通常在沉积于SiGe层上的层中延伸，并且干扰集成于这些层中的电子元件的功能。螺旋位错的塞积是特别有害的。SiGe层质量的另一个重要参数是表面粗糙度，其应尽可能低。错配位错产生应力场，并导致在SiGe层生长期间的生长速率产生局部差异，并最终导致一种表面形貌，即所谓的网纹，该形貌同样转移至沉积于SiGe层的层上。该网纹的度量是表面的RMS粗糙度，其例如用AFM(原子力显微镜)测得。
已开发出减少螺旋位错密度的策略。一种可能在于，逐级或连续地提高SiGe层中锗的浓度。另一种可能在于，实现在一种具有高浓度点缺陷的层上沉积SiGe层的目标。错配位错倾向于形成由点缺陷浓度高的区域导致的封闭位错环，而不使螺旋位错向SiGe层的表面延伸。仍然达到该基底表面的螺旋位错的密度的量级至少为1×107个螺旋位错/平方厘米，因此对于适合制造电子元件的材料而言仍明显过高。US2004/0067644 A1描述了一种方法，由该方法可使螺旋位错的密度降低至低于1×105个螺旋位错/平方厘米。该方法主要包括，在使SiGe层松弛的热处理(蚀刻退火)期间，同时对SiGe层的表面实施蚀刻。在此情况下，有利的副效果是使表面的粗糙度也下降。
发明内容
本发明的目的是提供一种多层结构以及制造该多层结构的简单方法，该多层结构的表面具有低粗糙度、低的螺旋位错密度和螺旋位错塞积密度。
本发明涉及一种多层结构，其包括基底以及于其上异质外延沉积的硅和锗的层(SiGe层)，该层的组成为Si1-xGex且该层的晶格常数与硅的晶格常数不同，其特征在于，所述多层结构包括沉积在该SiGe层上、组成为Si1-yGey、与螺旋位错相结合的薄界面层，以及至少一层沉积在该界面层上的其他的层。
该多层结构表面的特征在于，特别低的螺旋位错密度和螺旋位错塞积密度，以及低粗糙度。该多层结构的特别的特征在于，硅和锗的界面层与位于其下的SiGe层的界面处的螺旋位错相结合。从而使明显更少的螺旋位错达到界面层的表面，并且于其上沉积至少一层其他的层。
本发明还涉及一种用于制造多层结构的方法，该方法包括提供在基底上异质外延沉积的硅和锗的层(SiGe层)，该层的组成为Si1-xGex且该层的晶格常数与硅的晶格常数不同，并且在该SiGe层上沉积组成为Si1-yGey、与螺旋位错相结合的薄界面层，并在该界面层上沉积至少一层其他的层。
该SiGe层可为应变的或为松弛的。该SiGe层可具有硅和锗的恒定浓度Si1-xGex。但优选为锗浓度沿层的厚度逐级或连续上升的层(渐变层)，且只有在该层的表面处才达到浓度Si1-xGex。系数x优选为0.2至0.5的值。
该SiGe层优选位于作为基底的硅表面上，更优选位于半导体硅晶片或具有硅层及位于其下的氧化物层的SOI层结构(绝缘体上硅)上。
根据本发明，在SiGe层上沉积薄界面层，其与SiGe层界面处的螺旋位错相结合，从而使这些螺旋位错在该多层结构表面上的密度与SiGe层表面上的螺旋位错密度相比明显降低。该多层结构表面上的螺旋位错密度(TDD)最高为1.5E+4个螺旋位错/平方厘米，优选为小于5E+3个螺旋位错/平方厘米。螺旋位错的塞积密度(PuD)优选为最高1cm/cm2。该多层结构表面的粗糙度优选为最高2rms(1μm×1μm的测量窗)。该界面层的厚度优选为2至30nm。若低于优选的厚度范围的下限或高于其上限，则对该界面层表面的粗糙度具有负面影响，所以也对该多层结构的表面具有负面影响。该界面层具有恒定的组成Si1-yGey，其中系数y优选可为与系数x相等的值。
将该SiGe层暴露于含有氢、卤化氢化合物、硅化合物和锗化合物的气态混合物中，以沉积界面层。该过程优选在外延反应器内进行。设置气态化合物的浓度，使组成为Si1-yGey的材料在所选温度和压力条件下实施净沉积。优选在900至1100℃的温度及大气压力或更低的压力下实施沉积。沉积速率大于0nm/min，优选最高为50nm/min。
合适的硅化合物为SiH4和氯硅烷，其中优选为二氯硅烷。合适的锗化合物为氯锗烷及其烷基衍生物以及GeH4。特别优选为GeH4、GeCl4及CH3GeCl3。在沉积界面层的过程中，设置该气氛中硅化合物与锗化合物的比例，使生长的界面层具有预期的组成Si1-yGey。该气氛中优选的卤化氢化合物是HCl。卤化氢化合物同硅化合物及锗化合物的比例优选在100∶1至1∶1的范围内。由于该界面层表面上的螺旋位错密度低，且该界面层表面的粗糙度低，特别优选直接在该界面层的表面上沉积应变硅层，作为其他的层。但也可预先沉积一层或更多层其他的层。例如可在该界面层上沉积具有恒定组成Si1-zGez的松弛的异质外延层，作为应变硅层之前的缓冲层，其中系数z优选可为与系数y相等的值。该缓冲层的松弛度优选大于90％。该缓冲层的厚度优选为1至2μm。
具体实施方式
比较实施例：
硅基底晶片在单晶片外延反应器中于减压下加以处理。实施下列方法步骤：
步骤1：反应器装料；
步骤2：在氢中(H2烘焙)于1120℃的温度下热处理该基底晶片；
步骤3：在800至900℃的温度下沉积具有增长的锗含量(渐变层)(0至20％)的SiGe层；
步骤4：沉积恒定锗含量为20％(恒定组成层)且厚度为1μm的硅和锗的缓冲层；
步骤5：在700℃的温度下沉积18nm厚的应变硅层；
步骤6：将产生的多层结构从反应器中取出。
实施例：
将与比较实施例相同类型的其他基底晶片，在与比较实施例相同的反应器中加以处理，区别仅在于：
步骤1至3：与比较实施例相同；
步骤4：在1050℃的温度下，通过通入氯化氢、二氯硅烷及锗烷的混合物，沉积恒定锗含量为20％的硅和锗的界面层；
步骤5至7：与比较实施例的步骤4至6相同。
检验所产生的多层结构：
用横截面TEM(透射电子显微镜X-TEM)检验该界面层。图1明显地显示出渐变层(具有位错网络)与恒定组成层之间的界面层。该界面层的厚度约为2至3nm。图2显示了来自较深SiGe层的位错如何在该界面层中被阻挡的情况。然后这些位错在SiGe层与界面层的边界的平面内消失，并不继续在缓冲层中生长。
界面层的沉积使螺旋位错的密度(TDD)降低，特别是使这些位错的塞积密度(PuD)降低，并通过消除网纹结构而使RMS粗糙度降低。在沉积界面层期间，通过改变加工条件可在大范围内影响该表面的形貌。
    比较实施例     实施例
TDD/cm-2     4E+5     1.3E+4
 PuD/cm-1     18     1.0
 RMS40μm×40μm     6.5nm     1.6nm
 RMS1μm×1μm     0.42nm     0.14nm

Claims (20)

1、多层结构，其包括基底以及于其上异质外延沉积的硅和锗的层(SiGe层)，该层的组成为Si1-xGex且该层的晶格常数与硅的晶格常数不同，其特征在于，所述的多层结构还包括沉积在所述SiGe层上、组成为Si1-yGey、与螺旋位错相结合的薄界面层，以及至少一层沉积在所述界面层上的其他的层。
2、根据权利要求1所述的多层结构，其特征在于，锗浓度沿所述SiGe层的厚度上升。
3、根据权利要求1或2所述的多层结构，其特征在于，所述界面层的厚度为2至30nm。
4、根据权利要求1至3之一所述的多层结构，其特征在于，在其表面上具有最高为1.5E+4个/平方厘米的螺旋位错密度。
5、根据权利要求1至4之一所述的多层结构，其特征在于，螺旋位错的塞积密度最高为1cm/cm2。
6、根据权利要求1至5之一所述的多层结构，其特征在于，表面粗糙度最高为2rms(1μm×1μm的测量窗)。
7、根据权利要求1至6之一所述的多层结构，其特征在于，所述多层结构包括在所述界面层上沉积的组成为Si1-zGez的松弛的异质外延缓冲层，以及在所述组成为Si1-zGez的松弛的异质外延缓冲层上沉积的应变硅层。
8、根据权利要求1至6之一所述的多层结构，其特征在于，所述多层结构包括在所述界面层上沉积的应变硅层。
9、用于制造多层结构的方法，该方法包括向基底上提供异质外延沉积的硅和锗的层(SiGe层)，该层的组成为Si1-xGex且该层的晶格常数与硅的晶格常数不同，并且在所述SiGe层上沉积组成为Si1-yGey、与螺旋位错相结合的薄界面层，并在所述界面层上沉积至少一层其他的层。
10、根据权利要求9所述的方法，其特征在于，将所述SiGe层暴露于含有氢、卤化氢化合物、硅化合物和锗化合物的气态混合物中，以沉积所述界面层。
11、根据权利要求9或10所述的方法，其特征在于，以最高50nm/min的沉积速率沉积所述界面层，直至厚度达到2至30nm。
12、根据权利要求9至11之一所述的方法，其特征在于，在900至1100℃的温度下沉积所述界面层。
13、根据权利要求9至12之一所述的方法，其特征在于，在大气压力或更低的压力下沉积所述界面层。
14、根据权利要求10所述的方法，其特征在于，在沉积所述界面层期间，使用HCl作为所述的卤化氢。
15、根据权利要求10所述的方法，其特征在于，在沉积所述界面层期间，使用二氯硅烷作为所述的硅化合物。
16、根据权利要求10所述的方法，其特征在于，在沉积所述界面层期间，使用GeH4作为所述的锗化合物。
17、根据权利要求10所述的方法，其特征在于，所述气态混合物中所含的卤化氢同所述气态混合物中所含的硅化合物及锗化合物的体积比为100∶1至1∶1。
18、根据权利要求9至17之一所述的方法，其特征在于，提供所述SiGe层作为其中锗浓度沿该SiGe层的厚度上升的层。
19、根据权利要求9至18之一所述的方法，其特征在于，在所述界面层上沉积组成为Si1-zGez的松弛的异质外延层，并在所述组成为Si1-zGez的松弛的异质外延层上沉积应变硅层。
20、根据权利要求9至18之一所述的方法，其特征在于，在所述界面层上沉积应变硅层。
CN200510116264A 2004-11-04 2005-11-04 包括基底以及于其上异质外延沉积的硅和锗的层的多层结构及其制造方法 Active CN100580893C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004053307.5 2004-11-04
DE102004053307A DE102004053307B4 (de) 2004-11-04 2004-11-04 Mehrschichtenstruktur umfassend ein Substrat und eine darauf heteroepitaktisch abgeschiedene Schicht aus Silicium und Germanium und ein Verfahren zu deren Herstellung

Publications (2)

Publication Number Publication Date
CN1773686A true CN1773686A (zh) 2006-05-17
CN100580893C CN100580893C (zh) 2010-01-13

Family

ID=36217127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510116264A Active CN100580893C (zh) 2004-11-04 2005-11-04 包括基底以及于其上异质外延沉积的硅和锗的层的多层结构及其制造方法

Country Status (6)

Country Link
US (2) US7723214B2 (zh)
JP (1) JP4700472B2 (zh)
KR (1) KR100797131B1 (zh)
CN (1) CN100580893C (zh)
DE (1) DE102004053307B4 (zh)
FR (1) FR2878072B1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102117741B (zh) * 2010-01-06 2013-03-13 上海华虹Nec电子有限公司 改善锗硅或锗硅碳单晶与多晶交界面形貌的方法
CN110112052A (zh) * 2018-02-01 2019-08-09 Asm Ip控股有限公司 用于在衬底的表面上沉积半导体结构的方法及相关半导体结构
CN110265402A (zh) * 2019-06-27 2019-09-20 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008062685A1 (de) * 2008-12-17 2010-06-24 Siltronic Ag Halbleiterscheibe mit einer SiGe-Schicht und Verfahren zur Herstellung der SiGe-Schicht
US20150194307A1 (en) * 2014-01-06 2015-07-09 Globalfoundries Inc. Strained fin structures and methods of fabrication
US9752224B2 (en) * 2015-08-05 2017-09-05 Applied Materials, Inc. Structure for relaxed SiGe buffers including method and apparatus for forming
US9922941B1 (en) 2016-09-21 2018-03-20 International Business Machines Corporation Thin low defect relaxed silicon germanium layers on bulk silicon substrates

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442205A (en) * 1991-04-24 1995-08-15 At&T Corp. Semiconductor heterostructure devices with strained semiconductor layers
CA2062134C (en) * 1991-05-31 1997-03-25 Ibm Heteroepitaxial layers with low defect density and arbitrary network parameter
KR100400808B1 (ko) * 1997-06-24 2003-10-08 매사츄세츠 인스티튜트 오브 테크놀러지 그레이드된 ＧｅＳｉ층 및 평탄화를 사용한 Ｓｉ상의 Ｇｅ의 쓰레딩 전위 밀도 제어
JP3324573B2 (ja) * 1999-07-19 2002-09-17 日本電気株式会社 半導体装置の製造方法および製造装置
US6524935B1 (en) * 2000-09-29 2003-02-25 International Business Machines Corporation Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique
JP4221928B2 (ja) 2001-12-28 2009-02-12 株式会社Ｓｕｍｃｏ 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法
US6515335B1 (en) * 2002-01-04 2003-02-04 International Business Machines Corporation Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same
US6562703B1 (en) * 2002-03-13 2003-05-13 Sharp Laboratories Of America, Inc. Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7008857B2 (en) * 2002-08-26 2006-03-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Recycling a wafer comprising a buffer layer, after having separated a thin layer therefrom
US8187377B2 (en) 2002-10-04 2012-05-29 Silicon Genesis Corporation Non-contact etch annealing of strained layers
WO2004068556A2 (en) * 2003-01-27 2004-08-12 Amberwave Systems Corporation Semiconductor structures with structural homogeneity
JP4306266B2 (ja) * 2003-02-04 2009-07-29 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
US6960781B2 (en) * 2003-03-07 2005-11-01 Amberwave Systems Corporation Shallow trench isolation process
WO2004081986A2 (en) * 2003-03-12 2004-09-23 Asm America Inc. Method to planarize and reduce defect density of silicon germanium
US6882025B2 (en) * 2003-04-25 2005-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Strained-channel transistor and methods of manufacture
US6831350B1 (en) * 2003-10-02 2004-12-14 Freescale Semiconductor, Inc. Semiconductor structure with different lattice constant materials and method for forming the same
US6902965B2 (en) * 2003-10-31 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Strained silicon structure
JP2006108365A (ja) * 2004-10-05 2006-04-20 Renesas Technology Corp 半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102117741B (zh) * 2010-01-06 2013-03-13 上海华虹Nec电子有限公司 改善锗硅或锗硅碳单晶与多晶交界面形貌的方法
CN110112052A (zh) * 2018-02-01 2019-08-09 Asm Ip控股有限公司 用于在衬底的表面上沉积半导体结构的方法及相关半导体结构
CN110112052B (zh) * 2018-02-01 2024-06-25 Asmip控股有限公司 用于在衬底的表面上沉积半导体结构的方法及相关半导体结构
CN110265402A (zh) * 2019-06-27 2019-09-20 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法

Also Published As

Publication number Publication date
DE102004053307A1 (de) 2006-05-11
FR2878072A1 (fr) 2006-05-19
KR20060049306A (ko) 2006-05-18
US20100019278A1 (en) 2010-01-28
KR100797131B1 (ko) 2008-01-22
FR2878072B1 (fr) 2011-07-22
JP4700472B2 (ja) 2011-06-15
DE102004053307B4 (de) 2010-01-07
JP2006135329A (ja) 2006-05-25
US20060091502A1 (en) 2006-05-04
US7723214B2 (en) 2010-05-25
CN100580893C (zh) 2010-01-13

Similar Documents

Publication Publication Date Title
TWI382456B (zh) 鬆弛矽化鍺層的磊晶成長
CN102714162B (zh) 第iii族氮化物外延层压基板
KR100671279B1 (ko) 변형 실리콘 웨이퍼 및 그 제조방법
CN100370586C (zh) 通过离子注入和热退火获得的在Si或绝缘体上硅衬底上的弛豫SiGe层
CN100580893C (zh) 包括基底以及于其上异质外延沉积的硅和锗的层的多层结构及其制造方法
EP2016205B1 (en) SEMICONDUCTOR STRAIN RELAXED SiGe BUFFER STRUCTURES
KR100832152B1 (ko) 반도체 헤테로구조, 반도체 헤테로구조의 형성방법 및 반도체 헤테로구조를 포함하는 절연층 위의 스트레인층 웨이퍼
EP2104135B1 (en) A semiconductor wafer with a heteroepitaxial layer and a method for producing the wafer
Sakai et al. Growth of strain-relaxed Ge films on Si (001) surfaces
US7901968B2 (en) Heteroepitaxial deposition over an oxidized surface
JP5179635B1 (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板の製造方法
US7198997B2 (en) Method for producing semiconductor substrate, method for producing field effect transistor, semiconductor substrate, and field effect transistor
WO2000025353A1 (en) Substrate comprising multilayered group iii-nitride semiconductor buffer
JP5378128B2 (ja) 電子デバイス用エピタキシャル基板およびｉｉｉ族窒化物電子デバイス用エピタキシャル基板
WO2015198492A1 (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
Jang et al. Growth of epitaxial Si 1-x Ge x layers at 750° C by VLPCVD
TW201145581A (en) Method for manufacturing epitaxial crystal substrate
WO2004112111A1 (ja) 化合物半導体、その製造方法及び化合物半導体素子
CN115142126B (zh) 一种低背景浓度氮化镓外延结构的制备方法及其外延结构
TWI289881B (en) Multilayer structure comprising a substrate and a layer of silicon and germanium deposited heteroepitaxially thereon, and a process for producing it
WO2013038980A1 (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板
Abdel-Motaleb et al. Characterization of ZnSe/Ge material growth using the atomic force microscope
Nitta et al. Carbon doping effect on strain relaxation during Si1− x− yGexCy epitaxial growth on Si (1 0 0) at 500° C
Chen et al. Growth of high-quality relaxed SiGe films with an intermediate Si layer for strained Si n-MOSFETs
US20020189535A1 (en) Method for manufacturing semiconductor crystal film

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant