JP2006135329A - 基板およびこの上にヘテロエピタキシャル堆積した珪素とゲルマニウムからなる層を有する多層構造体およびその製造方法 - Google Patents
基板およびこの上にヘテロエピタキシャル堆積した珪素とゲルマニウムからなる層を有する多層構造体およびその製造方法 Download PDFInfo
- Publication number
- JP2006135329A JP2006135329A JP2005319746A JP2005319746A JP2006135329A JP 2006135329 A JP2006135329 A JP 2006135329A JP 2005319746 A JP2005319746 A JP 2005319746A JP 2005319746 A JP2005319746 A JP 2005319746A JP 2006135329 A JP2006135329 A JP 2006135329A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- intermediate layer
- deposited
- multilayer structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 37
- 239000010703 silicon Substances 0.000 title claims abstract description 37
- 229910052732 germanium Inorganic materials 0.000 title claims abstract description 20
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title claims description 14
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 42
- 239000000203 mixture Substances 0.000 claims abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 34
- 238000000151 deposition Methods 0.000 claims description 19
- 150000002291 germanium compounds Chemical class 0.000 claims description 7
- 150000003377 silicon compounds Chemical class 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 6
- 229910000039 hydrogen halide Inorganic materials 0.000 claims description 6
- 239000012433 hydrogen halide Substances 0.000 claims description 6
- 238000009825 accumulation Methods 0.000 claims description 5
- 230000003746 surface roughness Effects 0.000 claims description 5
- 150000001875 compounds Chemical class 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims description 3
- 239000008246 gaseous mixture Substances 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 150000002431 hydrogen Chemical class 0.000 claims description 2
- 230000000052 comparative effect Effects 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical group Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 2
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 2
- 239000005046 Chlorosilane Substances 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- OWKFZBJFYBIPMX-UHFFFAOYSA-N chlorogermane Chemical compound [GeH3]Cl OWKFZBJFYBIPMX-UHFFFAOYSA-N 0.000 description 1
- KOPOQZFJUQMUML-UHFFFAOYSA-N chlorosilane Chemical compound Cl[SiH3] KOPOQZFJUQMUML-UHFFFAOYSA-N 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910000078 germane Inorganic materials 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000009291 secondary effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/0251—Graded layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
【課題】表面の粗さが少なく、ねじれのずれおよびその蓄積の密度が少ない多層構造体を提供する。
【解決手段】基板およびこの上にヘテロエピタキシャル堆積した、組成Ｓｉ１−ｘＧｅｘを有し、珪素の格子定数と異なる格子定数を有する珪素とゲルマニウムからなる層（ＳｉＧｅ層）を有する多層構造体において、前記構造体がＳｉＧｅ層上に堆積した、ねじれのずれを結合する、組成Ｓｉ１−ｙＧｅｙを有する薄い中間層および前記中間層上に堆積した少なくとも１個の他の層を有することを特徴とする。
【選択図】図１
【解決手段】基板およびこの上にヘテロエピタキシャル堆積した、組成Ｓｉ１−ｘＧｅｘを有し、珪素の格子定数と異なる格子定数を有する珪素とゲルマニウムからなる層（ＳｉＧｅ層）を有する多層構造体において、前記構造体がＳｉＧｅ層上に堆積した、ねじれのずれを結合する、組成Ｓｉ１−ｙＧｅｙを有する薄い中間層および前記中間層上に堆積した少なくとも１個の他の層を有することを特徴とする。
【選択図】図１
Description
本発明の対象は基板および前記基板の上にヘテロエピタキシャル堆積した、基板の格子定数と異なる格子定数を有する、珪素とゲルマニウムからなる層（ＳｉＧｅ層）を有する多層構造体である。
前記ＳｉＧｅ層に堆積する珪素は二軸方向に張設する。張設された珪素中の電荷担体の移動性が張設されない珪素中の電荷担体の移動性より高いので、切り換え速度を高めるために張設された珪素を使用する電子部品がますます注目される。
張設された珪素を堆積するために、特にゲルマニウム割合２０〜５０％を有する珪素とゲルマニウムの混合物からなり、できるだけ完全に弛緩（緩和）されているＳｉＧｅ層が適している。ＳｉＧｅ層の格子定数が珪素の格子定数より大きいので、前記層に堆積する珪素格子が拡大し、張設された珪素の層を形成する。
珪素は一般に基板として用いられ、前記基板に弛緩したＳｉＧｅ層を堆積する。異なる格子定数のために、成長するヘテロエピタキシャル層がまずそれ自体張設する。臨界的層厚から張設がゆるみ、その際ずれが形成される。間違った適合のずれ（ｍｉｓｆｉｔ ｄｉｓｌｏｃａｔｉｏｎ）は成長する層の成長方向に沿った平面で継続する傾向がある。しかし間違った適合のずれの継続としてねじれのずれ（ｔｈｒｅａｄｉｎｇ ｄｉｓｌｏｃａｔｉｏｎ）が生じる。このずれはＳｉＧｅ層の成長方向に延び、その表面にまで達する。堆積したＳｉＧｅ層が簡単な熱処理（アニール）に伴って弛緩する場合に、これは高い程度で行われる。ねじれのずれは一般にＳｉＧｅ層に堆積され、前記層に組み込まれる電子部品の機能を妨害する層に継続するので、ねじれのずれをできるだけ回避することが問題である。ねじれのずれの蓄積（パイルアップ）が特に問題である。ＳｉＧｅ層の特性に関する他の重要なパラメーターは表面の粗さであり、これをできるだけ少なくすべきである。間違った適合のずれは電界を生じ、ＳｉＧｅ層が成長する際に成長速度の位置的相違を生じ、最終的に表面トポグラフィー、いわゆるクロスハッチを生じ、これがＳｉＧｅ層に堆積する層に同様に転移する。このクロスハッチの程度は例えばＡＦＭ（原子間力顕微鏡）で測定した表面のＲＭＳ粗さである。
ねじれのずれの密度を減少するためにすでに多くの方法が開発された。１つの可能性はＳｉＧｅ層でのゲルマニウムの濃度を徐々にまたは連続的に増加することである。他の試みは高い濃度の点欠陥を有する層にＳｉＧｅ層を堆積する目的を追求する。間違った適合のずれはＳｉＧｅ層の表面に配向されるねじれのずれに延長する代わりに、閉じたずれの環を形成し、この環が高い濃度の点欠陥を有する部分を通過する。それにもかかわらず基板の表面に到達するねじれのずれの密度は少なくとも１×１０７ねじれのずれ／ｃｍ２の程度の大きさであり、電子部品の製造の適合性を考慮して明らかになお高すぎる。ねじれのずれの密度を１×１０５ねじれのずれ／ｃｍ２未満に減少する方法は文献に記載されている（特許文献１参照）。これは実質的にＳｉＧｅ層の弛緩を生じる熱処理の間にＳｉＧｅ層の表面を同時にエッチングする（エッチアニール）ことにある。その際有利な二次的効果として表面の粗さが減少する。
米国特許２００４／００６７６４４Ａ１号明細書
本発明の課題は、構造体の表面が低い粗さおよび少ないねじれのずれおよびその蓄積の密度を有する多層構造体およびその簡単な製造方法を提供することである。
前記課題は本発明により、基板およびこの基板の上にヘテロエピタキシャル堆積した、組成Ｓｉ１−ｘＧｅｘを有し、珪素の格子定数と異なる格子定数を有する、珪素とゲルマニウムからなる層（ＳｉＧｅ層）を有する多層構造体により解決され、前記構造体はＳｉＧｅ層上に堆積した、ねじれのずれを結合する、組成Ｓｉ１−ｙＧｅｙを有する薄い中間層および前記中間層上に堆積した少なくとも１個の他の層を有することを特徴とする。
多層構造体の表面はねじれのずれおよびその蓄積の特に低い密度および低い粗さにより特徴付けられる。多層構造体の特別の特徴は珪素とゲルマニウムからなる中間層（境界層）であり、前記中間層はこの下に存在するＳｉＧｅ層に対する境界面でねじれのずれを結合する。これにより中間層およびこの上に堆積された少なくとも１個の他の層の表面が明らかに少ないねじれのずれを達成する。
本発明の対象は更に
基板上にヘテロエピタキシャル堆積した、組成Ｓｉ１−ｘＧｅｘを有し、珪素の格子定数と異なる格子定数を有する珪素とゲルマニウムからなる層（ＳｉＧｅ層）を準備し、
ＳｉＧｅ層上にねじれのずれを結合する組成Ｓｉ１−ｙＧｅｙを有する薄い中間層を堆積し、
前記中間層上に少なくとも１個の他の層を堆積する
ことからなる多層構造体の製造方法である。
基板上にヘテロエピタキシャル堆積した、組成Ｓｉ１−ｘＧｅｘを有し、珪素の格子定数と異なる格子定数を有する珪素とゲルマニウムからなる層（ＳｉＧｅ層）を準備し、
ＳｉＧｅ層上にねじれのずれを結合する組成Ｓｉ１−ｙＧｅｙを有する薄い中間層を堆積し、
前記中間層上に少なくとも１個の他の層を堆積する
ことからなる多層構造体の製造方法である。
ＳｉＧｅ層は張設（緊張）していても、弛緩（緩和）していてもよい。ＳｉＧｅ層は珪素とゲルマニウムの一定の濃度Ｓｉ１−ｘＧｅｘを有することができる。しかしゲルマニウムの濃度が層の厚さに沿って徐々にまたは連続的に増加し（勾配のある層）、層の表面ではじめて濃度Ｓｉ１−ｘＧｅｘを達成する層が有利である。指数ｘは有利に０.２〜０.５の値を有する。
ＳｉＧｅ層は有利に基板として珪素からなる表面に、特に有利に珪素からなる半導体ウェーハまたは珪素層とこの下に存在する酸化物層を有するＳＯＩ層構造体（ｓｉｌｉｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）に存在する。
本発明によりＳｉＧｅ層上に、ＳｉＧｅ層に対する境界面でねじれのずれを結合する薄い中間層を堆積し、多層構造体の表面上の中間層の密度がＳｉＧｅ層の表面上のねじれのずれの密度に比べて明らかに減少する。多層構造体の表面上のねじれのずれの密度（ＴＤＤ）は最高で１.５Ｅ＋４ねじれのずれ／ｃｍ２、有利に５Ｅ＋３ねじれのずれ／ｃｍ２未満である。ねじれのずれの蓄積の密度（ＰｕＤ）は有利に最高で１ｃｍ／ｃｍ２である。多層構造体の表面の粗さは有利に最高で２Åｒｍｓ（１μｍ×１μｍ測定窓）である。中間層の厚さは有利に２〜３０ｎｍである。有利な厚さ範囲の下限を下回るかまたは上限を上まわる場合は、このことが中間層の表面の粗さに、同時に多層構造体の表面に不利に作用する。中間層は一定の組成Ｓｉ１−ｙＧｅｙを有し、指数ｙは有利に指数ｘと同じ値を取ることができる。
中間層を堆積するために、ＳｉＧｅ層を、水素、ハロゲン化水素化合物、珪素化合物、およびゲルマニウム化合物を含有するガス状混合物にさらす。これは有利にエピタキシャル反応器中で行う。選択された温度条件および圧力条件下で組成Ｓｉ１−ｙＧｅｙの材料の純粋な堆積を行うように、ガス状化合物の濃度を調節する。堆積は有利に９００〜１１００℃の温度および気圧下または減圧下で行う。堆積速度は０ｎｍ／分より大きく、有利に最高で５０ｎｍ／分である。
適当な珪素化合物はＳｉＨ４およびクロロシランであり、その際ジクロロシランが有利である。適当なゲルマニウム化合物はクロロゲルマンおよびそのアルキル誘導体およびＧｅＨ４である。特に有利にＧｅＨ４、ＧｅＣｌ４およびＣＨ３ＧｅＣｌ３である。中間層を堆積する際のガス雰囲気中の珪素化合物とゲルマニウム化合物の比は成長する中間層が所望の組成Ｓｉ１−ｙＧｅｙを有するように調節する。ガス雰囲気中の有利なハロゲン化水素化合物はＨＣｌである。一方でハロゲン化水素化合物および他方で珪素化合物およびゲルマニウム化合物の比は有利に１００：１〜１：１の範囲内である。表面上のねじれのずれの少ない密度および中間層の表面の少ない粗さのために、他の層として張設された珪素の層を直接中間層の表面に堆積することが特に有利である。それにもかかわらず予め１個以上の他の層を堆積することも可能である。例えば緩衝層として一定の組成Ｓｉ１−ｚＧｅｚを有する弛緩したヘテロエピタキシャル層を張設した珪素からなる層の前に中間層に堆積することができ、その際指数ｚは有利に指数ｙと同じ値を取ることができる。緩衝層の弛緩の程度は有利に９０％より大きい。
比較例
珪素からなる基板ウェーハを単独ウェーハエピタキシャル反応器中で減圧下で処理した。以下の処理工程を実施した。
工程１：反応器を充填する
工程２：水素（Ｈ２ベーク）下１１２０℃の温度で基板ウェーハを熱処理する
工程３：８００〜９００℃の温度で成長するゲルマニウム部分（勾配のある層）（０〜２０％）を有するＳｉＧｅ層を堆積する
工程４：ゲルマニウム２０％の一定の割合を有する珪素とゲルマニウムからなる緩衝層（一定の組成の層）を堆積する
工程５：７００℃の温度で張設された珪素からなる厚さ１８ｎｍの層を堆積する
工程６：反応器から得られた多層構造体を取り出す。
珪素からなる基板ウェーハを単独ウェーハエピタキシャル反応器中で減圧下で処理した。以下の処理工程を実施した。
工程１：反応器を充填する
工程２：水素（Ｈ２ベーク）下１１２０℃の温度で基板ウェーハを熱処理する
工程３：８００〜９００℃の温度で成長するゲルマニウム部分（勾配のある層）（０〜２０％）を有するＳｉＧｅ層を堆積する
工程４：ゲルマニウム２０％の一定の割合を有する珪素とゲルマニウムからなる緩衝層（一定の組成の層）を堆積する
工程５：７００℃の温度で張設された珪素からなる厚さ１８ｎｍの層を堆積する
工程６：反応器から得られた多層構造体を取り出す。
実施例
比較例と同じ形式の他の基板ウェーハを比較例と同じ反応器中で処理したが、以下の点が相違した。
工程１〜３：比較例と同じ
工程４：１０５０℃の温度で塩化水素、ジクロロシランおよびゲルマンの混合物を導入することによりゲルマニウム２０％の一定の割合を有する珪素とゲルマニウムからなる中間層を堆積する
工程５〜７：比較例の工程４〜６と同じ。
比較例と同じ形式の他の基板ウェーハを比較例と同じ反応器中で処理したが、以下の点が相違した。
工程１〜３：比較例と同じ
工程４：１０５０℃の温度で塩化水素、ジクロロシランおよびゲルマンの混合物を導入することによりゲルマニウム２０％の一定の割合を有する珪素とゲルマニウムからなる中間層を堆積する
工程５〜７：比較例の工程４〜６と同じ。
得られた多層構造体の検査
中間層の検査を横断面ＴＥＭ（透過型電子顕微鏡、Ｘ−ＴＥＭ）で行った。図１は勾配のある層（ずれの網状組織を有する）と一定の組成の層の間の中間層（境界層）を明らかに示す。中間層の厚さは約２〜３ｎｍである。図２は中間層中の深いＳｉＧｅ層からのずれをどのように捕捉するかを示す。ずれはＳｉＧｅ層と中間層の間の境界面の内部に延びるが、緩衝層には更に成長しない。
中間層の検査を横断面ＴＥＭ（透過型電子顕微鏡、Ｘ−ＴＥＭ）で行った。図１は勾配のある層（ずれの網状組織を有する）と一定の組成の層の間の中間層（境界層）を明らかに示す。中間層の厚さは約２〜３ｎｍである。図２は中間層中の深いＳｉＧｅ層からのずれをどのように捕捉するかを示す。ずれはＳｉＧｅ層と中間層の間の境界面の内部に延びるが、緩衝層には更に成長しない。
中間層の堆積はねじれのずれの密度（ＴＤＤ）、特に前記ずれの蓄積の密度（ＰｕＤ）の減少およびクロスハッチ構造体の分解によるＲＭＳ粗さの減少を生じた。表面の形態は中間層の堆積の際の処理条件の変動により広い範囲に影響を与えることができる。
Claims (20)
- 基板およびこの上にヘテロエピタキシャル堆積した、組成Ｓｉ１−ｘＧｅｘを有し、珪素の格子定数と異なる格子定数を有する珪素とゲルマニウムからなる層（ＳｉＧｅ層）を有する多層構造体において、前記構造体がＳｉＧｅ層上に堆積した、ねじれのずれを結合する、組成Ｓｉ１−ｙＧｅｙを有する薄い中間層および前記中間層上に堆積した少なくとも１個の他の層を有することを特徴とする多層構造体。
- ゲルマニウムの濃度がＳｉＧｅ層の厚さに沿って増加する請求項１記載の多層構造体。
- 中間層の厚さが２〜３０ｎｍである請求項１または２記載の多層構造体。
- 表面上に最高で１.５Ｅ＋４ねじれのずれ／ｃｍ２の密度を有する請求項１から３までのいずれか１項記載の多層構造体。
- 最高で１ｃｍ／ｃｍ２のねじれのずれの蓄積の密度を有する請求項１から４までのいずれか１項記載の多層構造体。
- 最高で２Åｒｍｓ（１μｍ×１μｍ窓）の表面粗さを有する請求項１から５までのいずれか１項記載の多層構造体。
- 中間層上に堆積される組成Ｓｉ１−ｚＧｅｚを有する弛緩したヘテロエピタキシャル緩衝層および組成Ｓｉ１−ｚＧｅｚを有する弛緩したヘテロエピタキシャル緩衝層上に堆積される張設された珪素の層を有する請求項１から６までのいずれか１項記載の多層構造体。
- 中間層上に堆積される張設された珪素の層を有する請求項１から６までのいずれか１項記載の多層構造体。
- 基板上にヘテロエピタキシャル堆積した、組成Ｓｉ１−ｘＧｅｘを有し、珪素の格子定数と異なる格子定数を有する珪素とゲルマニウムからなる層（ＳｉＧｅ層）を準備し、ＳｉＧｅ層上にねじれのずれを結合する組成Ｓｉ１−ｙＧｅｙを有する薄い中間層を堆積し、前記中間層上に少なくとも１個の他の層を堆積することからなる多層構造体の製造方法。
- 中間層を堆積するためにＳｉＧｅ層を水素、ハロゲン化水素化合物、珪素化合物およびゲルマニウム化合物を含有するガス状混合物にさらす請求項９記載の方法。
- 中間層を最高で５０ｎｍ／分の堆積速度で２〜３０ｎｍの厚さにまで堆積する請求項９または１０記載の方法。
- ９００〜１１００℃の温度で中間層を堆積する請求項９から１１までのいずれか１項記載の方法。
- 中間層を気圧または減圧下で堆積する請求項９から１２までのいずれか１項記載の方法。
- 中間層を堆積する際にハロゲン化水素としてＨＣｌを使用する請求項１０記載の方法。
- 中間層を堆積する際に珪素化合物としてジクロロシランを使用する請求項１０記載の方法。
- 中間層を堆積する際にゲルマニウム化合物としてＧｅＨ４を使用する請求項１０記載の方法。
- ガス状混合物が一方でハロゲン化水素および他方で珪素化合物およびゲルマニウム化合物を１００：１〜１：１の容積比で含有する請求項１０記載の方法。
- ＳｉＧｅ層を層として準備し、前記層内でＳｉＧｅ層の厚さに沿ってゲルマニウム濃度が増加する請求項９から１７までのいずれか１項記載の方法。
- 中間層に組成Ｓｉ１−ｚＧｅｚを有する弛緩したヘテロエピタキシャル層を堆積し、組成Ｓｉ１−ｚＧｅｚを有する弛緩したヘテロエピタキシャル層に張設した珪素からなる層を堆積する請求項９から１８までのいずれか１項記載の方法。
- 中間層に張設した珪素からなる層を堆積する請求項９から１８までのいずれか１項記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102004053307A DE102004053307B4 (de) | 2004-11-04 | 2004-11-04 | Mehrschichtenstruktur umfassend ein Substrat und eine darauf heteroepitaktisch abgeschiedene Schicht aus Silicium und Germanium und ein Verfahren zu deren Herstellung |
| DE102004053307.5 | 2005-11-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006135329A true JP2006135329A (ja) | 2006-05-25 |
| JP4700472B2 JP4700472B2 (ja) | 2011-06-15 |
Family
ID=36217127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005319746A Active JP4700472B2 (ja) | 2004-11-04 | 2005-11-02 | 基板およびこの上にヘテロエピタキシャル堆積した珪素とゲルマニウムからなる層を有する多層構造体の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7723214B2 (ja) |
| JP (1) | JP4700472B2 (ja) |
| KR (1) | KR100797131B1 (ja) |
| CN (1) | CN100580893C (ja) |
| DE (1) | DE102004053307B4 (ja) |
| FR (1) | FR2878072B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008062685A1 (de) * | 2008-12-17 | 2010-06-24 | Siltronic Ag | Halbleiterscheibe mit einer SiGe-Schicht und Verfahren zur Herstellung der SiGe-Schicht |
| CN102117741B (zh) * | 2010-01-06 | 2013-03-13 | 上海华虹Nec电子有限公司 | 改善锗硅或锗硅碳单晶与多晶交界面形貌的方法 |
| US20150194307A1 (en) * | 2014-01-06 | 2015-07-09 | Globalfoundries Inc. | Strained fin structures and methods of fabrication |
| US9752224B2 (en) * | 2015-08-05 | 2017-09-05 | Applied Materials, Inc. | Structure for relaxed SiGe buffers including method and apparatus for forming |
| US9922941B1 (en) | 2016-09-21 | 2018-03-20 | International Business Machines Corporation | Thin low defect relaxed silicon germanium layers on bulk silicon substrates |
| US10535516B2 (en) * | 2018-02-01 | 2020-01-14 | Asm Ip Holdings B.V. | Method for depositing a semiconductor structure on a surface of a substrate and related semiconductor structures |
| CN110265402B (zh) * | 2019-06-27 | 2020-09-18 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001035794A (ja) * | 1999-07-19 | 2001-02-09 | Nec Corp | 半導体装置の製造方法および製造装置 |
| JP2003197905A (ja) * | 2001-12-28 | 2003-07-11 | Sumitomo Mitsubishi Silicon Corp | 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法 |
| JP2004241507A (ja) * | 2003-02-04 | 2004-08-26 | Sumitomo Mitsubishi Silicon Corp | 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法 |
| WO2004081986A2 (en) * | 2003-03-12 | 2004-09-23 | Asm America Inc. | Method to planarize and reduce defect density of silicon germanium |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5442205A (en) * | 1991-04-24 | 1995-08-15 | At&T Corp. | Semiconductor heterostructure devices with strained semiconductor layers |
| CA2062134C (en) * | 1991-05-31 | 1997-03-25 | Ibm | Heteroepitaxial layers with low defect density and arbitrary network parameter |
| JP3535527B2 (ja) * | 1997-06-24 | 2004-06-07 | マサチューセッツ インスティテュート オブ テクノロジー | 傾斜ＧｅＳｉ層と平坦化を用いたゲルマニウム・オン・シリコンの貫通転位の制御 |
| US6524935B1 (en) * | 2000-09-29 | 2003-02-25 | International Business Machines Corporation | Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique |
| US6515335B1 (en) * | 2002-01-04 | 2003-02-04 | International Business Machines Corporation | Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same |
| US6562703B1 (en) * | 2002-03-13 | 2003-05-13 | Sharp Laboratories Of America, Inc. | Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content |
| US6995430B2 (en) * | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
| US7008857B2 (en) * | 2002-08-26 | 2006-03-07 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Recycling a wafer comprising a buffer layer, after having separated a thin layer therefrom |
| US8187377B2 (en) | 2002-10-04 | 2012-05-29 | Silicon Genesis Corporation | Non-contact etch annealing of strained layers |
| WO2004068556A2 (en) * | 2003-01-27 | 2004-08-12 | Amberwave Systems Corporation | Semiconductor structures with structural homogeneity |
| WO2004081982A2 (en) * | 2003-03-07 | 2004-09-23 | Amberwave Systems Corporation | Shallow trench isolation process |
| US6882025B2 (en) * | 2003-04-25 | 2005-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained-channel transistor and methods of manufacture |
| US6831350B1 (en) * | 2003-10-02 | 2004-12-14 | Freescale Semiconductor, Inc. | Semiconductor structure with different lattice constant materials and method for forming the same |
| US6902965B2 (en) * | 2003-10-31 | 2005-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained silicon structure |
| JP2006108365A (ja) * | 2004-10-05 | 2006-04-20 | Renesas Technology Corp | 半導体装置およびその製造方法 |
-
2004
- 2004-11-04 DE DE102004053307A patent/DE102004053307B4/de active Active
-
2005
- 2005-10-24 KR KR1020050100111A patent/KR100797131B1/ko active IP Right Grant
- 2005-10-31 US US11/263,192 patent/US7723214B2/en active Active
- 2005-11-02 JP JP2005319746A patent/JP4700472B2/ja active Active
- 2005-11-02 FR FR0511147A patent/FR2878072B1/fr active Active
- 2005-11-04 CN CN200510116264A patent/CN100580893C/zh active Active
-
2009
- 2009-09-29 US US12/568,882 patent/US20100019278A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001035794A (ja) * | 1999-07-19 | 2001-02-09 | Nec Corp | 半導体装置の製造方法および製造装置 |
| JP2003197905A (ja) * | 2001-12-28 | 2003-07-11 | Sumitomo Mitsubishi Silicon Corp | 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法 |
| JP2004241507A (ja) * | 2003-02-04 | 2004-08-26 | Sumitomo Mitsubishi Silicon Corp | 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法 |
| WO2004081986A2 (en) * | 2003-03-12 | 2004-09-23 | Asm America Inc. | Method to planarize and reduce defect density of silicon germanium |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100797131B1 (ko) | 2008-01-22 |
| KR20060049306A (ko) | 2006-05-18 |
| JP4700472B2 (ja) | 2011-06-15 |
| FR2878072B1 (fr) | 2011-07-22 |
| US7723214B2 (en) | 2010-05-25 |
| DE102004053307B4 (de) | 2010-01-07 |
| DE102004053307A1 (de) | 2006-05-11 |
| US20060091502A1 (en) | 2006-05-04 |
| CN100580893C (zh) | 2010-01-13 |
| CN1773686A (zh) | 2006-05-17 |
| FR2878072A1 (fr) | 2006-05-19 |
| US20100019278A1 (en) | 2010-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7666799B2 (en) | Epitaxial growth of relaxed silicon germanium layers | |
| US7785995B2 (en) | Semiconductor buffer structures | |
| US6930026B2 (en) | Method of forming a semiconductor wafer having a crystalline layer thereon containing silicon, germanium and carbon | |
| US6982208B2 (en) | Method for producing high throughput strained-Si channel MOSFETS | |
| US8362503B2 (en) | Thick nitride semiconductor structures with interlayer structures | |
| US7648853B2 (en) | Dual channel heterostructure | |
| JP4700472B2 (ja) | 基板およびこの上にヘテロエピタキシャル堆積した珪素とゲルマニウムからなる層を有する多層構造体の製造方法 | |
| EP1439570A1 (en) | SiGe strain relaxed buffer for high mobility devices and a method of fabricating it | |
| JP2006080278A (ja) | 歪みシリコンウエハおよびその製造方法 | |
| JP2005210071A (ja) | 半導体基板ならびにその製造方法 | |
| JP4158607B2 (ja) | 半導体基板の製造方法 | |
| JP4120163B2 (ja) | Ｓｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハ | |
| JP2004349522A (ja) | 半導体基板の製造方法 | |
| JPH09306844A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2006173323A (ja) | 歪みシリコンウェーハの製造方法 | |
| US20020189535A1 (en) | Method for manufacturing semiconductor crystal film | |
| JP2004349374A (ja) | 歪みシリコン基板ウエハの製造方法 | |
| JP2006210697A (ja) | 歪みシリコンウェーハ | |
| JP2005012196A (ja) | 歪みシリコン基板ウエハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090722 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091020 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091023 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091124 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091127 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091222 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101105 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110304 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4700472 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |