CN1763986A - 形成具有小接触面积的相变存储器件的方法 - Google Patents

形成具有小接触面积的相变存储器件的方法 Download PDF

Info

Publication number
CN1763986A
CN1763986A CNA200510096679XA CN200510096679A CN1763986A CN 1763986 A CN1763986 A CN 1763986A CN A200510096679X A CNA200510096679X A CN A200510096679XA CN 200510096679 A CN200510096679 A CN 200510096679A CN 1763986 A CN1763986 A CN 1763986A
Authority
CN
China
Prior art keywords
phase
change material
insulating barrier
hearth electrode
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200510096679XA
Other languages
English (en)
Inventor
高宽协
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1763986A publication Critical patent/CN1763986A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/068—Shaping switching materials by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供制造具有小接触面积的相变存储器件的方法。该方法包括在半导体衬底上形成下层间绝缘层，以及在下层间绝缘层内形成下导体图形。在具有下导体图形的半导体衬底上形成第一绝缘层图形，第一绝缘层图形横穿下导体图形的顶表面。在第一绝缘层图形的侧壁上形成电连接到下导体图形的导电隔片图形。在具有导电隔片图形的半导体衬底上形成第一层间绝缘层。第一层间绝缘层和导电隔片图形被平整，以形成底电极。在具有底电极的半导体衬底上形成第二绝缘层图形，第二绝缘层图形横穿底电极的顶表面并露出部分底电极。在第二绝缘层图形的侧壁上形成电连接到底电极的相变材料隔片。在具有相变材料隔片的半导体衬底上形成第二层间绝缘层。第二层间绝缘层和相变材料隔片被平整，以形成相变材料图形。

Description

形成具有小接触面积的相变存储器件的方法
与相关申请的交叉引用
本申请要求2004年8月31日申请的韩国专利申请号2004-0069361的优先权，在此将其公开内容全部引入作为参考。
技术领域
本发明涉及制造半导体存储器件的方法，更具体涉及制造具有小接触面积的相变存储器件的方法。
背景技术
半导体存储器器件根据电源中断数据时是否被保持，可以分为易失性存储器件或非易失性存储器件。非易失性存储器件具有一个优点，在于即使当电源被中断，在其中存储的数据也不被擦除。由此，在移动通信***、存储卡等中广泛地使用非易失性存储器件。
闪存器件广泛地用作非易失性存储器件。闪存器件通常采用具有叠栅结构的存储单元。叠栅结构包括在沟道区上顺序地层叠的隧道绝缘层、浮栅、栅间介质层以及控制栅电极。将数据编程到闪存器单元中和从闪存器单元擦除数据的原理采用通过隧道绝缘层隧穿电荷的方法。为了增强闪存器件的可靠性和编程效率，应该增加隧穿绝缘层的膜质量和应该增加单元的耦合速率。但是，膜质量的改进和单元耦合速率的这种增加成为闪存器件的集成度提高的障碍。
结果，对具有非易失性存储性能和用于增强集成度的有效结构的新存储器件的发展进行了研究，研究得到代表性的相变存储器件。相变存储器件的基本单元(unit cell)包括存取器件和串联连接到存取器件的数据存储元件。数据存储元件具有电连接到存取器件的底电极和与底电极接触的相变材料层。相变材料层是基于在其处施加的电流量，在非晶态和结晶态之间或在结晶态下的几个电阻率状态之间电切换的材料层。
图1是示意地说明常规相变存储器件的部分剖面图，以及图2是说明在常规相变存储器件中的相变材料层的有源接触表面的平面图。
参考图1和2，典型的相变存储器件包括布置在半导体衬底1的预定区域中的下层间绝缘层12、布置在下层间绝缘层12内的下互连10、覆盖下互连10的上层间绝缘层13、布置在上层间绝缘层13上的上互连18、布置在上层间绝缘层13内的相变材料图形16、在相变材料图形16和下互连10之间电连接的底电极14以及在相变材料图形16和上互连18之间电连接的顶电极17。
当编程电流流过底电极14时，在相变材料层16和底电极14之间的界面20(下面，称为‘有源接触表面’)处产生焦耳热。焦耳热使相变材料图形16的一部分22(下面，称为‘有源体积部分’)转变为非结晶态或结晶态。具有非晶态的有源体积部分22的电阻率高于具有结晶态的有源体积部分22的电阻率。由此，通过探测读模式中流过有源体积部分22的电流，相变存储器件的基本单元(unit cell)中存储的信息可以被区分为逻辑一(1)或逻辑零(0)。
在此情况下，编程电流应该与有源接触表面20的增加尺寸成比例的增加。访问器件应该设计为具有足够的电流驱动能力，以提供编程电流。但是，为了增强电流驱动能力，增加由访问器件占据的面积。亦即，通过减小有源接触表面20的尺寸从而增加相变存储器件的集成度是有利的。此外，要求优化有源体积部分22的体积。
在Quinn的、名称为“Method for manufacturing contacts for achalcogenide memory device”的美国专利号6,514,788B2中公开了用于减小有源接触表面20的方法。
图3是说明形成美国专利号6,514,788B2中公开的硫化物存储器件的接触的方法的中间工艺，以及图4是沿图3的线X-X’的工序剖面图。
参考图3和4，形成硫化物存储器件的接触的方法包括在半导体衬底的预定区域上形成第一氧化物层，以及在第一氧化层内形成通孔。淀积覆盖通孔的侧壁的金属导体35，然后形成填充通孔的第二氧化物层34。在金属导体35上形成覆盖预定区域的第三氧化物层。在第三氧化物层的侧壁上形成氮化硅隔片39，以及第三氧化物层被除去。使用氮化硅隔片39作为掩模，刻蚀金属导体35，以形成底电极。结果，可以形成具有小于光刻工艺的极限尺寸的底电极。
当形成大于如图1和2所示的底电极14的相变材料图形16时，以半球形形成有源体积部分22。亦即，即使当底电极14的尺寸被减少，也可以基于相变材料图形16的尺寸和布置形状减小有源体积部分22减少的效果，以最小化有源接触表面20。
最后，需要优化相变材料图形16的尺寸和布置形状以及减小底电极14的尺寸的技术。
发明内容
本发明的实施例提供一种能优化有源体积部分的体积的相变存储器件的制造方法。
在一个方面，本发明涉及制造具有小的接触面积的相变存储器件的方法。该方法包括在半导体衬底上形成下层间绝缘层，以及在下层间绝缘层内形成下导体图形。在具有下导体图形的半导体衬底上形成第一绝缘层图形，第一绝缘层图形横穿下导体图形的顶表面并露出部分下导体图形。在第一绝缘层图形的侧壁上形成电连接到下导体图形的导电隔片图形。在具有导电隔片图形的半导体衬底上形成第一层间绝缘层。第一层间绝缘层和导电隔片图形被平整，以形成底电极。在具有底电极的半导体衬底上形成第二绝缘层图形，第二绝缘层图形横穿底电极的顶表面并露出部分底电极。在第二绝缘层图形的侧壁上形成电连接到底电极的相变材料隔片。在具有相变材料隔片的半导体衬底上形成第二层间绝缘层。第二层间绝缘层和相变材料隔片被平整，以形成相变材料图形。
第一绝缘层图形可以包括氮化硅层或氮氧化硅层。
可以通过在具有第一绝缘层图形的半导体衬底上形成导体、各向异性地刻蚀该导体，以在第一绝缘层图形上形成电连接到下导体图形的导电隔片，以及构图导电隔片。
底电极、第一绝缘层图形和第一层间绝缘层的顶表面可以基本上暴露在相同的表面上。底电极也可以被刻蚀，以具有凹陷至低于第一层间绝缘层和第一绝缘层图形的顶表面的底电极的顶表面。底电极可以包括氮化钛(TiN)层或氮化铝钛(TiAIN)层。底电极的宽度由导体的淀积厚度和对导体的各向异性刻蚀来决定，以便可以形成具有小于光刻工艺极限的宽度。
第二绝缘层图形可以包括氮化硅层或氮氧化硅层。
可以通过在具有第二绝缘层图形的半导体衬底上形成相变材料层，以及刻蚀相变材料层，从而形成相变材料隔片。相变材料图形的宽度由相变材料层的淀积厚度和对相变材料层的各向异性刻蚀来决定，以便可以形成具有不超过光刻工艺极限的宽度。相变材料图形可以由硫化物层形成。例如，相变材料图形可以由用氮和硅的至少一种掺杂的GST(GeSbTe)合金层。
底电极和相变材料图形可以以0°至90°的平面交叉角彼此交叉。
在相变材料图形上可以形成电连接到相变材料的上互连。上互连可以由顺序地层叠的阻挡金属图形和上金属图形形成。上金属图形可以由导体，如铝形成。阻挡金属图形可以由选自钛(Ti)层和氮化钛TiN)层的至少一层形成。
在另一方面，本发明涉及制造具有小接触面积的相变存储器件的其他方法。该方法包括在半导体衬底上形成下层间绝缘层，以及在下层间绝缘层内形成下导体图形。在具有下导体图形的半导体衬底上形成第一绝缘层图形，第一绝缘层图形横穿下导体图形的顶表面并露出下导体图形的部分顶表面。在第一绝缘层图形的侧壁上形成电连接到下导体图形的导电隔片图形。在具有导电隔片图形的半导体衬底上形成第一层间绝缘层。第一层间绝缘层和导电隔片图形被平整，以形成底电极。底电极被刻蚀，以具有凹陷至低于第一层间绝缘层和第一绝缘层图形的顶表面的底电极的顶表面。在具有底电极的半导体衬底上形成第二绝缘层图形，第二绝缘层图形交叉底电极的顶表面并露出底电极的部分顶表面。在第二绝缘层图形的侧壁上形成电连接到底电极的相变材料隔片。在具有相变材料隔片的半导体衬底上形成第二层间绝缘层。第二层间绝缘层和相变材料隔片被平整，以形成相变材料图形。在相变材料图形上形成电连接到相变材料图形的上互连。
附图说明
从本发明的优选方面的更具体描述将明白本发明的上述及其他目的、特点和优点，如附图所示，其中在不同的视图中相同的参考符号始终指相同的部分。绘图不必按比例，重点在于说明本发明的原理。
图1是示意地说明常规相变存储器件的剖面图。
图2是说明在常规相变存储器件中的相变材料层的有源接触表面的平面图。
图3是说明根据现有技术形成相变存储器件的接触的方法的中间工序平面图。
图4是沿图3的线X-X的工序剖面图。
图5、7、9、11、13、15、17、19、21和23是说明根据本发明的实施例，在制造相变存储器件的工序过程中的部分半导体衬底的示意性平面图。
图6、8、10、12和14分别是沿图5、7、9、11和13的线I-I′的示意性剖面图。
图16、18、20、22和24分别是沿图15、17、19、21和23的线II-II′的示意性剖面图。
图25是根据本发明的实施例布置相变材料图形和相变存储器件的底电极的方法的示意性透视图。
图26是根据本发明的实施例布置相变材料图形和底电极的方法的示意性平面图。
图27是说明根据本发明的实施例的相变存储器件的有源体积部分(即，图26的V)的示意性透视图。
具体实施方式
现在参考附图更完全地描述本发明，图中示出本发明的优选实施例。在图中，为了清楚放大了层和区域的厚度。此外，当一个层描述为形成在其他层上或衬底上时，意味着可以在另一层上或衬底上形成该层，或在该层和另一层或衬底之间可以***第三层。在整个说明书中，相同的标记指相同的元件。
图5至24是说明根据本发明的实施例制造相变存储器件的方法的工艺顺序中的平面图和剖面图。特别地，图5、7、9、11、13、15、17、19、21和23是说明在制造相变存储器件的工艺顺序中的部分半导体衬底的示意性平面图。图6、8、10、12和14分别是沿图5、7、9、11和13的线I-I′的示意性剖面图，以及图16、18、20、22和24分别是沿图15、17、19、21和23的线II-II′的示意性剖面图。
此外，图25是根据本发明的实施例布置相变材料图形和相变存储器件的底电极的方法的示意性透视图。图26是布置相变材料图形和底电极的方法的示意性平面图，以及图27是说明根据本发明的实施例相变存储器件的有源体积部分(即，图26的V)的示意性透视图。
参考图5和6，在半导体衬底51上形成下层间绝缘层53。典型地，在半导体衬底51上形成下电路如存取晶体管，但是，为了描述的简单它将被省略。在下层间绝缘层53内形成下导体图形55，以及下导体图形55的顶表面被露出。
下层间绝缘层53可以使用化学气相淀积(CVD)方法，由氧化硅层或氮氧化硅层形成。下导体图形55可以由导体如钨层形成。下导体图形55可以是连接到相邻电路的互连或连接到下电路的焊盘，下面假定下导体图形是焊盘。
参考图7和8，在具有下导体图形55的半导体衬底51的整个表面上形成第一绝缘层。第一绝缘层53可以使用CVD方法，由氮化硅层或氮氧化硅层形成。然后第一绝缘层被构图，以形成横穿下导体图形55的第一绝缘层图形57。结果，下导体图形55的部分顶表面被第一绝缘层图形57覆盖，下导体图形55的其余顶表面被露出。
参考图9和10，在具有第一绝缘层图形57的半导体衬底51的整个表面上形成保形的导体。该导体可以由氮化钛(TiN)层或氮化钛铝(TiAIN)层形成，具有50至200的厚度范围。然后该导体被各向异性地刻蚀，以在第一绝缘层图形57的侧壁上形成导电隔片59。导电隔片59电连接到下导体图形55。
参考图11和12，导电隔片59被构图，以形成导电隔片图形59′。用于构图导电隔片59的工艺包括形成覆盖导电隔片59的光刻胶图形(未示出)、使用该光刻胶图形作为蚀刻掩模，各向异性地刻蚀导电隔片59，以及除去光刻胶图形。在此情况下，导电隔片图形59′局部地形成在下导体图形55的顶表面上以及电连接到下导体图形55。
在具有导电隔片图形59′的半导体衬底51的整个表面上保形地形成第一层间绝缘层62。第一层间绝缘层62可以使用CVD方法，由氧化硅层形成。
参考图13和14，第一层间绝缘层62和导电隔片图形59′被平整，以形成底电极60。对于平整化，可以使用采用第一绝缘层图形57作为停止层的化学机械抛光(CMP)工序。结果，底电极60、第一层间绝缘层62和第一绝缘层图形57的顶表面可以基本上暴露在相同的表面上。在此情况下，底电极60的宽度W1由导体的淀积厚度和对导体的各向异性刻蚀来决定，如参考图10所述，以便它可以形成为小于光刻工艺的极限。
另外，在本发明的其他实施例中，可以增加形成然后刻蚀待凹陷的底电极60的工序。当增加刻蚀工序时，底电极60的顶表面可以凹陷50至200，以低于第一层间绝缘层62和第一绝缘层图形57的顶表面。
参考图15和16，在具有底电极60的半导体衬底51的整个表面上形成第二绝缘层。第二绝缘层可以使用CVD方法，由氮化硅层或氮氧化硅层形成。然后构图第二绝缘层，以形成横穿底电极60的第二绝缘层图形64。结果，底电极60的部分顶表面被第二绝缘层图形64覆盖，以及底电极60的其余顶表面被露出。
参考图17和18，在具有第二绝缘层图形64的半导体衬底51的整个表面上形成相变材料层。相变材料层被各向异性地刻蚀，以在第二绝缘层图形64的侧壁上形成相变材料隔片66。相变材料隔片66可以形成在横穿底电极60的方向中以及电连接到底电极60。
相变材料层可以由硫化物层形成。例如，相变材料层可以由锗(Ge)、锑(Sb)以及碲(Te)的合金层形成(下面，它将称为“GST合金层”)。此外，相变材料层可以由用氮和硅的至少一种掺杂的GST合金层形成。在此情况下，掺杂的GST合金层具有比不掺杂的GST合金层更高的电阻率。结果，掺杂的GST合金层在相同的电流级别下产生比不掺杂的GST合金层更高的焦耳热。由此，当相变材料层由掺杂的GST合金层形成时，可以增加相变材料层的相变效率。
参考图19和20，在具有相变材料隔片66的半导体衬底51的整个表面上保形地形成第二层间绝缘层68。第二层间绝缘层68可以使用CVD方法，由氧化硅层形成。
参考21和22，第二层间绝缘层68和相变材料隔片66被平整，以形成横穿底电极60的顶表面并电连接到底电极60的相变材料图形70。对于平整化，使用采用第二绝缘层图形64作为停止层的CMP工序。结果，相变材料图形70、第二层间绝缘层68和第二绝缘层图形64的顶表面可以基本上暴露在相同的表面上。在此情况下，相变材料图形70的宽度W2由相变材料层的淀积厚度和对相变材料层的各向异性刻蚀来决定，如参考图18所述，以便它可以形成为小于光刻工艺的极限。
参考图23和24，在相变材料图形70上形成电连接到相变材料图形70的上互连75。详细地，形成覆盖相变材料图形70、第二层间绝缘层68和第二绝缘层图形64的顶表面的上金属层。在相变材料图形70和上金属层之间可以进一步形成阻挡金属层。上金属层可以由导电层如铝形成。阻挡金属层可以由选自Ti层和TiN层的至少一层形成。上金属层和阻挡金属层被顺序地构图，以形成上金属图形73和阻挡金属图形72。顺序地层叠的上金属图形73和阻挡金属图形72用作上互连75。
参考图25至27，在下导体图形55上形成底电极60。形成横穿底电极60的顶表面的相变材料图形70。此外，在相变材料图形70上形成上互连75，上互连75包括顺序地层叠的阻挡金属图形72和上金属图形73。
底电极60和相变材料图形70可以以0°至90°的平面交叉角彼此交叉。例如，可以形成垂直的底电极60和相变材料图形70。底电极60和相变材料图形70可以形成为具有小于光刻工艺极限的宽度。由此，可以使底电极60和相变材料图形70之间的有源接触表面最小化。
此外，当编程电流流过底电极60时，在相变材料图形70内的半球形形状中形成有源体积部分V。有源体积部分V具有半球形形状，具有小于常规半球形的体积。有源体积部分V的较小体积意指即使利用较少量的编程电流，有源体积部分V也可以变为非晶态或结晶态。相对小的编程电流具有其中可以减小由存取器件占据的区域的优点。亦即，即使用小尺寸的存取器件，也可以保证足够的电流驱动能力。
此外，相变材料图形70电连接到上互连75。亦即，可以省略现有技术中通常采用的顶电极。由于未形成顶电极，因此不需要用于形成顶电极的接触孔，以及也不需要用于保证接触孔和相变材料图形70之间的重叠余量的间隔。由此，可以简化制造工艺和可以增加相变存储器件的集成度。
根据如上所述的本发明，可以形成具有小于光刻工艺极限的宽度的相变材料图形。因此可以使底电极和相变材料图形之间的有源接触表面最小化。此外，当编程电流流过底电极时，在相变材料图形内形成具有半球形形状的有源体积部分。有源体积部分具有半球形形状，具有小于常规半球形的体积。结果，可以减小用于相变存储器件的编程操作需要的电流，以及可以增加其集成度。
在此已经公开了本发明的优选实施例，尽管使用了具体的术语，它们被使用和仅仅被一般解释和描述，而不是为了限制。由此，所属领域的普通技术人员应当明白，在不脱离下列权利要求所阐述的本发明的精神和范围的条件下，可以在形式上和细节上进行各种改变。

Claims (20)

1.一种制造相变存储器件的方法，包括：
在半导体衬底上形成下导体图形；
在具有下导体图形的半导体衬底上形成第一绝缘层图形，第一绝缘层图形横穿下导体图形的顶表面并露出部分下导体图形；
在第一绝缘层图形的侧壁上形成电连接到下导体图形的导电隔片图形；
在具有导电隔片图形的半导体衬底上形成第一层间绝缘层；
平整第一层间绝缘层和导电隔片图形，以形成底电极；
在具有底电极的半导体衬底上形成第二绝缘层图形，第二绝缘层图形横穿底电极的顶表面并露出部分底电极；
在第二绝缘层图形的侧壁上形成电连接到底电极的相变材料隔片；
在具有相变材料隔片的半导体衬底上形成第二层间绝缘层；以及
平整第二层间绝缘层和相变材料隔片，以形成相变材料图形。
2.根据权利要求1所述的方法，其中第一绝缘层图形包括氮化硅层以及氮氧化硅层的至少一种。
3.根据权利要求1所述的方法，其中形成导电隔片图形包括：
在具有第一绝缘层图形的半导体衬底上形成导体；
各向异性地刻蚀该导体，以在第一绝缘层图形的侧壁上形成电连接到下导体图形的导电隔片；以及
构图该导电隔片。
4.根据权利要求1所述的方法，其中底电极包括氮化钛(TiN)层以及氮化钛铝(TiAlN)层的至少一种。
5.根据权利要求1所述的方法，其中底电极、第一绝缘层图形和第一层间绝缘层的顶表面基本上暴露在相同的表面上。
6.根据权利要求1所述的方法，还包括在第二绝缘层图形的形成之前，刻蚀底电极，以具有凹陷至低于第一层间绝缘层和第一绝缘层图形的顶表面的底电极的顶表面。
7.根据权利要求1所述的方法，其中底电极形成为具有小于光刻工艺极限的宽度。
8.根据权利要求1所述的方法，其中第二绝缘层图形包括氮化硅层和氮氧化硅层的至少一种。
9.根据权利要求1所述的方法，其中形成相变材料隔片包括：
在具有第二绝缘层图形的半导体衬底上形成相变材料层；以及
各向异性地刻蚀该相变材料层。
10.根据权利要求1所述的方法，其中相变材料图形由硫化物层形成。
11.根据权利要求1所述的方法，其中相变材料图形由用氮和硅的至少一种掺杂的GST(GeSbTe)合金层形成。
12.根据权利要求1所述的方法，其中相变材料图形形成为具有小于光刻工艺极限的宽度。
13.根据权利要求1所述的方法，还包括在相变材料图形的形成之后，在第二层间绝缘层和第二绝缘层图形上形成电连接到相变材料图形的上互连。
14.根据权利要求13所述的方法，其中上互连可以由顺序地层叠的阻挡金属图形和上金属图形形成。
15.根据权利要求14所述的方法，其中阻挡金属图形由选自钛(Ti)层和氮化钛(TiN)层的至少一层形成。
16.根据权利要求1所述的方法，其中底电极和相变材料图形形成为彼此以0°至90°的平面交叉角交叉。
17.一种制造相变存储器件的方法，包括：
在半导体衬底上形成下导体图形；
在具有下导体图形的半导体衬底上形成第一绝缘层图形，第一绝缘层图形横穿下导体图形的顶表面并露出部分下导体图形；
在第一绝缘层图形的侧壁上形成电连接到下导体图形的导电隔片图形；
在具有导电隔片图形的半导体衬底上形成第一层间绝缘层；
平整第一层间绝缘层和导电隔片图形，以形成底电极；
刻蚀底电极，以具有凹陷至低于第一层间绝缘层和第一绝缘层图形的顶表面的底电极的顶表面；
在具有底电极的半导体衬底上形成第二绝缘层图形，第二绝缘层图形横穿底电极的顶表面并露出部分底电极；
在第二绝缘层图形的侧壁上形成电连接到底电极的相变材料隔片；
在具有相变材料隔片的半导体衬底上形成第二层间绝缘层；
平整第二层间绝缘层和相变材料隔片，以形成相变材料图形；以及
在具有相变材料图形的半导体衬底上形成电连接到相变材料图形的上互连。
18.根据权利要求17所述的方法，其中底电极形成为具有小于光刻工艺极限的宽度。
19.根据权利要求17所述的方法，其中相变材料图形形成为具有小于光刻工艺极限的宽度。
20.根据权利要求17所述的方法，其中底电极和相变材料图形形成为彼此以0°至90°的平面交叉角交叉。
CNA200510096679XA 2004-08-31 2005-08-31 形成具有小接触面积的相变存储器件的方法 Pending CN1763986A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040069361 2004-08-31
KR1020040069361A KR100568543B1 (ko) 2004-08-31 2004-08-31 작은 접점을 갖는 상변화 기억 소자의 제조방법

Publications (1)

Publication Number Publication Date
CN1763986A true CN1763986A (zh) 2006-04-26

Family

ID=36154251

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200510096679XA Pending CN1763986A (zh) 2004-08-31 2005-08-31 形成具有小接触面积的相变存储器件的方法

Country Status (4)

Country Link
US (1) US7465675B2 (zh)
JP (1) JP4896464B2 (zh)
KR (1) KR100568543B1 (zh)
CN (1) CN1763986A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101388435B (zh) * 2007-09-13 2010-09-15 旺宏电子股份有限公司 电阻式随机存取存储器及其制造方法
WO2011011912A1 (en) * 2009-07-28 2011-02-03 Beijing Huizhi Fountain Science Co., Ltd Phase change memory and manufacturing method thereof
CN102104055A (zh) * 2009-12-21 2011-06-22 三星电子株式会社 可变电阻存储器
CN103022348A (zh) * 2011-09-27 2013-04-03 中芯国际集成电路制造(上海)有限公司 相变存储器及其形成方法
CN103456880A (zh) * 2012-05-30 2013-12-18 中芯国际集成电路制造(上海)有限公司 相变存储器、其底部接触结构及其各自制作方法

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100612913B1 (ko) * 2004-12-16 2006-08-16 한국과학기술연구원 ＡＩＮ 열방출층 및 ＴｉＮ 전극이 적용된 상변화 메모리
US7408240B2 (en) * 2005-05-02 2008-08-05 Infineon Technologies Ag Memory device
KR100682948B1 (ko) * 2005-07-08 2007-02-15 삼성전자주식회사 상전이 메모리 소자 및 그 제조방법
KR100682969B1 (ko) * 2005-08-04 2007-02-15 삼성전자주식회사 상변화 물질, 이를 포함하는 상변화 램과 이의 제조 및 동작 방법
US7973384B2 (en) * 2005-11-02 2011-07-05 Qimonda Ag Phase change memory cell including multiple phase change material portions
JP4939324B2 (ja) * 2005-12-02 2012-05-23 シャープ株式会社 可変抵抗素子及びその製造方法
KR100680976B1 (ko) * 2006-01-23 2007-02-09 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
JP5061469B2 (ja) * 2006-02-15 2012-10-31 パナソニック株式会社 不揮発性記憶素子およびその製造方法
WO2007116749A1 (ja) * 2006-03-30 2007-10-18 Matsushita Electric Industrial Co., Ltd. 不揮発性記憶素子及びその製造方法
US20070267618A1 (en) * 2006-05-17 2007-11-22 Shoaib Zaidi Memory device
US20070267620A1 (en) * 2006-05-18 2007-11-22 Thomas Happ Memory cell including doped phase change material
TWI297948B (en) * 2006-06-26 2008-06-11 Ind Tech Res Inst Phase change memory device and fabrications thereof
KR100749740B1 (ko) * 2006-08-01 2007-08-17 삼성전자주식회사 상변화 메모리 장치의 제조 방법
TW200810092A (en) * 2006-08-15 2008-02-16 Ind Tech Res Inst Phase-change memory and fabrication method thereof
US20080265234A1 (en) * 2007-04-30 2008-10-30 Breitwisch Matthew J Method of Forming Phase Change Memory Cell With Reduced Switchable Volume
US7940552B2 (en) * 2007-04-30 2011-05-10 Samsung Electronics Co., Ltd. Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices
TWI336128B (en) * 2007-05-31 2011-01-11 Ind Tech Res Inst Phase change memory devices and fabrication methods thereof
KR100914267B1 (ko) * 2007-06-20 2009-08-27 삼성전자주식회사 가변저항 메모리 장치 및 그것의 형성방법
US7812333B2 (en) * 2007-06-28 2010-10-12 Qimonda North America Corp. Integrated circuit including resistivity changing material having a planarized surface
KR101308549B1 (ko) * 2007-07-12 2013-09-13 삼성전자주식회사 멀티-레벨 상변환 메모리 장치 및 그것의 쓰기 방법
US7642125B2 (en) 2007-09-14 2010-01-05 Macronix International Co., Ltd. Phase change memory cell in via array with self-aligned, self-converged bottom electrode and method for manufacturing
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US8338812B2 (en) * 2008-01-16 2012-12-25 Micron Technology, Inc. Vertical spacer electrodes for variable-resistance material memories and vertical spacer variable-resistance material memory cells
US7852658B2 (en) * 2008-03-14 2010-12-14 Micron Technology, Inc. Phase change memory cell with constriction structure
WO2009122583A1 (ja) * 2008-04-03 2009-10-08 株式会社 東芝 不揮発性記憶装置及びその製造方法
JP5356368B2 (ja) * 2008-04-03 2013-12-04 株式会社東芝 不揮発性記憶装置及びその製造方法
US8034655B2 (en) 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9343665B2 (en) * 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
US20100051896A1 (en) * 2008-09-02 2010-03-04 Samsung Electronics Co., Ltd. Variable resistance memory device using a channel-shaped variable resistance pattern
KR101486984B1 (ko) * 2008-10-30 2015-01-30 삼성전자주식회사 가변 저항 메모리 소자 및 그 형성방법
KR20100082604A (ko) * 2009-01-09 2010-07-19 삼성전자주식회사 가변저항 메모리 장치 및 그의 형성 방법
KR101574746B1 (ko) 2009-03-04 2015-12-07 삼성전자주식회사 가변저항 메모리 소자 및 그 형성 방법
US20110049456A1 (en) * 2009-09-03 2011-03-03 Macronix International Co., Ltd. Phase change structure with composite doping for phase change memory
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
CN102376880B (zh) * 2010-08-10 2013-10-23 中芯国际集成电路制造(上海)有限公司 相变存储器存储单元的制作方法
US8668361B2 (en) 2010-09-22 2014-03-11 Bridgelux, Inc. LED-based replacement for fluorescent light source
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8759809B2 (en) * 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8497182B2 (en) 2011-04-19 2013-07-30 Macronix International Co., Ltd. Sidewall thin film electrode with self-aligned top electrode and programmable resistance memory
KR20130042975A (ko) * 2011-10-19 2013-04-29 삼성전자주식회사 작은 콘택을 갖는 비-휘발성 메모리소자 형성 방법 및 관련된 소자
TWI469408B (zh) * 2012-05-07 2015-01-11 Univ Feng Chia 超薄與多層結構相變化記憶體元件
US8927957B2 (en) 2012-08-09 2015-01-06 Macronix International Co., Ltd. Sidewall diode driving device and memory using same
US8916414B2 (en) 2013-03-13 2014-12-23 Macronix International Co., Ltd. Method for making memory cell by melting phase change material in confined space
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6420725B1 (en) * 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US6031287A (en) * 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US20030075778A1 (en) * 1997-10-01 2003-04-24 Patrick Klersy Programmable resistance memory element and method for making same
JP2002150605A (ja) 2000-11-06 2002-05-24 Teijin Ltd 高密度光ディスク
US6514788B2 (en) * 2001-05-29 2003-02-04 Bae Systems Information And Electronic Systems Integration Inc. Method for manufacturing contacts for a Chalcogenide memory device
US6774387B2 (en) * 2001-06-26 2004-08-10 Ovonyx, Inc. Programmable resistance memory element
US6764894B2 (en) * 2001-08-31 2004-07-20 Ovonyx, Inc. Elevated pore phase-change memory
US6580144B2 (en) * 2001-09-28 2003-06-17 Hewlett-Packard Development Company, L.P. One time programmable fuse/anti-fuse combination based memory cell
EP1318552A1 (en) * 2001-12-05 2003-06-11 STMicroelectronics S.r.l. Small area contact region, high efficiency phase change memory cell and fabrication method thereof
US6864503B2 (en) * 2002-08-09 2005-03-08 Macronix International Co., Ltd. Spacer chalcogenide memory method and device
KR100448893B1 (ko) 2002-08-23 2004-09-16 삼성전자주식회사 상전이 기억 소자 구조 및 그 제조 방법
JP2004146500A (ja) * 2002-10-23 2004-05-20 Matsushita Electric Ind Co Ltd 薄膜の加工方法
KR100448895B1 (ko) * 2002-10-25 2004-09-16 삼성전자주식회사 상변환 기억셀들 및 그 제조방법들
KR20040047272A (ko) * 2002-11-29 2004-06-05 삼성전자주식회사 상전이형 반도체 메모리 장치
US7049623B2 (en) * 2002-12-13 2006-05-23 Ovonyx, Inc. Vertical elevated pore phase change memory
KR20040054250A (ko) * 2002-12-18 2004-06-25 삼성전자주식회사 상전이 메모리 셀 및 그 형성방법
AU2003303171A1 (en) * 2002-12-19 2004-07-14 Koninklijke Philips Electronics N.V. Electric device with phase change material and parallel heater
KR100504698B1 (ko) * 2003-04-02 2005-08-02 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
US6815704B1 (en) * 2003-09-04 2004-11-09 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids
US7291556B2 (en) * 2003-12-12 2007-11-06 Samsung Electronics Co., Ltd. Method for forming small features in microelectronic devices using sacrificial layers
US7858980B2 (en) * 2004-03-01 2010-12-28 Taiwan Semiconductor Manufacturing Co., Ltd. Reduced active area in a phase change memory structure
US7135727B2 (en) * 2004-11-10 2006-11-14 Macronix International Co., Ltd. I-shaped and L-shaped contact structures and their fabrication methods
US7348590B2 (en) * 2005-02-10 2008-03-25 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
US7408240B2 (en) * 2005-05-02 2008-08-05 Infineon Technologies Ag Memory device
US7910904B2 (en) * 2005-05-12 2011-03-22 Ovonyx, Inc. Multi-level phase change memory

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101388435B (zh) * 2007-09-13 2010-09-15 旺宏电子股份有限公司 电阻式随机存取存储器及其制造方法
WO2011011912A1 (en) * 2009-07-28 2011-02-03 Beijing Huizhi Fountain Science Co., Ltd Phase change memory and manufacturing method thereof
CN102104055A (zh) * 2009-12-21 2011-06-22 三星电子株式会社 可变电阻存储器
US8962438B2 (en) 2009-12-21 2015-02-24 Samsung Electronics Co., Ltd. Variable resistance memory device and method of forming the same
CN102104055B (zh) * 2009-12-21 2015-04-08 三星电子株式会社 可变电阻存储器
CN103022348A (zh) * 2011-09-27 2013-04-03 中芯国际集成电路制造(上海)有限公司 相变存储器及其形成方法
CN103022348B (zh) * 2011-09-27 2015-10-14 中芯国际集成电路制造(上海)有限公司 相变存储器及其形成方法
CN103456880A (zh) * 2012-05-30 2013-12-18 中芯国际集成电路制造(上海)有限公司 相变存储器、其底部接触结构及其各自制作方法
CN103456880B (zh) * 2012-05-30 2015-11-25 中芯国际集成电路制造(上海)有限公司 相变存储器、其底部接触结构及其各自制作方法

Also Published As

Publication number Publication date
JP2006074028A (ja) 2006-03-16
US7465675B2 (en) 2008-12-16
KR100568543B1 (ko) 2006-04-07
KR20060020514A (ko) 2006-03-06
JP4896464B2 (ja) 2012-03-14
US20060046509A1 (en) 2006-03-02

Similar Documents

Publication Publication Date Title
CN1763986A (zh) 形成具有小接触面积的相变存储器件的方法
TWI728616B (zh) 三維相變記憶體元件
US9245629B2 (en) Method for non-volatile memory having 3D array of read/write elements with efficient decoding of vertical bit lines and word lines
US8958228B2 (en) Non-volatile memory having 3D array of read/write elements with vertical bit lines and select devices and methods thereof
CN100350493C (zh) 存储器的存储装置及其制造方法
US8525298B2 (en) Phase change memory device having 3 dimensional stack structure and fabrication method thereof
US20130229846A1 (en) Memories with Cylindrical Read/Write Stacks
CN1773711A (zh) 多位非易失性存储器件及其操作方法和制造方法
CN101060129A (zh) 非易失性存储器件及其操作和制造方法
CN1507088A (zh) 横向相变存储器及其制造方法
CN1622360A (zh) 对于由电极孔的侧壁限定的相可变材料具有接触表面面积的相变存储器件及其形成方法
CN1819295A (zh) 记忆胞及其制造方法、记忆胞数组及记忆胞的操作方法
CN112713151A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
KR20220066953A (ko) 메모리 셀의 스트링을 포함하는 메모리 어레이를 형성하는 데 사용되는 메모리 어레이 및 방법
CN101393904B (zh) 包括层间导电接触的半导体器件及其形成方法
CN1828900A (zh) 含具有垂直栅电极的晶体管的半导体器件及其制造方法
CN1670980A (zh) 具有水平电极的硫属化合物记忆胞及其形成方法
CN1285121C (zh) 用于制造闪存器件的方法
CN1917177A (zh) 分离栅极快闪存储器及其制造方法
CN1291491C (zh) 半导体元件及其制作方法
CN1917166A (zh) 半导体元件及具有金属硅化物的导线的制造方法
CN118317611A (zh) 相变存储器及其制造方法、存储器***
CN113517311A (zh) 一种三维相变存储器的制备方法及三维相变存储器
CN1855441A (zh) 非挥发性存储器的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication