CN1761051A - 集成电路封装体及其制造方法 - Google Patents

集成电路封装体及其制造方法 Download PDF

Info

Publication number
CN1761051A
CN1761051A CNA2005100680025A CN200510068002A CN1761051A CN 1761051 A CN1761051 A CN 1761051A CN A2005100680025 A CNA2005100680025 A CN A2005100680025A CN 200510068002 A CN200510068002 A CN 200510068002A CN 1761051 A CN1761051 A CN 1761051A
Authority
CN
China
Prior art keywords
semiconductor element
integrated circuit
substrate
circuit package
package body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100680025A
Other languages
English (en)
Inventor
陈宪伟
陈学忠
郑义荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1761051A publication Critical patent/CN1761051A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及一种集成电路封装体及其制造方法，所述集成电路的封装体，其具有凹面的封胶体，以防止元件分层，并增加热传输效率。一聚合物为基础材料的封胶体密封一半导体元件和一接合线，且一空穴结构是借由印刷、激光钻孔、微影、干蚀刻、晶片切割或其它表面图形化技术，形成在封胶体的表面。本发明所述集成电路封装体及其制造方法，可防止元件分层和增加热传输效率，且可抵消含凹面的封胶体和半导体元件之间CTE不同的影响。

Description

集成电路封装体及其制造方法
技术领域
本发明是有关于一种集成电路的封装体，特别是有关于一种具有凹面的封装主体，以防止元件分层，并增加热传输效率。
背景技术
半导体晶片在其制造完成后，会进行封装以使用之。现今，半导体技术是采用缩小尺寸的封装，例如晶片包括阵列区和周边区的晶片，其在周边区是包括输入和输出端，至密封塑料模的导线架的一端。现有技术用以接合及电性连接半导体晶片和印刷电路板、中介片或是一挂载基板的技术为覆晶贴合、金属线接合和自动胶带接合。在金属线接合的技术中，半导体晶片是以适当的接合剂(例如环氧化物或是接合带)粘接到基板上。之后，多个金属线是分别贴合到每一半导体晶片的接合垫，且延伸到相对应基板的接合垫。金属线接合是采用以下已知的金属线接合技术，例如超声波接合、热压接合和热超声波接合。
一般，是使用环氧混合物密封金属线，以避免塑料模封装所造成的污染。塑料模封装亦包括连接至晶片的金属接脚。导线架是形成终端接脚且提供经由基板至晶片的外部接脚。
塑料模封装是将晶片输入/输出接触间有效的放大，且保护集成电路防止机械和环境的破坏(例如可影响元件表面的化学物、水气和气体)。封装的环氧混合物密封是具有以下的优点：较轻的重量、较低的成本和较高的制造效率，但有时其亦会造成元件的失效。举例来说，在铸模过程后，通常在封装会发生内部分层及元件和环氧封胶体分离。此分层是位于环氧封胶体和晶片、导线架或是晶片接合材料的接面，且称为“不接合”(disbonding)。此分层可为粘着的失效(化学接合)，及环氧封胶体和其它材料收缩的差异。若是水气沿分层侵入，封装的基板可能***，造成不易或是无法电性连接印刷电路板。
通常造成晶片和环氧混合物模的分层的主要原因为其间的热膨胀系数CTE(coefficient of thermal expansion)的不同所造成的热应力。以下是一半导体元件金属接线的例子：环氧混合物模、导线架和接合带具有不同的CTE，因此产生热机械应力，进而造成其间在高温铸模温度至相对的低温时，其接合度不足。然而，环氧混合物模的热传导性较差，因此未来即使消散热能，仍会影响到塑料模封装的生命周期和品质。
现已有许多的研究以解决封装的材料间CTE不同所造成的问题，例如美国专利第6384487号、第6700210号及第6580171号。然而，已知的研究是较昂贵或是不易组装，且其通常会伴随较差的粘着及较低的热传递效率。
发明内容
本发明的一目的为提供一主体表面具有凹面结构的半导体元件的封装体，以防止元件分层和增加热传输效率。
本发明的另一目的为提供一半导体元件封装体，其具有一缓冲层介于含凹面的封胶体和半导体元件之间，以抵消其间CTE不同的影响。
本发明的又另一目的为提供一具有IC封装体的存储器模块，其是由含凹面主体密封。
本发明的又另一目的为提供一具有一连接到至少一存储器模块织处理器的电子***，其中此存储器模块具有一IC封装体，且此IC封装体是以含凹面主体密封。
因此，为达成上述目的，本发明提供一种集成电路封装体。一基板具有第一接触区域和第二接触区域。一半导体元件是贴合到基板的第一接触区域。多个接合线，电性连接半导体元件，至基板的第二接触区域。一封胶体，密封半导体元件和接合线，其中一凹面结构是形成在封胶体上。
本发明所述的集成电路封装体，该封胶体是为聚合物为基础的材料。
本发明所述的集成电路封装体，凹面结构包括至少一几何图形的凹穴，至少一网状凹穴，或是两者的组合。
本发明所述的集成电路封装体，该凹面结构是形成在该封胶体顶部的和该半导体元件相对应的一投射区域。
本发明所述的集成电路封装体，该基板包括一第三接触区域，借由多个导电手指或是焊锡球电性连接至一外板。
本发明所述的集成电路封装体，更包括一缓冲层，介于该封胶体和该半导体元件之间。
本发明所述的集成电路封装体，该封胶体密封部分该基板。
本发明提供一种形成集成电路封装体的方法。首先，提供一基板，其具有第一接触区域和第二接触区域。其后，提供一半导体元件，半导体元件具有主动表面和非主动表面。接着，贴合半导体元件的非主动表面至基板的第一接触区域。线连接半导体元件的主动表面至基板的第二接触区域。后续，形成一具有凹面结构的封胶体以封胶半导体元件和连接线。
本发明所述的集成电路封装体的制造方法，该凹面结构包括至少一几何图形的凹穴，至少一网状凹穴，或是两者的组合。
本发明所述的集成电路封装体的制造方法，该凹面结构是借由印刷、激光钻孔、微影、蚀刻、晶片切割或上述组合的方法在该封胶体表面图形化形成。
本发明提供一种存储器模块。一基板包括第一接触区域、第二接触区域和第三区域。一半导体元件包括主动表面和非主动表面，其中半导体元件的非主动表面是贴合到基板的第一接触区域。多个接合线，电性连接半导体元件的主动表面至基板的第二接触区域。一封胶体，封胶半导体元件和接合线，其中一凹面结构是形成在封胶体上。一模块板电性连接基板的第三区域。
本发明提供一种半导体元件组装体。多个导电手指包括第一部分和第二部分。一基板，包括第一面和第二面，其中基板的第一面是贴合到导电手指的第一部分。一半导体元件，包括主动表面和非主动表面，其中半导体元件的非主动表面是贴合到基板的第二面。一封胶体，封胶半导体元件的主动表面、接合线、基板和导电手指的第一部分，其中一凹面结构是形成在封胶体上。一电路板电性连接至导电手指的第二部分。
本发明所述集成电路封装体及其制造方法，可防止元件分层和增加热传输效率，且可抵消含凹面的封胶体和半导体元件之间CTE不同的影响。
附图说明
图1A至图1D是为本发明实施例半导体元件封装体的示意图；
图2A是为图1A沿2-2的剖面图；
图2B是揭示在封胶体上广泛分布圆形凹穴的剖面图；
图3A和图3B是揭示在半导体晶片和含孔穴封胶体间具有缓冲层的剖面图；
图3C和图3D是揭示介于半导体元件和含孔穴封胶体间的缓冲层具有额外的成份的剖面图；
图4是为本发明一实施例含孔穴封胶体QFP型封装体的一剖面图；
图5是为根据本发明的一实施例具有凹面结构表面的封胶体的BGA型封装体剖面图。
具体实施方式
本发明提供一具有含凹面封胶体的半导体元件封装，以防止半导体元件和封胶体间的分离，并克服现有技术的问题。本发明的个别封装体可借由相配与相容的要件而连接到中介片、载台基板、电路板、多晶片模块基板、存储器模块或是其它半导体封装体。本发明的个别封装体内所密封的半导体元件包括：例如集成电路、存储器元件、微处理器、逻辑阵列、电路模块和各种电子***的附属元件。本发明的一个或多个封装体可并入半导体元件组装体、存储器模块、计算机***或是其它电子***。
以下将以实施例详细说明作为本发明的参考，且范例是伴随着图标说明之。在图示或描述中，相似或相同的部分是使用相同的图号。在图示中，实施例的形状或是厚度可扩大，以简化或是方便标示。图标中元件的部分将以描述说明之。可了解的是，未绘示或描述的元件，可以具有各种本领域技术人员所知的形式。此外，当叙述一层是位于一基板或是另一层上时，此层可直接位于基板或是另一层上，或是其间亦可以有中介层。
图1A至图1D是为本发明实施例半导体元件封装体的示意图。如图1A所示，提供一半导体元件10(亦可称为半导体晶片)，其包括一主动表面12，且主动表面12上制作有多个接合垫14以供作为半导体元件10的外部连接。此接合垫14是经由一接合线16连接到一基板20的第一表面20a。一般来说，接合垫14可延伸到第一表面20a的第一接触区域的相对应垫，或是当基板20和导线架整合时，接合垫14可延伸到导线手指以提供基板20至半导体元件10之间的内部信号、能量和接地路径。
为简化与方便说明，图示是未绘示相对应垫及第一接触区域。半导体元件10的非主动表面，亦即相对于主动表面12的表面，是借由一粘合材料18(例如环氧化物或是接合带)贴合到基板20的第一表面20a。一般来说，半导体元件10的非主动表面是贴合到第一表面20a的第二接触区域，且为简化，图示中并未标示第一表面和第二接触区域的标号。基板20的第二表面20b，亦即相对于第一表面20a的表面，可借由相配且兼容的连接元件(例如导线架或焊锡球)以连接到印刷电路板、多晶片模块基板、存储器模块或是其它半导体封装体。更甚者，一含凹面封胶体22是密封一半导体元件10和接合线16，以形成一独立的封装体30。该封胶体22可密封基板20的一部分或全部，其可依封装需求或形式而决定。
半导体元件10可以包括至少具有一存储功能、逻辑功能、感应功能和程序功能的集成电路。半导体元件可以包括存储器元件，例如：动态随机存储器(DRAM)、静态存储器(SRAM)、闪存或是其它嵌入式存储器元件。半导体元件10可包括影像侦测器、微处理器或逻辑阵列。半导体元件10可以为电路模块(例如存储器模块、元件驱动器、电源模块、通讯模块或处理模块)的一部分。半导体元件10可以为电子***(例如控制***、打印机、扫描仪、计算器、显示***、移动电话或自动出纳***)的一附属元件。
接合线16是分别接合到半导体元件10上的接合垫14，且延伸到基板20的相对应垫，或是导线架的导线手指。接合线16的接合技术可采用一般已知的技术，例如超声波接合、热压接合或/和热超声波接合。基板20包括中介片、挂载基板、支撑构件或导电元件，可以机械性支撑半导体元件10，且提供外部电路的接触。依照封装形式和产品的需求，基板20的材料可选择例如玻璃、聚亚酰胺、金属、环氧树脂或TAB(tape auto bonding)胶带。当基板20和导线架整合，基板20和导线架间的联接可使用经由孔洞、热压接合、焊接及粘合薄膜。
封胶体22是为一铸膜的复合物，且封胶体22的表面是图形化以形成一凹面结构24。铸膜的复合物可为以聚合物为基础的材料，且聚合物包括热固聚合物、热塑性聚合物和其组合。聚合物为基础的材料包括：例如塑性材料、环氧树脂、聚亚酰胺、聚对苯二甲酸二乙酯PET、聚氯乙烯PVC、有机玻璃PMMA(又名“压克力”)和掺杂有填充料的聚合物。填充料例如为纤维、粘土、陶瓷材料或非有机颗粒。在一实施例中，封胶体是为环氧化物，例如环氧化甲酚酚醛清漆ECN、二苯基环氧树脂或液态树脂。在一实施例中，封胶体是为环氧树脂，且可供选择的包括一或是多个填充料，以提供所需求的特性。举例来说，填充物可以为铝、氧化钛、炭黑、碳酸钙、高岭土、云母、硅土、滑石或木粉。使用聚合物为基础的材料密封半导体元件和接合线的方法包括覆顶式(glob top)封装体或注塑形(transfer molding)封装体。举例来说，在封胶***中，贴合在基板20上的半导体元件10是放置在一封胶室中，且铸模复合物是流到半导体元件10上，且之后进行预加热和固化制程，以使聚合物为基础的材料固化。
本发明是使用聚合物为基础的材料作为封胶体22，以提供一种机械性保护以防止半导体元件10遭受外部的冲击和施力，并提供一种化学性保护以防止环境的化学物、水气和气体侵入半导体元件10。为了使封装体30减少热应力和增加热传输效率，本发明更在封胶体22上图形化以形成凹面结构24，且其不影响上述的机械和化学特性的保护。此外，凹面结构24是增加封胶体22的表面积，如此可释放封胶体22和半导体元件10间的CTE不同的影响，防止元件分层且增加粘着特性。
凹面结构24亦延长半导体元件10形成热的散热路径，因此可增加热传导效率。和已知封装技术相较，本发明是整合封胶体22和凹面结构24以解决IC分层的问题，且具有重量轻、低成本、高制造效率的优点。
凹面结构24是定义形成于封胶体22表面上，且未暴露半导体元件10或是接合线16。在一实施例中，凹面结构24可任意的或是广泛的散布在封胶体表面，举例来说，其形成在***区域、中央区域或是两者。在一实施例中，凹面结构24是在相对应于半导体元件10的位置图形化(例如一半导体元件10的投射区域22a)。凹面结构可以依产品的需求和制程的限制而在形状上做适当的改变。此几何特征在设计上是为相对的简单，且其可应用在大量制造。以下揭示不同的凹面结构24的形状。如图1A所示，在一实施例中，凹面结构24包括多个圆形的凹穴24a，其可以任意的分布，或是在投射区22a中阵列分布。如图1B所示，在一实施例中，凹面结构24包括多个圆形的凹穴24a，其是广泛的分布在封胶体22的表面。如图1C所示，在一实施例中，凹面结构24包括多个平行的沟槽24b，其可以是平行、垂直、交错或是不交错。如图1D所示，在一实施例中，凹面结构24包括至少一网状的凹穴24c。
图2A是为图1A沿2-2的剖面图，其揭示圆形凹穴24a的尺寸，但揭示圆形凹穴24a的剖面形状只供一选择，本发明并不限定于此。图2B是揭示在封胶体上广泛分布圆形凹穴24a的剖面图。
依照元件厚度和封装体的比例，封胶体的厚度可介于0.2mm至0.35mm。依产品的需求和制程的限制，多个圆形凹穴24a可以具有不同或是相同的尺寸。举例来说，每一圆形凹穴24a的深度H是为1μm～200μm。每一圆形凹穴24a的宽度为W，且其符合以下公式：
H W ≅ 0.1 ~ 50 ,
而S是为圆形凹穴24a间的距离，其符合 S W ≥ 0.5 . 圆形凹穴24a间的距离S可以约大于0.02μm。图2A及图2B可适用于网状凹穴24b和长条形沟槽24c的凹面结构。此外，网状凹穴24b的凹面结构和长条形沟槽24c的凹面结构亦可以适用于上述的尺寸比例H、W、S。
上述图形化封胶体可采用以下方法：印刷法、激光钻孔法、微影、蚀刻法以及晶片切割，可转移凹面结构24的图形至固化的封胶体的表面。在一使用印刷技术的实施例中，一具有相对应的印记是压到相对应的封胶体中，因此在封胶体的表面产生三维的压印。此压印方法是相对简单且可有效率的进行生产。在另一采用微影技术和其它半导体相关技术的实施例中，一光致抗蚀剂层经由曝光和显影以作为一掩膜，其后以等离子蚀刻方法去除封胶体的暴露区域，其是蚀刻至预定深度H。此外，凹面结构24可以在形成封胶体22中，在同环境(in situ)中进行图形化。
此外，本发明亦在半导体元件10和含孔穴的封胶体22间提供一缓冲层，以更进一步抵消和减少CTE不同的效应，可更进一步改进封装体的可靠度及元件特性。图3A和图3B是揭示在半导体晶片10和含孔穴封胶体22间具有缓冲层32的剖面图。缓冲层32是用以覆盖半导体元件10和接合线16，且其后以含孔穴封胶体22密封。缓冲层32可以为一介电层，例如含氧金属，或含氮金属。
图3C和图3D是揭示介于半导体元件10和含孔穴封胶体间的缓冲层32具有额外的成份34的剖面图。此额外成份34可以为添加物(例如纤维、粘土、非有机颗粒)，而混合在缓冲层中。此额外成份34可以为离子，例如布植入缓冲层32的碳离子和氮离子。此外，添加物34亦可以为缓冲层32中形成的气泡或是空孔。
本发明的半导体元件封装体可使用在打线封装结合各种型态的封胶封装体，其包括四方扁平封装(quad flat package，QFP)、四方扁平无外引脚式(quad flat non-leaded，QFN)球状阵列封装(BGA)，但本发明不限于此。以下揭示各封装技术。
QFP型封装是为半导体元件连接到导线架，且将其封胶以形成封装体，如此多个导线手指从封胶体侧向伸出。根据基板材料和基板和导线架的互动可称为“PACKHOL”、“PC-QFP”、“Hyper Quad”、“TAB-OFF”、“BOL PKG”和“COF”。根据外引脚的形状有三种型态的QFP，其为四方扁平I外引脚式(quadflat I-leaded，QFI)四方扁平J外引脚式(quad flat J-leaded，QFN)四方扁平无外引脚式(quad flat non-leaded，QFN)。QFN型态使用导线架的底部以电性接合至印刷电路板，而不使用引线。此项特点可使QFN型态封装有较小的尺寸，而无接脚的设计可使其较轻薄，以符合新颖的电子零件，特别是使用在例如手机、或是手提电脑等移动电子产品。
图4是为本发明一实施例含孔穴封胶体QFP型封装的一剖面图。此示范性的封装体40称为晶片上有薄膜COF(chip on film)，其使用具有薄膜的基板42经由在基板42底层部分的第一接合材料46a接合到导电手指44的内部部分44a。一半导体元件48是经由一第二接合材料46b接合到基板42的上侧。此半导体元件48的主动表面是借由导电线电性连接至导电手指44的内部部分44a。基板42、半导体元件48、接合线50及导电手指44的内部部分44a是由一聚合物为基础的封胶体52封胶。聚合物为基础封胶体52的顶部是借由印刷、微影、蚀刻或其它表面图形化技术，图形化以形成凹面结构54。此外，导电手指44的外部部分44b可选择性的连接到外部板56(例如印刷电路板、模块板或是其它半导体封装体)。此凹面结构可防止因为CTE不同所造成的元件分离，且提供额外的散热路径。
BGA型封装是基板是作为晶片承载，其上表面是供作和半导体晶片导线接合，而其下表面是提供多个阵列排列的焊球，因此增加I/O连接的数目。在表面接合SMT制程中，BGA封装是借由焊球机械性贴合和电性连接至一外板。图5是为根据本发明的一实施例具有凹面结构表面的封胶体的BGA型封装剖面图。在一示范性的BGA型封装60中，一半导体元件62是借由一贴合材料66贴合至一基板64，且此半导体元件62的主动表面是借由接合线68连接到基板64。借由封胶和固化程序，一封胶体的主体70是密封半导体元件62和导电线68。一封胶体70的表面是经由例如印刷、微影、蚀刻或其它表面图形化技术图形化，以形成凹面结构72。多个阵列排列的导电球74是经由焊锡热回流制程贴合到基板64的背面，其使封装体接合到外板76(包括印刷电路板、模块板或其它半导体封装体)。此凹面结构72防止因为CTE不同所造成的元件分离，且提供额外的散热路径。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下：
10～半导体元件
12～主动表面
14～接合垫
16～接合线
18～粘合材料
20～基板
20a～第一表面
20b～第二表面
22～含凹面封胶体
22a～投射区域
24～凹面结构
24a～圆形的凹穴
24b～沟槽
24c～网状的凹穴
30～封装体
32～缓冲层
34～添加物
40～封装体
42～基板
44～导电手指
44a～内部部分
44b～外部部分
46b～第二接合材料
48～半导体元件
50～接合线
52～封胶体
54～凹面结构
56～外部板
60～BGA型封装体
62～半导体元件
64～基板
66～贴合材料
68～接合线
70～封胶体
72～凹面结构
74～导电球
76～外板

Claims (10)

1、一种集成电路封装体，其特征在于所述集成电路封装体包括：
一基板，具有一第一接触区域和一第二接触区域；
一半导体元件，贴合到该基板的第一接触区域；
多个接合线，电性连接该半导体元件至该基板的第二接触区域；及
一封胶体，密封该半导体元件和该接合线，其中一凹面结构是形成在该封胶体上。
2、根据权利要求1所述的集成电路封装体，其特征在于：该封胶体是为聚合物为基础的材料。
3、根据权利要求1所述的集成电路封装体，其特征在于：凹面结构包括至少一几何图形的凹穴，至少一网状凹穴，或是两者的组合。
4、根据权利要求1所述的集成电路封装体，其特征在于：该凹面结构是形成在该封胶体顶部的和该半导体元件相对应的一投射区域。
5、根据权利要求1所述的集成电路封装体，其特征在于：该基板包括一第三接触区域，借由多个导电手指或是焊锡球电性连接至一外板。
6、根据权利要求1所述的集成电路封装体，其特征在于：更包括一缓冲层，介于该封胶体和该半导体元件之间。
7、根据权利要求1所述的集成电路封装体，其特征在于：该封胶体密封部分该基板。
8、一种集成电路封装体的制造方法，其特征在于所述集成电路封装体的制造方法包括：
提供一基板，该基板具有一第一接触区域和一第二接触区域；
提供一半导体元件，该半导体元件具有一主动表面和一非主动表面；
贴合该半导体元件的非主动表面至该基板的第一接触区域；
线连接半导体元件的主动表面至该基板的第二接触区域；及
形成一具有凹面结构的封胶体以封胶该半导体元件和该连接线。
9、根据权利要求8所述的集成电路封装体的制造方法，其特征在于：该凹面结构包括至少一几何图形的凹穴，至少一网状凹穴，或是两者的组合。
10、根据权利要求8所述的集成电路封装体的制造方法，其特征在于：该凹面结构是借由印刷、激光钻孔、微影、蚀刻、晶片切割或上述组合的方法在该封胶体表面图形化形成。
CNA2005100680025A 2004-10-13 2005-04-29 集成电路封装体及其制造方法 Pending CN1761051A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/962,478 US20060076694A1 (en) 2004-10-13 2004-10-13 Semiconductor device package with concavity-containing encapsulation body to prevent device delamination and increase thermal-transferring efficiency
US10/962,478 2004-10-13

Publications (1)

Publication Number Publication Date
CN1761051A true CN1761051A (zh) 2006-04-19

Family

ID=36144457

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100680025A Pending CN1761051A (zh) 2004-10-13 2005-04-29 集成电路封装体及其制造方法

Country Status (3)

Country Link
US (1) US20060076694A1 (zh)
CN (1) CN1761051A (zh)
TW (1) TWI283915B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100437993C (zh) * 2006-05-23 2008-11-26 台达电子工业股份有限公司 电子封装元件
WO2022179543A1 (zh) * 2021-02-24 2022-09-01 华为技术有限公司 芯片封装结构及电子设备

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4470171B2 (ja) * 2004-12-15 2010-06-02 エルピーダメモリ株式会社 半導体チップ、その製造方法およびその用途
US7511228B2 (en) * 2005-09-14 2009-03-31 Schmartboard, Inc. Printed circuit board
DE102006007303A1 (de) * 2006-02-16 2007-08-30 Infineon Technologies Ag Leiterplatte
DE102007012003A1 (de) * 2007-03-10 2008-09-11 Klaus-Peter Bergmann Vergossene Elektroanordnung und Verfahren zum Vergießen einer wenigstens ein Elektrobauteil aufweisenden Elektroanordnung
US20090260862A1 (en) * 2008-04-16 2009-10-22 Andrew Yaung Circuit modification device for printed circuit boards
US20110075387A1 (en) * 2008-05-21 2011-03-31 Homer Steven S Strain Measurement Chips For Printed Circuit Boards
US8472199B2 (en) 2008-11-13 2013-06-25 Mosaid Technologies Incorporated System including a plurality of encapsulated semiconductor chips
TWI575684B (zh) * 2011-06-13 2017-03-21 矽品精密工業股份有限公司 晶片尺寸封裝件
JP6136978B2 (ja) * 2014-02-25 2017-05-31 トヨタ自動車株式会社 半導体装置及びその製造方法
KR20150111422A (ko) * 2014-03-21 2015-10-06 엘에스산전 주식회사 자동차용 전장 부품 케이스
JP2017009725A (ja) * 2015-06-19 2017-01-12 ソニー株式会社 表示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144982A (ja) * 1991-11-19 1993-06-11 Nippon Precision Circuits Kk 集積回路装置
US5438216A (en) * 1992-08-31 1995-08-01 Motorola, Inc. Light erasable multichip module
US5998867A (en) * 1996-02-23 1999-12-07 Honeywell Inc. Radiation enhanced chip encapsulant
US6700210B1 (en) * 1999-12-06 2004-03-02 Micron Technology, Inc. Electronic assemblies containing bow resistant semiconductor packages
US6384487B1 (en) * 1999-12-06 2002-05-07 Micron Technology, Inc. Bow resistant plastic semiconductor package and method of fabrication
US6580170B2 (en) * 2000-06-22 2003-06-17 Texas Instruments Incorporated Semiconductor device protective overcoat with enhanced adhesion to polymeric materials
JP2002134660A (ja) * 2000-10-26 2002-05-10 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
TW454287B (en) * 2000-12-06 2001-09-11 Siliconware Precision Industries Co Ltd Multi-media chip package and its manufacture
US6400014B1 (en) * 2001-01-13 2002-06-04 Siliconware Precision Industries Co., Ltd. Semiconductor package with a heat sink

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100437993C (zh) * 2006-05-23 2008-11-26 台达电子工业股份有限公司 电子封装元件
WO2022179543A1 (zh) * 2021-02-24 2022-09-01 华为技术有限公司 芯片封装结构及电子设备

Also Published As

Publication number Publication date
TW200612528A (en) 2006-04-16
US20060076694A1 (en) 2006-04-13
TWI283915B (en) 2007-07-11

Similar Documents

Publication Publication Date Title
CN1761051A (zh) 集成电路封装体及其制造方法
US8115296B2 (en) Electronic device package
CN1198332C (zh) 布线基片、半导体器件和布线基片的制造方法
CN100568498C (zh) 半导体器件及其制造方法
JP3163419B2 (ja) 電子部品の製造方法
CN1459855A (zh) 半导体器件及其制造方法
JP2008182242A (ja) 固体発光デバイス用のリード・フレーム・ベースのパッケージと固体発光デバイス用のリード・フレーム・ベースのパッケージを形成する方法
JP2011507228A (ja) Ｌｅｄパッケージ及びその製造方法
CN1674241A (zh) 半导体器件、其制造方法及其液晶模块和半导体模块
CN1185698C (zh) 半导体装置及其制造方法、电路板以及电子设备
CN1274474A (zh) 集成电路封装用的芯片级球形格栅阵列
CN1239589A (zh) 集成电路封装用的芯片级球形格栅阵列
CN101312203A (zh) 具有晶粒接收开孔之芯片尺寸影像传感器及其制造方法
JP2009524930A (ja) 発光ダイオードパッケージ及びその製造方法
CN1925141A (zh) 晶片封装结构
CN1638120A (zh) 半导体组装体及其制造方法
TW201025464A (en) Shrink package on board
CN1497687A (zh) 电路装置的制造方法
CN1577840A (zh) 半导体器件的堆叠封装
CN1542963A (zh) 半导体装置及其制造方法、电子设备、电子仪器
CN1531089A (zh) 半导体装置、电子设备及它们制造方法，以及电子仪器
TW200832724A (en) Semiconductor package with encapsulant delamination-reducing structure and method of making the package
KR101933927B1 (ko) 매입형 칩 스케일 패키지 발광 디바이스 및 제조 방법
TWI313500B (zh)
CN1941336A (zh) 增进晶背散热的薄型封装构造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication