TWI313500B - - Google Patents
Download PDFInfo
- Publication number
- TWI313500B TWI313500B TW095102335A TW95102335A TWI313500B TW I313500 B TWI313500 B TW I313500B TW 095102335 A TW095102335 A TW 095102335A TW 95102335 A TW95102335 A TW 95102335A TW I313500 B TWI313500 B TW I313500B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- optoelectronic semiconductor
- semiconductor die
- tin
- assembly structure
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Led Device Packages (AREA)
- Dicing (AREA)
Description
l3!350〇 九、發明說明: 【發明所屬之技術領域】 本毛明ίτ、有關—種半導體組裝構造之製造方法,尤指 具有晶圓級光電半導體組裝構造之製造方法。 【先前技術】 3士 I相關業界所認知的,光電半導體晶粒封裝生產 、'、θ產力k种疋近年來各種晶粒封裝及代工廠商積極研 X及建構之項目,其所使用之技術方式如生產流程改善或 1材料之使料等可適用於各種晶粒封裝之場所,以使得 、牛低成本及工k成本需求得以達成;目前為止生產流程改 县可=說是非常重要的改善項目,因為晶粒封裝的機台多 為W工料π製做之機械,略有更改,往往代價高昂, 疋可以配合固有的機台特性做出週邊流程之改善,相對 成本較低而且成效顯著。 在1C基板方面(包括BGA(球型柵狀陣列基板)、csp(晶 粒規格封裝基板)、Flipchip(覆晶基板)三大類),其中Ic 基板近年成長幅度大;近年來台灣、南韓及大陸等地並積 極擴充增層基板的產量及持續投資雷射鑽孔機設備,使其 增加基板生產上的競爭力。未來由於可攜式電子產品輕薄 知·小之需求趨勢,將促使電路板朝向細線化及微孔技術發 ,丄加上小型封裝技術的進步,也使得高階IC基板的需求 t向,連帶使小尺寸晶粒封裝前景一片看好。為了滿足手 機板、通訊產品及汽車工業的需求,預期未來小尺寸晶粒 封裝將會再持續發展。 5 1313500 、明荟考如第-圖所示,其為習知之發光二極體封 造】a,基材]0a黏著發光二極體晶幻如,並連上 ’ 以封裝材料恤封裝之狀況,尤其是面對組裝時, ,光-極體封裝構造la面對較繁雜之製造程序問題及效安 :=二上如峨材時整體尺寸過大或精度不: 及外加迅路(基材上之電路)體積太大,在實 影響縣尺寸相加功能,並且對封裝良率也 ; 響。叫必要研發出-種利於封裝尺寸縮小及容易附: ,大功此且精度易於控制的封裝結構來符合實際應用之要 二’此外’白知RGB三色晶粒(111〜113)發光混合成白光, 二限於封〜基材與線路設計無法細線化,$職三色晶粒 一 1 113)!去罪近,導致晶粒之間的距離較遠光點分散。 同樣情況亦發生在Μ測II封裝領域。 丄。口此為使生產之程序能夠改善,且能持續高品質及高 文率運作冑必要配合實際狀態研發新生產流程及新構造 而以印刷導電膠方切導電膠以印刷方式直接塗佈於晶圓 上或佈δχ導電凸塊’再將光電半導體晶粒貼到晶圓上以進 封衣生產線使%·組裝品質及功能提高,因為在光電半導 體晶粒貼附於晶圓係為之貼合方式;並且因為使用印刷方 =上t或佈5又導电凸塊,對位精度高而成本低,成本與良 t皆可提升’配合進—步架構各週邊機具,並符合工業工 ί之机私排配原理,因此尋找出—種更方便之技藝使得本 1明能夠具有處理多方面各種之狀職力,因此研發出本 I明來達成上述之需求。尤其大尺寸之光電半導體(發光二 1313500 極體、光感測器或功率晶片)可適用於本發明,因為大尺寸 之光電半導體可於晶圓中預植所需模組電路以縮小光電裝 置體積,而其它種類之配合應用半導體晶粒亦可配合覆蓋 在該光電半導體之附近。另外,大尺寸由於有群聚產生的 熱效應,習知電路板(如環氧樹脂基板)之散熱效果不佳, 對產品壽命有一定程度之影響。 緣是,本發明人有感上述缺失之可改善,且依據多年 來從事此方面之相關經驗,悉心觀察且研究之,並配合學 理之運用,而提出一種設計合理且有效改善上述缺失之本 發明。 【發明内容】 本發明之主要目的在於提供一種晶圓級光電半導體組 裝構造之製造方法,也就是新生產流程方法產生之構造, 而且可以成本低廉之架構及以配合相關之較方便專用週邊 自動機施行,可用於光電半導體晶粒封裝產品之應用場 所,可以提供低成本高品質之效果。 本發明之次一目的在於提供一種晶圓級光電半導體組 裝構造之製造方法,係可以提供細線及微型化組裝結構。 本發明之另一目的在於提供一種晶圓級光電半導體組 裝構造之製造方法,係可於晶圓中預植所需模組電路以縮 小光電裝置體積,可將單一晶片做為模組化晶片或直接封 裝成元件。 本發明之又一目的在於提供一種晶圓級光電半導體組 裝構造之製造方法,係利用晶圓基版提供良好的散熱性。 7 1313500 本發明之進一目的在於提供一種晶圓級光電半導體組 裝構造之製造方法,可以切割方式裁切出所需應用的大、 小不同尺寸之螢幕,而且若產生生產不良的壞點,亦可將 之切成單一單元(uni 1;)的LED (發光二極體)做生產的有 效利用。 為了達成上述目的,本發明晶圓級光電半導體組裝構 造之製造方法,其步驟包含:準備一具備覆蓋晶粒接合之 預定位置的晶圓;塗佈導電材料於該預定位置;將光電半 導體晶粒層豐於該晶圓之導電材料上,以南分子材料封裝 該光電半導體晶粒形成'半成品,以及依所需之尺寸,對 該半成品切割出大、小不同尺寸或單一單元之光電半導體 晶粒組裝構造。 為了使能更進一步瞭解本發明為達成預定目的所採取 之技術、手段及功效,請參閱以下有關本發明之詳細說明 與附圖,相信本發明之目的、特徵與特點,當可由此得一 深入且具體之暸解,然而所附圖式僅提供參考與說明用, 並非用來對本發明加以限制者。 【實施方式】 請參考以下所述為本發明運作原理,其中本發明為利 用導電膠印刷塗佈於晶圓之上或覆蓋金(或錫)凸塊之步 驟’以方便光電半導體在晶圓上進行晶粒貼合的生產流 程,進一步以簡單的方式來描述本發明之流程即為:晶圓 製成、設置導電材料、將光電半導體晶粒層疊於晶圓上(可 省略打連接線;一般為金線)、封裝及切割,且印刷對位減 13135〇〇 v累積%位誤差,有助於對位梦 ;圓而言放置對位容易,加上:;配 成本地定義出有益於實際應用 °輔助機台,3匕即令 圓上可預= 日日粒封裝生產系統。且晶 麗保護預壓二極體(如一-)、過電 圓中,有利提升光電半或防靜電構造植於晶 10之讀曰=1面及背面之晶圓丨。,該晶圓 晶粒12,合之預定位置18、光電半導體 粒接點_曰圓1〇、、=半導體或發光二極體),其具有晶 該晶圓正之預定位置18相接合、以及位於 體與讀晶圖in。辞土电材枓。該導電材料連接該光電半導 器。◎ °’電半導體可為發光二極體或影像感測 電材料)於爷 之阳圓l〇 ;塗佈導電膠塊13(導 膠塊13上·以古八工^ )日日粒層豐於s亥晶圓10之導電 -半成。.’:料封裝該光電半導體晶粒12形成 丄:及依所需之尺寸,對該半成品綱出大 不單一單元之光電半導體晶粒組裝構造。小 吻茶考第三圖為本菸 構造之上視圖,其中晶圓::::二:半導體組裝 體晶㈣’再請參考第三圖係為二導 晶圓10黏合之立丨丨而媸、Α好 电卞♦紅日日粒12與 構化’其包含晶圓…具有正面及背面, 1313500 且該正面具有覆晶接合之預定位置18 ;該光電半導體晶粒 12,具有複數個覆晶接點11,以與該晶圓10正面之預定位 置18相接合;及導電膠塊13,位於該晶圓之正面,用以連 接該光電半導體晶粒12及該晶圓10。此外可以切割方式裁 切出所需應用大、小不同尺寸(如虛線所圍繞之範圍)之 螢幕,而且若產生生產不良的壞點,亦可將之切成單一單 元(unit)(如虛線所圍繞之範圍)的LED (發光二極體) 做生產的有效利用,對於生產良率上有很大的幫助。 請參考第四圖至第六圖以詳述本發明之實施例;其中 該晶圓可具有定位標記17;其中該導電膠塊13可為網板印 刷所形成,其中該導電膠塊13亦可為鋼板印刷所形成,其 中該導電膠塊13(或為導電材料)厚度為10-50//m ;其中該 覆晶接點11可位於光電半導體晶粒的中央邊緣或整面區 域;其中該晶圓10正面形成有過電壓保護電路15,與該光 電半導體晶粒12並連,以防止過電壓,其中該過電壓保護 電路15係由二相向之過電壓保護二極體16串接而成,其 中該導電膠塊13為焊錫嘗或銀膠所形成,其中5該光電半 導體晶粒12係以發光二極體方式實施,其設置方式可為複 數個紅綠藍三色或紫外光、紅外光等之R、G、B三色晶粒 組合設於一特定區塊内(如第五圖),本實施例中,三色晶 粒可以用覆晶方式(FIip-chip)來生產,直接製作出RGB晶 粒模組,固晶在基材10’上以打線方式(bonding wire) 做電性連接(如第五A圖)或直接封裝成元件(如第四圖), 直接在該晶圓底部設有焊接部22,即直接以該晶圓做為基 10 1313500 材而無須打線;或為如辅助控制積體電路 域内’而呈多晶粒形式(如第六 a曰粒δ又置於 一步包含高分子封裝構造14包圍\^^本發明係可更進 中兮a η料 以光电半導體晶粒12;其 ^對體之接合方式可為金屬對金屬丘晶 (一加)’或不同金屬的炫接接合,如全對全J : 對錫接合或錫對錫之共晶或熔接。 、’ί至/、日日、至
是以,較習知電路板當作封裝載 更細密(習知封裝載板線寬多為Q G5mmH㈣細線無法 板,線寬可以達到請5mm以下;^然以晶圓做為載 對於發光二極體來說,可以明顯縮短θ 4別、凡件尺寸’且 古甘^父止4士 ω· 、、、日日粒之間的距離以提 同其舍先祕;此外,晶圓基板的散熱性較習知之 脂基板為優,對於群聚式熱效應 '、 提供較長的產Μ命。 務㈣較高可以 本發明晶圓級光電半導體組褒構造之製造方法,以石夕 晶圓為基板⑸/SWbase),將電路設計於硬基板上如同pcB -樣,將LED晶片(關以Flip—chlp方式固定树基板上 的指定位置,並由於德板上的電路連結使得這—整個陣 列(Array)有特定的功能。使用矽基板做為基材的原因是ic 製程的電路密集度相當高,遠大於印刷電路板(pcB)、金屬 導線支架(Lead-frame)、陶瓷基板^灯⑽“)…,故這就是 為了讓這個密集排列光陣列有更細微的電路設計於上才做 的選擇,另外的好處疋石夕基板的熱膨脹係數接近於led晶 片,在LED點冗舍熱後可以因其熱膨脹係數接近而不至於 與載板發生應力上的衝突,導致可靠度下降。 11 1313500 此外在應用上,這個陣列因為晶片可以密集的排列, 使得像素(pixel)提高,比之前使用SMD (表面黏著型)LED 放在PCB基板上所設計出來的顯示看板的密度要高很多, 可視的距離大大拉近,亦可應用於短距離使用螢幕。另外 此一應用可以以切割方式裁切出所需應用的螢幕尺寸,如 同LCD玻璃可以裁切出不同尺寸一樣,而且若產生生產不 良的壞點,亦可將之切成單一 un i t的LED做生產的有效利 用,對於生產良率上有很大的幫助。 須知本發明具有以下之優點: 1. 對位精準,良率提昇:本發明係由晶圓印刷導電材 及將光電半導體晶粒(發光二極體)壓合於晶圓之上得到 實踐,可減少定位誤差,進而提升取置機之良率,使得經 濟效果達成。 2. 封裝尺寸縮小:光電半導體晶粒(發光二極體)壓 合於晶圓,使得本發明封裝尺寸可以晶圓級封裝視之,封 裝尺寸較小。 3. 製程機器設備成本低:製程方便施行使設備成本自 然減少而易於取得。(如印刷導電膠之設備)。 4. 功能提高:可以在晶圓之積體電路預植功能,如增 加過電流保護二極體。 5. 可以切割方式裁切出所需應用的大、小不同尺寸之 螢幕,而且若產生生產不良的壞點,亦可將之切成單一單 元(un i t)的LED做生產的有效利用。 6. 矽基板的熱膨脹係數接近於LED晶片,在LED點亮 12 1313500 發熱後可以因其熱膨脹係數接近而不至於與載板發生應力 上的衝突,導致可靠度下降。 惟以上所述僅為本發明之較佳可行實施例,非因此即 拘限本發明之專利範圍,故舉凡應用本發明說明書或圖式 内容所為之等效化學結構變化,均同理皆包含於本發明之 範圍内,以保障發明者之權益,於此陳明。 【圖式簡單說明】 第一圖:為習知之發光二極體封裝構造示意圖; 第二圖:為習知之發光二極體封裝構造之上視圖; 第三圖:為本發明貫施之晶圓級光電半導體組裝構造之上 視圖; 第四圖:為本發明每一光電半導體晶粒與晶圓黏合之剖面 構造之示意圖; 第五圖:為本發明R、G、B三色晶粒組合之上視圖; 第五A圖:為本發明直接製作出RGB晶粒模組之上視圖; 以及 第六圖:為本發明另一實施例之示意圖。 【主要元件符號說明】 發光二極體封裝構造 la 基材 10a 發光二極體晶粒 12a 導線 14a 封裝材料 16a 晶圓 10 覆晶接點 11 光電半導體晶粒 12 導電膠塊(導電材料) 13 高分子封裝構造 14 過電壓保護電路 15 13 1313500 過電壓保護二極體 16 定位標記 17 預定位置 18 特定區塊 20 基材 10, 焊接部 22
14
Claims (1)
1313500 申請專利範園: 種晶圓級光電半導體錤装構造之製造方法,其步 驟包含: ' 準備一具備覆蓋晶粒接合之預定位置的晶圓; 塗佈導電材料於該預定:,; 將光電半導體晶粒層疊於該晶圓之導電材料上; 以尚分子材料封裝該光電半導體晶粒形成一半成品; 以及 將該半成品上之不良的光電半導體晶粒切割成單一的 光電半導體晶粒組裝構造,並立依所需之尺寸,對該經過 上述切告後之半成品切割出大、小不同尺寸或單一單元之 光電半導體晶粒組裝構造。 2、 如申請專利範圍第i項所述晶圓級光電半導體組裝 構造之製造方法’其中該晶圓異有過電壓保護、穩壓、穩 肌、控制、雜訊濾除功能或防靜電構造植於晶圓中與該預 定位置相連。 3、 如申請專利範圍第1項所述晶圓級光電半導體組裝 構造之製造方法,其中該導電材料為網板或鋼板印刷 成。 乂 生4、,申請專利範圍第1項所述晶圓級光電半導體組裝 構造之製造方法,其中該導電材料為焊錫膏或報膠所:成: 構、告利乾圍第1項所述晶圓級光電半導體組袭 ^广/,其中該晶圓對該光電半導體晶粒之接合 方式可為金屬對金屬共晶或不同金屬間雜、金對錫或^ 1313500
對錫之接合形式。 6、如申請專利範圍第5項所述晶圓級光電半導體組裝 構造之製造方法,其中該晶圓對該光電半導體晶粒之接合 方式可為金對金共晶、金對錫熔接接合或錫對錫之共晶或 熔接接合形式。 16
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005003700 | 2005-01-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200633154A TW200633154A (en) | 2006-09-16 |
TWI313500B true TWI313500B (zh) | 2009-08-11 |
Family
ID=36947140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW095102335A TW200633154A (en) | 2005-01-26 | 2006-01-20 | Wafer-level electro-optical semiconductor fabrication mechanism and method thereof |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN100442466C (zh) |
TW (1) | TW200633154A (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102315186A (zh) * | 2010-06-30 | 2012-01-11 | 万国半导体股份有限公司 | 一种通过印刷粘接材料封装的半导体器件及其制造方法 |
CN105551986A (zh) * | 2015-12-09 | 2016-05-04 | 南通富士通微电子股份有限公司 | 一种覆晶薄膜(cof)封装方法 |
CN105551987A (zh) * | 2015-12-09 | 2016-05-04 | 南通富士通微电子股份有限公司 | 一种覆晶薄膜(cof)封装方法 |
CN111933624A (zh) * | 2020-06-29 | 2020-11-13 | 深圳市晶泓科技有限公司 | 一种内置驱动ic的led灯珠制备方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5497019A (en) * | 1994-09-22 | 1996-03-05 | The Aerospace Corporation | Silicon-on-insulator gate-all-around MOSFET devices and fabrication methods |
CN1272854C (zh) * | 2002-01-18 | 2006-08-30 | 胜开科技股份有限公司 | 影像感测器及其封装方法 |
CN1437232A (zh) * | 2002-02-05 | 2003-08-20 | 亚太优势微***股份有限公司 | 晶片级封装的结构及其制作方法 |
JP2004128149A (ja) * | 2002-10-01 | 2004-04-22 | Nikon Corp | 収差計測方法、露光方法及び露光装置 |
-
2006
- 2006-01-20 TW TW095102335A patent/TW200633154A/zh not_active IP Right Cessation
- 2006-01-25 CN CNB2006100061903A patent/CN100442466C/zh active Active
Also Published As
Publication number | Publication date |
---|---|
TW200633154A (en) | 2006-09-16 |
CN1828854A (zh) | 2006-09-06 |
CN100442466C (zh) | 2008-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI292617B (en) | Stacked semiconductor structure and fabrication method thereof | |
TW454309B (en) | Package structure of CCD image-capturing chip | |
JP2000208698A (ja) | 半導体装置 | |
CN103094291B (zh) | 一种具有双层基板的影像感测器封装结构 | |
US7655997B2 (en) | Wafer level electro-optical semiconductor manufacture fabrication mechanism and a method for the same | |
TWI313500B (zh) | ||
CN103165794B (zh) | 光学半导体装置用基台、其制造方法以及光学半导体装置 | |
JP2006216717A (ja) | ウエハーレベル電気光学半導体組立構造およびその製造方法 | |
US8809984B2 (en) | Substrate connection type module structure | |
CN100547772C (zh) | 晶圆级光电半导体组装构造及其制造方法 | |
US10269583B2 (en) | Semiconductor die attachment with embedded stud bumps in attachment material | |
US20140035165A1 (en) | Pierced Substrate on Chip Module Structure | |
CN103579258A (zh) | 基板内嵌式模块结构 | |
US20080283982A1 (en) | Multi-chip semiconductor device having leads and method for fabricating the same | |
TWI240440B (en) | Wafer-level photoelectronic semiconductor assembly structure and manufacturing method thereof | |
CN105990498A (zh) | 芯片封装结构及其制造方法 | |
TWI242819B (en) | Method for manufacturing chip on glass type image sensor and structure of the same | |
TWI502690B (zh) | 基板內嵌式模組結構 | |
CN103531546B (zh) | 芯片上镂空基板的模块结构 | |
TWI264812B (en) | Chip package, chip packaging process, and chip packaging apparatus | |
KR20040059741A (ko) | 반도체용 멀티 칩 모듈의 패키징 방법 | |
CN2746541Y (zh) | 晶圆级光电半导体组装构造 | |
US20140035079A1 (en) | Window Type Camera Module Structure | |
JP3110240U (ja) | ウエハーレベル電気光学半導体組立構造 | |
CN103579260B (zh) | 基板连接式模块结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |