CN1741296A - 半导体衬底及在半导体衬底上通过外延生长制造的半导体器件 - Google Patents

半导体衬底及在半导体衬底上通过外延生长制造的半导体器件 Download PDF

Info

Publication number
CN1741296A
CN1741296A CNA2005100977489A CN200510097748A CN1741296A CN 1741296 A CN1741296 A CN 1741296A CN A2005100977489 A CNA2005100977489 A CN A2005100977489A CN 200510097748 A CN200510097748 A CN 200510097748A CN 1741296 A CN1741296 A CN 1741296A
Authority
CN
China
Prior art keywords
layer
type
iii
semiconductor device
gan substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100977489A
Other languages
English (en)
Other versions
CN100449800C (zh
Inventor
橘浩一
本乡智惠
布上真也
小野村正明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1741296A publication Critical patent/CN1741296A/zh
Application granted granted Critical
Publication of CN100449800C publication Critical patent/CN100449800C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02584—Delta-doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/320275—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth semi-polar orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明的半导体衬底包括GaN衬底和在GaN衬底上外延生长的由III－V族氮化物化合物半导体构成的单晶层。所述GaN衬底具有由位于0.12度至0.35度范围内的从{0001}面向<1－100>方向的表面倾角绝对值和位于0.00度至0.06度范围内的从{0001}面向<11－20>方向的表面倾角绝对值来确定的表面取向。

Description

半导体衬底及在半导体衬底上 通过外延生长制造的半导体器件
相关申请的交叉引用
本申请权利要求基于2004年8月24日递交的日本专利申请第P2004-244072号的35 USC 119下的优先权，该专利申请的全部内容引入本文作参考。
技术领域
本发明涉及一种包括大块GaN衬底和大块GaN衬底上的外延生长层的半导体衬底，或者外延衬底，以及通过在所述半导体衬底上外延生长所实现的半导体器件。此处，半导体器件包括各种半导体光学器件，例如半导体发光器件和各种半导体电子器件，例如晶体管。
背景技术
III-V族氮化物化合物半导体，例如氮化镓(GaN)具有宽的带隙。已经研究并开发了宽带隙半导体、高亮度紫外-蓝/绿光发二极管(LEDs)和蓝紫光激光二极管等的使用性质和特征。另外，已经基于宽带隙半导体的性质和特征制造出高频/大功率III-V族氮化物化合物半导体场效应晶体管(FETs)等。
因为在研究和开发的早期阶段还没有在III-V族氮化物化合物半导体的晶体生长中允许晶格匹配的衬底，所以使用蓝宝石(Al2O3)、碳化硅(SiC)等作为衬底，通过晶体生长来制造半导体器件。对于使用Al2O3衬底的III-V族氮化物化合物半导体的晶体生长，使用两步生长方法。但是，使用这种方法，由于在Al2O3和III-V族氮化物化合物半导体之间存在晶格常数和热膨胀系数的差异，所以产生了大量的引线错位和缺陷。因为它们会缩短激光二极管的寿命，例如不良的可靠性，所以这些引线错位和缺陷是实际使用期间的主要问题。
因此，向市场提供在其上面可以实现均匀的外延生长的大块GaN衬底已经是期待已久的需求。由于最近在晶体生长技术方面的进展，已经可以获得大块GaN衬底，并且已经报道了制造原型InGaN/GaN/AlGaN基激光二极管的结果(参阅S.Nakamura等，Continuous-wave operation of InGaN/GaN/AlGaN-based laser diodesgrown on GaN substrates，Applied Physics Letters，第72卷，第2期，第2014-2016页，4月20日，1998年)。
但是，关于大块GaN衬底自身或者在大块GaN衬底上的均匀外延生长知之甚少，并且仍然没有建立使用III-V族氮化物化合物半导体制造半导体器件，例如高性能的半导体光学器件或高性能的半导体电子器件的方法。
发明内容
从这些情况来看，本发明的目的是提供一种半导体衬底或外延衬底，其包括大块GaN衬底(下文称作“GaN衬底”)和GaN衬底上的外延生长层，所述外延生长层具有半导体器件尺寸所需的改善的表面平整度，以及一种通过在所述半导体衬底(外延衬底)上外延生长而实现的高性能的半导体器件。
为了实现上述目的，本发明的一个方面其特征在于一种半导体衬底，其包括GaN衬底，其表面取向由位于0.12度至0.35度范围内的从{0001}面向<1-100>方向的表面倾角绝对值和位于0.00度至0.06度范围内的从{0001}面向<11-20>方向的表面倾角绝对值来定义，以及在GaN衬底表面上外延生长的由III-V族氮化物化合物半导体组成的单晶层。
本发明的另一个方面其特征在于一种半导体发光器件，其包括：GaN衬底，其表面取向由位于0.12度至0.35度范围内的从{0001}面向<1-100>方向的表面倾角绝对值和位于0.00度至0.06度范围内的从{0001}面向<11-20>方向的表面倾角绝对值来定义；在GaN衬底表面上外延生长的由III-V族氮化物化合物半导体组成的单晶层；以及在所述单晶层上提供的由外延生长的III-V族氮化物化合物半导体组成的发光层。
本发明的再另一个方面其特征在于一种半导体器件，其包括：GaN衬底，其表面取向由位于0.12度至0.35度范围内的从{0001}面向<1-100>方向的表面倾角绝对值和位于0.00度至0.06度范围内的从{0001}面表面向<11-20>方向的倾角绝对值来定义；以及在GaN衬底上提供的由外延生长的III-V族氮化物化合物半导体组成的器件结构部分。
附图说明
图1是表示根据本发明第一实施方案的半导体器件(激光二极管)的剖面结构的示意图；
图2是表示根据本发明第一实施方案，半导体器件(激光二极管)在25℃和连续振荡条件下的电流对光输出功率特性的图，该图与相同条件下比较实施例的电流对光输出功率的特性进行了比较；
图3A表示根据本发明的第一实施方案，通过ω/2θ扫描通过用于半导体器件的堆叠结构的(0002)面所获得的X射线衍射图，所述堆叠结构连续外延生长在所述GaN衬底上，其满足由倾角Δθ1-100和Δθ11-20定义的特定表面取向；
图3B表示根据比较实施方案，通过ω/2θ扫描通过用于半导体器件的堆叠结构的(0002)面所获得的X射线衍射图，所述堆叠结构连续外延生长在所述GaN衬底上，其不满足所述特定的表面取向；
图4是使用多个具有各种晶面方向的GaN衬底，通过绘制从{0001}面向[1-100]方向的倾角Δθ1-100沿着横坐标的绝对值和从{0001}面向[11-20]方向的倾角Δθ11-20沿着纵坐标的绝对值，表示各种外延生长的堆叠结构的表面形貌图，检查该图是为了确定根据本发明第一实施方案的半导体器件的最优条件。
图5A是表示根据本发明第一实施方案的半导体器件中间产品的工艺流程剖视图，该图解释根据第一实施方案的半导体器件的制造方法；
图5B是表示图5A所示的工艺阶段后，根据第一实施方案的半导体器件中间产品的后续工艺流程剖视图，该图解释根据第一实施方案的半导体器件的制造方法；
图5C是表示图5B所示的工艺阶段后，根据第一实施方案的半导体器件中间产品的后续工艺流程剖视图，所述中间产品用作第一实施方案的特殊半导体衬底(外延衬底)，该图解释根据第一实施方案的半导体器件的制造方法；
图6是表示图5C所示的工艺阶段后，根据第一实施方案的半导体器件中间产品的进一步后续工艺流程剖视图，其中在所述特殊半导体衬底(外延衬底)上连续生长了多个外延层，该图解释根据第一实施方案的半导体器件的制造方法；
图7是表示图6所示的工艺阶段后，根据第一实施方案的半导体器件中间产品的再进一步后续工艺流程剖视图，其中在连续生长在所述特殊半导体衬底(外延衬底)上的堆叠外延层的顶部上形成了脊结构，该图解释根据第一实施方案的半导体器件的制造方法；
图8是表示图7所示的工艺阶段后，根据第一实施方案的半导体器件中间产品的再进一步后续工艺流程剖视图，该图解释根据第一实施方案的半导体器件的制造方法；
图9是表示图8所示的工艺阶段后，根据第一实施方案的半导体器件中间产品的再进一步后续工艺流程剖视图，该图解释根据第一实施方案的半导体器件的制造方法；
图10是表示图9所示的工艺阶段后，根据第一实施方案的半导体器件中间产品的再进一步后续工艺流程剖视图，该图解释根据第一实施方案的半导体器件的制造方法；
图11是表示根据本发明第一实施方案的改进，半导体器件(激光二极管)的剖面结构的示意图；
图12是表示根据第一实施方案改进的半导体器件中间产品的工艺流程剖视图，其中在特殊半导体衬底(外延衬底)上连续生长了多个外延层，该图解释根据第一实施方案改进的半导体器件的制造方法；
图13是表示根据本发明第二实施方案，半导体器件(LED)的剖面结构的示意图；
图14是表示根据第二实施方案的半导体器件中间产品的工艺流程剖视图，其中在特殊半导体衬底(外延衬底)上连续生长了多个外延层，该图解释根据第二实施方案的半导体器件的制造方法；
图15是表示根据本发明第三实施方案，半导体器件(HBT)的剖面结构的示意图；
图16是表示根据第三实施方案的半导体器件中间产品的工艺流程剖视图，其中在GaN衬底上连续生长了多个外延层，该图解释根据第三实施方案的半导体器件的制造方法；
图17是表示根据本发明另一个实施方案，半导体器件(HEMT)的剖面结构的示意图；
图18是表示根据另一个实施方案的半导体器件中间产品的工艺流程剖视图，其中在GaN衬底上连续生长了多个外延层，该图解释根据另一个实施方案的半导体器件的制造方法。
具体实施方式
为了提供对本发明的全面理解，在下面的说明书中给出了具体的细节，例如具体的材料、工艺和设备。但是，本领域技术人员明显可以不根据这些具体的细节来实践本发明。在其它情况下，为了不会不必要地使本发明难以理解，没有详细地给出公知的制造材料、工艺和设备。
本申请人将在参考附图给出每个实施方案的详细说明之前，首先总结本发明的准备考虑。即，当本发明人重复尝试在GaN衬底上制造各种III-V族氮化物化合物半导体时，出现不能获得高性能III-V族氮化物化合物半导体起初预期的器件特性的情况。举例来说，当在GaN衬底上实施III-V族氮化物化合物半导体激光结构的晶体生长时，出现通过使用诺马尔斯基显微镜观察生长层的表面形貌发现几十至几百微米量级的巨大台阶的情况。
当在这种具有不良表面形貌的III-V族氮化物化合物半导体晶片上，使用顺序形成过程尝试制造III-V族氮化物化合物蓝-紫光激光二极管时，出现阈值电流增加的情况，该情况是由于光传播界面平整度波动引起的能量损失增加和增益分布扩大所发生的。换句话说，表现出只要当在GaN衬底上制造III-V族氮化物化合物半导体时，对于III-V族氮化物化合物半导体的晶体生长层表面上几十至几百微米量级的巨大台阶的发展没有采取对抗措施，就不能获得III-V族氮化物化合物半导体预期的器件特性。
为了防止III-V族氮化物化合物半导体的晶体生长层表面上巨大台阶的发展，从而实现改善的平整度，下面将参照附图说明本发明的各个实施方案，并且在本发明第一、第二和第三实施方案中说明高性能的器件。应当注意在整个附图中对于相同或相似的部分和元件使用相同或相似的参考数字，并且将省略或简化相同或相似的部分和元件的说明。一般来说，并且按照半导体器件和半导体发光器件的说明的常规，应当理解从一个图到另一个图，或者在给定的图表内，各个附图没有按比例绘制，并且具体地说为了便于附图的阅读，层厚是随意画的。
从下面第一、第二和第三实施方案的说明中应当注意只要其包括适合半导体电子器件或者半导体光学器件的主要操作的主要结构部分，“器件结构部分”不一定意指半导体电子器件或者半导体光学器件的整个器件结构，例如激光二极管或LED中的发光层和发光层的***结构、异质结双极晶体管(HBT)中基极区附近控制发射极区和集电极区之间流动的主电流的结构，以及高电子迁移率晶体管(HEMT)中沟道层附近主电流通过其在源极和漏极区之间流动的结构。
应当理解图片中的符号“+”表示相对强的掺杂，并且图片中的符号“-”表示相对弱的掺杂。不管衬底实际上处于什么方向，介词，例如“在……上面”、“在……上方”、“在……下面”、“在……下方”和“垂直的”都是相对于衬底平面而定义的。即使有***层，一层也是在另一层上面的。
(第一实施方案)
如图1所示，在包括n型GaN衬底11和在n型GaN衬底11上面生长的n型GaN层12的半导体衬底(11，12)上面制造根据本发明第一实施方案的半导体器件，n型GaN层12用例如硅(Si)原子的n型杂质原子掺杂。
注意n型GaN层12只是一个实例。更一般地说，n型GaN层12可以是另一种III-V族氮化物化合物半导体的n型单晶层，例如InxGa1-x-yAlyN层。n型GaN衬底11具有表面取向，其由从{0001}面向<1-100>方向的表面倾角绝对值Δθ1-100和从{0001}面向<11-20>方向的表面倾角绝对值Δθ11-20来定义，这些绝对值表示如下：
0.12度≤|Δθ1-100|≤0.35度       (1)
0.00度≤|Δθ11-20|≤0.06度       (2)
此处，<1-100>方向表示六方对称中例如[1-100]、[10-10]、[-1100]、[-1010]、[01-10]、[0-110]方向的一组等价方向，＜11-20＞方向表示六方对称中例如[11-20]、[1-210]、[-2110]、[-1-120]、[-12-10]、[2-1-10]方向的一组等价方向。本领域众所周知，在密勒指数中的表示中，如果平面具有负的截距，在指数上方用“线条，，表示负数。我们就在主题指数前面用“-”表示，代替在指数上方使用“线条”。举例来说，<1-100>读作“one、bar one、zero、zero”。在包括n型GaN衬底11和在n型GaN衬底11上面生长的n型GaN层12的第一堆叠结构(11，12)上面形成激光二极管的器件结构部分。在第一实施方案中，第一堆叠结构(11，12)指“半导体衬底(11，12)”，其还可以被一般性地称作“外延衬底(11，12)”，并且在半导体衬底(11，12)上面通过外延连续生长器件结构部分。
器件结构部分通过第二堆叠结构(13，14，15，16，17，18，19，20)作为基础结构来实现，其包括n型覆盖层13、在所述n型覆盖层13上面的n型GaN光导层14、在所述n型GaN光导层14上面的活性层(发光层)15、在所述活性层(发光层)15上面的第一p型GaN光导层16、在所述第一p型GaN光导层16上面的防溢流层17、在所述防溢流层17上面的第二p型GaN光导层18、在所述第二p型GaN光导层18上面的p型覆盖层19、在所述p型覆盖层19上面的p型GaN接触层20；其中n型覆盖层13或最低层与半导体衬底(11，12)的n型GaN层12的上表面接触。注意在根据第一实施方案的半导体器件中，“器件结构部分”意指承担激光二极管主要操作的主要结构部分，其通过图1所示的第二堆叠结构(13，14，15，16，17，18，19，20)作为基础结构来实现，并且不包括第一堆叠结构(11，12)。换句话说，同已经描述的一样，只要其包括承担半导体光学器件的主要操作的主要结构，“器件结构部分”不一定意指半导体光学器件的整个器件结构。
n型覆盖层13是由未掺杂的Al0.1Ga0.9N层和用大约1×1018cm-3例如Si原子的n型杂质原子掺杂的GaN层组成的超晶格，但是不局限于所述超晶格，并且可以是由例如Al0.05Ga0.95N层等组成的n型III-V族氮化物化合物半导体的单层膜(厚度大约1.5微米)。另外，使用由未掺杂的Al0.1Ga0.9N层和用大约1×1018cm-3的n型杂质原子掺杂的GaN层组成的超晶格；但是即使Al0.1Ga0.9N层和GaN层都用例如Si原子的n型杂质原子掺杂，本发明的有效性也不会改变。n型GaN光导层14是大约0.1微米厚的用大约1×1018cm-3例如Si原子的n型杂质原子掺杂的GaN层；但是更一般地说，它可以是InxGa1-x-yAlyN等的n型III-V族氮化物化合物半导体层。
活性层(发光层)15通过由大约3.5纳米厚的未掺杂In0.1Ga0.9N层构成的三层量子肼(QW)层，以及由大约7纳米厚的未掺杂In0.01Ga0.99N层构成的分别交替堆叠并且夹住量子肼的阻挡层组成的多层量子肼(MQW)来实现。实现MQW的InxGa1-xN层的铟摩尔分数x只是一个实例，并且只要QW层的摩尔分数x大于阻挡层的摩尔分数x，即使使用另外的值本发明的有效性也不会改变。举例来说，In0.08Ga0.92N层可以用于QW层，并且In0.02Ga0.98N层等可以用于阻挡层。
在活性层(发光层)15上提供的第一p型GaN光导层16应该形成的厚度约为0.03微米。
防溢流层17是防止电子溢流的层，并且由大约10纳米厚的用大约5×1018cm-3例如镁(Mg)原子的p型杂质原子掺杂的Al0.2Ga0.8N层组成。第二p型GaN光导层18是大约0.1微米厚的用大约5至10×1018cm-3例如镁(Mg)原子的p型杂质原子掺杂的GaN层组成；但是更一般地说，它可以是InxGa1-x-yAlyN等的p型III-V族氮化物化合物半导体层。
p型覆盖层19是由未掺杂的Al0.1Ga0.9N层和用例如Mg原子的p型杂质原子掺杂的GaN层组成的超晶格，但是不局限于所述超晶格，并且可以是由例如Al0.05Ga0.95N层等组成的用大约1×1019cm-3Mg浓度掺杂的p型III-V族氮化物化合物半导体的单层膜(厚度大约0.6微米)。另外，使用由未掺杂的Al0.1Ga0.9N层和用p型杂质原子掺杂的GaN层组成的超晶格；但是即使Al0.1Ga0.9N层和GaN层都用例如Mg原子的p型杂质原子掺杂，本发明的有效性也不会改变。p型GaN接触层20是大约0.05微米厚的用大约2×1020cm-3例如Mg原子的p型杂质原子掺杂的GaN层；但是更一般地说，它可以是InxGa1-x-yAlyN等的p型III-V族氮化物化合物半导体层。
注意对于外延生长图1所示的第二堆叠结构(13，14，15，16，17，18，19，20)，使用金属有机化学气相沉积(MOCVD)。然后，通过使用刻蚀工艺作为器件制造工艺，在第二堆叠结构(13，14，15，16，17，18，19，20)的顶部形成2微米宽的脊结构，使得p型覆盖层19和p型GaN接触层20的堆叠结构在中央突起，实现脊结构。p型覆盖层19围绕着中央突起具有平坦的部分，从而建立了所述脊结构。换句话说，p型覆盖层19自身具有由突起和用作突起基础的平坦部分组成的反T型台阶结构。然后，在由p型覆盖层19构成的突起顶部提供p型GaN接触层20。通过包括p型覆盖层19和p型GaN接触层20的堆叠突起实现的脊结构垂直于纸平面延伸。注意所述脊结构不局限于如图1所示的具有垂直侧壁剖面的矩形脊，其可以形成在剖视图中具有台面倾斜的梯形脊。
在p型覆盖层19上面提供绝缘膜41作为夹持脊结构(突起)的“电流阻挡层”，其围绕着突起形成一对平坦的部分，并且所述电流阻挡层以横向模式防止了激光振荡。电流阻挡层的厚度可以根据激光设计在从大约0.3微米至0.8微米的范围内任意选择，并且举例来说可以设置为大约0.5微米的值。电流阻挡层可以由例如AlN层或Al0.2Ga0.8N层、质子辐射半导体层、氧化硅膜(SiO2膜)，或者氧化锆膜(ZrO2膜)的高电阻率半导体层组成。此外，该层例如还可以是由SiO2膜和ZrO2膜构成的多层膜。换句话说，各种比用于活性层(发光层)15的III-V族氮化物化合物半导体具有更低折射率的材料都可以用于电流阻挡层。对于通过p型覆盖层19和p型GaN接触层20实现的脊结构，可以使用例如n型GaN或n型AlyGa1-yN的n型半导体层作为电流阻挡层来代替使用绝缘膜41，从而建立pn结的隔离。
在p型GaN接触层20上提供例如由钯-铂-金(Pd/Pt/Au)复合膜组成的p侧电极(阳极电极)32。举例来说，Pd膜约为0.05微米厚，Pt膜约为0.05微米厚，并且Au膜约为1微米厚。在n型GaN衬底11的底表面上提供由钛-铂-金(Ti/Pt/Au)复合膜组成的n侧电极(阴极电极)31。举例来说，n侧电极(阴极电极)31可以由约0.05微米厚的Ti膜，约0.05微米厚的Pt膜和约1微米厚的Au膜来实现。通过劈开来形成激光共振腔的端面。在与发射激光的前端面相对面的后部端面上施用高反射的涂膜。
注意提供器件结构的n型覆盖层13、n型GaN光导层14、活性层(发光层)15、第一p型GaN光导层16、防溢流层17、第二p型GaN光导层18、p型覆盖层19和p型GaN接触层20都只是实例，并且本发明不局限于这些材料。更一般地说，根据设计选择，可以使用例如InxGa1-x-yAlyN层的另一种III-V族氮化物化合物半导体的适当单晶层。因此，上述InxGa1-xN层的铟摩尔分数x和AlyGa1-yN的铝摩尔分数y只是实例，并且甚至使用其它的摩尔分数值，当然可以实现下面的有效性。
图2是表示根据本发明第一实施方案，半导体器件(激光二极管)在25℃和连续振荡条件下的电流对光输出功率特性的图，并且与相同条件下比较实施例的电流对光输出功率的特性进行了比较。图2中实线表示的电流对光输出功率特性是在GaN衬底11上结合了如图11所示的δ掺杂层10结构的结果，所述衬底具有倾角Δθ1-100和Δθ11-20满足等式(1)和等式(2)关系的表面取向。具有δ掺杂层10的激光二极管的平均阈值电流大约为45毫安。图2中点划线所示的电流对光输出功率特性是在GaN衬底11上没有结合如图11所示的δ掺杂层10结构的结果，但是GaN衬底11具有倾角Δθ1-100和Δθ11-20满足等式(1)和等式(2)关系的表面取向。不具有δ掺杂层10的激光二极管的平均阈值电流大约为55毫安。图2中虚线所示的比较实施例是通过在倾角Δθ1-100和Δθ11-20不满足等式(1)和等式(2)关系的{0001}取向的n型GaN衬底11上生长上述激光结构而制造的激光二极管。从根据比较实施例的激光二极管的电流对光输出功率特性中发现的平均阈值电流是106毫安，并且大于根据第一实施方案的半导体器件的值。比较实施例结构更高的平均阈值电流是由于发生传播光的界面平整度的波动引起的。因此，应当理解比较实施例的结构建立了比第一实施方案的结构更宽的增益分布和增加的能量损失。
另外，通过X射线衍射的摇摆曲线比较根据第一实施方案的半导体器件(激光二极管)晶体生长后的晶片(参阅图6)。图3A和3B表示ω/2θ扫描通过(0002)面的结果。在谱图中，图3A和3B右端所示的在0arcsec(弧秒)处的峰与GaN层的衍射相应。因为n型覆盖层13是由n型Al0.1Ga0.9N层和n型GaN层组成的超晶格，并且p型覆盖层19是由p型Al0.1Ga0.9N层和p型GaN层组成的超晶格，所以除了在0级衍射处的峰外，还可以检测到例如相应于超晶格周期的在负第一级和正第一级衍射处的两个伴峰。即，在图3A和3B中接近-3200弧秒处观察到的伴峰是归属于Al0.1Ga0.9N/GaN超晶格的负第一级伴峰。
如图3A所示，具有在GaN衬底11上面生长的上述激光结构的晶片伴峰的半峰全宽(FWHM)为145弧秒，所述衬底具有倾角Δθ1-100和Δθ11-20满足等式(1)和等式(2)关系的表面取向。另一方面，如图3B所示，具有在倾角Δθ1-100和Δθ11-20不满足等式(1)和等式(2)关系的{0001}取向GaN衬底11上面生长的上述激光结构的晶片伴峰的FWHM为367弧秒，该值是宽的。宽的FWHM意指观察覆盖层的整个表面时，超晶格界面的陡峭度和膜表面的平整度不好。
通过诺马尔斯基显微镜观察生长的晶片的结果在图4中给出。图4中，沿着横坐标绘制从{0001}面向[1-100]方向的表面倾角Δθ1-100绝对值，并且沿着纵坐标绘制从{0001}面向[11-20]方向的表面倾角Δθ11-20绝对值。图4中，在位于0.12度和0.35度之间的各个倾角Δθ1-100的绝对值范围内，以及位于0.00度和0.06度之间的各个倾角Δθ11-20的绝对值范围内，观察到没有巨大台阶的有利的平整度，由空心圆圈(○)、空心三角(△)和空心方框(□)表示。因为X射线摇摆曲线的FWHM位于200至250弧秒的范围内，并且可以获得平整的表面，所以更优选各个倾角Δθ1-100的绝对值在0.12度至0.35度的范围内，并且各个倾角Δθ11-20的绝对值在0.00度至0.06度的范围内，由空心三角符号和空心圆圈符号表示。因为X射线摇摆曲线的FWHM变成约150弧秒，并且可以获得镜面般的表面而不存在巨大的台阶，所以甚至更优选各个倾角Δθ1-100的绝对值在0.14度至0.28度的范围内，并且各个倾角Δθ11-20的绝对值在0.00度至0.06度的范围内，由空心圆圈符号表示。换句话说，当在GaN衬底11上生长了如图1所示激光结构的上述晶片的表面形貌了实现了器件尺寸所需的非常平滑的镜面时，所述GaN衬底11具有倾角Δθ1-100和Δθ11-20满足等式(1)和等式(2)关系的晶面取向，在倾角Δθ1-100和Δθ11-20不满足等式(1)和等式(2)关系的{0001}取向的GaN衬底11上面生长了上述激光结构的晶片的表面形貌产生在几十至几百微米量级的巨大台阶，从而形成不平的表面。
因而，因为根据第一实施方案的半导体衬底(外延衬底)生长在GaN衬底11上面，所以基本上很少有例如引线错位和外延生长层裂纹的缺陷问题，所述缺陷归因于晶格与衬底失配。另外，因为优化了GaN衬底11的晶面取向，所以获得具有有利的表面形貌和表面平整度的III-V族氮化物化合物半导体外延生长层。此外，使用具有优异表面平整度的半导体衬底(外延衬底)的根据第一实施方案的半导体器件(激光二极管)便于制造具有很少光学损失，并且提供降低的阈值电流、增加的操作寿命和改善的可靠性的波导。另外，根据与第一实施方案相关的半导体器件(激光二极管)，阻止了增益分布的空间膨胀，从而提供了高效率的器件。
[器件制造]
参照图5至11说明根据本发明第一实施方案的半导体器件(激光二极管)的制造方法。注意所述半导体器件的制造方法只是一个实例，并且本发明可以自然地通过使用包括各种改进的各种制造方法来实现。举例来说，根据第一实施方案的半导体器件(激光二极管)制造方法中使用的晶体生长炉以MOCVD炉来说明，但是其可以通过使用例如分子束外延(MBE)炉的其它晶体生长炉的其它方法来制造。
(a)首先，如图5A所示，制造具有倾角Δθ1-100和Δθ11-20满足等式(1)和等式(2)关系的表面取向的GaN衬底11。然后，将GaN衬底11固定到MOCVD炉的接受器上。在包括作为V族元素原料气的氨气(NH3)的气氛中开始热处理。与氢气(H2)一块鼓泡作为III族元素原料气的例如三甲基镓(Ga(CH3)3)气体或三乙基镓(Ga(C2H5)3)气体的金属有机镓化合物气体，然后引入生长室，其中GaN衬底11被加热到1000至1100℃的衬底温度下。如图5B所示，在GaN衬底11上面生长n型GaN层12，提供半导体衬底(11，12)。当在GaN衬底11上生长n型GaN层12时，优选几百或更大的高V/III比。可以使用例如硅烷(SiH4)气体的Si氢化物或者例如四甲基硅烷(Si(CH3)4)气体的有机硅化合物气体作为n型掺杂材料。
(b)接着，一旦衬底温度达到1000℃至1080℃之间，对于激光二极管的器件结构部分，在半导体衬底(11，12)的n型GaN层12上面实施连续外延生长。换句话说，如图5C所示，在同一个生长室(反应管)中，通过连续外延生长在n型GaN层12上面生长n型覆盖层13。此外，如图6所示，在n型覆盖层13之后，以连续的顺序外延生长n型GaN光导层14、活性层(发光层)15、第一p型GaN光导层16、防溢流层17、第二p型GaN光导层18、p型覆盖层19和p型GaN接触层20，从而形成双异质结结构。作为III族材料，可以使用例如三甲基镓(Ga(CH3)3)气体或三乙基镓(Ga(C2H5)3)气体的金属有机镓化合物、例如三甲基铝(Al(CH3)3)气体或三乙基铝(Al(C2H5)3)气体的金属有机铝化合物，以及例如三甲基铟(In(CH3)3)气体或三乙基铟(In(C2H5)3)气体的金属有机铟化合物。当生长外延层14、15、16、17、18、19和20时，分别优选几百或更大的高V/III比。n型覆盖层13是约1-5微米厚的具有约1×1018cm-3Si浓度的外延层，并且n型GaN光导层14是约0.1微米厚的具有约1×1018cm-3Si浓度的外延层。在所述n型GaN光导层14上提供的活性层(发光层)15具有通过交替堆叠由三层In0.1Ga0.9N层组成的量子肼(QW)层和由五层In0.01Ga0.99N层组成的阻挡层形成的三层周期MQW结构。在所述活性层(发光层)15上提供的第一p型GaN光导层16是约0.03微米厚的外延层；所述防溢流层17是约10纳米厚的具有约5×1018cm-3Mg浓度的外延层；所述第二p型GaN光导层18是约0.1微米厚的具有约5至10×1018cm-3Mg浓度的外延层；所述p型覆盖层19是约0.6微米厚的具有约1×1019cm-3Mg浓度的外延层；并且所述p型GaN接触层20是约0.05微米厚的具有约2×1020cm-3Mg浓度的外延层。例如双环茂二烯镁(Cp2Mg原子)或双甲基-环茂二烯镁(M2Cp2Mg原子)的金属有机镁化合物可以用作p型掺杂材料。
(c)接下来，如图7所示，使用光刻胶51作为掩模，通过使p型覆盖层19和p型GaN接触层20接受反应离子刻蚀(RIE)，选择性地形成沟槽50a和50b，留下由沟槽50a和50b围绕的突起。由p型覆盖层19和p型GaN接触层20形成的梯形突起形成脊结构，垂直于纸的平面延伸。在p型覆盖层19和p型GaN接触层20的厚度分别约为0.6微米和约0.05微米的情况中，每个沟槽50a和50b的厚度应该约为0.5微米。
(d)接下来，如图8所示，一旦除去光刻胶，填充沟槽50a和50b，然后在整个表面上沉积约0.6至1微米厚的绝缘膜41，从而夹持由p型覆盖层19和p型GaN接触层20形成的脊(突起)。对于绝缘膜41，可以外延生长例如AlN层的高电阻率半导体层，或者通过CVD沉积氧化硅膜(SiO2膜)。如图9所示，然后仅刻蚀p型GaN接触层20上面的绝缘膜41，直至暴露出p型GaN接触层20的上表面。
(e)接下来，如图10所示，使用溶脱方法在p型GaN接触层20上面描绘出由钯-铂-金(Pd/Pt/Au)复合膜组成的p侧电极(阳极电极)32。换句话说，在p型GaN接触层20两侧上的p型GaN接触层20和绝缘膜41上面形成具有相应于p侧电极(阳极电极)32图案的窗口的光刻胶膜后，通过真空蒸镀或溅射连续沉积约0.05微米厚的Pd膜、约0.05微米厚的Pt膜和约1微米厚的Au膜，然后剥离光刻胶膜，在所述窗口位置留下p侧电极(阳极电极)32。此外，通过CVD沉积例如氧化硅膜(SiO2膜)、氮化硅膜(Si3N4膜)或聚酰亚胺膜的钝化膜42，从而覆盖p侧电极(阳极电极)32和绝缘膜41。然后，使用如图1所示的背部刻蚀方法，选择性除去部分钝化膜42，使得p侧电极(阳极电极)32的上表面可见。随后，通过真空蒸镀或溅射在GaN衬底11的下表面上沉积钛-铂-金(Ti/Pt/Au)复合膜。举例来说，连续沉积约0.05微米厚的Ti层，约0.05微米厚的Pt层和约1.0微米厚的Au膜。然后，通过热处理(烧结)，降低p侧电极(阳极电极)32和n侧电极(阴极电极)31的接触电阻。通过***或使用例如金刚石刀片的切割装置提供所需的大小，完成图1所示的半导体器件(激光二极管)。
如上所述，因为根据本发明第一实施方案的半导体器件制造方法，外延层生长在GaN衬底11上面，所以基本上很少有例如引线错位和裂纹的缺陷问题，所述缺陷与外延生长层和GaN衬底11之间的晶格失配有关。另外，因为优化了GaN衬底11的晶面取向，表面形貌和表面平整度是有利的。因此，在n侧GaN衬底11上面均匀地生长出高晶体学质量的III-V族氮化物化合物半导体外延层。因此，提供了具有优异的产率和低成本的高性能III-V族氮化物化合物半导体。
[第一实施方案的改进]
如图11所示，根据本发明第一实施方案改进的半导体器件(激光二极管)与根据本发明第一实施方案的半导体器件不同，其中n型GaN层12的堆叠结构(11，10，12)进一步包括δ掺杂层(delta掺杂层)10。δ掺杂层10生长在具有倾角Δθ1-100和Δθ11-20满足等式(1)和等式(2)关系的表面取向的GaN衬底11上面。另外，n型GaN层12通过δ掺杂层10生长在GaN衬底11上面。其它结构和材料，例如通过依次具有n型覆盖层13、n型GaN光导层14、活性层(发光层)15、第一p型GaN光导层16、防溢流层17、第二p型GaN光导层18、p型覆盖层19和p型GaN接触层20的堆叠结构实现的激光二极管的器件结构部分，所述堆叠结构在n型GaN层12上形成，脊结构的结构、电极等都与参照图1已经在第一实施方案中解释的结构和材料相似，并且在第一实施方案的改进中省略了交叠或多余的说明。
δ掺杂层10是用例如Si原子的n型杂质原子掺杂的厚度为大约200纳米或更小的GaN层，杂质浓度至少约5×1017cm-3并且不大于2×1019cm-3，优选至少约1×1018cm-3并且不大于2×1019cm-3，甚至更优选至少约4×1018cm-3并且不大于2×1019cm-3。δ掺杂层10的厚度下限等于原子层厚度或者大约0.3纳米。δ掺杂层10的厚度应该优选落在原子层厚度至约150纳米的范围内，更优选在约5纳米和约150纳米之间。当δ掺杂层10的杂质浓度超过约2×1019cm-3时，生长在δ掺杂层10上面的n型GaN层12的上表面变得粗糙。
换句话说，当形成用至少约4×1018cm-3并且不大于2×1019cm-3的例如Si原子的n型杂质原子掺杂的δ掺杂层10，作为优选的形式使其厚度在原子层厚度至约200纳米的范围内时，可以加速向衬底表面内的外侧晶体生长速度，改善外延生长层上表面的平整度。但是，外侧晶体生长作用在杂质浓度降低至小于等于约4×1018cm-3时是不显著的。随着杂质降低至小于等于约1×1018cm-3，有效性进一步降低，并且当杂质浓度降低至小于等于约5×1017cm-3时，更难实现外侧晶体生长速度的加速和表面平整度的改善。
因此，根据与第一实施方案改进相关的半导体器件(激光二极管)，在n型GaN层12和n型GaN衬底11之间提供δ掺杂层10，从而加速沿着n型GaN衬底11表面向内的外侧晶体生长速度。与图1所示根据第一实施方案不具有δ掺杂层10的半导体器件相比，外侧晶体生长的加速便于改善所生长晶片表面形貌的平整度。结果，如图2所示，根据第一实施方案改进的半导体器件(激光二极管)的平均阈值电流降低至45毫安，操作寿命延长，并且可靠性进一步提高。
通过根据第一实施方案改进的半导体器件(激光二极管)制造方法，如图12所示，当借助δ掺杂层10，在具有倾角Δθ1-100和Δθ11-20满足等式(1)和等式(2)关系的表面取向的GaN衬底11上沉积n型GaN层12，并且然后连续外延生长n型覆盖层13、n型GaN光导层14、活性层(发光层)15、第一p型GaN光导层16、防溢流层17、第二p型GaN光导层18、p型覆盖层19和p型GaN接触层20时，后续步骤基本上与图7至图10中所示的程序相同，并且省略了其重复的说明。
(第二实施方案)
如图13所示，根据本发明第二实施方案的半导体器件与已经在第一实施方案中解释了的半导体器件相同，其中半导体器件在第一堆叠结构(11，12)上面形成，所述堆叠结构通过例如在倾角Δθ1-100和Δθ11-20满足等式(1)和等式(2)关系的GaN衬底11上面生长n型GaN层12的方法来实现。
但是，在根据第二实施方案的半导体器件中，实现发光二极管(LED)的器件结构部分在第一堆叠结构(11，12)上面形成。如同第一实施方案所述，n型GaN层12只是一个实例。更一般地说，n型GaN层12可以是另一种III-V族氮化物化合物半导体的n型单晶层，例如InxGa1-x-yAlyN层。
换句话说，如图13所示，直接在n型GaN层12或者第一堆叠结构(11，12)的上层上面外延生长由Si掺杂的Al0.05Ga0.95N层构成的n型覆盖层13，并且依次在n型覆盖层13上面连续堆叠由InxGa1-xN层构成活性层(发光层)21、由Mg掺杂的Al0.05Ga0.95N层构成的p型覆盖层19，以及由Mg掺杂的GaN层构成的p型GaN接触层20。此外，在p型GaN接触层20上面形成实现p侧电极(阳极电极)33的透明电极。
发光二极管(LED)的器件结构的细节，例如n型覆盖层13、InxGa1-xN活性层21、p型覆盖层19和p型GaN接触层20基本上与已经在第一实施方案中解释了的半导体器件相同，并且省略了其重复的说明。此外，在根据第二实施方案的半导体器件中，“器件结构部分”意指承担LED主要操作的主要结构，其通过图13中所示的第二堆叠结构(13，21，19，20)作为基础结构来实现，并且不包括在器件结构部分下方用作n型接触层的第一堆叠结构(11，12)。换句话说，只要其包括承担半导体光学器件的主要操作的主要结构部分，“器件结构部分”不一定意指光学半导体器件的整个器件结构，这与已经在第一实施方案中解释了的半导体器件的意义相同。
如同第一实施方案所述，形成器件结构部分的n型覆盖层13、InxGa1-xN活性层21、p型覆盖层19和p型GaN接触层20只是一个实例，并且本发明不局限于这些材料。换句话说，更一般地说，对于形成器件结构部分的每一层都可以使用其它III-V族氮化物化合物半导体的单晶层，例如InxGa1-x-yAlyN层。
因为根据第二实施方案的半导体衬底(外延衬底)具有GaN衬底11，所以基本上很少有例如引线错位和裂纹的缺陷问题，所述缺陷可以归因于外延生长层与GaN衬底11之间的晶格失配。另外，因为优化了GaN衬底11的晶面取向，所以可以获得具有有利的表面形貌和表面平整度的III-V族氮化物化合物半导体外延生长层。此外，根据第二实施方案的半导体器件(LED)使用具有优异表面平整度的半导体衬底，因此可以实现特性的改善，例如使用低的操作电压、高亮度、高发光效率等。
尽管从图片中省略了，但是甚至在图11所示的根据本发明第二实施方案的半导体器件(LED)的情况下，优选借助δ掺杂层10，在n型GaN衬底11上面生长n型GaN层12。如同第一实施方案所述，δ掺杂层10是用n型杂质原子掺杂的厚度小于约200纳米的GaN层，杂质浓度至少约5×1017cm-3并且不大于2×1019cm-3，优选至少约1×1018cm-3并且不大于2×1019cm-3，甚至更优选至少约4×1018cm-3并且不大于2×1019cm-3。δ掺杂层10的厚度应该优选落在原子层厚度至约150纳米的范围内，更优选在约5纳米和约150纳米之间。当δ掺杂层10的杂质浓度超过约2×1019cm-3时，生长其上面的n型GaN层12的上表面变得粗糙，并因此是不可取的。当形成用至少约4×1018cm-3并且不大于2×1019cm-3的n型杂质原子掺杂的层，使其厚度在原子层厚度至约200纳米的范围内时，可以加速向衬底表面内的外侧晶体生长速度，改善外延生长层上表面的平整度。当杂质浓度降低至小于等于约4×1018cm-3时，外侧晶体生长速度的加速作用是不显著的。当杂质降低至小于等于约1×1018cm-3，外侧晶体生长速度的加速作用进一步降低；并且当杂质浓度降低至小于等于约5×1017cm-3时，几乎不能实现外侧晶体生长速度的加速作用和表面平整度的改善。在n型GaN层12和n型GaN衬底11之间***δ掺杂层10便于进一步改善表面形貌和表面平整度，提供了根据第二实施方案的半导体器件(LED)进一步的特性改善，例如在低的操作电压下操作、高亮度、高发光效率等。
[器件制造]
根据本发明第二实施方案的半导体器件的制造方法基本上与已经在图5A-5C、6、7、8、9、10中所示第一实施方案中解释了的半导体器件的制造方法相同。
(a)首先，如图14所示，直接在n型GaN层12或第一堆叠结构(11，12)的上层上面外延生长由Si掺杂的Al0.05Ga0.95N层构成的n型覆盖层13，所述第一堆叠结构(11，12)用作半导体衬底或者外延衬底。然后，依次在n型覆盖层13上面连续外延生长InxGa1-xN活性层(发光层)21、p型覆盖层19和p型GaN接触层20。
(b)此外，在p型GaN接触层20上面形成由例如锡(Sn)掺杂的氧化铟(In2O3)膜(ITO)、铟(In)掺杂的氧化锌(ZnO)膜(IZO)、镓(Ga)掺杂的氧化锌膜(GZO)、氧化锡(SnO2)膜等的透明电极组成的p侧电极(阳极电极)33。可选地，透明电极可以是沉积得很薄，从而保持光学透明度的金(Au)、镍(Ni)等的金属薄膜。
(c)随后，如图13所示，通过真空蒸镀或溅射在n型GaN衬底11的下表面上沉积钛-铂-金(Ti/Pt/Au)复合膜。举例来说，连续沉积约0.05微米厚的Ti膜，约0.05微米厚的Pt膜和约1微米厚的Au膜。然后，实施热处理(烧结)，从而接触n侧电极(阴极电极)31的接触电阻。通过劈开，或者通过使用例如金刚石刀片的切割装置提供所需的尺寸，完成如图13所示的半导体器件(发光二极管(LED))。
如上所述，因为根据本发明第二实施方案的半导体器件制造方法使用GaN衬底11，所以基本上很少有例如引线错位和裂纹的缺陷问题，所述缺陷归因于外延生长层和GaN衬底11之间的晶格失配。另外，因为优化了GaN衬底11的晶面取向，所以表面形貌和表面平整度是有利的。因此，在n型GaN衬底11上面均匀地生长出高晶体学质量的III-V族氮化物化合物半导体外延层。因此，提供了具有优异的产率和低成本的高性能III-V族氮化物化合物半导体器件。
(第三实施方案)
如图15所示，根据本发明第三实施方案的半导体器件通过器件结构部分(26，25，24)实现了异质结双极晶体管(HBT)，所述器件结构部分(26，25，24)通过在倾角Δθ1-100和Δθ11-20满足等式(1)和等式(2)关系的GaN衬底11上面连续堆叠由Si掺杂的GaN层构成的n型漂移层24、由Mg掺杂的InxGa1-xN层构成的p型基础层25和由Si掺杂层构成的n型发射层26来形成。n型GaN衬底11用作集电极层(集电极接触层)。
n型漂移层(drift layer)24是约0.3至1.5微米厚并且用浓度约1×1014至5×1016cm-3的Si原子掺杂的III-V族氮化物化合物半导体的单晶层。当p型基础层25的Mg浓度和厚度可以考虑HBT的操作频率和击穿电压来确定时，Mg浓度应当选择落在约5×1018至7×1019cm-3之间，并且厚度落在约5至80纳米之间。n型发射层26是约0.2至0.5微米厚并且用浓度约3×1018至6×1018cm-3的Si原子掺杂的III-V族氮化物化合物半导体的单晶层。如图15所示，在n型发射层26上面提供了由钛-铂-金(Ti/Pt/Au)复合膜构成的发射极45。举例来说，发射极45可以由约0.04微米厚的Ti膜，约0.04微米厚的Pt膜和约0.5微米厚的Au膜组成。此外，形成基极底槽，穿过n型发射层26并且暴露出p型基础层25的一部分上表面。基极44与p型基础层25在基极底槽的底部产生欧姆接触。举例来说，基极44由钯-铂-金(Pd/Pt/Au)复合膜构成，其中可以使用约0.05微米厚的Pd膜，约0.05微米厚的Pt膜和约0.2微米厚的Au膜。
在n型GaN衬底11的下表面上沉积由钛-铂-金(Ti/Pt/Au)复合膜构成的集电极43。与发射极45一样，集电极43可以由约0.04微米厚的Ti膜，约0.04微米厚的Pt膜和约0.5微米厚的Au膜的组合来组成。
因此，因为根据第三实施方案的半导体衬底(外延衬底)具有GaN衬底11，所以基本上很少有与外延生长层与GaN衬底11晶格失配相关的例如引线错位和裂纹的缺陷问题。另外，因为优化了GaN衬底11的晶面取向，所以可以提供具有有利的表面形貌和表面平整度的III-V族氮化物化合物半导体的外延生长层。
此外，因为根据第三实施方案的半导体器件(HBT)通过具有优异表面平整度的半导体衬底(外延衬底)来实现，所以电流增益β增加，高频特性改善，并且电流截止频率fT提高。
注意如同第一和第二实施方案所述，n型漂移层24、p型基础层25和n型发射层26的各自的材料只是实例。更一般地说，可以选择其它III-V族氮化物化合物半导体的n型单晶层，例如InxGa1-x-yAlyN层，从而满足HBT所需的禁止带隙关系。换句话说，如果选择n型发射层26的带隙，满足比p型基础层25的带隙更宽的“宽带隙发射器”，对于各层24、25和26可以选择各种III-V族氮化物化合物半导体的单晶层。举例来说，可以在n型GaN衬底11上面提供由GaN层构成的n型漂移层24、由GaN层构成的p型基础层25和由AlyGa1-yN层构成的n型发射层26。
注意在根据本发明的第三实施方案的半导体器件中，“器件结构部分”意指n型漂移层24、p型基础层25和n型发射层26，并且不包括用作集电极层(集电极接触层)的n型GaN衬底11。换句话说，只要其包括承担半导体电子器件的主要操作的主要结构部分，根据第三实施方案的半导体器件的“器件结构部分”不一定意指半导体器件的整个器件结构，这与根据第一和第二实施方案的半导体器件所述是相同的。
尽管从图片中省略了，但是甚至在图11所示的根据本发明第三实施方案的半导体器件(HBT)的情况下，优选借助δ掺杂层10，在n型GaN衬底11上面生长n型漂移层24。如同第一实施方案所述，δ掺杂层10是用n型杂质原子掺杂的厚度小于约200纳米的GaN层，杂质浓度至少约5×1017cm-3并且不大于2×1019cm-3，优选至少约1×1018cm-3并且不大于2×1019cm-3，甚至更优选至少约4×1018cm-3并且不大于2×1019cm-3。δ掺杂层10的厚度应该优选落在原子层厚度至约150纳米的范围内，更优选在约5纳米和约150纳米之间。使用δ掺杂层10允许更有利的表面形貌和表面平整度，并因此根据第三实施方案的半导体器件(HBT)的电流增益β进一步增加，并且还进一步改善了高频特性。
[器件制造]
根据本发明第三实施方案的半导体器件的制造方法基本上与根据第一和第二实施方案的半导体器件的制造方法相同。
(a)首先，将n型GaN衬底11***MOCVD炉中，并且如同根据第二实施方案的半导体器件的制造方法所述，如图16所示，在n型GaN衬底11依次连续外延生长由Si掺杂的GaN层构成的n型漂移层24、由Mg掺杂的In0.1Ga0.9N层构成的p型基础层25和由Si掺杂GaN层构成的n型发射层26。在n型GaN衬底11上面生长的包括n型GaN衬底11和n型漂移层24的堆叠结构(11，24)可以相应于第一和第二实施方案的半导体衬底(11，12)。但是，由n型GaN衬底11、n型漂移层24、p型基础层25和n型发射层26构成的整个堆叠结构(11，24，25，26)可以被称作“半导体衬底(外延衬底)”。连续的外延生长基本上与参考图14所述的根据第二实施方案的半导体器件制造方法相同，并且省略了其重复的说明。
(b)随后，通过光刻在n型发射层26的上表面上描绘用于基极底槽形成的光刻胶膜图案，并且使用光刻胶膜图案作为刻蚀掩模，通过例如RIE的刻蚀形成基极底槽，其穿过n型发射层26并且暴露出p型基础层25的一部分上表面。
(c)在n型发射层26上面沉积由钛-铂-金(Ti/Pt/Au)复合膜构成的发射极45，并且在n型GaN衬底11的下表面上面描绘由钛-铂-金(Ti/Pt/Au)复合膜构成的集电极43的图案。然后，热处理(烧结)后，发射极45和集电极43的接触电极降低了。
(d)此外，如图15所示，使用溶脱方法在p型基础层25上面描绘出由Pd/Pt/Au复合膜构成的基极44。换句话说，在具有相应于p侧电极(阳极电极)44图案的窗口的光刻胶膜形成后，通过真空蒸镀或溅射连续沉积约0-04微米厚的Ti膜，约0.04微米厚的Pt膜和约0.5微米厚的Au膜，然后剥离光刻胶膜，从而在窗口位置留下基极44的图案。
如上所述，因为根据本发明第三实施方案的半导体器件制造方法使用GaN衬底11，所以基本上很少有与外延生长层和GaN衬底11之间的晶格失配相关的例如引线错位和裂纹的缺陷问题。另外，因为优化了GaN衬底11的晶面取向，所以表面形貌和表面平整度是有利的。因此，在n型GaN衬底11上面均匀地生长出高晶体学质量的III-V族氮化物化合物半导体外延层。因此，提供了具有优异的产率和低成本的高性能III-V族氮化物化合物半导体器件。
(其它实施方案)
在接收本发明的教导后，本领域技术人员可以做出各种修改而不会背离本发明的范围。举例来说，本发明不局限于第一、第二和第三实施方案所述的激光二极管、LED或HBT，并且可选地可以应用于各种半导体器件，包括各种半导体电子器件，例如高电子迁移率晶体管(HEMT)、结场效应晶体管(FET)、肖特基栅极FET(MESFET)，或者静电感应晶体管(SIT)，或者例如半导体光检测器的半导体光学器件。
作为所述半导体电子器件的一个实例，图17表示通过器件结构部分(62，63，64，65，66)实现的HEMT的示意结构。器件结构部分(62，63，64，65，66)通过在GaN衬底61上面连续堆叠非有意掺杂的GaN层(第一单晶层)62和非有意掺杂的AlxGa1-xN层(第二单晶层)63，所述GaN衬底61是倾角Δθ1-100和Δθ11-20满足等式(1)和等式(2)关系的高电阻率的衬底，或者半绝缘衬底。非有意掺杂的GaN层62是厚度约为0.8至4.5微米并且没有故意用杂质原子掺杂的单晶层。非有意掺杂的AlxGa1-xN层63是厚度约为60至150纳米并且没有故意用杂质原子掺杂的单晶层。由于掺杂GaN层62的更大的电子亲和力，在非有意掺杂的GaN层62的上表面和其中形成两维的电子气64。形成n型源极区65和n型漏极区66，穿过非有意掺杂的AlxGa1-xN层63，进入非有意掺杂的GaN层62中。源极区65和漏极区66用例如Si原子的n型杂质原子重掺杂，掺杂浓度举例来说至少约1×1017cm-3并且不大于约1×1019cm-3。如图17所示，分别在n型源极区65和n型漏极区66的上面形成由钛-铝(Ti/AL)复合膜构成的源极71和漏极72。形成由铂-金(Pt/Au)复合膜构成的T型栅电极73，从而在n型源极区65和n型漏极区66之间的非有意掺杂的AlxGa1-xN层63上面实现肖特基耗尽栅极。非有意掺杂的AlxGa1-xN层63在异质结界面附近流动电荷完全耗尽，并且起着好像MOSEFET的栅氧化物的作用。通过Pt/Au肖特基耗尽栅极73的存在，在Pt/Au肖特基耗尽栅极73的下方形成耗尽层。向肖特基耗尽栅极73施用负偏压将使扩展栅耗尽区向异质结界面延伸，从而升高电子流动的势垒，因而节流漏-源电流(主电流)。
使用这种结构，因为根据其它实施方案的半导体衬底(63，62，61)具有GaN衬底61，所以基本上很少有与外延生长层62，63和GaN衬底61的晶格失配相关的例如引线错位和裂纹的缺陷问题。另外，因为优化了GaN衬底61的晶面取向，所以提供了具有有利的表面形貌和表面平整度的外延生长的非有意掺杂的GaN层62和非有意掺杂的AlxGa1-xN层63。此外，通过具有优异表面平整度的半导体衬底(63，62，61)实现了根据第三实施方案的HEMT，跨导gn增加，高频特性改善，并且电流截止频率fT改善。
注意如同根据第一至第三实施方案所述，第一单晶层(非有意掺杂的GaN层)62和第二单晶层(非有意掺杂的AlxGa1-xN层)63的各自材料只是实例。举例来说，可以使用由6纳米厚的AlN膜和100至250纳米厚的GaN膜构成的复合膜，代替AlxGa1-xN层63。更一般地说，可以根据禁止带隙关系来选择其它III-V族氮化物化合物半导体的第一和第二单晶层，例如InxGa1-x-yAlyN层，从而在第一和第二单晶层之间实现HEMT所需的异质结。
注意在根据本发明其它实施方案的半导体器件中，“器件结构部分”意指非有意掺杂的GaN层(第一单晶层)62、非有意掺杂的AlxGa1-xN层(第二单晶层)63、n型源极区65和漏极区66，并且不包括n型GaN衬底61。换句话说，根据其它实施方案，只要其包括承担半导体电子器件的主要操作的主要结构部分，半导体器件的“器件结构部分”不一定意指半导体器件的整个器件结构，这与根据第一至第三实施方案的半导体器件的所述相同。尽管从图片中省略了，但是甚至在图11所示的根据本发明其它实施方案的HEMT的情况下，优选借助δ掺杂层10，在n型GaN衬底61上面沉积非有意掺杂的GaN层62。
根据本发明其它实施方案的HEMT的制造方法基本上与已经在第一至第三实施方案中解释了的制造方法相同。即，如图18所示，首先将n型GaN衬底61***MOCVD炉中，在n型GaN衬底61依次连续外延生长非有意掺杂的GaN层(第一单晶层)62和非有意掺杂的AlxGa1-xN层(第二单晶层)63。包括n型GaN衬底61和在n型GaN衬底61上生长的非有意掺杂的GaN层62的堆叠结构(61，62)可以相应于第一至第三实施方案的半导体衬底(11，12)。但是，由n型GaN衬底61、非有意掺杂的GaN层62构成的整个堆叠结构(61，62，63)可以被称作“半导体衬底”。连续的外延生长基本上与根据第一至第三实施方案的半导体器件制造方法相同，并且省略了其重复的说明。随后，使用光刻胶膜作为注入掩模，选择性地注入例如Si离子的n型杂质离子。在注入掩模去除后，退火堆叠结构(61，62，63)，从而形成n型源极区65和n型漏极区66。然后，使用溶脱方法，在n型源极区65和n型漏极区66的上面选择性地沉积由钛-铝(Ti/AL)复合膜构成的源极71和漏极72。然后，热处理(烧结)后，源极71和漏极72的接触电极降低了。接着，使用溶脱方法，在n型源极区65和n型漏极区66之间的非有意掺杂的AlxGa1-xN层63上面形成由铂-金(Pt/Au)复合膜构成的T型栅电极73，如图17所示。
此外，半导体电子器件不局限图15和17所示的简单结构，而是可以以集成、网格或弯曲的栅极几何形状，或者可选地在电力半导体器件中公知的多通道几何形状的形式安排多个单元器件，从而实现高的电流能力。
因此，半导体电子器件不仅能应用于具体的器件，而且可以应用于集成电路。举例来说，使用第三实施方案中所述的HBT，只要n型GaN衬底11倾角Δθ1-100和Δθ11-20满足等式(1)和等式(2)的关系，可以在单个n型GaN衬底11上面集成例如集成注入逻辑(IIL)电路的各种逻辑电路。
因此，本发明当然包括在上面没有详述的各种实施方案和修改。因此，本发明的范围将在下面的权利要求中定义。

Claims (20)

1.一种半导体衬底，其包括：
GaN衬底，其表面取向由位于0.12度至0.35度范围内的从{0001}面向<1-100>方向的表面倾角绝对值和位于0.00度至0.06度范围内的从{0001}面向<11-20>方向的表面倾角绝对值来确定，以及
在GaN衬底表面上外延生长的由III-V族氮化物化合物半导体构成的单晶层。
2.权利要求1的半导体衬底，其进一步包括在单晶层和GaN衬底之间的掺杂层，其用杂质原子掺杂至至少约5×1017cm-3并且不大于约2×1019cm-3的浓度。
3.权利要求2的半导体衬底，其中所述掺杂层的厚度至少约为0.3纳米并且不大于约200纳米。
4.权利要求2的半导体衬底，其中所述GaN衬底是n型GaN衬底，并且所述掺杂层包括n型杂质原子作为杂质原子。
5.权利要求1的半导体衬底，其中所述从{0001}面向<1-100>方向的倾角绝对值在0.12度至0.30度范围内。
6.权利要求5的半导体衬底，其中所述从{0001}面向<1-100>方向的倾角绝对值在0.14度至0.28度范围内。
7.一种半导体发光器件，其包括：
GaN衬底，其表面取向由位于0.12度至0.35度范围内的从{0001}面向<1-100>方向的表面倾角绝对值和位于0.00度至0.06度范围内的从{0001}面向<11-20>方向的表面倾角绝对值来确定；
在所述GaN衬底表面上外延生长的由III-V族氮化物化合物半导体组成的单晶层；以及
在所述单晶层上提供的由III-V族氮化物化合物半导体组成的发光层。
8.权利要求7的半导体发光器件，其中所述GaN衬底是n型GaN衬底，并且所述单晶层是n型III-V氮化物化合物半导体。
9.权利要求8的半导体发光器件，其进一步包含：
插在所述单晶层和发光层之间、由III-V氮化物化合物半导体构成的n型覆盖层；和
在所述发光层上提供的由III-V氮化物化合物半导体构成的p型覆盖层。
10.权利要求9的半导体发光器件，其进一步包含：
插在所述n型覆盖层和发光层之间、由III-V氮化物化合物半导体构成的n型光导层；和
插在所述p型覆盖层和发光层之间、由III-V氮化物化合物半导体构成的p型光导层。
11.权利要求7的半导体发光器件，其进一步包括在单晶层和GaN衬底之间的掺杂层，其用杂质原子掺杂至至少约5×1017cm-3并且不大于约2×1019cm-3的浓度。
12.权利要求11的半导体发光器件，其中所述掺杂层的厚度至少约为0.3纳米并且不大于约200纳米。
13.权利要求11的半导体发光器件，其中所述GaN衬底是n型GaN衬底，并且所述掺杂层包括n型杂质原子作为杂质原子。
14.权利要求7的半导体发光器件，其中所述从{0001}面向<1-100>方向的倾角绝对值在0.12度至0.30度范围内。
15.权利要求14的半导体发光器件，其中所述从{0001}面向<1-100>方向的倾角绝对值在0.14度至0.28度范围内。
16.一种半导体器件，其包括：
GaN衬底，其表面取向由位于0.12度至0.35度范围内的从{0001}面向<1-100>方向的表面倾角绝对值和位于0.00度至0.06度范围内的从{0001}面向<11-20>方向的表面倾角绝对值来确定；以及
在所述GaN衬底上提供的由外延生长的III-V族氮化物化合物半导体组成的器件结构部分。
17.权利要求16的半导体器件，其中所述器件结构部分包括发光层。
18.权利要求16的半导体器件，其中所述GaN衬底是n型GaN衬底，并且所述器件结构部分包括：
在所述n型GaN衬底上面提供的由III-V氮化物化合物半导体构成的n型漂移层；
在所述n型漂移层上面提供的由III-V氮化物化合物半导体构成的p型基础层；及
在所述p型基础层上面提供的由III-V氮化物化合物半导体构成的n型发射层。
19.权利要求18的半导体器件，其中所述n型发射层比p型基础层具有更宽的带隙。
20.权利要求16的半导体器件，其中所述器件结构部分包括：
在所述n型GaN衬底上面提供的由III-V氮化物化合物半导体构成的第一单晶层；及
在所述第一单晶层上面提供的由III-V氮化物化合物半导体构成并且具有比第一单晶层更宽带隙的第二单晶层。
CNB2005100977489A 2004-08-24 2005-08-24 半导体衬底及在半导体衬底上通过外延生长制造的半导体器件 Active CN100449800C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004244072 2004-08-24
JP2004244072 2004-08-24

Publications (2)

Publication Number Publication Date
CN1741296A true CN1741296A (zh) 2006-03-01
CN100449800C CN100449800C (zh) 2009-01-07

Family

ID=34981680

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100977489A Active CN100449800C (zh) 2004-08-24 2005-08-24 半导体衬底及在半导体衬底上通过外延生长制造的半导体器件

Country Status (6)

Country Link
US (2) US7339255B2 (zh)
EP (1) EP1630878B1 (zh)
JP (5) JP4892103B2 (zh)
KR (1) KR100813756B1 (zh)
CN (1) CN100449800C (zh)
TW (1) TWI287256B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101330123B (zh) * 2007-06-21 2010-06-09 住友电气工业株式会社 Ⅲ族氮化物系半导体发光元件
CN102299218A (zh) * 2011-08-24 2011-12-28 上海蓝光科技有限公司 发光二极管及其制作方法
CN102664197A (zh) * 2012-06-05 2012-09-12 长安大学 Jfet及其制造方法以及使用该jfet的微型逆变器
US8334200B2 (en) 2006-04-14 2012-12-18 Showa Denko K.K. Semiconductor light-emitting device, method of manufacturing semiconductor light-emitting device, and lamp
CN104704615A (zh) * 2012-09-28 2015-06-10 夏普株式会社 开关元件
CN105186284A (zh) * 2014-05-30 2015-12-23 瑞萨电子株式会社 半导体器件以及半导体器件的制造方法
CN109326955A (zh) * 2018-09-25 2019-02-12 中国科学院半导体研究所 半导体激光器件高频电极装置及制作方法
CN109417091A (zh) * 2016-05-09 2019-03-01 卡塔尔大学 异质结肖特基栅双极晶体管
CN110289343A (zh) * 2018-12-03 2019-09-27 东莞理工学院 一种非极性面氮化镓衬底外延结构及其制备方法与应用

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8368183B2 (en) * 2004-11-02 2013-02-05 Sharp Kabushiki Kaisha Nitride semiconductor device
WO2006106928A1 (ja) * 2005-03-31 2006-10-12 Sanyo Electric Co., Ltd. 窒化ガリウム系化合物半導体レーザ素子の製造方法及び窒化ガリウム系化合物半導体レーザ素子
JP2007012729A (ja) * 2005-06-29 2007-01-18 Toshiba Corp 窒化ガリウム系半導体レーザ装置
TWI256157B (en) * 2005-09-22 2006-06-01 Epitech Technology Corp Method for manufacturing light-emitting diode
JP2007095858A (ja) * 2005-09-28 2007-04-12 Toshiba Ceramics Co Ltd 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス
JP2008042131A (ja) * 2006-08-10 2008-02-21 Opnext Japan Inc 半導体光素子およびその製造方法
JP2009123718A (ja) * 2007-01-16 2009-06-04 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体素子及びその製造方法、ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ
JP2008182069A (ja) * 2007-01-25 2008-08-07 Toshiba Corp 半導体発光素子
JP5032171B2 (ja) * 2007-03-26 2012-09-26 株式会社東芝 半導体発光素子およびその製造方法ならびに発光装置
EP2003696B1 (en) * 2007-06-14 2012-02-29 Sumitomo Electric Industries, Ltd. GaN substrate, substrate with epitaxial layer, semiconductor device and method of manufacturing GaN substrate
US7711212B2 (en) * 2007-09-21 2010-05-04 International Business Machines Corporation Junction field effect transistor geometry for optical modulators
JP5392885B2 (ja) * 2007-11-22 2014-01-22 ローム株式会社 ＺｎＯ系半導体素子
JP4539752B2 (ja) * 2008-04-09 2010-09-08 住友電気工業株式会社 量子井戸構造の形成方法および半導体発光素子の製造方法
CN102246284B (zh) 2008-10-21 2014-02-19 瑞萨电子株式会社 双极晶体管
WO2010047280A1 (ja) * 2008-10-21 2010-04-29 日本電気株式会社 バイポーラトランジスタ
JP2010135733A (ja) * 2008-11-07 2010-06-17 Panasonic Corp 窒化物半導体レーザ装置及びその製造方法
TW201036203A (en) * 2009-03-25 2010-10-01 Genesis Photonics Inc GaN-series LED containing Mg-doped layer
KR20100122998A (ko) * 2009-05-14 2010-11-24 엘지이노텍 주식회사 발광소자 및 그 제조방법
JP5707772B2 (ja) * 2010-08-06 2015-04-30 日亜化学工業株式会社 窒化物半導体レーザ素子及びその製造方法
TWI513038B (zh) * 2011-01-12 2015-12-11 Epistar Corp 發光裝置
US8669585B1 (en) 2011-09-03 2014-03-11 Toshiba Techno Center Inc. LED that has bounding silicon-doped regions on either side of a strain release layer
US8916456B2 (en) 2011-09-30 2014-12-23 Saint-Gobain Cristaux Et Detecteurs Group III-V substrate material with particular crystallographic features
TWI529964B (zh) 2012-12-31 2016-04-11 聖戈班晶體探測器公司 具有薄緩衝層的iii-v族基材及其製備方法
US10041187B2 (en) * 2013-01-16 2018-08-07 QMAT, Inc. Techniques for forming optoelectronic devices
WO2014152617A1 (en) * 2013-03-15 2014-09-25 Semprius, Inc. Engineered substrates for semiconductor epitaxy and methods of fabricating the same
JP6363403B2 (ja) 2014-06-10 2018-07-25 住友化学株式会社 半導体積層構造およびその製造方法
DE102017109804A1 (de) * 2017-05-08 2018-11-08 Osram Opto Semiconductors Gmbh Halbleiterlaser
WO2019003627A1 (ja) 2017-06-28 2019-01-03 ソニー株式会社 発光素子及びその製造方法
CN108808446B (zh) * 2018-06-27 2020-11-27 潍坊华光光电子有限公司 一种具有位错折断结构的GaN基激光器外延结构及其生长方法
JP7175727B2 (ja) * 2018-11-30 2022-11-21 ローム株式会社 窒化物半導体装置
CN112242441A (zh) * 2019-07-16 2021-01-19 联华电子股份有限公司 高电子迁移率晶体管
JP7354029B2 (ja) * 2020-03-13 2023-10-02 株式会社東芝 半導体装置、半導体装置の製造方法、電源回路、及び、コンピュータ
FR3120473B1 (fr) * 2021-03-05 2023-12-22 3Sp Tech Dispositif opto-électronique à semi-conducteurs

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2812375B2 (ja) * 1992-01-24 1998-10-22 日亜化学工業株式会社 窒化ガリウム系化合物半導体の成長方法
JPH08316582A (ja) * 1995-05-19 1996-11-29 Nec Corp 半導体レーザ
JP3060973B2 (ja) * 1996-12-24 2000-07-10 日本電気株式会社 選択成長法を用いた窒化ガリウム系半導体レーザの製造方法及び窒化ガリウム系半導体レーザ
JPH11191657A (ja) 1997-04-11 1999-07-13 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
US6144045A (en) * 1998-04-03 2000-11-07 California Institute Of Technology High power devices based on gallium nitride and aluminum gallium nitride semiconductor heterostructures
JP4337132B2 (ja) 1998-09-16 2009-09-30 日亜化学工業株式会社 窒化物半導体基板及びそれを用いた窒化物半導体素子
JP2000286451A (ja) * 1998-11-17 2000-10-13 Nichia Chem Ind Ltd 窒化物半導体素子
JP3525773B2 (ja) * 1998-12-02 2004-05-10 日亜化学工業株式会社 窒化物半導体基板およびそれを用いた窒化物半導体素子
JP3668031B2 (ja) * 1999-01-29 2005-07-06 三洋電機株式会社 窒化物系半導体発光素子の製造方法
EP1183761A2 (en) 1999-03-26 2002-03-06 Matsushita Electronics Corporation Semiconductor structures having a strain compensated layer and method of fabrication
JP3656456B2 (ja) * 1999-04-21 2005-06-08 日亜化学工業株式会社 窒化物半導体素子
JP4412827B2 (ja) * 1999-08-20 2010-02-10 シャープ株式会社 窒化物半導体厚膜基板
US6455877B1 (en) * 1999-09-08 2002-09-24 Sharp Kabushiki Kaisha III-N compound semiconductor device
JP2001119105A (ja) * 1999-10-21 2001-04-27 Matsushita Electric Ind Co Ltd 半導体発光素子
JP3929008B2 (ja) * 2000-01-14 2007-06-13 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
JP3836697B2 (ja) * 2000-12-07 2006-10-25 日本碍子株式会社 半導体素子
US6576932B2 (en) * 2001-03-01 2003-06-10 Lumileds Lighting, U.S., Llc Increasing the brightness of III-nitride light emitting devices
US6734530B2 (en) * 2001-06-06 2004-05-11 Matsushita Electric Industries Co., Ltd. GaN-based compound semiconductor EPI-wafer and semiconductor element using the same
JP3696182B2 (ja) 2001-06-06 2005-09-14 松下電器産業株式会社 半導体レーザ素子
JP4948720B2 (ja) * 2001-08-29 2012-06-06 シャープ株式会社 窒素化合物半導体積層物、発光素子、光ピックアップシステム、および窒素化合物半導体積層物の製造方法。
JP2004047764A (ja) * 2002-07-12 2004-02-12 Hitachi Cable Ltd 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス
JP5159023B2 (ja) * 2002-12-27 2013-03-06 モーメンティブ・パフォーマンス・マテリアルズ・インク 窒化ガリウム結晶、ホモエピタキシャル窒化ガリウムを基材とするデバイス、及びその製造方法
JP2004327655A (ja) 2003-04-24 2004-11-18 Sharp Corp 窒化物半導体レーザ素子、その製造方法および半導体光学装置
JP2006066869A (ja) * 2004-04-02 2006-03-09 Nichia Chem Ind Ltd 窒化物半導体レーザ素子及び窒化物半導体素子
JP4693547B2 (ja) * 2004-08-24 2011-06-01 株式会社東芝 半導体基板、半導体素子、及び半導体発光素子

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8334200B2 (en) 2006-04-14 2012-12-18 Showa Denko K.K. Semiconductor light-emitting device, method of manufacturing semiconductor light-emitting device, and lamp
CN101330123B (zh) * 2007-06-21 2010-06-09 住友电气工业株式会社 Ⅲ族氮化物系半导体发光元件
US8829545B2 (en) 2007-06-21 2014-09-09 Sumitomo Electric Industries, Ltd. Group III nitride semiconductor light-emitting device
CN102299218A (zh) * 2011-08-24 2011-12-28 上海蓝光科技有限公司 发光二极管及其制作方法
CN102664197A (zh) * 2012-06-05 2012-09-12 长安大学 Jfet及其制造方法以及使用该jfet的微型逆变器
CN102664197B (zh) * 2012-06-05 2014-08-06 长安大学 Jfet及其制造方法以及使用该jfet的微型逆变器
CN104704615A (zh) * 2012-09-28 2015-06-10 夏普株式会社 开关元件
CN104704615B (zh) * 2012-09-28 2017-04-05 夏普株式会社 开关元件
CN105186284A (zh) * 2014-05-30 2015-12-23 瑞萨电子株式会社 半导体器件以及半导体器件的制造方法
CN109417091A (zh) * 2016-05-09 2019-03-01 卡塔尔大学 异质结肖特基栅双极晶体管
CN109326955A (zh) * 2018-09-25 2019-02-12 中国科学院半导体研究所 半导体激光器件高频电极装置及制作方法
CN110289343A (zh) * 2018-12-03 2019-09-27 东莞理工学院 一种非极性面氮化镓衬底外延结构及其制备方法与应用

Also Published As

Publication number Publication date
TWI287256B (en) 2007-09-21
US20060043419A1 (en) 2006-03-02
JP5514260B2 (ja) 2014-06-04
JP5050123B2 (ja) 2012-10-17
US20080113497A1 (en) 2008-05-15
US7339255B2 (en) 2008-03-04
JP5717825B2 (ja) 2015-05-13
JP5100900B2 (ja) 2012-12-19
JP2012064956A (ja) 2012-03-29
JP2011124589A (ja) 2011-06-23
KR100813756B1 (ko) 2008-03-13
EP1630878B1 (en) 2017-10-18
JP2012209561A (ja) 2012-10-25
JP4892103B2 (ja) 2012-03-07
EP1630878A2 (en) 2006-03-01
EP1630878A3 (en) 2011-05-04
CN100449800C (zh) 2009-01-07
JP2014027315A (ja) 2014-02-06
KR20060050558A (ko) 2006-05-19
JP2012114461A (ja) 2012-06-14
US7531397B2 (en) 2009-05-12
TW200620423A (en) 2006-06-16

Similar Documents

Publication Publication Date Title
CN1741296A (zh) 半导体衬底及在半导体衬底上通过外延生长制造的半导体器件
JP4693547B2 (ja) 半導体基板、半導体素子、及び半導体発光素子
CN1302519C (zh) 半导体器件制造方法
CN1181561C (zh) 半导体装置
CN1251335C (zh) 以氮化镓为基底的半导体发光装置及其制造方法
JP3648386B2 (ja) 半導体素子およびウェーハならびにそれらの製造方法
CN1770399A (zh) 用于形成半导体元件的板状基体及其制造方法
CN1744326A (zh) 外延基底和半导体元件
JP2009049416A (ja) 窒化物半導体発光素子
CN1643696A (zh) 掺杂型iii－v族氮化物材料及由这种材料构成的微电子器件和器件前体结构
US20040094756A1 (en) Method for fabricating light-emitting diode using nanosize nitride semiconductor multiple quantum wells
CN1622350A (zh) 半导体发光元件及其制造方法
CN1846310A (zh) 氮化物半导体元件及其制造方法
CN1288764C (zh) 半导体光调制器和具有光调制器的激光器
CN1487606A (zh) 氮化物系半导体发光元件
CN108550668A (zh) 一种发光二极管外延片及其制作方法
CN1799123A (zh) 氮化物类半导体元件及其制造方法
US20120248577A1 (en) Controlled Doping in III-V Materials
CN1655363A (zh) 双极晶体管
JP2003142729A (ja) 半導体発光素子
CN1207790C (zh) 双极晶体管
JP2005191185A (ja) Ｉｖ族混晶半導体結晶の形成方法。

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180710

Address after: Tokyo, Japan

Patentee after: Toshiba electronic components and storage plant

Address before: Tokyo, Japan, Japan

Patentee before: Toshiba Corp

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180912

Address after: Gyeonggi Do, South Korea

Patentee after: SAMSUNG ELECTRONICS CO., LTD.

Address before: Tokyo, Japan

Patentee before: Toshiba electronic components and storage plant