CN1739241A - 用于估计时间交错a/d转换器***的时间误差的方法和设备 - Google Patents
用于估计时间交错a/d转换器***的时间误差的方法和设备 Download PDFInfo
- Publication number
- CN1739241A CN1739241A CNA2004800022151A CN200480002215A CN1739241A CN 1739241 A CN1739241 A CN 1739241A CN A2004800022151 A CNA2004800022151 A CN A2004800022151A CN 200480002215 A CN200480002215 A CN 200480002215A CN 1739241 A CN1739241 A CN 1739241A
- Authority
- CN
- China
- Prior art keywords
- time
- error
- signal
- adc
- omega
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0624—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0836—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of phase error, e.g. jitter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
- H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Television Signal Processing For Recording (AREA)
- Electric Clocks (AREA)
Abstract
本发明涉及一种用于估计时间交错A/D转换器***的时间误差的设备。输出信号(y1,y2,…,yM)被连接到校正设备(5)上,该校正设备被配置用于利用所估计的时间误差来校正所述信号并且被配置用于产生M个信号(z1,z2,…,zM)。这些信号被提供用于在估计算法设备中用来估计时间误差并且所估计的时间误差被提供用于连接到校正设备(5)上。
Description
技术领域
现代的信号处理应用需要A/D转换器具有越来越高的采样率。增加采样率的一种方法是使用多个并行的、时间交错的A/D转换器。该解决方法的一个问题在于由于并行结构而引入时间失配误差。本发明涉及一种用于估计时间交错A/D转换器或ADC***的时间误差的方法和设备。与其他的方法和设备相比,该方法和设备在后台运行并且不需要任何特殊的校准信号。所述方法和设备产生的估计也将渐进无偏。
发明的技术背景
诸如无线电基站或VDSL调制解调器那样的许多数字信号处理应用需要具有非常高的采样率和非常高的精度的A/D转换器。为了获得足够高的采样率,能够使用时间交错的M个A/D转换器或ADC的阵列。参照图1,每一个ADC应以所期望的采样率[7]的第1/M进行工作。在图1中,示出了并行的ADC***,其由多个单个或独立的ADC 1(也称为ADC单元或ADC通道)所组成,这些ADC在周期处理中转换连续采样的值,每一单元中的转换与其他单元中的转换并行执行。每一单元中的转换处理在用于连续采样的模拟值的连续时间上启动。模拟信号u(t)被输入到线路2上的设备。采样时钟信号被输入到线路3上的ADC单元的控制端子并且通过连接到时钟输入线路上的延迟元件4来连续地延迟。被提供给控制端子的信号控制相应ADC单元中转换程序的启动。来自ADC单元的M个输出信号y1至yM被连接到MUX 5上。MUX将信号y1至yM放在一起以形成一个输出信号y。ADC单元的延迟元件和输入电路引起时间偏移误差。
由于交错结构而引入了三种失配误差:
时间误差或静态抖动:
不同A/D转换器的时钟延迟时间是不相等的。这意味着信号将被周期性地、但不均匀地采样。
幅度偏移误差:
在不同A/D转换器中地电平可能稍微不同。这意味着每一A/D转换器中存在恒定的幅度偏移。
增益误差:
对于不同的A/D转换器来说,从模拟输入到数字输出的增益可能是不同的。
以上所列出的误差被假设是静态的,以致于从一个周期到下一周期相同A/D转换器中的误差是相同的。由于例如热噪声和量化,所以也存在随机误差,该随机误差从一个采样到下一采样是不同的。这些误差与A/D转换器的并行结构没有关系并且由于它们的随机特性,它们是不能够被估计的。然而,对于研究估计算法的稳健性并且对于计算估计精度的下限来说,所述随机误差是重要的。
A/D转换器中的主要的随机误差是:
量化:
如果已知输入信号,那么这是确定性的误差。但是对于大多数信号来说,其能够被视为与输入信号和均匀分布[11]无关联的附加的白噪声。
随机抖动:
由于时钟信号中的噪声,在采样情况下存在随机误差。这些误差能够被视为在采样情况下的高斯白噪声。
发明概述
在一种用于计算并行A/D转换器中的单元的时间偏移值的方法中,输入信号基本上是不知道的。所以,在没有任何校准信号的情况下运行算法。时间偏移估计适用于频带被限制于尼奎斯特频率的信号。本发明涉及一种用于并行A/D转换器***的时间误差估计和信号重构的方法和设备。这是对[3,2,5,4]中所介绍并且所评价的估计方法的改进。在此处所介绍的估计方法中,只要输入信号是频带受限的,就渐进地消除偏差估计误差。这意味着仅取决于数据数量,估计精度就能够是任意地好。在例如[1]和[8]中也提供了用于估计时间误差的方法,但是这些方法需要已知的校准信号。A/D转换器的校准是耗费时间的并且昂贵的。所以,如果能够自动地估计并且在偏移时补偿ADC中的误差,那么能够节省很多成本。
附图简述
图1是受控于同一主时钟的M个并行ADC的框图。
图2是具有根据本发明的时间误差估计和校正的时间交错ADC***的框图。
图3是示出在时间误差估计和补偿之前和之后的正弦信号的频谱的图。
图4是示出估计精度如何随着数据数量的增加而提高的图。
优选实施例的详细描述
没有时间误差的额定采样间隔被表示为Ts。M表示时间交错阵列中A/D转换器的数量。时间误差参数被表示为Δti,i=0,...,M-1。这些误差的估计被表示为ti,i=0,...,M-1,并且真误差被表示为△ti 0,i=,...,M-1。下列符号被用于有关以下内容的信号:u(t)是模拟输入信号,u[k]表示在无时间误差的情况下采样的人工信号,ui[k]表示u[k]和yi[k]的M个子序列是在具有时间误差的情况下采样的M个A/D转换器的输出子序列。
y[m]是所有A/D转换器的多路复用输出信号。
z(Δi)[m]表示利用误差参数Δti重构的输出信号y[m]。
zi (△ti)是z(Δi)[m]的子序列。假设u(t)频带被限制于奈奎斯特频率。
在随后的部分中,建立一些稍后将使用的定义。[准稳态信号[9]]如果
存在,其中在可能的随机部分上取期望值,那么信号u(t)是准稳态的。稳态随机处理是准稳态的,其中m和气Ru(τ)分别表示平均值和协方差函数。[准稳态频谱[9]假设u(t)是准稳态的。于是s(t)的功率谱被定义为:
[模M准稳态]假设对于函数g(·,·,)来说存在
i1,i2,...=0,...,M-1 (5)
那么如果
l∈{...,-1,0,1,...} (6)
则y相对于g是模M准稳态的。模M准稳态特性保证在时间交错阵列中的所有A/D转换器中信号具有相同的统计特性。
补偿后的输出信号的平均值被定义为:
补偿后的输出信号的均方值被定义为:
第i个A/D转换器与第j个A/D转换器的补偿后的输出之间的均方差被定义为:
如果输入信号的频带被限制于奈奎斯特频率
,并且时间误差参数是已知的,那么根据不规则的采样能够理想地重构输入信号。根据[10],随后的结果将是:
1.一般信号重构:
首先为了符号的简明性而引入符号
为Hi(ω,t)而求解等式***
然后可以如下在任意时间情况下计算输入信号:
where
然而,该信号的重构在计算上是费力的,如果仅在额定的采样情况下需要该信号,那么其能够被简化。
2.采样信号的重构
假设在时间情况
t=(kM+l)Ts
l=0,...,M-1,k=...,-1,0,1,... (12)
下重构信号。于是(10)的右手边不依赖于k。此外,所述右手边能够被因式分解为一个取决于ω的对角矩阵和一个不依赖于ω的矩阵:
AE(ω)H(i)(ω)=Bi
由于仅E(ω)取决于ω并且去除了时间相依性,所以能够容易地计算系数:
γ1=-π/Ts,γ2=-π/Ts+2π/(MTs) (17)
从这里开始假设M是偶数,M是奇数则产生相似的计算。计算子序列h(l)k的TDFT产生:
其中
然后可以根据其子序列[6]计算经时间误差补偿的信号的TDFT、即
在接下来的部分中,介绍一种用于估计时间交错A/D转换器***的时间误差的算法。当使用A/D转换器时所述估计算法在后台运行,也就是说不需要特殊的校准信号。将假设:在第一A/D转换器中误差将为零, 也就是所有的其他误差都与第一ADC的时间误差有关系。这不是限制,因为在所有采样之间仅需要相同的间隔,并且绝对采样时间并不重要。参数估计适合于随机梯度算法:
对时间误差估计的要求:
1.该算法除了应针对整个ADC***将输入信号频带限制于尼奎斯特频率之外不需要有关输入信号的知识。
2.真误差参数必须小于采样间隔的一半,即
这基本上仅意味着必须按正确的顺序进行采样。
初始化:
1.从每一A/D转换器收集一批N个采样,yi[k],i=0,...,M-1。
2.初始化随机梯度算法的步长μ。
3.初始化参数估计,
4.初始化迭代计数器n=0。
5.定义在估计损失函数中应使用多少时间滞后L。
6.定义损失函数权重参数β。
调整:
1.计算利用
校正的输出信号:
2.计算相邻ADC之间的均方差:
i=0,...,M-1,l=0,...,L (22)
3.计算每一个补偿后的ADC输出的均方:
i=0,...,M-1 (23)
4.计算损失函数V((i))
5.计算损失函数的梯度V((n))。
6.沿负梯度方向更新参数估计:
(n+1)=(n)-μV((n)) (25)
7.计算V((n+1)),如果V((n+1))>V((n)),那么更新μ:=μ/2,并且返回到点6。
8.收集新的一批数据并且从点2继续估计更新。
图2中描述了具有时间误差估计和校正的时间交错ADC***。所述***包括多个单个或独立的ADC 6(也称为ADC单元或ADC通道):ADC1至ADCM,这些ADC在周期处理中转换连续采样的值,每一单元中的转换与其他单元中的转换并行执行。每一单元中的转换处理在用于被连续采样的模拟值的连续时间上启动。每一ADC单元以MTs的采样间隔而工作。整个***的采样率是Ts。模拟信号u(t)被输入到线路7上的设备。采样时钟被输入到线路8上的ADC单元的控制端子。在ADC之间的时钟信号上使用延迟为Ts的延迟元件9。被提供给控制端子的信号控制相应ADC单元中转换程序的启动。输入信号u被连接到所有的ADC上。必须针对整个ADC***将输入信号的频带限制于尼奎斯特频率。M个输出信号y1至yM被连接到校正设备10上,该校正设备10利用所估计的时间误差delta t、即Δt来校正信号,并且产生M个信号z1至zM。在估计算法设备11中使用信号z1至zM,其中时间误差delta t、即Δt被估计。然后将所估计的时间误差delta t、即Δt反向连接到校正设备上。信号z1至zM也被连接到MUX 12上,其中所述信号被多路复用在一起以形成一个信号z。根据时间误差来校正信号z并且以采样间隔Ts来采样所述信号z。
已经利用具有三种不同输入信号:正弦信号、多正弦信号以及频带受限的白噪声的仿真来评价了该估计算法。也已经利用输入上的加性白噪声和时钟上的随机抖动来测试了该算法。所述仿真示出:该估计算法适用于宽范围的信号并且其对噪声和随机抖动来说也是稳健的。在图3中,单个正弦信号被用作为ADC***的输入信号u(t)。上面的绘图示出了在时间误差估计和校正之前ADC***的输出信号y的频谱。下面的绘图示出了在时间误差估计和补偿之后校正设备的输出信号z。在图4中,针对不同的数据数量示出了时间误差估计精度。在此,输入信号u(t)是单个正弦曲线。时间误差估计精度在该图中也与利用那些数据数量而能够获得的最好的Cramer-Rao界限进行了比较。
在许多应用中需要高速A/D转换器。提高采样速度的一种方法是使用多个并行的、时间交错的A/D转换器。于是每一A/D转换器能够以较低速度运行,同时整个***实现高采样率。时间交错结构的问题在于引入了失配误差。在本说明书中已经介绍了用于时间误差的估计和补偿的方法和设备。当使用A/D转换器并且A/D转换器不需要特殊的校准信号时,能够在线进行所述估计。估计算法也已利用仿真被验证。所述仿真已说明:该估计方法很好地适用于许多不同种类的信号,唯一的要求是信号频带被限制于尼奎斯特频率。
参考文献:
[1]J.J.Corcoran.Timing and amplitude error estimation fortimeinterleaved analog-to-digital converters.US专利号5294926,1992年10月。
[2]J.Elbornsson.Equalization of Distortion in A/DConverters.Lic.thesis 883,Department of ElectricalEngineering,Linkoping University,Linkoping,Sweden,2001年4月。
[3]J.Elbornsson and J.-E.Eklund.Blind estimation of timingerrors in interleaved AD converters.In Proc.ICASSP 2001,卷6,第3913-3916页,IEEE,2001年。
[4]J.Elbornsson,K.Folkesson,and J.-E.Eklund.Measurementverification of estimation method for time errors in atime-interleaved A/D converter system.in Proc.ISCAS2002.IEEE,2002年。
[5]J.Elbornsson,F.Gustafsson,and J.-E.Eklund.Amplitudeand gain error inuence on time error estimation algorithm fortime interleaved A/D converter system.in Proc.ICASSP2002.IEEE,2002年。
[6]F.Gustafsson,L.Ljung,and M.Millnert.DigitalSignalbehandling.Studentlitteratur,2001年。(瑞典语)
[7]Y-C Jenq.Digital spectra of nonuniformly sampledsignals:A robust sampling time offset estimation algorithm forultra high-speed waveform digitizers using interleaving.IEEETransactions on Instrumentation and Measurement.39(1):71{75,1990年2月。
[8]H.Jin and E.K.Lee.A digital-background calibrationtechnique for minimizing timing-error effects in time-interleaved ADC’s.IEEE Transactions on Cicuits and Systems,47(7):603{613,2000年7月。
[9]L.Ljung.System Identification,Theory for the user.Prentice-Hall,第2版,1999年。
[10]A.Papoulis.Signal Analysis.McGraw-Hill,1977年。
[11]B.Widrow,I.Kollar,and M.-C.Liu.Statistical theory ofquantization.IEEE Transactions on Instrumentation andMeasurement,45(2):353{361,1996年4月。
Claims (3)
1.一种用于估计时间交错A/D转换器***的时间误差的方法,其特征在于:
计算利用参数估计校正的输出信号,
计算相邻ADC之间的均方差,
计算每一补偿后的ADC输出的均方,
计算损失函数,
计算损失函数的梯度,以及
更新参数估计。
2.一种用于估计时间交错A/D转换器***的时间误差的设备,其特征在于:
输出信号y1至yM被连接到校正设备(10)上,所述校正设备(10)被配置用于利用所估计的时间误差来校正所述信号并且被配置用于产生M个信号z1至zM,
这些信号被提供用于在估计算法设备中用来估计时间误差,以及
所估计的时间误差被提供用于连接到所述校正设备上。
3.依据权利要求2所述的设备,其特征在于:所述估计算法设备被布置用于利用根据新数据的估计来自适应地更新时间误差估计。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE0300093A SE525470C2 (sv) | 2003-01-15 | 2003-01-15 | Metod och anordning för att uppskatta tidsfel i ett system med tidssammanflätade A/D omvandlare |
SE03000932 | 2003-01-15 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1739241A true CN1739241A (zh) | 2006-02-22 |
Family
ID=20290128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2004800022151A Pending CN1739241A (zh) | 2003-01-15 | 2004-01-15 | 用于估计时间交错a/d转换器***的时间误差的方法和设备 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7084793B2 (zh) |
CN (1) | CN1739241A (zh) |
SE (1) | SE525470C2 (zh) |
WO (1) | WO2004079917A1 (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101212434B (zh) * | 2006-12-29 | 2010-12-01 | 大唐移动通信设备有限公司 | 一种校正并行交替采样信号误差的方法及*** |
CN103026630A (zh) * | 2010-08-17 | 2013-04-03 | 德州仪器公司 | 具有可调谐带宽的跟踪与保持架构 |
CN103326724A (zh) * | 2013-05-22 | 2013-09-25 | 北京工业大学 | 一种新的针对tiadc***时间误差的估计方法 |
CN103684456A (zh) * | 2013-12-04 | 2014-03-26 | 电子科技大学 | 采样时间失配的校正方法 |
CN106885932A (zh) * | 2017-02-09 | 2017-06-23 | 深圳市鼎阳科技有限公司 | 一种示波器及其adc一致性补偿方法 |
CN108702311A (zh) * | 2016-03-10 | 2018-10-23 | 三菱电机株式会社 | 接收装置和事态检测时刻的估计方法 |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7937557B2 (en) * | 2004-03-16 | 2011-05-03 | Vns Portfolio Llc | System and method for intercommunication between computers in an array |
US7283074B2 (en) * | 2004-09-21 | 2007-10-16 | Telegent Systems, Inc. | Pilot-tone calibration for time-interleaved analog-to-digital converters |
EP1844550B1 (en) | 2005-02-04 | 2010-12-08 | Signal Processing Devices Sweden AB | Estimation of timing errors in a time-interleaved analog to digital converter system |
DE102005015429B3 (de) * | 2005-04-04 | 2006-10-19 | Infineon Technologies Ag | Takterzeugung für einen zeitversetzt arbeitenden Analog-Digital-Wandler |
US7904695B2 (en) | 2006-02-16 | 2011-03-08 | Vns Portfolio Llc | Asynchronous power saving computer |
US7904615B2 (en) | 2006-02-16 | 2011-03-08 | Vns Portfolio Llc | Asynchronous computer communication |
US7966481B2 (en) | 2006-02-16 | 2011-06-21 | Vns Portfolio Llc | Computer system and method for executing port communications without interrupting the receiving computer |
ATE417409T1 (de) * | 2006-02-17 | 2008-12-15 | Sicon Semiconductor Ab | Zeitverschachtelter analog-digital-wandler |
TW200733570A (en) * | 2006-02-23 | 2007-09-01 | Univ Nat Chiao Tung | Analog-to-digital converter with alternated correction time |
CA2655506C (en) | 2006-06-30 | 2016-01-05 | Signal Processing Devices Sweden Ab | Time-interleaved analog-to-digital converter system |
EP2503696B1 (en) | 2006-06-30 | 2013-10-23 | Signal Processing Devices Sweden AB | Time-interleaved analog-to-digital converter system |
US7429939B2 (en) * | 2006-09-30 | 2008-09-30 | Teradyne, Inc. | Signal analysis using dual converters and cross spectrum |
US7450043B2 (en) * | 2006-10-31 | 2008-11-11 | Lecroy Corporation | Method of compensating for deterministic jitter due to interleave error |
US20080122673A1 (en) * | 2006-11-29 | 2008-05-29 | Dyer Kenneth C | Gain and linearity matching for multi-channel time-interleaved pipelined ADC |
US7538708B2 (en) * | 2006-12-30 | 2009-05-26 | Teradyne, Inc. | Efficient, selective error reduction for parallel, time-interleaved analog-to-digital converter |
US7541958B2 (en) * | 2006-12-30 | 2009-06-02 | Teradyne, Inc. | Error reduction for parallel, time-interleaved analog-to-digital converter |
US7528756B2 (en) * | 2007-03-22 | 2009-05-05 | Vns Portfolio Llc | Analog-to-digital converter system with increased sampling frequency |
US7808407B2 (en) * | 2007-06-15 | 2010-10-05 | Solarflare Communications, Inc. | Sub-channel distortion mitigation in parallel digital systems |
US7561084B1 (en) * | 2007-09-25 | 2009-07-14 | National Semiconductor Corporation | Sliding error sampler (SES) for latency reduction in the ADC path |
US7808408B2 (en) * | 2008-09-08 | 2010-10-05 | Moblus Semiconductor, Inc. | Minimizing adverse effects of skew between two analog-to-digital converters |
US7994959B2 (en) * | 2008-10-07 | 2011-08-09 | Gmr Research & Technology, Inc. | System and method of signal sensing, sampling and processing through the exploitation of channel mismatch effects |
CN102291141B (zh) * | 2011-04-22 | 2014-03-12 | 合肥工业大学 | 无冗余通道的时间交叉adc劈分校准结构及其自适应校准方法 |
JP5535166B2 (ja) | 2011-09-26 | 2014-07-02 | 株式会社東芝 | アナログデジタル変換装置及び信号処理システム |
JP5537527B2 (ja) | 2011-09-26 | 2014-07-02 | 株式会社東芝 | 時間誤差推定装置、誤差補正装置およびa/d変換器 |
EP2849346B1 (en) * | 2013-09-12 | 2019-08-21 | Socionext Inc. | Mixed-signal circuitry |
US9178525B2 (en) * | 2014-03-12 | 2015-11-03 | Texas Instruments Incorporated | Mismatch corrector |
US9160358B2 (en) * | 2014-03-12 | 2015-10-13 | Texas Instruments Incorporated | Close-in tones |
US9184762B2 (en) * | 2014-03-13 | 2015-11-10 | Texas Instruments Incorporated | Mismatch profile |
US10250273B2 (en) | 2016-12-16 | 2019-04-02 | Texas Instruments Incorporation | Band specific interleaving mismatch compensation in RF ADCs |
US10742226B1 (en) * | 2019-06-17 | 2020-08-11 | The 58Th Research Institute Of China Electronics Technology Group Corporation | Multi-channel high-precision ADC circuit with self-calibration of mismatch error |
US10735010B1 (en) | 2019-09-19 | 2020-08-04 | Mellanox Technologies, Ltd. | CDR-based timing skew calibration |
CN112751564A (zh) * | 2019-10-31 | 2021-05-04 | 深圳市中兴微电子技术有限公司 | 采样时钟相位失配误差估计方法及装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5294926A (en) * | 1992-10-09 | 1994-03-15 | Hewlett-Packard Company | Timing and amplitude error estimation for time-interleaved analog-to-digital converters |
US6081215A (en) * | 1998-07-06 | 2000-06-27 | Motorola, Inc. | High speed interlaced analog interface |
US6690311B2 (en) * | 1998-11-20 | 2004-02-10 | Telefonaktiebolaget Lm Ericsson (Publ) | Adaptively calibrating analog-to-digital conversion with correction table indexing |
US6522282B1 (en) * | 2001-11-07 | 2003-02-18 | Telefonaktiebolaget Lm Ericsson (Publ) | Estimation of timing offsets in parallel A/D converters |
-
2003
- 2003-01-15 SE SE0300093A patent/SE525470C2/sv not_active IP Right Cessation
-
2004
- 2004-01-15 CN CNA2004800022151A patent/CN1739241A/zh active Pending
- 2004-01-15 WO PCT/SE2004/000039 patent/WO2004079917A1/en active Application Filing
-
2005
- 2005-07-15 US US11/183,131 patent/US7084793B2/en not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101212434B (zh) * | 2006-12-29 | 2010-12-01 | 大唐移动通信设备有限公司 | 一种校正并行交替采样信号误差的方法及*** |
CN103026630A (zh) * | 2010-08-17 | 2013-04-03 | 德州仪器公司 | 具有可调谐带宽的跟踪与保持架构 |
CN103026630B (zh) * | 2010-08-17 | 2016-10-12 | 德州仪器公司 | 具有可调谐带宽的跟踪与保持架构 |
CN103326724A (zh) * | 2013-05-22 | 2013-09-25 | 北京工业大学 | 一种新的针对tiadc***时间误差的估计方法 |
CN103684456A (zh) * | 2013-12-04 | 2014-03-26 | 电子科技大学 | 采样时间失配的校正方法 |
CN108702311A (zh) * | 2016-03-10 | 2018-10-23 | 三菱电机株式会社 | 接收装置和事态检测时刻的估计方法 |
CN108702311B (zh) * | 2016-03-10 | 2020-11-27 | 三菱电机株式会社 | 接收装置和事态检测时刻的估计方法 |
CN106885932A (zh) * | 2017-02-09 | 2017-06-23 | 深圳市鼎阳科技有限公司 | 一种示波器及其adc一致性补偿方法 |
Also Published As
Publication number | Publication date |
---|---|
SE0300093L (sv) | 2004-07-16 |
WO2004079917A8 (en) | 2005-04-14 |
US7084793B2 (en) | 2006-08-01 |
US20060017599A1 (en) | 2006-01-26 |
SE525470C2 (sv) | 2005-03-01 |
SE0300093D0 (sv) | 2003-01-15 |
WO2004079917A1 (en) | 2004-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1739241A (zh) | 用于估计时间交错a/d转换器***的时间误差的方法和设备 | |
CN1859009A (zh) | 用于时间交错式数据转换器的定时校准的***与方法 | |
CN1290265C (zh) | 用于校准模数转换的方法和*** | |
Weaver et al. | Stochastic flash analog-to-digital conversion | |
Jenq | Digital spectra of nonuniformly sampled signals: A robust sampling time offset estimation algorithm for ultra high-speed waveform digitizers using interleaving | |
CN1230986C (zh) | 降低抖动的混合信号集成电路器件 | |
US20110001645A1 (en) | Randomization of sample window in calibration of time-interleaved analog to digital converter | |
CN1253720C (zh) | 基于以理想周期信号得到的取样数据串来测量抖动的电路 | |
EP2439849A1 (en) | Compensation of clock jitter in analog-digital converter applications | |
CN1677870A (zh) | 利用谐波抵消的线性补偿 | |
CN1599253A (zh) | 在不显著危及吞吐量性能的情况下增强逐次逼近型模数转换器的信噪比 | |
CN1692555A (zh) | 具有最小化转换误差的a/d转换器 | |
CN1199357C (zh) | 改进的电流控制数/模变换 | |
CN1940777A (zh) | 高分辨率时间间隔测量设备和方法 | |
CN101068232A (zh) | 得到信道时域响应方法及装置、ofdm符号精同步方法及装置 | |
CN1808571A (zh) | 声音信号分离***及方法 | |
CN113114243A (zh) | 一种tiadc***失配误差校正方法及*** | |
CN100336085C (zh) | 一种基于压频变换和光电隔离的模数转换方法及*** | |
CN1967153A (zh) | 用于处理模拟编码器信号的设备和方法 | |
CN1910821A (zh) | 产生代表具有时间交叉的模数转换***中匹配误差的数字信号的方法及使用该方法具有时间交叉的模数转换器 | |
CN1858611A (zh) | 一种验证***、验证***的创建方法及验证方法 | |
CN1820203A (zh) | 改进的频率确定 | |
CN1870444A (zh) | 部分并行干扰消除接收器及部分并行干扰消除方法 | |
CN1648608A (zh) | 增量编码和解码装置及方法 | |
CN1902502A (zh) | 延迟故障测试电路以及相关方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |