CN1692555A - 具有最小化转换误差的a/d转换器 - Google Patents
具有最小化转换误差的a/d转换器 Download PDFInfo
- Publication number
- CN1692555A CN1692555A CN200380100404.8A CN200380100404A CN1692555A CN 1692555 A CN1692555 A CN 1692555A CN 200380100404 A CN200380100404 A CN 200380100404A CN 1692555 A CN1692555 A CN 1692555A
- Authority
- CN
- China
- Prior art keywords
- signal
- analog
- digital
- converter
- calibration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1071—Measuring or testing
- H03M1/109—Measuring or testing for dc performance, i.e. static testing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
- H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
- H03M1/167—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/80—Simultaneous conversion using weighted impedances
- H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
- H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明涉及一种模拟/数字转换器,用来将模拟输入信号(ain)转换为数字输出值,包括:(a)至少一个转换级,其又分别包含:(a1)采样/保持电路(3),采样模拟输入信号(ain);(a2)比较器单元(5),通过将输入信号与参考值(REF)进行比较,从转换级产生数字输出信号;(a3)数字/模拟转换器(13),把数字输出信号转换成模拟信号;(a4)减法器(11),用于从采样输入信号中减去由数字/模拟转换器(13输出的模拟信号;(a5)信号放大器(17),以针对下一转换级的特定信号增益因子(V)对由减法器(11)输出的输出信号进行放大;以及(a6)加权单元(9),将数字输出值与乘数相乘,以便与来自转换级的另一加权输出值相加,从而从模拟/数字转换器(1)产生数字输出信号;(b)随机信号发生器(19),产生被馈入转换级的随机信号;(c)至少一个校准单元(21),其又分别包含:(c1)校准放大器,以针对信号放大的可调校准增益因子放大随机信号;(c2)评估单元,使馈入信号路径并被转换级放大的随机信号与由校准单元(21)中的校准放大器放大后的随机信号相关联,以产生用于设置校准增益因子的设置信号,从而使来自评估单元的输出信号最小,因此,计算出的校准增益因子与由转换级中的数字/模拟转换器(13)和信号放大器(17)所产生的增益(V)相对应;(d)其中随机信号发生器(19)通过能够由校准单元(21)进行控制的开关,将随机信号施加到转换级中的数字/模拟转换器(13)中的校准电容器(31)上,从而将其馈入信号路径中;(e)其中随机信号可以与数字/模拟转换器(13)内的另一DAC电容器(25)相连接,以计算出数字/模拟转换器(13)中的DAC级的相应增益因子,以及校准单元(21)利用数字/模拟转换器(13)中的DAC级的已确定信号增益(Vi),计算DAC级之间的信号增益差值ΔVij,以便计算数字/模拟转换器(13)的转换误差(DAC误差)。
Description
技术领域
该发明涉及一种A/D转换器,尤其涉及一种管道转换器(pipelineconverter)。
背景技术
A/D转换器用于将模拟输入信号转换成数字输出信号。A/D转换通常是通过把未知模拟信号与已知参考值进行比较来实现的。对于A/D转换来说,有一系列不同的转换方式:对模拟信号进行放大,即,将其与预定的权重因子相乘,或者划分参考信号,即,使其除以预定的权重因子。
图1所示是具有级A、B、C三个级管道转换器。同样地,管道转换器也将模拟信号ain与参考值进行比较,但不同的是将未知模拟信号ain放大两倍,并与常数参考变量REF进行比较。所示三级管道转换器包含采样&保持级S/HA级,用来对模拟输入信号ain进行采样和保持。另外,在每个级A-C中还包含加权或增益因子k=2的放大器VA(或加权单元)和比较器KA,比较器KA用来将数字转换后的模拟输入信号ain与参考值REF进行比较。如果数字转换后的模拟信号ain大于参考值REF,则在减法节点S,从两倍放大后的模拟信号ain中扣除参考值REF,并将得到的差值转移到下一转换级B中的采样&保持级S/HB。反过来,如果模拟信号ain小于预定参考值,则将两倍放大后的模拟信号直接转移到下一转换级B的采样&保持级S/HB。
在第一种情况下,转换级A产生逻辑数字值“1”,而在第二种情况,产生逻辑数字值“0”。这样,每个级A-C产生的一位(D/b),这些位一起产生了可以位于0到2n-1之间的数字二进制码(n是转换级的数目)。在这种情况下,因为放大器V的加权或增益因子是2,所以数字转换结果的位权等于2。
对于逐次近似转换器,在转换结果被确定之前需要n次循环,并且只有这时,才有可能再次开始进行新的转换,图1所示的管道转换器中的转换结果显然直到n次循环后才是无效的,但是可以紧跟在级A中的第一循环之后,将要转换的下一模拟值移入管道中。
两种转换器类型的精度都取决于用于乘以或除以模拟信号或参考值的除法或乘法因子的精度,k=2。当用基数2加权时,在SA转换器的情况下导致除法因子为1/2、1/4、1/8等的因子2的精度以及在管道转换器的情况下的乘法因子2的精度是非常重要的。在这些权重因子中产生的误差会立即影响到数字最终结果。下面举一个例子:
8位DA转换器可以把未知模拟信号或参考变量量化为28=255个电平。此A/D转换器具有与十进制数128的量化电平相对应的模拟信号。将此模拟信号与参考值作比较,而参考值是通过划分预定参考变量而得到的(例如,将预定参考变量乘以因子3/8)。例如,利用正确的划分,将得到与小于模拟值128的量化电平127相对应的参考值。但是,考虑到除法因子(3/8)的不精确,与对应于128或129的十进制值的比较也会给出模拟值大于参考值的结果。由于针对量化电平的参考值不正确地小于模拟值,针对比较而输出的结果是“1”,而不是“0”。
除了由转换器进行的加权(除法、乘法)的不精确,瞬态信号电压也会影响到A/D转换器的精度。在放大器V、比较器K和减法节点S的输入和输出信号中常常会有瞬态信号,瞬态信号具有过冲,例如,只有经过特定的衰减时间,才会衰减为常数值。
在n位转换器中,需要n次确定来获得n位数字字,而每一次确定都应至少准确到最终数字转换结果的量化电平。n位转换器中所能够达到的比较操作和其他操作的执行速度取决于转换器中要处理的信号的动态响应。在SA转换器的情况下,需要大量的时间来利用数字控制器和DA转换器产生具有所需精度的必要参考值。在图1所示的管道转换器的情况下,放大器V达到稳定状态之前,需要一些时间。如果由A/D转换器执行的这些操作执行得过快,将可能导致误差。
为了降低误差的频率、进而提高A/D转换器的精度,人们已经尝试使用具有冗余码的A/D转换器。具有冗余码的A/D转换器的区别在于:用来将未知模拟信号与之进行比较的参考值(例如,预定参考变量的3/4)不会形成对后续比较的取值范围的限制,而是根据比较结果,使用或大或小的数值。下面将通过举例,更详细地说明这一点:
将模拟信号量化为0到255之间的数值的8位转换器具有其模拟值对应于十进制量化数128的模拟信号输入其中。在级n中的比较中,将此模拟信号与对应于十进制值127的量化电平的参考值进行比较。确定参考值小于模拟值。为了避免因不精确的加权或瞬态信号波动而造成的误差,由A/D转换器执行的下一比较并不像通常那样涉及127到255之间的数值范围选择,而是涉及从如120等较小数值到255之间的数值范围选择。这意味着稍后仍然能够校正次要的不正确决定,而不致影响最终转换结果。
在传统的二进制转换器中,另一方面,一旦对位进行了不正确的设置,则不能在后续的转换步骤中再次对其进行校正。
这种冗余A/D转换器的防止误差的特性是借助于加权因子而获得的,如放大器V的增益因子Vk或数字控制器(加权单元4)用来根据预定参考变量产生参考值的除法因子等,并不基于基数2,而是基于较小的基数,如1.8等。
在具有冗余码的SA转换器中,用作划分预定参考变量的参考元件不再是两倍、四倍等(参考元件可以是电容器,电流源,电阻器等),而是小于两倍、四倍等。参考元件可以使数字输出信号的一个位权发生变化,例如1、1.8、1.82、1.83等等。在图1所示管道转换器的情况下,这表明放大器的加权或增益因子不必须是2,而可以是1.8。
所述冗余码A/D转换器的一个难点是因子1.8不像因子2那样只要把参考元件加一倍就能产生那么简单。结果,获得的误差原则上比在一个二进制转换器中要大。
作为转换级中进行比较的结果,每一个转换级A、B、C各传递了数字转换结果的一位digA、digB、digC。图1所示的例子中,获得冗余码1,0,0,0。但是,数字转换结果不是位权为2的二进制,因此也不与十进制数23=8相对应,而是基于基数1.8,所以与数1.83=5.832相对应。这一结果是通过式0*1+0*1.81+0*1.82+1*1.83=5.832计算出来的。利用图1中底部那些装置,将转换结果中的单独位相加。为此目的,其包含一个用以存储乘法因子MF的存储器,用来与多个存储元件SG和加法节点AK相乘。最后,位权为1.8的码被用来产生二进制码。在通过最后一个加法节点AKc(底部最右边)后,就得到了和冗余码相关联的二进制码,就是说转换结果是二进制形式的。
当由A/D转换器执行的针对模拟信号或参考变量的权重Vi不与所存储的乘法因子(用来把冗余码转换成二进制码)精确对应时,误差将会产生。
迄今为止,人们尝试在转换器信号电路中,通过改变针对如图1所示的管道转换器的增益V1来补偿这个误差。但这是相对复杂的。
因此,德国未审公开说明书DE 101 33 538.5 A1已提出一种比较容易校准乘法因子MFi的A/D转换器。
如图2所示的基于现有技术的A/D转换器不仅对将被转换的模拟信号和参考变量加权,而且还对A/D转换器中的辅助信号PSR(伪随机)加权。同时,具有校准放大器,用来对随机数字信号PSR加权,可以改变其增益因子。通过由A/D转换器加权的随机信号PSR、由可控校准放大器加权的辅助信号PSR(或者由其衍生的信号)和供给给评估单元(用来执行相关分析)的最初(没有加权)随机信号来决定由A/D转换器应用的权重因子G。
图2所示是具有关联校准装置KAL的传统管道转换器中的转换级A。此管道转换器是具有冗余码的A/D转换器,其一般包括权重因子为2的放大器V,比较器K和减法节点S。
接着第一个转换级A,图2还示出第二转换级B和第三转换级C。
PSR信号与输入信号的总和最终被放大器VA放大,例如因子VA=2。模拟和信号在比较器中同样与参考变量REF作比较。如果模拟和信号大于参考变量REF,则从两倍放大后的和信号中扣除参考变量,并将得到的值输出到下一转换级B中。否则,将包含模拟输入信号ain与数字随机信号的两倍放大后的模拟和信号立即转移到下一转换级B中,而不减去参考信号。
校准装置KAL包括可控数字加权单元或校准放大器和评估单元。
在管道转换器中产生的数字信号分量是从转换级B的输出中分流出来的,其同样提供给评估单元。评估单元包含减法节点SUB,其用来从数字转换后的模拟信号中减去在可控数字加权单元中与权重因子G相乘后的数字随机信号PSR。如果可控加权单元中的权重因子GA与放大器中的增益因子VA匹配,则得到的差信号DIF只包含不相关量化误差加上输入信号。如果权重因子和增益VA不匹配,数字随机信号的残余会仍然存在。
利用相关单元Rxy可以评估差信号DIF。所述相关单元进行差信号DIF与最初的数字随机信号PSR的互相关。相关的结果用于调整可控加权单元G中的权重因子GA,直到差值信号DIF不再包含任何数字随机信号的残余。
在这种情况下,例如,相关单元Rxy的输出通过低通滤波器TP与加权单元相连。
图3所示是基于现有技术的管道模拟/数字转换器中的转换级的电路实现。
图3示出了具有四个DAC电容器C1到C4的二位模拟/数字转换器的单端实现。所述DAC具有施加到其上的参考信号REF,温度计编码的比较器输出信号和采样控制信号。在采样期间,将模拟输入信号ain施加到DAC电容器C1到C4上。此转换级还包含具有反馈电容器的反馈运算放大器。
图2所示的基于现有技术的管道模拟/数字转换器具有以下缺点。
为了将数字随机信号馈入由转换级形成的模拟/数字转换器的信号路径中,需要附加的校准数字/模拟转换器。这会增加模拟/数字转换器电路的复杂性。
图3所示的基于现有技术的转换级包含多个DAC电容器C1、C2、C3和C4,其因为生产的变化和制造容差导致了不同的DAC级。当从模拟/数字转换器的一个DAC级传递到另一个DAC级的时候,转换误差或DAC误差就会产生。数字/模拟转换器中的这种转换误差被馈入信号路径,连续通过转换级,从而来自整个模拟/数字转换器的数字输出值将会受到干扰。
发明内容
所以,此发明的目的是要提供一种能使转换误差引起的对结果的干扰最小化的模拟/数字转换器。
本发明通过具有如权利要求1所述特征的模拟/数字转换器来实现这个目的。
本发明提供了一种模拟/数字转换器,用来将模拟输入信号(ain)转换为数字输出值,包括:
至少一个转换级,其又分别包含:
采样/保持电路,采样模拟输入信号(ain);
比较器单元,通过将输入信号与参考值进行比较,从转换级产生数字输出信号;
数字/模拟转换器,把数字输出信号转换成模拟信号;
减法器,用于从采样输入信号中减去由数字/模拟转换器输出的模拟信号;
信号放大器,以针对下一转换级的特定信号增益因子对由减法器输出的输出信号进行放大;以及
加权单元,将数字输出值与乘数相乘,以便与来自转换级的另一加权输出值相加,从而从模拟/数字转换器产生数字输出信号;
随机信号发生器,产生被馈入转换级的随机信号;
至少一个校准单元,其又分别包含:
校准放大器,以针对信号放大的可调校准增益因子放大随机信号;
评估单元,使馈入信号路径并被转换级放大的随机信号与由校准单元中的校准放大器放大后的随机信号相关联,以产生用于设置校准增益因子的设置信号,从而使来自评估单元的输出信号变为零,因此,计算出的校准增益因子与由转换级中的数字/模拟转换器和信号放大器所产生的增益相对应;
其中随机信号发生器通过能够由校准单元进行控制的开关,将随机信号施加到转换级中的数字/模拟转换器中的校准电容器(Ccal)上,从而将其馈入信号路径中;
其中随机信号可以与数字/模拟转换器内的另一DAC电容器(C1)相连接,以计算出数字/模拟转换器中的DAC级的相应增益因子,以及
校准单元利用数字/模拟转换器中的DAC级的已确定信号增益(Vi),计算DAC级之间的信号增益差值ΔVij,以便计算数字/模拟转换器的转换误差(DAC误差)。
本发明的模拟/数字转换器的一个优点是不需要附加的校准数字/模拟转换器,而是将已包含在转换级中的数字/模拟转换器用于馈入数字随机信号。这减小了模拟/数字转换器的电路复杂性。
在本发明的模拟/数字转换器的一个优选实施例中,利用减法器使计算出的转换误差(DAC误差)从来自转换级的数字输出值中扣除,以补偿误差。
在另一个优选实施例中,将计算出的信号增益(Vi)缓冲存储到校准单元中的寄存器中。
校准单元优选地计算已缓冲存储的信号增益的平均值。所述信号增益是由所使用的DAC电容器(C1、C2、C3、C4)引入的。
由校准单元将计算出的信号增益的平均值作为乘数应用于转换级中的加权单元。
在一个优选实施例中,校准单元中的校准放大器具有连接在其下游的减法电路,其从来自转换级中的信号路径的信号中减去由校准放大器进行了放大的信号,并向评估单元输出差信号。
包含在校准单元中的评估单元优选地使差信号和随机信号互相关。
评估单元优选地具有连接在其下游的滤波器。
在一个优选实施例中,校准单元具有流控制器,用于产生控制信号,以驱动开关。
来自比较器单元的输出值优选地是温度计编码的。
在本发明的模拟/数字转换器的一个优选实施例中,模拟/数字转换器具有至少两个转换级,例如5个转换级。
模拟/数字转换器优选地是完全差分设计的。
附图说明
下面参考附图,描述了本发明模拟/数字转换器的优选实施例,以便说明发明的基本特征。其中:
图1所示是基于现有技术的管道模拟/数字转换器。
图2所示是基于现有技术的具有校准单元的另一管道模拟/数字转换。
图3所示是基于现有技术的转换级的电路实现。
图4所示是本发明模拟/数字转换器的优选实施例的方框图。
图5所示是本发明模拟/数字转换器中的转换级的电路实现的优选实施例。
具体实施方式
图4所示是基于本发明的模拟/数字转换器1的优选实施例。在图4所示的例子中,只示出了两个转换级(级A,级B),以便简化说明。本发明的模拟/数字转换器1优选地具有至少两个转换级。在一个可能的实施例中,本发明的模拟/数字转换器1具有6个转换级。
转换级之间互相串联,并且形成模拟/数字转换器1中的信号路径。基于本发明的模拟/数字转换器1具有模拟信号输入2和数字输出3。将施加到信号输入2上的模拟输入信号(ain)提供给第一个转换级A。转换级A包括通过采样控制信号启动的采样&保持电路34。将模拟输入信号ain通过线路4A提供给比较器单元5A,所述比较器单元将采样模拟输入信号与参考值REF进行比较,以便从转换级A产生数字输出值。将来自比较器单元5A的数字输出值通过至少一位线路7A提供给设置在转换级A中的开关装置8A和加权单元9A。例如,此数字输出值可以是单输出位。还将由采样&保持电路3A采样的输入信号通过线路10A提供给减法器11A。开关装置8A的输出通过线路12A与用于将数字输出值转换为模拟输出信号的数字/模拟转换器13A相连。为此,数字/模拟转换器13A通过输入14A接收参考信号REF。数字/模拟转换器13A通过线路15A将产生的模拟输出信号输出到减法器11A。减法器11A从采样输入信号中减去由数字/模拟转换器13A产生的模拟输出信号,并通过线路16A将所产生的差信号输出到信号放大器17A中。信号放大器17A以特定的信号增益VA对从减法器11A输出的差值信号进行放大。信号放大器17A的输出通过线路18A与另一采样/保持电路3B相连。连接在转换级A下游的转换级B与转换级A具有相同的设计。
本发明的模拟/数字转换器1包含利用线路20提供随机信号(优选地数字随机信号PSR)给校准单元21的随机信号发生器19。校准单元21的电路具有如图2所示的设计示。将随机信号发生器19产生的数字随机信号PSR通过信号线路22施加到第一个转换级A中的开关8A上,并且通过开关8A馈入转换级A的信号路径中。通过数字/模拟转换器13A和减法器11A,向第一个转换级A的放大器17A传送已被馈入的数字随机信号PSR,并对其进行放大。将放大后的数字随机信号输出到下一转换级B,并分流到模拟/数字转换器1中的另一信号路径中。在图6所示的例子中,通过线路23从下一转换级B的比较器5B处分流放大后的数字随机信号,并提供给校准单元21,以便进行评估。包含在校准单元21中的评估单元使馈入信号路径并被转换级A放大的随机信号与由校准单元中的校准放大器放大后的随机信号相关联,以产生用于设置校准增益因子的设置信号,直到来自评估或相关单元的输出信号变为零,并且计算出或所设置的校准增益因子与由转换级A中的数字/模拟转换器13A和信号放大器17A所产生的增益V相对应为止。
校准单元21利用控制线路24来启动转换级A中的开关8A。为此,校准单元21优选地包含流控制器。控制信号作为切换开关装置8A中的开关的依据。在这种情况下,首先借助于开关,经由转换级A的数字/模拟转换器13A中的校准电容器Ccal,将数字随机信号PSR馈入信号路径。下一步,依据控制信号,将数字随机信号PSR相继连接到数字/模拟转换器13A中另外的DAC电容器(Cj)上,以便计算出数字/模拟转换器中DAC级的各个信号增益。
图5示出了根据本发明的第一个转换级A的电路实现。
图5示出了具有四个DAC电容器25-1、25-2、25-3、25-4的两位数字/模拟转换器的单端电路实现。DAC电容器25可以通过可控开关26i连接到模拟输入信号ain。以来自中央流控制器的采样控制信号启动开关26i。在采样阶段,将模拟输入信号ain施加于DAC电容器25,也就是说,开关26i闭合。另外,DAC电容器25可以通过可控开关27连接到模拟参考电压REFp、REFn上。以从比较单元5输出的数字输出值驱动开关27。输出值优选地为温度计编码的(thermometer-coded)。DAC电容器25与减法器28连接。减法节点28具有连接在其下游的运算放大器29,其具有反馈电容器30。
在采样阶段,开关26i闭合,开关32开路,并且DAC电容器25与ain相连。在后续的放大阶段,根据比较单元的决定,开关26i开路,开关32闭合,并且DAC电容器25与REFn或REFp相连。对于增益
例如当C1=C2=C3=C4且CF=2C时,
结果为V=2。
动态范围,即输出信号的幅值与最大幅值的比是50%。存在的冗余被利用,使数字随机信号馈入信号路径。
通过增加可激励电容器25的数目,相关地增加比较单元5A中的比较器的数目,DAC电容器的电容与反馈电容器的电容之间的恒定比值(∑Ci/CF)增加了冗余度,并且减小了转换级输出处的动态范围。这防止了过载。在这种情况下,冗余度表示比较单元5A中比较器的数目比需要的多。
根据本发明,除了DAC电容器25,图5所示的转换级还具有校准电容器31。校准电容器31可以通过开关32与参考电压REF连接。数字随机信号PSR通过线路22来驱动开关32。结果,将数字随机信号PSR通过校准电容器31馈入模拟/数字转换器1的信号路径中。由于制造容差,在不同的DAC电容器25-1到25-4之间产生了失配误差。
图5所示转换级的信号增益依赖于比值∑Ci/CF,并且因为非理想的运算放大器29和电容器25的制造容差而受到干扰。首先,由校准单元21利用驱动开关32的数字随机信号PSR来计算信号增益CAL。根据校准电容器31和反馈电容器30的电容比值(CAL),放大馈入的数字随机信号PSR。在下一转换级中,分路所馈入的校准信号,并通过线路23提供给校准单元21。放大后的随机信号PSR与包含在校准单元21中的放大后的随机信号相关联,并且调整校准增益因子,直到计算出的校准增益因子与信号路径中的增益对应为止。
下一步,校准单元21利用控制线路24(未示出)驱动开关,从而所提供的数字随机信号与不同的DAC电容25-1到25-4连续地或随机地,或者按照任何顺序地相连。同样地,校准单元21计算不同的信号增益V1、V2、V3、V4。将计算出的五个信号增益Vcal(Ccal)、V1(C1)、V2(C2)、V3(C3)、V4(C4)缓冲存储到校准单元21的寄存器中。然后,校准单元21根据DAC电容器25-1、25-2、25-3、25-4的四个缓冲存储的信号增益V1、V2、V3、V4,计算出平均值V=(V1+V2+V3+V4):4,并通过线路33把确定的增益因子作为乘数输出到第一个转换级A的加权单元9A中。另外,校准单元21计算缓冲存储的信号增益V之间的差值ΔVij,其与不同的DAC级之间的各个转换误差相对应。此DAC误差还包含校准电容器31的***。
通过加法器34和移位单元35,对由转换级输出且被加权单元9加权的输出值进行求和,以便产生来自模拟/数字转换器1的数字输出值。
将校准单元21计算出的DAC误差通过线路36提供给减法器37。减法器37将计算出的转换误差或DAC误差从转换级的已确定数字输出值中扣除,以便补偿所述误差。
在本发明的模拟/数字转换器1的情况下,在后台不断地进行校准(后台校准)。本发明的模拟/数字转换器1补偿信号增益误差和转换误差或DAC误差。在这种情况下,数字地且连续地计算误差。不再需要复杂的微调(trimming)。在这种情况下,周围环境温度和电源电压的漂移不断地被补偿。除了额外需要校准电容器31之外,校准可以完全数字地实现。
在本发明的校准操作中,DAC电容器的电容和DAC电容器的相关增益通过用校准电容器的电容代替此电容来确定。根据权重,可以计算出总增益和电平差,并在数字域内校正计算出的数字输出值。设置在转换级中的数字/模拟转换器13优选地是完全差分设计的,并且具有高分辨率。例如,分辨率可以是4.5位的。
可以将图4所示的校准单元21分别提供给每个转换级。在一个优选实施例中,仅设置一个校准单元21,其可以通过多路复用器与不同的转换级相连。
参考符号列表
1 SA转换器
2 S/H级
3 比较器
4 数字控制器(加权单元)
5 D/A转换器
6 输出
10 管道转换器(pipeline converter)
11 S/H级
12 放大器
13 比较器
14 减法节点
15 存储元件
16 加法节点
17 加法节点
18 数字随机信号
19 D/A转换器
20 数字加权单元
21 减法节点
22 相关单元
24 信号路径
25 评估单元
26 差信号
27 滤波器
28 校准装置
29 校准路径
ain 模拟输入信号
REF 参考变量
Claims (14)
1.一种模拟/数字转换器,用来将模拟输入信号(ain)转换为数字输出值,包括:
(a)至少一个转换级,其又分别包含:
(a1)采样/保持电路(3),采样模拟输入信号(ain);
(a2)比较器单元(5),通过将输入信号与参考值(REF)进行比较,从转换级产生数字输出信号;
(a3)数字/模拟转换器(13),把数字输出信号转换成模拟信号;
(a4)减法器(11),用于从采样输入信号中减去由数字/模拟转换器(13)输出的模拟信号;
(a5)信号放大器(17),以针对下一转换级的特定信号增益因子(V)对由减法器(11)输出的输出信号进行放大;以及
(a6)加权单元(9),将数字输出值与乘数相乘,以便与来自转换级的另一加权输出值相加,从而从模拟/数字转换器(1)产生数字输出信号;
(b)随机信号发生器(19),产生被馈入转换级的随机信号;
(c)至少一个校准单元(21),其又分别包含:
(c1)校准放大器,以针对信号放大的可调校准增益因子放大随机信号;
(c2)评估单元,使馈入信号路径并被转换级放大的随机信号与由校准单元(21)中的校准放大器放大后的随机信号相关联,以产生用于设置校准增益因子的设置信号,从而使来自评估单元的输出信号最小,因此,计算出的校准增益因子与由转换级中的数字/模拟转换器(13)和信号放大器(17)所产生的增益(V)相对应;
(d)其中随机信号发生器(19)通过能够由校准单元(21)进行控制的开关,将随机信号施加到转换级中的数字/模拟转换器(13)中的校准电容器(31)上,从而将其馈入信号路径中;
(e)其中随机信号可以与数字/模拟转换器(13)内的另一DAC电容器(25)相连接,以计算出数字/模拟转换器(13)中的DAC级的相应增益因子,以及
校准单元(21)利用数字/模拟转换器(13)中的DAC级的已确定信号增益(Vi),计算DAC级之间的信号增益差值ΔVij,以便计算数字/模拟转换器(13)的转换误差(DAC误差)。
2.根据权利要求1所述的模拟/数字转换器,其特征是:
利用减法器(37),将计算出的转换误差(DAC误差)从来自转换级的数字输出值中扣除,以补偿误差。
3.根据权利要求1或2所述的模拟/数字转换器,其特征是:
将计算出的信号增益因子(Vi)缓冲存储在校准单元(21)中的寄存器中。
4.根据权利要求3所述的模拟/数字转换器,其特征是:
校准单元(21)计算已储存信号增益之间的平均值。
5.根据权利要求4所述的模拟/数字转换器,其特征是:
由校准单元(21)将所计算出的信号增益的平均值作为乘数应用于加权单元(19)。
6.根据前述权利要求之一所述的模拟/数字转换器,其特征是:
校准单元(21)中的校准放大器具有连接在其下游的减法电路,其从来自转换级中的信号路径的信号中减去由校准放大器进行了放大的信号,并向评估单元输出差信号。
7.根据权利要求6所述的模拟/数字转换器,其特征是:
评估单元使差信号与数字随机信号互相关。
8.根据权利要求7所述的模拟/数字转换器,其特征是:
评估单元具有连接在其下游的滤波器。
9.根据权利要求1所述的模拟/数字转换器,其特征是:
校准单元(21)具有流控制器,用于产生控制信号,以驱动开关。
10.根据权利要求1所述的模拟/数字转换器,其特征是:
来自比较单元(5)的输出值是温度计编码的。
11.根据权利要求1所述的模拟/数字转换器,其特征是:
设置至少两个转换级。
12.根据权利要求1所述的模拟/数字转换器,其特征是:
随机信号是数字随机信号(PSR)。
13.根据权利要求1所述的模拟/数字转换器,其特征是:
模拟/数字转换器(1)是完全差分设计的。
14.根据权利要求1所述的模拟/数字转换器,其特征是:
数字/模拟转换器(13)具有校准电容器(31),通过所述校准电容器(31),将随机信号馈入信号路径中。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10255354A DE10255354B3 (de) | 2002-11-27 | 2002-11-27 | A/D-Wandler mit minimiertem Umschaltfehler |
DE10255354.8 | 2002-11-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1692555A true CN1692555A (zh) | 2005-11-02 |
CN100472965C CN100472965C (zh) | 2009-03-25 |
Family
ID=31197640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2003801004048A Expired - Fee Related CN100472965C (zh) | 2002-11-27 | 2003-10-16 | 具有最小化转换误差的a/d转换器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7095346B2 (zh) |
EP (1) | EP1568138B1 (zh) |
CN (1) | CN100472965C (zh) |
DE (2) | DE10255354B3 (zh) |
WO (1) | WO2004054111A2 (zh) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101247127B (zh) * | 2008-03-27 | 2010-04-21 | 凌阳多媒体股份有限公司 | 一种切换式电容数模转换器 |
CN1945978B (zh) * | 2005-05-27 | 2012-01-18 | 阿纳洛格装置公司 | 采用积分非线性误差整形的流水线adc |
CN105897265A (zh) * | 2014-12-12 | 2016-08-24 | 飞思卡尔半导体公司 | 具有受控误差校准的模数转换器 |
CN106899296A (zh) * | 2015-12-18 | 2017-06-27 | 亚德诺半导体集团 | 频域adc闪存校准 |
CN108512550A (zh) * | 2017-02-23 | 2018-09-07 | 联发科技股份有限公司 | 差分采样电路 |
CN109842408A (zh) * | 2017-11-24 | 2019-06-04 | 联发科技股份有限公司 | 模拟输出电路 |
CN111049521A (zh) * | 2018-10-11 | 2020-04-21 | 恩智浦有限公司 | 信号处理与转换 |
CN111147077A (zh) * | 2018-11-05 | 2020-05-12 | 瑞昱半导体股份有限公司 | 用于模拟数字转换器残余放大器的增益校准装置及方法 |
CN111164692A (zh) * | 2017-10-02 | 2020-05-15 | 美光科技公司 | 包含用于半导体存储器的存储器命令的设备及方法 |
US12019570B2 (en) | 2017-11-29 | 2024-06-25 | Micron Technology, Inc. | Apparatuses and methods including memory commands for semiconductor memories |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10344354B4 (de) * | 2003-09-24 | 2006-11-02 | Infineon Technologies Ag | Analog-Digital-Wandler und Verfahren zum Betreiben eines Analog-Digital-Wandlers |
CN100512016C (zh) * | 2004-02-10 | 2009-07-08 | 三洋电机株式会社 | 模数转换器 |
JP2005249690A (ja) * | 2004-03-05 | 2005-09-15 | Agilent Technol Inc | 信号保持方法、アナログ・ディジタル変換方法、信号保持装置、アナログ・ディジタル変換装置、および、信号観測装置 |
JP3785175B2 (ja) * | 2004-03-30 | 2006-06-14 | 株式会社東芝 | 多入力a/d変換装置及びこれを用いた無線受信機 |
DE102005015807B3 (de) * | 2005-04-06 | 2006-10-12 | Infineon Technologies Ag | Analog/Digital-Wandler mit Korrektur eines Umschaltfehlers und eines Verstärkungsfehlers seines digitalen Ausgangswertes |
JP4690105B2 (ja) * | 2005-04-26 | 2011-06-01 | パナソニック株式会社 | 逐次比較型a/dコンバータ |
US7486215B1 (en) * | 2006-08-30 | 2009-02-03 | Marvell International Ltd. | Apparatus, method, and circuit for baseline loop analog cancellation |
JP4480744B2 (ja) * | 2007-07-31 | 2010-06-16 | 三洋電機株式会社 | アナログデジタル変換器 |
US7535391B1 (en) * | 2008-01-07 | 2009-05-19 | Freescale Semiconductor, Inc. | Analog-to-digital converter having random capacitor assignment and method thereof |
JP2009246752A (ja) * | 2008-03-31 | 2009-10-22 | Panasonic Corp | パイプラインa/d変換器 |
US8487792B2 (en) * | 2008-10-06 | 2013-07-16 | Integrated Device Technology Inc. | Method of gain calibration of an ADC stage and an ADC stage |
CN101854174B (zh) * | 2010-05-18 | 2012-04-18 | 上海萌芯电子科技有限公司 | 一种流水线型模数转换器及其子转换级电路 |
US8451152B2 (en) * | 2011-02-22 | 2013-05-28 | Texas Instruments Incorporated | Pipelined ADC inter-stage error calibration |
US8441380B2 (en) * | 2011-05-20 | 2013-05-14 | Texas Instruments Incorporated | Method and apparatus for performing data conversion with non-uniform quantization |
US8581769B2 (en) * | 2011-11-22 | 2013-11-12 | Stmicroelectronics International N.V. | Multiplying digital-to-analog converter configured to maintain impedance balancing |
US8791845B2 (en) * | 2012-08-31 | 2014-07-29 | Texas Instruments Incorporated | Circuitry and method for reducing area and power of a pipelince ADC |
US8698666B1 (en) * | 2012-10-01 | 2014-04-15 | Omnivision Technologies, Inc. | Random estimation analog-to-digital converter |
US9041569B2 (en) * | 2013-06-28 | 2015-05-26 | Silicon Laboratories Inc. | Method and apparatus for calibration of successive approximation register analog-to-digital converters |
US9680309B2 (en) * | 2013-11-21 | 2017-06-13 | Active-Semi, Inc. | Auto load switch detection for wireless power receiver |
US9124286B1 (en) * | 2014-02-18 | 2015-09-01 | Integrated Device Technology, Inc. | Protection for analog to digital converters |
TWI594579B (zh) * | 2016-06-13 | 2017-08-01 | 瑞昱半導體股份有限公司 | 連續逼近暫存器類比數位轉換器及其類比至數位訊號轉換方法 |
US9734703B1 (en) * | 2016-06-23 | 2017-08-15 | Nxp B.V. | Sensor apparatuses and methods |
CN107579740B (zh) * | 2017-08-25 | 2020-12-08 | 深圳清华大学研究院 | 提高流水线模数转换器输出精度的方法及模数转换器 |
US10382050B1 (en) * | 2018-05-25 | 2019-08-13 | Dialog Semiconductor (Uk) Limited | Integrated multiplying successive approximation analog to digital converter |
CN109194331B (zh) * | 2018-08-29 | 2021-10-26 | 苏州瑞迈斯医疗科技有限公司 | 电子装置以及校正该电子装置中比较器的方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4399426A (en) * | 1981-05-04 | 1983-08-16 | Tan Khen Sang | On board self-calibration of analog-to-digital and digital-to-analog converters |
US4996530A (en) * | 1989-11-27 | 1991-02-26 | Hewlett-Packard Company | Statistically based continuous autocalibration method and apparatus |
US5187481A (en) * | 1990-10-05 | 1993-02-16 | Hewlett-Packard Company | Combined and simplified multiplexing and dithered analog to digital converter |
US5929796A (en) * | 1997-04-29 | 1999-07-27 | National Semiconductor Corporation | Self-calibrating reversible pipeline analog to digital and digital to analog converter |
US5861828A (en) * | 1997-10-14 | 1999-01-19 | National Semiconductor Corporation | Apparatus and method for monotonic digital calibration of a pipeline analog-to-digital converter |
US6191715B1 (en) * | 1998-10-29 | 2001-02-20 | Burr-Brown Corporation | System for calibration of a digital-to-analog converter |
US6400302B1 (en) * | 2001-02-26 | 2002-06-04 | Analog Devices, Inc. | Quasi-differential successive-approximation structures and methods for converting analog signals into corresponding digital signals |
DE10133538B4 (de) * | 2001-07-11 | 2004-02-19 | Infineon Technologies Ag | Kalibriereinrichtung zur Kalibrierung von A/D-Wandlern mit beliebigem Bitgewicht |
US6603416B2 (en) * | 2001-10-01 | 2003-08-05 | International Business Machines Corporation | Method and circuit for dynamic calibration of flash analog to digital converters |
US6784824B1 (en) * | 2002-08-29 | 2004-08-31 | Xilinx, Inc. | Analog-to-digital converter which is substantially independent of capacitor mismatch |
-
2002
- 2002-11-27 DE DE10255354A patent/DE10255354B3/de not_active Expired - Fee Related
-
2003
- 2003-10-16 WO PCT/EP2003/011468 patent/WO2004054111A2/de active IP Right Grant
- 2003-10-16 EP EP03785625A patent/EP1568138B1/de not_active Expired - Fee Related
- 2003-10-16 DE DE50306772T patent/DE50306772D1/de not_active Expired - Fee Related
- 2003-10-16 CN CNB2003801004048A patent/CN100472965C/zh not_active Expired - Fee Related
-
2004
- 2004-10-26 US US10/973,656 patent/US7095346B2/en active Active
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1945978B (zh) * | 2005-05-27 | 2012-01-18 | 阿纳洛格装置公司 | 采用积分非线性误差整形的流水线adc |
CN101247127B (zh) * | 2008-03-27 | 2010-04-21 | 凌阳多媒体股份有限公司 | 一种切换式电容数模转换器 |
CN105897265B (zh) * | 2014-12-12 | 2020-08-21 | 恩智浦美国有限公司 | 具有受控误差校准的模数转换器 |
CN105897265A (zh) * | 2014-12-12 | 2016-08-24 | 飞思卡尔半导体公司 | 具有受控误差校准的模数转换器 |
CN106899296A (zh) * | 2015-12-18 | 2017-06-27 | 亚德诺半导体集团 | 频域adc闪存校准 |
CN108512550A (zh) * | 2017-02-23 | 2018-09-07 | 联发科技股份有限公司 | 差分采样电路 |
CN108512550B (zh) * | 2017-02-23 | 2021-09-03 | 联发科技股份有限公司 | 差分采样电路 |
CN111164692A (zh) * | 2017-10-02 | 2020-05-15 | 美光科技公司 | 包含用于半导体存储器的存储器命令的设备及方法 |
CN111164692B (zh) * | 2017-10-02 | 2023-10-03 | 美光科技公司 | 包含用于半导体存储器的存储器命令的设备及方法 |
CN109842408A (zh) * | 2017-11-24 | 2019-06-04 | 联发科技股份有限公司 | 模拟输出电路 |
US12019570B2 (en) | 2017-11-29 | 2024-06-25 | Micron Technology, Inc. | Apparatuses and methods including memory commands for semiconductor memories |
CN111049521A (zh) * | 2018-10-11 | 2020-04-21 | 恩智浦有限公司 | 信号处理与转换 |
CN111147077A (zh) * | 2018-11-05 | 2020-05-12 | 瑞昱半导体股份有限公司 | 用于模拟数字转换器残余放大器的增益校准装置及方法 |
CN111147077B (zh) * | 2018-11-05 | 2023-08-11 | 瑞昱半导体股份有限公司 | 用于模拟数字转换器残余放大器的增益校准装置及方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2004054111A3 (de) | 2004-08-12 |
WO2004054111A2 (de) | 2004-06-24 |
US7095346B2 (en) | 2006-08-22 |
DE10255354B3 (de) | 2004-03-04 |
EP1568138B1 (de) | 2007-03-07 |
DE50306772D1 (de) | 2007-04-19 |
CN100472965C (zh) | 2009-03-25 |
US20050116846A1 (en) | 2005-06-02 |
EP1568138A2 (de) | 2005-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1692555A (zh) | 具有最小化转换误差的a/d转换器 | |
US7501965B2 (en) | Correcting for errors that cause generated digital codes to deviate from expected values in an ADC | |
US7233276B1 (en) | Pipelined analog to digital converter with capacitor mismatch compensation | |
US20090189796A1 (en) | Pipelined analog-to-digital converter with calibration of capacitor mismatch and finite gain error | |
US7187317B2 (en) | A/D conversion apparatus | |
CN104518797B (zh) | 一种用于高精度模数转换器中的抖动电路 | |
JP2016531532A (ja) | パイプライン型逐次近似アナログ/デジタル変換器 | |
CN105634492B (zh) | 一种流水线型模数转换器 | |
EP2403144A1 (en) | Digital background calibration system and method for successive approximation (SAR) analogue to digital converter | |
CN1199357C (zh) | 改进的电流控制数/模变换 | |
US7071856B2 (en) | Pipeline ADC calibrating method and apparatus thereof | |
KR20090032700A (ko) | 파이프라인 아날로그-디지털 컨버터 및 그의 구동 방법 | |
JP2012191412A (ja) | A/dコンバータの試験装置および試験方法 | |
US11239851B2 (en) | Gain correction for multi-bit successive-approximation register | |
US7196649B2 (en) | Reprogrammable distributed reference ladder for analog-to-digital converters | |
WO2018064720A1 (en) | A device, system and method for digital-to-analogue conversion | |
US10484001B1 (en) | Multi-bit successive-approximation register analog-to-digital converter | |
CN1677869A (zh) | 可进行背景校正的流水线式模数转换器 | |
US7541954B2 (en) | Touch control apparatus and analog-to-digital converting apparatus and method thereof | |
KR100799312B1 (ko) | 전류 신호처리 회로 및 방법 | |
CN110022110B (zh) | 音圈马达阻尼控制电路 | |
US20160105193A1 (en) | Analog-to-digital converter probe for medical diagnosis and medical diagnosis system | |
WO1998044634A1 (en) | Method and system for analog-to-digital signal conversion with simultaneous analog signal compression | |
KR20090045774A (ko) | 디지털-아날로그 변환기 | |
Ahmed | Calibration of Cyclic-Pipelined ADCs Using CMOS for Area-Efficiency |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090325 Termination date: 20211016 |
|
CF01 | Termination of patent right due to non-payment of annual fee |