CN1734787A - 薄膜晶体管及其制造方法 - Google Patents

薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN1734787A
CN1734787A CNA2004100942269A CN200410094226A CN1734787A CN 1734787 A CN1734787 A CN 1734787A CN A2004100942269 A CNA2004100942269 A CN A2004100942269A CN 200410094226 A CN200410094226 A CN 200410094226A CN 1734787 A CN1734787 A CN 1734787A
Authority
CN
China
Prior art keywords
layer
technology
substrate
film transistor
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100942269A
Other languages
English (en)
Other versions
CN100477274C (zh
Inventor
徐晋旭
李基龙
梁泰勋
朴炳建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of CN1734787A publication Critical patent/CN1734787A/zh
Application granted granted Critical
Publication of CN100477274C publication Critical patent/CN100477274C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种底栅极薄膜晶体管及其制造方法，该薄膜晶体管具有通过特大晶粒硅(SGS)晶化方法晶化的沟道区，该方法包括：在绝缘基板上形成栅极电极和栅极绝缘层；在栅极绝缘层上形成非晶硅层，继而形成覆盖层和金属催化剂层；进行热处理使非晶硅层晶化成为多晶硅层；以及形成蚀刻停止层、源极和漏极区及源极和漏极电极。该薄膜晶体管包括：绝缘基板；栅极电极，其形成在所述绝缘基板上；栅极绝缘层，形成在所述栅极电极上；多晶硅层，其形成在所述栅极绝缘层上，并且通过特大晶粒硅(SGS)晶化法进行晶化；以及源极和漏极区、源极和漏极电极，它们形成在所述基板的预定区域中。

Description

薄膜晶体管及其制造方法
技术领域
本发明涉及一种薄膜晶体管及其制造方法，尤其涉及一种底栅极(bottom gate)薄膜晶体管及其制造方法，该薄膜晶体管具有通过特大晶粒硅(super grain silicon)(SGS)晶化方法晶化的沟道区，该方法包括：在绝缘基板上形成栅极电极和栅极绝缘层，在栅极绝缘层上形成非晶硅层，继而形成覆盖层(capping layer)和金属催化剂层，进行热处理使非晶硅层晶化成为多晶硅层，以及形成蚀刻停止层(etch stopper)、源极和漏极区及源极和漏极电极。
背景技术
通常在用于显示设备的薄膜晶体管中，半导体层通过在透明的基板例如玻璃或石英上沉积非晶硅、使非晶硅脱氢、离子注入杂质以形成沟道、然后使非晶硅晶化而形成。
作为使非晶硅晶化为多晶硅的方法有固相晶化法、准分子激光晶化法、金属诱导晶化法以及金属诱导横向晶化法。在固相晶化法中，非晶硅层在小于700℃的温度中退火几小时至几十小时，该温度即形成显示设备的基板的玻璃的转变温度(transition temperature)，薄膜晶体管用于该显示设备中。在准分子激光晶化法中，准分子激光照射在硅层上使得硅层在非常短的时间内在高温被局部加热。在金属诱导晶化法中，诸如镍(Ni)、钯(Pd)、银(Ag)或铝(Al)等金属与非晶硅层相接触或被注入到其中，从而利用通过金属获得非晶硅到多晶硅的相变这一现象。在金属诱导横向晶化法中，硅以这样的方式被晶化：由金属与硅反应产生的硅化物横向扩散从而诱导硅的晶化。
图1A和图1B是常用的薄膜晶体管的制造工艺的剖面图。
图1A是顶栅极薄膜晶体管的制造工艺的剖面图。如图1A所示，形成缓冲层12从而防止气体或水分渗入到绝缘基板11例如玻璃或塑料中，并在缓冲层12上形成非晶硅层。
通过上述的晶化工艺使非晶硅层晶化后，非晶硅层经过构图而形成具有多晶硅层的半导体层13，并且栅极绝缘层14形成为氧化硅层或氮化硅层的单层或双层。
然后在基板上由导电材料形成栅极电极15，并由绝缘层形成层间绝缘层16。
然后，通过蚀刻栅极绝缘层和层间绝缘层的预定区域形成敞开半导体层的预定区域的接触孔，然后形成源极和漏极电极17从而完成顶栅极薄膜晶体管。
图1B是底栅极薄膜晶体管的制造工艺的剖面图。如图1B所示，在绝缘基板21例如玻璃或塑料上形成缓冲层22，并且在基板的整个表面上形成金属材料并对之构图从而形成栅极电极23。
然后，栅极绝缘层24在基板的整个表面上形成为单层或双层的氧化硅层或氮化硅层。
再然后，在基板的整个表面上沉积非晶硅层并对之构图从而形成非晶硅层图案。
然后，在基板的整个表面上形成绝缘层并对之构图从而在非晶硅层图案的沟道区的上方形成蚀刻停止层26。
然后，在基板的整个表面上形成高度掺杂的非晶硅层，并使用光致抗蚀剂图案和蚀刻停止层对之构图，从而形成的高度掺杂的非晶硅层图案27来限定源极和漏极区域。
再然后，在基板的整个表面沉积导电金属后，并通过使用光致抗蚀剂图案和蚀刻停止层对之构图而形成源极和漏极电极28，从而最终能获得底栅极薄膜晶体管。
上述的顶栅极薄膜晶体管的优点在于具有多晶硅层的半导体层由各种晶化法形成，从而该薄膜晶体管的开关速度快并且电子迁移率高。然而，顶栅极薄膜晶体管具有制造工艺复杂的缺点。此外，栅极绝缘层和半导体层之间的界面是暴露的，因而它容易被污染或产生缺陷。相反，底栅极薄膜晶体管的优点在于其制造工艺简单并且栅极绝缘层和沟道区之间的界面没有暴露。然而，底栅极薄膜晶体管的缺点在于操作速度和电子迁移率低，这是因为由于晶化困难其沟道区由非晶硅层构成。
发明内容
因此，本发明通过提供一种底栅极薄膜晶体管及其制造方法解决了前述常规器件的问题，该薄膜晶体管具有通过SGS晶化方法晶化的沟道区，该方法包括：在绝缘基板上形成栅极电极和栅极绝缘层，在栅极绝缘层上形成非晶硅层，继而形成覆盖层和金属催化剂层，进行热处理使非晶硅层晶化成为多晶硅层，以及形成蚀刻停止层、源极和漏极区及源极和漏极电极；因而其同时具备顶栅极晶体管和底栅极晶体管的优点。
在本发明的一个示例性实施例中，薄膜晶体管包括：绝缘基板；形成在绝缘基板上的栅极电极；形成在栅极电极上的栅极绝缘层；形成在栅极绝缘层上并且通过特大晶粒硅(SGS)晶化法进行晶化的多晶硅层；以及源极和漏极区、源极和漏极电极，它们形成在基板的预定区域中。
此外，蚀刻停止层可以形成为具有至少大于多晶硅层的沟道区的宽度。
在本发明的另一示例性实施例中，一种制造薄膜晶体管的方法包括：准备绝缘基板；在基板上形成栅极电极；在栅极电极上形成栅极绝缘层；在栅极绝缘层上形成非晶硅层和覆盖层；在覆盖层上形成金属催化剂层；对基板进行热处理，从而使非晶硅层晶化为多晶硅层；以及在基板上形成源极和漏极区及源极和漏极电极。
另外，在多晶硅层形成后，可以通过对覆盖层构图形成蚀刻停止层。
此外，在多晶硅层形成后，可以通过去掉覆盖层、形成绝缘层、及然后对所形成的绝缘层构图而形成蚀刻停止层。
在本发明的另一示例性实施例中，多晶硅层包含以109原子/cm2到1013原子/cm2的面密度残留的金属催化剂。
附图说明
本发明的上述及其它特征将参考附图根据其示例性实施例进行描述，其中：
图1A和图1B是说明常规薄膜晶体管的制造工艺的剖面图；
图2A至图2D是说明依照本发明第一实施例的薄膜晶体管的制造工艺的剖面图；
图3A至图3D是说明依照本发明的第二实施例的薄膜晶体管的制造工艺的剖面图；和
图4A至图4C是说明依照本发明的第三实施例的薄膜晶体管的制造工艺的剖面图；
具体实施方式
现在将参照附图在下文中对本发明进行充分描述，附图示出了本发明的优选实施例。然而，本发明可以有不同的实施方案，并不应该被理解为局限于本文提出的实施例。更确切地，提供这些实施例将使本公开彻底而完整，并且向本领域的技术人员充分传达本发明的范围。在附图中，为了清晰而放大了层和区域的厚度。在说明书中相同的附图标记始终表示相同的元件。
<第一实施例>
图2A至图2D是依照本发明第一实施例的薄膜晶体管的制造工艺的剖面图。
图2A是在基板上形成缓冲层和栅极电极的工艺的剖面图。如图2A所示，在透明的绝缘基板101例如玻璃或塑料上形成缓冲层102，在缓冲层102上形成用于形成栅极电极的材料并对之构图而形成栅极电极103。这里，缓冲层102用于防止产生于下部基板的水分或杂质扩散。
图2B是在其上形成有栅极电极的基板上依次形成栅极绝缘层、非晶硅层、覆盖层和金属催化剂层的工艺的剖面图。如图2B所示，在其上形成有栅极电极103的基板上形成单层或双层氧化硅层或氮化硅层的栅极绝缘层104，并在该栅极绝缘层104上形成非晶硅层105。这里，非晶硅层105可以通过化学气相沉积法或物理气相沉积法来形成。此外，在非晶硅层105形成时或形成后，可进行脱氢工艺来降低氢的浓度。
然后，在非晶硅层105上形成由氧化硅层或氮化硅层形成的覆盖层106。这里，覆盖层106优选地由氮化硅层形成。这是因为金属催化剂易于扩散入氮化硅层而不是氧化硅层。
在图2B中，在形成非晶硅层之后，在基板的整个表面上形成覆盖层。然而，可以在对非晶硅层105构图而形成非晶硅层图案之后形成覆盖层106。
然后，在覆盖层106上形成金属催化剂层107。这里，使用沉积装置例如溅射机，该金属催化剂层107由从包括Ni、Pd、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Mo、Tr、Ru、Rh、Cd和Pt的组中选择的至少一种金属制成。这里金属催化剂层107以1011到1015原子/cm2的面密度形成在覆盖层106上。此外，金属催化剂层107优选由镍构成，因为镍最适合于将非晶硅层105晶化为多晶硅层。
图2C是通过对基板进行热处理将非晶硅层晶化为多晶硅层的工艺的剖面图。如图2C所示，通过对基板的热处理108，金属催化剂层107中的金属催化剂扩散或渗透109到覆盖层106中并移动到覆盖层106和非晶硅层105之间的界面中，从而形成晶种110，该晶种是晶化的晶核，因而非晶硅层105通过晶种110晶化为多晶硅层111。这里，热处理过程使用能够对覆盖层106和非晶硅层105或对基板的整个表面进行热处理的工艺，例如炉、快速热退火(RTA)、紫外线(UV)、等离子体或激光处理等。
这里，热处理工艺可以通过两步来进行。第一热处理工艺是金属催化剂移动进入到覆盖层106和非晶硅层105之间的界面中形成晶种110的工艺，且第二热处理工艺是非晶硅层105通过晶种110晶化为多晶硅层111的工艺。这里，第一热处理工艺在200℃到800℃的温度进行，而第二热处理工艺在400℃到1300℃的温度进行。此外，在进行第一热处理工艺之后，金属催化剂层107被去除从而防止在第二热处理工艺中金属催化剂扩散或渗透。
因此，在覆盖层106和非晶硅层105之间的界面上产生的晶种的数量、密度和位置决定多晶硅层111中的晶粒的大小和均匀程度。但是，这也可以由覆盖层106中的金属催化剂的扩散特性以及金属催化剂层的密度来决定。换句话说，随着金属催化剂层107的密度降低以及覆盖层106中的金属催化剂的扩散减少，多晶硅层111中的晶粒变得较大。但是，当扩散量很小时，晶化可能根本不进行。因此，应该提供合适量的扩散。
这里，下面的方法称为特大晶粒硅(SGS)晶化方法：如上所述在非晶硅层105上形成控制金属催化剂的扩散和渗透的金属催化剂层107和覆盖层106并进行热处理，然后非晶硅层105晶化为有大晶粒尺寸的多晶硅层111。
图2D是在基板上形成源极和漏极区、源极和漏极电极的工艺的剖面图。如图2D所示，通过对覆盖层106构图，或者通过去掉覆盖层106继而沉积和构图绝缘层例如氧化硅层或氮化硅层，形成蚀刻停止层112。
这里，因为覆盖层106由绝缘层例如氧化硅层或氮化硅层形成，所以没有必要重新形成蚀刻停止层112。因此，理想的是通过蚀刻覆盖层106来形成蚀刻停止层112。此外，覆盖层106包含很少量的金属催化剂。但是，此金属催化剂根本不能对薄膜晶体管产生影响，所以此很少量的金属催化剂可以不予考虑。多晶硅层和栅极绝缘层之间的界面是多晶硅层中最重要的区域，其位于多晶硅层和绝缘层之间的界面(即覆盖层和多晶硅层之间的界面)的对面，在这里该很少量的金属催化剂可产生影响。因此，可以理解不存在由残留的金属引起的问题。
这里，在形成蚀刻停止层112的区域下面的多晶硅层被限定为沟道区。
然后，如图2D所示，在基板101上沉积高度掺杂的硅层113并对之构图而限定源极和漏极区，然后，沉积用来形成源极和漏极电极的材料并对之构图从而形成源极和漏极电极114。可选择地，尽管没有显示出来，高度掺杂的硅层113以及源极和漏极电极形成材料依次沉积，然后同时经过蚀刻从而同时形成源极和漏极区及源极和漏极电极。
这里，当高度掺杂的硅层113以及源极和漏极电极形成材料被蚀刻时，蚀刻停止层112用于防止多晶硅层(特别是沟道区)被蚀刻或破坏。上述工艺称为蚀刻停止层(E/S)蚀刻工艺，其中源极和漏极形成材料以及高度掺杂的硅层被蚀刻从而形成源极和漏极电极以及源极和漏极区。
因此，当通过参照图2A至图2D所描述的工艺来制造薄膜晶体管时，多晶硅层和栅极绝缘层之间的界面没有暴露，所以能够获得干净的界面。另外，通过SGS晶化法，具有大晶粒尺寸的多晶硅层可以用作沟道区，从而能够通过简单的工艺制造具有良好的泄漏电流特性和大的电子迁移率的薄膜晶体管。
<第二实施例>
图3A至图3D是依照本发明第二实施例的薄膜晶体管的制造工艺的剖面图。
图3A是在基板上依次形成缓冲层、栅极电极、栅极绝缘层、非晶硅层、覆盖层和金属催化剂层的工艺的剖面图。如图3A所示，在透明的绝缘基板201例如玻璃或塑料上形成缓冲层202，并以与第一实施例中所描述的相同的方式，在该缓冲层202上沉积用于形成栅极电极的材料并对之构图从而形成栅极电极203。
然后，在基板201上形成单层或双层的由氧化硅层或氮化硅层构成的栅极绝缘层204，并在该栅极绝缘层204上形成非晶硅层205。
然后，在非晶硅层205上形成覆盖层206，该覆盖层由氧化硅层或氮化硅层构成。
在图3A中，在基板的整个表面上形成非晶硅层205之后形成覆盖层206。然而，覆盖层206也可以在对非晶硅层205构图从而形成非晶硅层图案之后形成。
然后，在覆盖层206上形成金属催化剂层207。这里，使用沉积装置例如溅射机，金属催化剂层207由从包括Ni、Pd、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Mo、Tr、Ru、Rh、Cd和Pt的组中选择的至少一种金属制成。这里的金属催化剂层207在覆盖层206上以1011到1015原子/cm2的面密度形成。此外，金属催化剂层优选由镍构成，因为镍最适合用于将非晶硅层205晶化为多晶硅层。
图3B是对基板进行第三热处理的工艺的剖面图。如图3B所示，通过对基板的第三热处理208，金属催化剂层中的金属催化剂207a扩散或渗透209到覆盖层206中。这里，希望扩散或渗透到覆盖层206中的金属催化剂207a不被移动到非晶硅层205和覆盖层206之间的界面。换句话说，与第一实施例中的第一热处理不同，进行热处理使得不在非晶硅层205和覆盖层206之间的界面处形成晶种，但进行热处理使得允许金属催化剂移动到覆盖层206中。这是为了之后通过构图覆盖层206来控制引起晶化的晶种的位置、密度或数量。
这里，第三热处理工艺在200℃到800℃的温度进行。
图3C是对覆盖层构图从而形成蚀刻停止层以及然后进行离子注入工艺和晶化工艺的工艺剖面图。如图3C所示，具有金属催化剂的覆盖层206被构图从而形成蚀刻停止层210。这里，蚀刻停止层210的宽度限定薄膜晶体管的沟道区，因此蚀刻停止层210需要以合适的宽度形成。另外，本发明所描述的蚀刻停止层210包含金属催化剂，从而根据蚀刻停止层210的大小来决定多晶硅层中的晶粒的大小。因此，应该考虑这点而形成蚀刻停止层。
然后，进行离子注入工艺和晶化工艺，其中可以先进行二者中的任一种。换句话说，使用蚀刻停止层210作为掩膜进行离子注入工艺从而限定源极区和漏极区214a，并对基板201进行第四热处理来进行使非晶硅层205晶化为多晶硅层的晶化工艺。另外，也可先进行晶化工艺再进行离子注入工艺。然而，当先进行离子注入工艺时，注入的杂质在晶化工艺期间同时被激活。因此，有利的是，不必单独进行杂质激活工艺。
此时，在进行离子注入工艺时，不需要形成高度掺杂的硅层。
这里，如图3C所示，晶化工艺如下进行：对通过第三热处理工艺扩散或渗透到蚀刻停止层(覆盖层的一部分)中的金属催化剂进行第四热处理工艺211，金属催化剂被移动212到蚀刻停止层和非晶硅层之间的界面中从而形成用于晶化的晶种213，然后利用晶种213将非晶硅层晶化为多晶硅层214。在图3C中，形成了两个晶种从而在多晶硅层214中形成两个晶粒。但是，通过适当控制形成金属催化剂层和进行第三热处理工艺的过程、或控制蚀刻停止层210的宽度，可只形成一个晶粒来使非晶硅层晶化为单晶硅层。可选择地，可以均匀形成几颗晶种从而增加多晶硅层中的晶粒大小的均匀程度。
这里，第四热处理工艺在大约400℃到1300℃的温度进行。另外，第三或第四工艺是能够对覆盖层206和非晶硅层205或对基板的整个表面进行热处理的工艺，例如炉、快速热退火(RTA)、紫外线(UV)、等离子体或激光处理等。
图3D是在基板上形成源极和漏极电极的工艺的剖面图。如图3D所示，用于形成源极和漏极电极的材料被沉积在基板的整个表面上，并通过E/S蚀刻工艺对之构图从而形成源极和漏极电极215，从而最终获得薄膜晶体管215。
因此，当通过参照图3A至图3D所描述的工艺来制造薄膜晶体管时，多晶硅层和栅极绝缘层之间的界面没有暴露，所以能够获得干净的界面。另外，通过SGS晶化工艺，具有大晶粒尺寸的多晶硅层可以用作沟道区，从而具有良好的泄漏电流特性和大的电子迁移率的薄膜晶体管能够通过简单的工艺来制造。而且，源极和漏极区可以通过离子注入工艺来形成，而不需要单独形成高度掺杂的硅层。
<第三实施例>
图4A至图4C是依照本发明第三实施例的薄膜晶体管的制造工艺的剖面图。
图4A是在基板上依次形成缓冲层、栅极电极、栅极绝缘层、非晶硅层、覆盖层和金属催化剂层的工艺的剖面图。如图4A所示，在透明绝缘基板301例如玻璃或塑料上沉积缓冲层302，并以与第一实施例中所描述的相同的方式，在缓冲层302上沉积用于形成栅极电极的材料并对之构图从而形成栅极电极303。
然后，在基板301上形成栅极绝缘层304，该栅极绝缘层由单层或双层的氧化硅层或氮化硅层构成，并在该栅极绝缘层304上形成非晶硅层305。
然后，在非晶硅层305上形成覆盖层306，该覆盖层由氧化硅层或氮化硅层构成。
在图4A中，在形成非晶硅层305之后，在基板的整个表面上形成覆盖层306。然而，覆盖层306也可以在对非晶硅层305构图而形成非晶硅层图案后形成。
然后，在覆盖层306上形成金属催化剂层307。这里，使用沉积装置例如溅射机，金属催化剂层307由从包括Ni、Pd、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Mo、Tr、Ru、Rh、Cd和Pt的组中选择的至少一种金属构成。这里金属催化剂层307形成于覆盖层306上，其面密度为1011到1015原子/cm2。此外，金属催化剂层优选由镍构成，因为镍最适合用于将非晶硅层305晶化为多晶硅层。
图4B是对基板进行热处理工艺从而将非晶硅层晶化为多晶硅层的工艺剖面图。如图4B所示并如第一实施例中所述，通过基板的热处理308，金属催化剂层307中的金属催化剂扩散或渗透309到覆盖层306中，并移动到覆盖层306和非晶硅层305之间的界面中形成晶种310，该晶种是晶化的晶核，因而非晶硅层305通过晶种310晶化为多晶硅层311。这里，热处理工艺使用能够对覆盖层306和非晶硅层305或对基板的整个表面进行热处理的工艺，例如炉、快速热退火(RTA)、紫外线(UV)、等离子体或激光处理等。
这里，热处理工艺可以通过两步来进行。第一热处理工艺是将金属催化剂移动进入到覆盖层306和非晶硅层305之间的界面中从而形成晶种310的工艺，且第二热处理工艺是非晶硅层305通过晶种310晶化为多晶硅层的工艺。这里，第一热处理工艺在200到800℃的温度进行，第二热处理工艺在400到1300℃的温度进行。此外，在第一热处理工艺之后，金属催化剂层307被去掉从而防止在第二热处理工艺中金属催化剂的扩散或渗透。
因此，根据在覆盖层306和非晶硅层305之间的界面上产生的晶种的数量、密度和位置，决定多晶硅层的大小和均匀程度。但是，这也可以由覆盖层306中的金属催化剂的扩散特性以及金属催化剂层307的密度来决定。换句话说，当金属催化剂层307的密度降低以及金属催化剂在覆盖层306中的的扩散减少时，多晶硅层的尺寸变得较大。但是，当扩散量很小时，晶化可能根本不进行。因此，应该进行合适量的扩散。
图4C是在基板上形成源极和漏极电极以及高度掺杂的硅层的工艺的剖面图。如图4C所示，在通过热处理工艺使非晶硅层305晶化为多晶硅层后，覆盖层306被移除。
然后，通过在多晶硅层中注入杂质或通过沉积高度掺杂的硅层来形成高度掺杂的硅层。
然后，对高度掺杂的硅层和多晶硅层构图，用于形成源极和漏极电极的材料被沉积在基板的整个表面上，并进行蚀刻工艺来限定源极和漏极电极312、沟道区313以及源极和漏极区314，从而最终获得薄膜晶体管。这里，用于限定沟道区的蚀刻工艺通过进一步蚀刻高度掺杂的硅层和部分多晶硅层来进行。仅通过前面提到的图案，其中源极和漏极电极形成材料、高度掺杂的硅层和沟道区的一部分被蚀刻并去除从而形成各区域的工艺称为E/B(回蚀，etch back)蚀刻工艺。
因此，当通过前述的参照图4A至图4C所描述的工艺来制造薄膜晶体管时，多晶硅层和栅极绝缘层之间的界面没有暴露，所以能够获得干净的界面。而且，通过SGS晶化工艺，有大晶粒的多晶硅层可以用作沟道区，从而具有良好的泄漏电流特性和大的电子迁移率的薄膜晶体管能够通过简单的工艺来制造。
正如所描述的，常规顶栅极薄膜晶体管的制造方法有如下缺陷：沟道区和栅极绝缘层之间的界面直接暴露、或直接与光致抗蚀剂图案或蚀刻剂相接触，以致薄膜晶体管可能被例如氧化物、有机物和金属等杂质污染，或在晶粒中造成破坏；以及在晶化工艺期间金属催化剂遗留在界面处，以致可能发生泄漏电流。但有利的是，依照本发明的底栅极薄膜晶体管的制造方法有如下优点：沟道区和栅极绝缘层的界面没有暴露，从而前述的问题不会发生。因此，可以制造具有卓越特性的薄膜晶体管并且可简化其制造工艺。
虽然对本发明参照特定示例性实施例进行了描述，但是本领域的技术人员将理解，在不脱离权利要求所限定的本发明的精神和范围的情况下，可以对本发明做出各种修改和变化。
本申请要求于2004年8月13日申请的韩国专利申请第2004-64033号的优先权，在此引入其全部内容作为参考。

Claims (25)

1.一种薄膜晶体管，包括：
绝缘基板；
栅极电极，其形成在所述绝缘基板上；
栅极绝缘层，形成在所述栅极电极上；
多晶硅层，其形成在所述栅极绝缘层上，并且通过特大晶粒硅(SGS)晶化法进行晶化；以及
源极和漏极区、以及源极和漏极电极，它们形成在所述基板的预定区域中。
2.如权利要求1所述的薄膜晶体管，其中所述多晶硅层包括预定区域中的沟道区。
3.如权利要求1所述的薄膜晶体管，其还包括蚀刻停止层，该蚀刻停止层形成在所述多晶硅层的预定区域上。
4.如权利要求3所述的薄膜晶体管，其中所述蚀刻停止层是一部分覆盖层。
5.如权利要求3所述的薄膜晶体管，其中所述蚀刻停止层形成为具有至少大于所述多晶硅层的所述沟道区的宽度。
6.如权利要求1所述的薄膜晶体管，其还包括高度掺杂的硅层，该硅层形成在所述多晶硅层的预定区域之上。
7.如权利要求1所述的薄膜晶体管，其中所述源极和漏极区是这样的区域：在该区域中杂质通过离子注入工艺注入到所述多晶硅层中。
8.如权利要求1所述的薄膜晶体管，其中所述多晶硅层包含面密度保持在109原子/cm2到1013原子/cm2的金属催化剂。
9.一种制造薄膜晶体管的方法，包括：
准备绝缘基板；
在所述基板上形成栅极电极；
在所述栅极电极上形成栅极绝缘层；
在所述栅极绝缘层上形成非晶硅层和覆盖层；
在所述覆盖层上形成金属催化剂层；
对所述基板进行热处理，从而使所述非晶硅层晶化为多晶硅层；以及
在所述基板上形成源极和漏极区及源极和漏极电极。
10.如权利要求9所述的方法，还包括在形成所述多晶硅层之后，通过对所述覆盖层构图来形成蚀刻停止层。
11.如权利要求9所述的方法，在形成所述多晶硅层之后还包括通过去掉所述覆盖层、形成绝缘层、然后对所形成的绝缘层构图形成蚀刻停止层。
12.如权利要求9所述的方法，还包括在形成蚀刻停止层之后，在所述基板上形成高度掺杂的硅层。
13.如权利要求9所述的方法，其中形成所述源极和漏极区包括：
在所述基板上形成高度掺杂的硅层；以及
对该硅层构图。
14.如权利要求9所述的方法，其中通过使用蚀刻停止层作为掩模将杂质注入到所述多晶硅层中进行形成所述源极和漏极区。
15.如权利要求9所述的方法，其中所述热处理包括第一热处理工艺和第二热处理工艺。
16.如权利要求15所述的方法，其中所述第一热处理工艺在200℃到800℃的温度进行，且第二热处理工艺在400℃到1300℃的温度进行。
17.如权利要求9所述的方法，其中对所述基板进行所述热处理从而使所述非晶硅层晶化为所述多晶硅层、以及形成所述源极和漏极区，包括：
对所述基板进行第三热处理工艺从而使金属催化剂扩散或渗透到所述覆盖层中；
对所述覆盖层构图从而形成覆盖层图案；
使用所述覆盖层图案作为掩模通过离子注入工艺形成所述源极和漏极区；及
对所述基板进行第四热处理工艺从而使所述非晶硅层晶化为所述多晶硅层。
18.如权利要求17所述的方法，其中所述覆盖层图案是蚀刻停止层。
19.如权利要求17所述的方法，其中所述第三热处理工艺在200℃到800℃的温度进行，且第四热处理工艺在400℃到1300℃的温度进行。
20.如权利要求9所述的方法，其中对所述基板进行热处理从而使所述非晶硅层晶化为所述多晶硅层、以及在基板上形成源极和漏极区，包括：
对所述基板进行第三热处理工艺，从而使金属催化剂扩散或渗透到所述覆盖层中；
对所述覆盖层构图从而形成覆盖层图案；
对所述基板进行第四热处理工艺，从而使所述非晶硅层晶化为所述多晶硅层；以及
使用所述覆盖层图案作为掩模通过离子注入工艺形成所述源极和漏极区。
21.如权利要求20所述的方法，其中所述覆盖层图案是蚀刻停止层。
22.如权利要求20所述的方法，其中所述第三热处理工艺在200℃到800℃的温度进行，且第四热处理工艺在400℃到1300℃的温度进行。
23.如权利要求9所述的方法，其中所述金属催化剂层包含以1011原子/cm2到1015原子/cm2的面密度形成的金属催化剂。
24.如权利要求9所述的方法，其中所述多晶硅层包含面密度保持在109原子/cm2到1013原子/cm2的金属催化剂。
25.如权利要求9所述的方法，其中通过沉积从包括Ni、Pd、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Mo、Tr、Ru、Rh、Cd和Pt的组中选择的至少一种进行形成所述金属催化剂层。
CNB2004100942269A 2004-08-13 2004-12-31 薄膜晶体管及其制造方法 Active CN100477274C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR64033/04 2004-08-13
KR1020040064033A KR100721555B1 (ko) 2004-08-13 2004-08-13 박막트랜지스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN1734787A true CN1734787A (zh) 2006-02-15
CN100477274C CN100477274C (zh) 2009-04-08

Family

ID=36077070

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100942269A Active CN100477274C (zh) 2004-08-13 2004-12-31 薄膜晶体管及其制造方法

Country Status (4)

Country Link
US (2) US7423322B2 (zh)
JP (1) JP4558476B2 (zh)
KR (1) KR100721555B1 (zh)
CN (1) CN100477274C (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752427A (zh) * 2008-12-11 2010-06-23 株式会社半导体能源研究所 薄膜晶体管及显示装置
CN102074502A (zh) * 2009-11-20 2011-05-25 乐金显示有限公司 制造阵列基板的方法
CN102171833A (zh) * 2008-10-08 2011-08-31 索尼公司 薄膜晶体管和显示器件
CN102379027A (zh) * 2010-06-21 2012-03-14 松下电器产业株式会社 硅薄膜的结晶化方法以及硅薄膜晶体管器件的制造方法
CN102468339A (zh) * 2010-11-01 2012-05-23 财团法人工业技术研究院 主动元件及其制造方法
CN101771087B (zh) * 2008-12-30 2012-07-18 三星移动显示器株式会社 薄膜晶体管、其制备方法及有机发光二极管显示设备
CN102640294A (zh) * 2009-09-24 2012-08-15 应用材料公司 将湿式处理用于源极-漏极金属蚀刻从而制造金属氧化物或金属氮氧化物tft的方法
CN102709327A (zh) * 2012-05-16 2012-10-03 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
CN102709185A (zh) * 2011-07-25 2012-10-03 京东方科技集团股份有限公司 含有多晶硅有源层的薄膜晶体管、其制造方法及阵列基板
CN102856388A (zh) * 2011-06-30 2013-01-02 三星显示有限公司 薄膜晶体管和显示装置及其制造方法
TWI399814B (zh) * 2007-01-31 2013-06-21 Japan Display West Inc Method for manufacturing thin film semiconductor device
CN101419980B (zh) * 2007-10-23 2013-08-14 株式会社半导体能源研究所 微晶半导体膜,薄膜晶体管和包括薄膜晶体管的显示设备
CN109417099A (zh) * 2016-04-25 2019-03-01 堺显示器制品株式会社 薄膜晶体管、显示装置和薄膜晶体管制造方法

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100611659B1 (ko) * 2004-07-07 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100666564B1 (ko) * 2004-08-04 2007-01-09 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
KR100656495B1 (ko) * 2004-08-13 2006-12-11 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
US7683373B2 (en) * 2004-10-05 2010-03-23 Samsung Mobile Display Co., Ltd. Thin film transistor and method of fabricating the same
KR101150142B1 (ko) * 2006-04-06 2012-06-11 어플라이드 머티어리얼스, 인코포레이티드 대형 기판 상에 아연 산화물 투명 전도성 산화물의 반응성 스퍼터링
KR100731756B1 (ko) * 2006-06-07 2007-06-22 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
KR100731765B1 (ko) * 2006-06-08 2007-06-22 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
KR100785019B1 (ko) * 2006-06-09 2007-12-11 삼성전자주식회사 하부 게이트 박막 트랜지스터 및 그 제조방법
KR100785020B1 (ko) * 2006-06-09 2007-12-12 삼성전자주식회사 하부 게이트 박막 트랜지스터 및 그 제조방법
KR20080015666A (ko) 2006-08-16 2008-02-20 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR100860006B1 (ko) * 2006-12-13 2008-09-25 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조방법
KR100864884B1 (ko) * 2006-12-28 2008-10-22 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
US7927713B2 (en) * 2007-04-27 2011-04-19 Applied Materials, Inc. Thin film semiconductor material produced through reactive sputtering of zinc target using nitrogen gases
KR20080111693A (ko) * 2007-06-19 2008-12-24 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101536101B1 (ko) * 2007-08-02 2015-07-13 어플라이드 머티어리얼스, 인코포레이티드 박막 반도체 물질들을 이용하는 박막 트랜지스터들
WO2009063648A1 (ja) * 2007-11-14 2009-05-22 Panasonic Corporation 薄膜トランジスタ、その製造方法および薄膜トランジスタを用いた電子機器
KR100960862B1 (ko) * 2007-11-30 2010-06-08 주식회사 테라세미콘 실리콘 결정화 방법
TWI481029B (zh) 2007-12-03 2015-04-11 半導體能源研究所股份有限公司 半導體裝置
KR100934328B1 (ko) * 2007-12-05 2009-12-29 재단법인서울대학교산학협력재단 하부 게이트를 갖는 다결정 실리콘 박막 트랜지스터 및 그제조방법
KR100965260B1 (ko) * 2008-01-25 2010-06-22 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
US8980066B2 (en) * 2008-03-14 2015-03-17 Applied Materials, Inc. Thin film metal oxynitride semiconductors
WO2009117438A2 (en) * 2008-03-20 2009-09-24 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
JP5318865B2 (ja) * 2008-05-29 2013-10-16 パナソニック株式会社 薄膜トランジスタと、その製造方法と、薄膜トランジスタを用いた電子機器
TWI387109B (zh) * 2008-06-10 2013-02-21 Taiwan Tft Lcd Ass 薄膜電晶體的製造方法
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
KR101558534B1 (ko) 2008-09-24 2015-10-08 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR101049806B1 (ko) * 2008-12-30 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘의 제조방법, 박막트랜지스터, 그의 제조방법및 이를 포함하는 유기전계발광표시장치
KR101015849B1 (ko) * 2009-03-03 2011-02-23 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
US8840763B2 (en) * 2009-09-28 2014-09-23 Applied Materials, Inc. Methods for stable process in a reactive sputtering process using zinc or doped zinc target
KR101084233B1 (ko) 2009-10-13 2011-11-16 삼성모바일디스플레이주식회사 박막트랜지스터 및 그 제조 방법
JP2013520832A (ja) * 2010-02-26 2013-06-06 株式会社テラセミコン 多結晶シリコン層の製造方法及びこのための金属混入層形成装置
KR101041147B1 (ko) * 2010-04-07 2011-06-13 삼성모바일디스플레이주식회사 박막 트랜지스터, 박막 트랜지스터의 액티브층의 제조 방법 및 표시 장치
KR101117643B1 (ko) * 2010-04-08 2012-03-05 삼성모바일디스플레이주식회사 비정질 실리콘막의 결정화 방법, 그리고 박막 트랜지스터 및 이의 제조 방법
JP5782695B2 (ja) * 2010-09-29 2015-09-24 凸版印刷株式会社 薄膜トランジスタ、薄膜トランジスタを備える画像表示装置、薄膜トランジスタの製造方法、画像表示装置の製造方法
CN102005483B (zh) * 2010-10-25 2012-08-22 友达光电股份有限公司 薄膜晶体管
CN103378162A (zh) * 2012-04-11 2013-10-30 东莞万士达液晶显示器有限公司 薄膜晶体管及其制作方法
KR20130134100A (ko) * 2012-05-30 2013-12-10 삼성디스플레이 주식회사 액티브 패턴 형성 방법, 이를 적용한 표시 기판 및 이의 제조 방법
KR101333796B1 (ko) * 2012-11-30 2013-11-29 주승기 하부 게이트를 갖는 다결정 박막 트랜지스터의 제조방법
CN103178119B (zh) * 2013-03-25 2015-07-29 京东方科技集团股份有限公司 阵列基板、阵列基板制备方法以及显示装置
KR102239841B1 (ko) 2014-08-06 2021-04-14 삼성디스플레이 주식회사 박막 트랜지스터, 이를 구비하는 디스플레이 장치, 박막 트랜지스터의 제조방법 및 디스플레이 장치의 제조방법
CN106601823A (zh) * 2016-12-29 2017-04-26 京东方科技集团股份有限公司 一种薄膜晶体管的制作方法及薄膜晶体管
KR102669149B1 (ko) * 2019-01-10 2024-05-24 삼성전자주식회사 반도체 장치
US11791159B2 (en) 2019-01-17 2023-10-17 Ramesh kumar Harjivan Kakkad Method of fabricating thin, crystalline silicon film and thin film transistors
US11562903B2 (en) * 2019-01-17 2023-01-24 Ramesh kumar Harjivan Kakkad Method of fabricating thin, crystalline silicon film and thin film transistors

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6730549B1 (en) * 1993-06-25 2004-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for its preparation
JP3269738B2 (ja) 1994-09-21 2002-04-02 シャープ株式会社 半導体装置およびその製造方法
JP3344072B2 (ja) * 1994-03-31 2002-11-11 ソニー株式会社 薄膜トランジスタの製造方法
TW344128B (en) 1994-10-20 1998-11-01 Handotai Energy Kenkyusho Kk Process for producing semiconductor device
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3974229B2 (ja) 1997-07-22 2007-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6197623B1 (en) * 1998-10-16 2001-03-06 Seungki Joo Method for crystallizing amorphous silicon thin-film for use in thin-film transistors and thermal annealing apparatus therefor
KR100486718B1 (ko) 1998-11-09 2005-08-31 엘지.필립스 엘시디 주식회사 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법
JP4651773B2 (ja) 1999-04-06 2011-03-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3425399B2 (ja) 1999-11-10 2003-07-14 シャープ株式会社 半導体装置の製造方法
TW456048B (en) * 2000-06-30 2001-09-21 Hannstar Display Corp Manufacturing method for polysilicon thin film transistor liquid crystal display panel
GB0021030D0 (en) 2000-08-26 2000-10-11 Koninkl Philips Electronics Nv A method of forming a bottom-gate thin film transistor
KR100650343B1 (ko) 2000-12-29 2006-11-27 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법
CN1407603A (zh) 2001-08-25 2003-04-02 日立电线株式会社 结晶硅薄膜半导体器件,光电器件及前者的制造方法
JP3942878B2 (ja) 2001-11-28 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100477103B1 (ko) * 2001-12-19 2005-03-18 삼성에스디아이 주식회사 금속유도화 측면결정화방법을 이용한 멀티플 게이트 박막트랜지스터 및 그의 제조방법
KR20040054441A (ko) * 2002-12-18 2004-06-25 한국전자통신연구원 반도체 소자의 버퍼 절연막 형성 방법 및 이를 이용한박막 트랜지스터 제조 방법
KR100522436B1 (ko) * 2003-02-05 2005-10-20 장 진 덮개층을 이용한 다결정 실리콘 박막 소자 제조 방법
JP2004193624A (ja) 2004-01-13 2004-07-08 Semiconductor Energy Lab Co Ltd 半導体回路、表示装置及び電子機器

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI399814B (zh) * 2007-01-31 2013-06-21 Japan Display West Inc Method for manufacturing thin film semiconductor device
CN101419980B (zh) * 2007-10-23 2013-08-14 株式会社半导体能源研究所 微晶半导体膜,薄膜晶体管和包括薄膜晶体管的显示设备
US8742418B2 (en) 2008-10-08 2014-06-03 Sony Corporation Thin film transistor and display device
CN102171833A (zh) * 2008-10-08 2011-08-31 索尼公司 薄膜晶体管和显示器件
CN101752427B (zh) * 2008-12-11 2013-12-18 株式会社半导体能源研究所 薄膜晶体管及显示装置
CN101752427A (zh) * 2008-12-11 2010-06-23 株式会社半导体能源研究所 薄膜晶体管及显示装置
CN101771087B (zh) * 2008-12-30 2012-07-18 三星移动显示器株式会社 薄膜晶体管、其制备方法及有机发光二极管显示设备
US8507914B2 (en) 2008-12-30 2013-08-13 Samsung Display Co., Ltd. Method of fabricating polysilicon, thin film transistor, method of fabricating the thin film transistor, and organic light emitting diode display device including the thin film transistor
CN102640294B (zh) * 2009-09-24 2014-12-17 应用材料公司 将湿式处理用于源极-漏极金属蚀刻从而制造金属氧化物或金属氮氧化物tft的方法
CN102640294A (zh) * 2009-09-24 2012-08-15 应用材料公司 将湿式处理用于源极-漏极金属蚀刻从而制造金属氧化物或金属氮氧化物tft的方法
CN102074502A (zh) * 2009-11-20 2011-05-25 乐金显示有限公司 制造阵列基板的方法
CN102074502B (zh) * 2009-11-20 2013-07-24 乐金显示有限公司 制造阵列基板的方法
CN102379027A (zh) * 2010-06-21 2012-03-14 松下电器产业株式会社 硅薄膜的结晶化方法以及硅薄膜晶体管器件的制造方法
CN102468339B (zh) * 2010-11-01 2014-01-22 财团法人工业技术研究院 主动元件及其制造方法
CN102468339A (zh) * 2010-11-01 2012-05-23 财团法人工业技术研究院 主动元件及其制造方法
CN102856388A (zh) * 2011-06-30 2013-01-02 三星显示有限公司 薄膜晶体管和显示装置及其制造方法
WO2013013586A1 (zh) * 2011-07-25 2013-01-31 京东方科技集团股份有限公司 薄膜晶体管、其制造方法及包括该薄膜晶体管的阵列基板
CN102709185A (zh) * 2011-07-25 2012-10-03 京东方科技集团股份有限公司 含有多晶硅有源层的薄膜晶体管、其制造方法及阵列基板
CN102709327A (zh) * 2012-05-16 2012-10-03 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
CN102709327B (zh) * 2012-05-16 2015-06-10 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
CN109417099A (zh) * 2016-04-25 2019-03-01 堺显示器制品株式会社 薄膜晶体管、显示装置和薄膜晶体管制造方法

Also Published As

Publication number Publication date
JP4558476B2 (ja) 2010-10-06
US20060033106A1 (en) 2006-02-16
KR20060015183A (ko) 2006-02-16
KR100721555B1 (ko) 2007-05-23
US7423322B2 (en) 2008-09-09
JP2006054416A (ja) 2006-02-23
US7374979B2 (en) 2008-05-20
US20070087490A1 (en) 2007-04-19
CN100477274C (zh) 2009-04-08

Similar Documents

Publication Publication Date Title
CN1734787A (zh) 薄膜晶体管及其制造方法
CN101315883B (zh) 多晶硅层的制法、tft及其制法及oled显示装置
US5858823A (en) Semiconductor circuit for electro-optical device and method of manufacturing the same
CN1734788B (zh) 薄膜晶体管及其制造方法
US8088676B2 (en) Metal-induced crystallization of amorphous silicon, polycrystalline silicon thin films produced thereby and thin film transistors produced therefrom
US8283668B2 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same
KR100666564B1 (ko) 박막트랜지스터의 제조 방법
CN1719615A (zh) 薄膜晶体管及其制造方法
CN1649112A (zh) 镍－自对准硅化物工艺和利用该工艺制造半导体器件的方法
CN101494242A (zh) 薄膜晶体管及其制备方法和有机发光二极管显示装置
CN100517616C (zh) 薄膜晶体管的制造方法
CN1741256A (zh) 制造薄膜晶体管的方法
JPH10229048A (ja) 半導体装置の作製方法
JP3432187B2 (ja) 半導体装置の製造方法
CN1967876A (zh) 薄膜晶体管及其制造方法
CN1719582A (zh) 制备多晶硅薄膜的方法以及用其制备半导体器件的方法
CN1790634A (zh) 盐化物处理过程以及制造半导体器件的方法
KR100611761B1 (ko) 박막트랜지스터 제조 방법
CN1666347A (zh) 薄膜晶体管电子器件及其制造
KR100742382B1 (ko) 박막트랜지스터의 제조방법
KR100742381B1 (ko) 박막트랜지스터의 제조방법
KR100712176B1 (ko) 유기 전계 발광 소자 및 그 제조 방법
KR100731756B1 (ko) 박막트랜지스터의 제조방법
JP4121109B2 (ja) 半導体装置の製造方法
JP3859516B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20121017

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121017

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Mobile Display Co., Ltd.