CN101771087B - 薄膜晶体管、其制备方法及有机发光二极管显示设备 - Google Patents

薄膜晶体管、其制备方法及有机发光二极管显示设备 Download PDF

Info

Publication number
CN101771087B
CN101771087B CN2009102589255A CN200910258925A CN101771087B CN 101771087 B CN101771087 B CN 101771087B CN 2009102589255 A CN2009102589255 A CN 2009102589255A CN 200910258925 A CN200910258925 A CN 200910258925A CN 101771087 B CN101771087 B CN 101771087B
Authority
CN
China
Prior art keywords
semiconductor layer
layer
film transistor
substrate
metallic catalyst
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009102589255A
Other languages
English (en)
Other versions
CN101771087A (zh
Inventor
李东炫
李基龙
徐晋旭
梁泰勋
马克西姆·利萨琴科
朴炳建
李吉远
郑在琓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of CN101771087A publication Critical patent/CN101771087A/zh
Application granted granted Critical
Publication of CN101771087B publication Critical patent/CN101771087B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种薄膜晶体管、制备该薄膜晶体管的方法以及装备有该薄膜晶体管的有机发光二极管(OLED)显示设备，其中该薄膜晶体管包括：基板、置于所述基板上的缓冲层、置于所述缓冲层上的第一半导体层和第二半导体层、与所述第一半导体层和所述第二半导体层绝缘的栅极电极、将所述栅极电极与所述第一半导体层和所述第二半导体层绝缘的栅极绝缘层、以及与所述栅极电极绝缘并且部分连接到所述第二半导体层的源极和漏极电极，其中所述第二半导体层置于所述第一半导体层上。

Description

薄膜晶体管、其制备方法及有机发光二极管显示设备
技术领域
本发明涉及薄膜晶体管、制备薄膜晶体管的方法以及包括薄膜晶体管的有机发光二极管显示设备。
背景技术
一般而言，多晶硅层可应用于高场效应迁移率电路和高操作速度电路。多晶硅具有可适用于互补型金属氧化物半导体(CMOS)电路结构的优点，并且广泛用于薄膜晶体管的半导体层。这种薄膜晶体管经常用作有源矩阵液晶显示器(AMLCD)中的有源设备以及用作有机发光二极管(OLED)中的切换设备或驱动设备。
使非晶硅结晶以形成多晶硅的方法包括固相结晶、准分子激光器结晶、金属诱导结晶以及金属诱导侧向结晶。固相结晶是一种在大约700℃的最高温度下将非晶硅层退火若干小时的方法，其中该温度是包括薄膜晶体管的显示设备的玻璃基板的熔化温度。准分子激光器结晶通过用准分子激光器照射非晶硅层以在很短的时间内将其局部加热到高温来实现结晶。金属诱导结晶包括通过将非晶硅层放在与诸如镍、钯、金或铝之类的金属接触的地方或者将其掺杂有诸如镍、钯、金或铝之类的金属来将非晶硅层相变为多晶硅层。金属诱导侧向结晶涉及在由金属和硅起反应所形成的硅化物侧向扩展的同时诱导非晶硅层的连续结晶。
然而，固相结晶具有的缺点在于过长的加工时间以及基板由于过长的高温加热处理而卷曲的趋势。准分子激光器结晶具有的缺点在于需要昂贵的激光器并且形成了降低半导体层-栅极绝缘层界面特性的结晶化表面突起。
当前，正在广泛研究使用金属结晶非晶硅层的方法，这是因为与固相结晶相比，它们具有的优点在于能够在更低温度下并且在更短时间内产生结晶。使用金属进行结晶的方法包括金属诱导结晶(MIC)、金属诱导侧向结晶(MILC)以及超晶粒硅(SGS)结晶。
确定薄膜晶体管的特性的一个重要因素是泄露电流。特别在利用金属催化剂结晶半导体层的处理中，金属催化剂可能残留在沟道区中，从而增加泄露电流。因此，如果不控制残留在沟道区中的金属催化剂的浓度，则薄膜晶体管的泄露电流增加，并且它的电特性被降低。
发明内容
本发明的各方面提供了使用利用金属催化剂结晶的半导体层的薄膜晶体管、制备该晶体管的方法以及包括该晶体管的有机发光二极管(OLED)显示设备。
根据本发明的各方面，一种薄膜晶体管包括：缓冲层，置于基板上；第一半导体层和第二半导体层，置于该缓冲层上，该第二半导体层形成于该第一半导体层上；栅极电极，置于该基板上并与该第一半导体层和第二半导体层绝缘；栅极绝缘层，将该栅极电极与该第一半导体层和该第二半导体层绝缘；以及源极电极和漏极电极，与该栅极电极绝缘并且连接到该第二半导体层。
根据本发明的另一示范性实施例，一种有机发光二极管(OLED)显示设备包括：缓冲层，形成于基板上；第一半导体层和第二半导体层，形成于该缓冲层上，该第二半导体层形成于该第一半导体层上；栅极电极，置于该基板上并与该第一半导体层和第二半导体层绝缘；栅极绝缘层，将该栅极电极与该第一半导体层和第二半导体层绝缘；源极电极和漏极电极，与该栅极电极绝缘并且连接到该第二半导体层；绝缘层，置于该基板上以覆盖所述源极电极和漏极电极；以及第一电极、有机发光层和第二电极，置于该绝缘层上，该第一电极被连接到所述源极电极和漏极电极之一。
本发明的附加方面和/或优点将在以下描述中被提出并且通过该描述部分地显而易见或者通过本发明的实践而被获知。
附图说明
本发明的这些和/或其它方面和优点将通过以下结合附图对实施例的描述变得明显并且更易于理解，在附图中：
图1A到图1G示出了根据本发明示范性实施例的制备多晶硅层的方法；
图1H是根据本发明示范性实施例的第一金属催化剂结晶区的显微图；
图1I是根据本发明示范性实施例的第二金属催化剂结晶区的显微图；
图2A到图2C示出了根据本发明示范性实施例的顶栅极薄膜晶体管；
图3A到图3D示出了根据本发明示范性实施例的底栅极薄膜晶体管；以及
图4示出了根据本发明示范性实施例的有机发光二极管(OLED)显示设备。
具体实施方式
现在将详细提及本发明的示范性实施例，在附图中示出了本发明的实施例的实例，其中相同的附图标记始终指相同的元件。以下参见附图描述了这些示范性实施例，以便说明本发明的各方面。当描述第一部件“连接”到第二部件时，第一部件和第二部件能够被直接电连接(没有中间元件)或能够被间接电连接(可以存在中间部件)。在这里，当第一元件被称为形成于或置于第二元件“上”时，第一元件可直接置于第二元件上或一个或多个其它元件可置于它们之间。当第一元件被称为“直接”形成于或置于第二元件“上”，在它们之间没有放置其它元件。在附图中，为了清楚起见，放大了各层和各区的长度或厚度。
图1A和1F是示出根据本发明的第一示范性实施例的结晶处理的横截面图。参见图1A，缓冲层110形成在基板100上。基板100可由诸如玻璃或塑料之类的材料来形成。缓冲层110可利用化学气相沉积或物理气相沉积形成为使用诸如氧化硅膜或氮化硅膜之类的绝缘膜的单层；或者缓冲层110可形成为这样的膜的层压结构。缓冲层110阻止来自基板100的湿气或杂质的扩散，并且在结晶期间控制传热速率。因此，它方便非晶硅层结晶。然而，本发明的各方面并不限于此，以并不需要在所有方面中包括缓冲层110。
随后，利用化学气相沉积或物理气相沉积将第一非晶硅层120形成在缓冲层110上。当形成第一非晶硅层120时或者在形成第一非晶硅层120之后，可执行脱氢过程以减少其中的氢气浓度。
接下来，利用诸如金属诱导结晶(MIC)、金属诱导侧向结晶(MILC)或超晶粒硅(SGS)结晶之类的使用金属催化剂的结晶方法将第一非晶硅层120结晶成多晶硅层。在这里，在将第一非晶硅层120结晶成结晶化多晶硅层之后，结晶的多晶硅层区被称为第一金属催化剂结晶区。
下面将描述本发明的使用SGS结晶的示范性实施例。SGS结晶是这样一种方法，其通过将扩散到非晶硅层的金属催化剂的浓度调整到低浓度的水平，使得晶粒的大小能够在从几个到几百μm的范围内进行调整。例如，可以在非晶硅层上形成覆盖层，可以在该覆盖层上形成金属催化剂层，而后通过退火将金属催化剂扩散到非晶硅层。然而，本发明的各方面并不限于此，以使通过诸如在非晶硅层上形成低浓度的金属催化剂层之类的另一方法可以将扩散到非晶硅层中的金属催化剂的浓度限制到低浓度。
图1B是在第一非晶硅层上形成覆盖层和金属催化剂层的过程的横截面图。参见图1B，在第一非晶硅层120上形成覆盖层130。这里，覆盖层130可以由氮化硅层来形成，使得在随后的过程中形成的金属催化剂能通过退火过程进行扩散。作为替代，可以使用氧化硅层和氮化硅层的多层。能够通过诸如气相沉积或物理气相沉积之类的方法来形成覆盖层130。能够将覆盖层130形成为大约
Figure G2009102589255D00041
到
Figure G2009102589255D00042
的厚度。如果覆盖层130的厚度小于
Figure G2009102589255D00043
则覆盖层130不可能充分抑制金属催化剂的扩散，而如果它大于则不可能将足够量的金属催化剂扩散到第一非晶硅层120中。
随后，将金属催化剂沉积于覆盖层130上以形成金属催化剂层140。金属催化剂可以是从由Ni、Pd、Ag、Au、Al、Sn、Sb、Cu、Tb、Cd及其化合物组成的组中选择的任何一种。将金属催化剂层140形成在具有1011到1015原子/cm2的面积密度的覆盖层130上。当形成有具有小于1011原子/cm2的面积密度时，不存在足够数目的结晶的种子(即结晶核)，使得通过SGS结晶来使第一非晶硅层结晶成多晶硅层可能是困难的。同时，当形成有具有大于1015原子/cm2的面积密度时，可能将太多的金属催化剂扩散到第一非晶硅层中，并且多晶硅层的晶粒可能变得太小，太多的金属催化剂残留在多晶硅层中，并且所得到的通过图案化半导体层形成的半导体层的特性被降低。
图1C是将基板退火以使金属催化剂穿过覆盖层并且将其输送到第一非晶硅层的界面的过程的横截面图。参见图示1C，其上形成有缓冲层110、第一非晶硅层120、覆盖层130以及金属催化剂层140的基板100经受退火过程150，这使得金属催化剂层140中的金属催化剂(140b)中的一些输送到第一非晶硅层120的界面。也就是说，金属催化剂140a中的小量金属催化剂140b由于退火过程150而扩散到覆盖层130进入到第一非晶硅层120中，同时多数金属催化剂140a没有到达第一非晶硅120或者未能穿过覆盖层130。
相应地，通过覆盖层130的与其厚度相关的扩散调节能力来确定到达第一非晶硅层的120的表面的金属催化剂的量。也就是说，覆盖层130的越厚，金属催化剂140a和140b的扩散量越小，从而导致更大的晶粒，而覆盖层130越薄，金属催化剂140a和140b的扩散量越大，从而导致更小的晶粒。
这里，在200℃到900℃并且优选地350℃到500℃的温度下执行退火过程150几秒到几个小时，以将金属催化剂140b扩散到第一非晶硅层120。以这样的温度执行退火过程150这样的时间可防止由过热造成的基板卷曲并且在制备成本和产量方面是优选的。退火过程150可以使用炉处理、快速热退火(RTA)处理、UV处理以及激光处理中的任何一种。
图1D是利用扩散的金属催化剂将第一非晶硅层结晶成多晶硅层的横截面图。参见图1D，通过穿过覆盖层130扩散到第一非晶硅层120的表面的金属催化剂140b，使第一非晶硅层120结晶成第一金属催化剂结晶区160A。也就是说，金属催化剂140b与第一非晶硅层120的硅相结合以形成金属硅化物，金属硅化物形成结晶的种子(即结晶核)，第一非晶硅层120结晶成多晶硅从而形成第一金属催化剂结晶区160A。通过SGS结晶结晶化的第一金属催化剂结晶区160A可被称为第一SGS结晶区160A。
虽然，在图1D中，在没有去除覆盖层130和金属催化剂140b的情况下执行退火过程150，但是本发明的各方面并不限于此。例如，在将金属催化剂140B扩散到第一非晶硅层120的表面以形成金属硅化物晶核之后，可在退火之前去除覆盖层130和金属催化剂层140。
参见图1E和图1G，当如上所述执行结晶时，去除覆盖层130和金属催化剂层140，而后将第二非晶硅层165形成在第一金属催化剂结晶区160A上。
然后，与在第一非晶硅层120上执行退火类似地执行退火过程。当执行退火过程时，留在第一金属催化剂区160A中的残留金属催化剂160a向上扩散到第二非晶硅层165以形成结晶的种子，并且将第二非晶硅层165结晶成第二金属催化剂结晶区170A。由于第二金属催化剂结晶区170A由留在第一金属催化剂结晶区160A中的残留金属催化剂160a来结晶，所以与在第一金属催化剂结晶区160A中相比，第二金属催化剂结晶区170A中的残留金属催化剂的量较小。通过SGS结晶法结晶的第二金属催化剂结晶区170A可被称为第二SGS结晶区170A，其通过来自第一SGS结晶区160A的残留金属催化剂160a的扩散来结晶。
另外，第二金属催化剂结晶区170A即第二SGS结晶区170A的晶粒比第一金属催化剂结晶区160A即第一SGS结晶区160A的晶粒大大约3到4倍。同样，如果结晶区的表面被蚀刻并观察，则种子在所限定的部分中并不可见，并且晶粒边界是模糊的和不清楚的。这样的结果是因为，尽管在第一金属催化剂结晶区160A的顶部表面上有种子，但第二金属催化剂结晶区170A在底表面形成了种子，然后其向上生长，即离开基板100。因此，相对于第一金属催化剂结晶区160A，在第二金属催化剂结晶区170A中晶粒边界被减小，这导致对电荷迁移率的较低障碍和优良的电特性。
图1H是第一金属催化剂结晶区160A的表面的显微图，图1I是第二金属催化剂结晶区170A的表面的显微图。参见图1H和图1I，在晶粒内部可以用肉眼看到结晶的种子，并且图1G的第一金属催化剂结晶区160A的表面上的晶粒边界是清楚的。然而，看看由第一金属催化剂结晶区160A中的残留金属催化剂160a结晶的第二金属催化剂结晶区170A，晶粒边界是模糊的，并且没有结晶的种子。由于结晶的种子形成在第二金属催化剂结晶区170A的底部，在这里，第二金属催化剂结晶区170A接触第一金属催化剂结晶区160A并且结晶从那里向上前进，即离开基板100，因此如果第二金属催化剂结晶区170被蚀刻几次，则在第二金属催化剂结晶区170A的底部能发现种子。同样，由于第二金属催化剂结晶区170A由第一金属催化剂结晶区160A中的残留金属催化剂160a来结晶，所以在第二金属催化剂结晶区170A中的残留金属催化剂的量小于在第一金属催化剂结晶区160A中的残留金属催化剂的量。基于这些区别，第一金属催化剂结晶区160A即第一SGS结晶区160A可不同于第二金属催化剂结晶区170A即第二SGS结晶区。
图2A到图2C是示出根据本发明的示范性实施例的顶栅极薄膜晶体管的制备的横截面图。参见图2A，图1G中示出的基板100的第一金属催化剂结晶区160A和第二金属催化剂结晶区170A被置于基板100和缓冲层110上，并且被图案化以形成第一半导体层160和第二半导体层170。通过SGS结晶方法结晶的第一半导体层160可被称为第一SGS结晶区，并且通过SGS结晶方法结晶的第二半导体层170可被称为第二SGS结晶区。
参见图2B，栅极绝缘层180被形成在包括第二半导体层170的基板100的整个表面上。栅极绝缘层180可以是氧化硅层、氮化硅层或双氧化硅/氮化硅层。进一步，栅极绝缘层180不需要覆盖基板100的整个表面，而是可仅仅放置在第一半导体层170和第二半导体层180和基板100上以充分将它们与后来形成的栅极电极185绝缘。
继续，在栅极绝缘层180上将栅极电极的金属层(未示出)形成为铝或诸如铝-钕(Al-Nd)的铝合金的单层、或者在铬(Cr)或钼(Mo)合金的顶部上的铝合金的层压多层。用照相平版印刷处理蚀刻栅极电极的金属层以形成放置在第二半导体层170的与第二半导体层170的沟道区170c对应的一部分上的栅极电极185。
参见图2C，层间绝缘层190形成在包括栅极电极185的基板100的整个表面上。层间绝缘层190可以是氧化硅层、氮化硅层或者其多层。进一步，层间绝缘层190不需要覆盖基板100的整个表面，而是可仅仅放置在栅极电极185、第一半导体层170和第二半导体层180以及基板100上以充分将它们与后来形成的源极/漏极电极200a和200b绝缘。
随后，层间绝缘层190和栅极绝缘层180被蚀刻以形成暴露第二半导体层170的源极/漏极区170s和170d的接触孔。然后，形成通过接触孔连接到源极/漏极区170s和170d的源极/漏极电极200a和200b。这里，源极/漏极电极200a和200b可以由从钼(Mo)、铬(Cr)、钨(W)、钼-钨(MoW)、铝(Al)、铝-钕(Al-Nd)、钛(Ti)、氮化钛(TiN)、铜(Cu)、钼合金(Mo合金)、铝合金(Al合金)以及铜合金(Cu合金)组成的组中选择的任何一种来形成。这样，完成了包括半导体层170、栅极电极185以及源极/漏极电极200a和200b的薄膜晶体管。
表1比较由根据示范性实施例的第二SGS结晶区和常规第一SGS结晶区形成的半导体层的特性。
表1
  阈值电压(Vth)   电子迁移率(cm2/Vs)   S因子(V/dec)   截止电流(A/μm)   驱动电压范围
  示范性实施例   -1.82   59.74   0.48   3.20×10-12   -2.18
  对比实例   -2.52   51.44   0.58   6.02×10-12   -2.38
在示范性实施例中，如上所述，在利用金属催化剂形成第一金属催化剂结晶区而后通过利用在第一金属催化剂结晶区中残留金属催化剂执行第二结晶过程来形成第二金属催化剂结晶区之后，形成半导体层。在对比实例中，在利用普通金属催化剂形成第一金属催化剂结晶区之后，形成半导体层。
如表1所示，与对比实例半导体层相比较，示范性实施例半导体层具有较低的阈值电压，更好的电子迁移率以及较小的S因子。同样，示范性实施例半导体层具有优良的截止电流特性。
图3A到3C是示出制备根据本发明示范性实施例形成的底栅极薄膜晶体管的横截面图。参见图3A，缓冲层310形成在基板300上。栅极电极的金属层(未示出)形成在缓冲层310上，并且栅极电极320通过用照相平版印刷处理蚀刻栅极电极的金属层来形成。随后，栅极绝缘层330形成在其上形成有栅极电极320的基板300上。
随后，参见图3B，第一非晶硅层形成在栅极绝缘层330上并且利用以上所描述的金属催化剂来结晶以形成第一金属催化剂结晶区340A。然后，第二非晶硅层形成在第一金属催化剂结晶区340A上，并且由来自如上所述的第一金属催化剂结晶区340A的残留金属催化剂的扩散来结晶以形成第二金属催化剂结晶区350A。
随后，参见图3C，基板300的第一金属催化剂结晶区340A和第二金属催化剂结晶区350A分别被图案化以形成第一半导体层340和第二半导体层350。由SGS结晶方法结晶的第一半导体层340可以被称为第一SGS结晶区，由SGS结晶方法结晶的第二半导体层350可以被称为第二SGS结晶区。
随后，源极/漏极导电层(未示出)形成在基板300上并且被图案化以形成源极/漏极电极360a和360b。源极/漏极电极360a和360b可以从钼(Mo)、铬(Cr)、钨(W)、钼-钨(MoW)、铝(Al)、铝-钕(Al-Nd)、钛(Ti)、氮化钛(TiN)、铜(Cu)、钼合金(Mo合金)、铝合金(Al合金)以及铜合金(Cu合金)组成的组中选择的任一种来形成。这样，完成了包括第一半导体层340、第二半导体层350、栅极电极320以及源/漏极电极360a和360b的底栅极薄膜晶体管。
图4是包括利用图2C中所示的示范性实施例形成的顶栅极薄膜晶体管的有机发光二极管(OLED)显示设备的横截面图。参见图4，绝缘层210形成在包括根据图2C示出的示范性实施例的薄膜晶体管的基板100的整个表面上。绝缘层210可以由无机膜或者有机膜来形成，其中该无机膜由从氧化硅膜、氮化硅膜和SOG中选择的一个来形成，该有机膜由聚酰亚胺、苯环丁烯系列树脂和丙烯酸盐中选择的一个来形成。而且，该绝缘层可以形成为无机膜和有机膜的层压结构。
绝缘层210被蚀刻以形成暴露源极或漏极电极200a或200b的通孔。通过该通孔连接到源极和漏极电极200a和200b中的任一个的第一电极220被形成。第一电极220可以形成为阳极或阴极。当第一电极220是阳极时，它可以由从ITO、IZO和ITZO组成的组中选择的透明导电层来形成。当第一电极220是阴极时，它可以利用Mg、Ca、Al、Ag、Ba或其合金来形成。
随后，具有开口的像素限定膜230形成在第一电极220上，通过该开口暴露第一电极220的表面的一部分，并且包括发光层的有机层240形成在暴露的第一电极220上。有机层240可包括从空穴注入层、空穴传输层、空穴抑制层、电子抑制层、电子注入层和电子传输层组成的组中选择的任何一层或多层，或者其层压结构。接下来，第二电极250形成在有机层240上。这样，完成了根据本发明的一个示范性实施例的OLED显示设备。
因此，与由常规SGS结晶形成的半导体层相比，根据本发明示范性实施例的利用制备多晶硅的方法形成的OLED显示设备和薄膜晶体管的半导体层具有优良的特性，从而在显示设备中使用时是高效的。
本发明的各方面提供了配备有利用金属催化剂结晶的半导体层的薄膜晶体管、制备该晶体管的方法以及配备有该晶体管的OLED显示设备。还提供了一种形成优良的半导体层的方法，其中与利用金属催化剂结晶的常规半导体层相比，这种半导体层的晶粒比较大并且剩余的金属量比较少。还提供了一种具有改进的阈值电压和Ioff特性的薄膜晶体管、制备该晶体管的方法以及包括该晶体管的OLED显示设备。本发明的各方面使得能够制造具有改进特性的设备。
尽管已经示出和描述了本发明的若干实施例，本领域技术人员将会理解的是，在不脱离本发明的原则和精神的情况下，可以对实施例进行改变，本发明的范围由权利要求和它们的等同物来限定。

Claims (24)

1.一种薄膜晶体管，包括：
基板；
缓冲层，形成于所述基板上；
第一半导体层和第二半导体层，置于所述缓冲层上，所述第二半导体层形成于所述第一半导体层上；
栅极电极，置于所述基板上并且与所述第一半导体层和所述第二半导体层绝缘；和
栅极绝缘层，用于将所述栅极电极与所述第一半导体层和所述第二半导体层绝缘；以及
源极电极和漏极电极，与所述栅极电极绝缘并且连接到所述第二半导体层，
其中所述第二半导体层包括源极区、漏极区以及置于所述源极区与所述漏极区之间的沟道区，
其中所述第二半导体层的晶粒大于所述第一半导体层的晶粒，并且其中所述第二半导体层的晶粒比所述第一半导体层的晶粒大3到4倍。
2.根据权利要求1所述的薄膜晶体管，其中所述第一半导体层和所述第二半导体是通过金属催化剂从非晶硅结晶而成的多晶硅层。
3.根据权利要求1所述的薄膜晶体管，其中所述第一半导体层是第一超晶粒硅结晶区，并且所述第二半导体层是第二超晶粒硅结晶区。
4.根据权利要求1所述的薄膜晶体管，其中与所述第二半导体层相比，所述第一半导体层包括更多的金属催化剂。
5.根据权利要求1所述的薄膜晶体管，其中：
所述缓冲层直接置于所述基板上；
所述第一半导体层直接置于所述缓冲层上；
所述第二半导体层直接置于所述第一半导体层上；
所述栅极绝缘层被设置以至少覆盖所述第一半导体层和所述第二半导体层；以及
所述栅极电极置于所述第二半导体层之上的所述栅极绝缘层上。
6.根据权利要求5所述的薄膜晶体管，其中所述栅极绝缘层覆盖所述基板的整个表面。
7.根据权利要求1所述的薄膜晶体管，其中
所述缓冲层直接置于所述基板上；
所述栅极电极直接置于所述缓冲层上；
所述栅极绝缘层被设置以至少覆盖所述栅极电极；
第一半导体层置于所述栅极电极之上的所述栅极绝缘层上；以及
所述第二半导体层置于所述第一半导体层上。
8.根据权利要求7所述薄膜晶体管，其中所述栅极绝缘层覆盖所述基板的整个表面。
9.一种制备薄膜晶体管的方法，包括：
在基板上形成缓冲层；
在所述缓冲层上形成第一半导体层和第二半导体层；
利用金属催化剂使所述第一半导体层和所述第二半导体层结晶成多晶硅；
形成栅极绝缘层以至少覆盖所述第一半导体层和所述第二半导体层；
在所述栅极绝缘层上形成栅极电极；以及
形成与所述栅极电极绝缘并连接到所述第二半导体层的源极电极和漏极电极，
其中通过留在所述第一半导体层中的扩散到第二非晶硅层中的残留金属催化剂来结晶所述第二半导体层，
其中所述第二半导体层的晶粒大于所述第一半导体层的晶粒，并且其中所述第二半导体层的晶粒比所述第一半导体层的晶粒大3到4倍。
10.根据权利要求9所述的制备薄膜晶体管的方法，其中使所述第一半导体层和所述第二半导体层结晶包括：
在所述缓冲层上形成第一非晶硅层；
在所述第一非晶硅层上形成金属催化剂层；
将所述基板退火以使所述第一非晶硅层结晶成第一金属催化剂结晶区；
在所述第一金属催化剂结晶区上形成第二非晶硅层；
将所述第二非晶硅层退火以形成第二金属催化剂结晶区；以及
对所述第一金属催化剂结晶区和所述第二金属催化剂结晶区进行图案化以形成所述第一半导体层和所述第二半导体层。
11.根据权利要求10所述的制备薄膜晶体管的方法，其中使所述第一半导体层和所述第二半导体层结晶进一步包括：
在形成所述金属催化剂层之前，在所述第一非晶硅层上形成覆盖层。
12.根据权利要求10所述的制备薄膜晶体管的方法，其中在350℃到500℃的温度下执行所述基板的退火和/或所述第二非晶硅层的退火。
13.根据权利要求10所述的制备薄膜晶体管的方法，其中所述金属催化剂层由从Ni、Pd、Ag、Au、Al、Sn、Sb、Cu、Tb、Cd及其化合物组成的组中选择任何一个来形成。
14.一种制备薄膜晶体管的方法，包括：
在基板上形成缓冲层；
在所述缓冲层上形成栅极电极；
形成栅极绝缘层以至少覆盖所述栅极电极；
在所述栅极电极之上的栅极绝缘层上形成第一半导体层和第二半导体层；
利用金属催化剂使所述第一半导体层和所述第二半导体层结晶成多晶硅层；以及
形成连接到所述第二半导体层的源极电极和漏极电极；
其中通过留在所述第一半导体层中的扩散到第二非晶硅层中的残留金属催化剂来结晶所述第二半导体层，
其中所述第二半导体层的晶粒大于所述第一半导体层的晶粒，并且其中所述第二半导体层的晶粒比所述第一半导体层的晶粒大3到4倍。
15.根据权利要求14所述的制备薄膜晶体管的方法，其中使所述第一半导体层和所述第二半导体层结晶包括：
在所述栅极绝缘层上形成第一非晶硅层；
在所述第一非晶硅层上形成金属催化剂层；
将所述基板退火以使所述第一非晶硅层结晶成第一金属催化剂结晶区；
在所述第一金属催化剂结晶区上形成第二非晶硅层；
将所述第二非晶硅层退火以形成第二金属催化剂结晶区；以及
将所述第一金属催化剂结晶区和所述第二金属催化剂结晶区进行图案化以形成所述第一半导体层和所述第二半导体层。
16.根据权利要求15所述的制备薄膜晶体管的方法，其中使所述第一半导体层和所述第二半导体层结晶进一步包括：
在形成所述金属催化剂层之前，在所述第一非晶硅层上形成覆盖层。
17.根据权利要求15所述的制备薄膜晶体管的方法，其中在350℃到500℃的温度下执行所述基板的退火和/或所述第二非晶硅层的退火。
18.根据权利要求15所述的制备薄膜晶体管的方法，其中所述金属催化剂由从Ni、Pd、Ag、Au、Al、Sn、Sb、Cu、Tb、Cd及其化合物组成的组中选择任何一个来形成。
19.一种有机发光二极管显示设备，包括：
基板；
缓冲层，形成于所述基板上；
第一半导体层和第二半导体层，置于所述缓冲层上；
栅极电极，置于所述基板上并且与所述第一半导体层和所述第二半导体层绝缘；
栅极绝缘层，用于将所述栅极电极与所述第一半导体层和所述第二半导体层绝缘；
源极电极和漏极电极，与所述栅极电极绝缘并且连接到所述第二半导体层；
绝缘层，置于所述基板上以覆盖所述源极电极和漏极电极；以及
第一电极、有机发光层以及第二电极，置于所述绝缘层上，所述第一电极连接到所述源极电极和漏极电极之一，
其中所述第二半导体层包括源极区、漏极区以及置于所述源极区与所述漏极区之间的沟道区，
其中所述第二半导体层的晶粒大于所述第一半导体层的晶粒，并且其中所述第二半导体层的晶粒比所述第一半导体层的晶粒大3到4倍。
20.根据权利要求19所述的有机发光二极管显示设备，其中所述第一半导体层和所述第二半导体层是通过金属催化剂从非晶硅结晶而成的多晶硅层。
21.根据权利要求19所述的有机发光二极管显示设备，其中所述第一半导体层是第一超晶粒硅结晶区，并且所述第二半导体层是第二超晶粒硅结晶区。
22.根据权利要求19所述的有机发光二极管显示设备，其中与所述第二半导体层相比，所述第一半导体层包括更多的金属催化剂。
23.根据权利要求19所述的有机发光二极管显示设备，其中
所述第一半导体置于所述缓冲层上；
所述第二半导体置于所述第一半导体层上；
所述栅极绝缘层置于所述基板上以至少覆盖所述第一半导体层和所述第二半导体层；以及
所述栅极电极置于所述栅极绝缘层上。
24.一种有机发光二极管显示设备，包括：
缓冲层，置于基板上；
栅极电极，置于所述缓冲层上；
栅极绝缘层，置于所述基板上以至少覆盖所述栅极电极；
第一半导体层和第二半导体层，置于所述栅极电极之上的所述栅极绝缘层上，所述第二半导体层置于所述第一半导体层上；并且
源极电极和漏极电极，连接到所述第二半导体层上，
其中所述第二半导体层置于所述第一半导体层上，
其中所述第二半导体层的晶粒大于所述第一半导体层的晶粒，并且其中所述第二半导体层的晶粒比所述第一半导体层的晶粒大3到4倍。
CN2009102589255A 2008-12-30 2009-12-30 薄膜晶体管、其制备方法及有机发光二极管显示设备 Expired - Fee Related CN101771087B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2008-0137242 2008-12-30
KR1020080137242A KR101049805B1 (ko) 2008-12-30 2008-12-30 다결정 실리콘의 제조방법, 박막트랜지스터, 그의 제조방법및 이를 포함하는 유기전계발광표시장치

Publications (2)

Publication Number Publication Date
CN101771087A CN101771087A (zh) 2010-07-07
CN101771087B true CN101771087B (zh) 2012-07-18

Family

ID=41821601

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102589255A Expired - Fee Related CN101771087B (zh) 2008-12-30 2009-12-30 薄膜晶体管、其制备方法及有机发光二极管显示设备

Country Status (5)

Country Link
US (1) US8507914B2 (zh)
EP (1) EP2204844A1 (zh)
JP (1) JP5497324B2 (zh)
KR (1) KR101049805B1 (zh)
CN (1) CN101771087B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101720533B1 (ko) * 2010-08-31 2017-04-03 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층 제조 방법을 포함하는 박막 트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막 트랜지스터, 및 상기 박막 트랜지스터를 포함하는 유기 발광 디스플레이 장치
KR101809661B1 (ko) * 2011-06-03 2017-12-18 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 유기 발광 표시 장치
KR20130007283A (ko) * 2011-06-30 2013-01-18 삼성디스플레이 주식회사 박막 트랜지스터, 이를 구비한 표시 장치, 및 그 제조 방법
KR20130017312A (ko) * 2011-08-10 2013-02-20 삼성디스플레이 주식회사 표시 장치
KR101959374B1 (ko) * 2012-08-09 2019-03-20 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20140039863A (ko) * 2012-09-25 2014-04-02 삼성디스플레이 주식회사 다결정 규소막 형성 방법, 다결정 규소막을 포함하는 박막 트랜지스터 및 표시 장치
CN103700706B (zh) 2013-12-16 2015-02-18 京东方科技集团股份有限公司 薄膜晶体管制备方法和阵列基板制备方法
CN104576754B (zh) * 2014-12-30 2018-12-21 深圳市华星光电技术有限公司 薄膜晶体管及薄膜晶体管的制备方法
CN104716200B (zh) * 2015-04-03 2018-01-09 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN106711155B (zh) * 2017-01-16 2020-04-21 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1396626A (zh) * 2001-07-10 2003-02-12 株式会社半导体能源研究所 半导体器件及其制造方法
CN1734787A (zh) * 2004-08-13 2006-02-15 三星Sdi株式会社 薄膜晶体管及其制造方法
CN101211985A (zh) * 2006-12-28 2008-07-02 三星Sdi株式会社 薄膜晶体管及其制造方法和有机发光二极管显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3389022B2 (ja) * 1996-09-27 2003-03-24 シャープ株式会社 半導体装置
JPH1050609A (ja) * 1997-03-31 1998-02-20 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置の作製方法
JP4376979B2 (ja) * 1998-01-12 2009-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20000055877A (ko) 1999-02-10 2000-09-15 장진 니켈이 포함된 다결정 실리콘
US7141822B2 (en) * 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
KR100611762B1 (ko) * 2004-08-20 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
KR100770266B1 (ko) * 2006-11-10 2007-10-25 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
KR100864883B1 (ko) 2006-12-28 2008-10-22 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치.

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1396626A (zh) * 2001-07-10 2003-02-12 株式会社半导体能源研究所 半导体器件及其制造方法
CN1734787A (zh) * 2004-08-13 2006-02-15 三星Sdi株式会社 薄膜晶体管及其制造方法
CN101211985A (zh) * 2006-12-28 2008-07-02 三星Sdi株式会社 薄膜晶体管及其制造方法和有机发光二极管显示装置

Also Published As

Publication number Publication date
EP2204844A1 (en) 2010-07-07
US8507914B2 (en) 2013-08-13
KR101049805B1 (ko) 2011-07-15
KR20100078863A (ko) 2010-07-08
JP5497324B2 (ja) 2014-05-21
CN101771087A (zh) 2010-07-07
US20100163855A1 (en) 2010-07-01
JP2010157676A (ja) 2010-07-15

Similar Documents

Publication Publication Date Title
CN101771087B (zh) 薄膜晶体管、其制备方法及有机发光二极管显示设备
CN101826548B (zh) 有机发光二极管显示装置及其制造方法
CN101373792B (zh) 薄膜晶体管、有机发光二极管显示装置及其制造方法
JP5090253B2 (ja) 多結晶シリコン層の製造方法、これを利用して形成された薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置
CN101335302B (zh) 薄膜晶体管和有机发光二极管显示器及它们的制造方法
JP5197211B2 (ja) 薄膜トランジスタ、その製造方法、及びこれを具備した有機電界発光表示装置
US8253141B2 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the thin film transistor
CN101826555B (zh) 薄膜晶体管、制造方法及有机发光二极管显示装置
US8623720B2 (en) Method of fabricating a thin film transistor from amorphous silicon and organic light emitting diode display device having the thin film transistor
US8294158B2 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the thin film transistor
CN101771086B (zh) 薄膜晶体管及其制造方法和有机发光二极管显示装置
KR20100078861A (ko) 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER NAME: SAMSUNG MOBILE DISPLAY CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Mobile Display Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120718

Termination date: 20161230

CF01 Termination of patent right due to non-payment of annual fee