CN1702635A - 高速接口电路检查模块、高速接口电路检查对象模块和高速接口电路检查方法 - Google Patents

高速接口电路检查模块、高速接口电路检查对象模块和高速接口电路检查方法 Download PDF

Info

Publication number
CN1702635A
CN1702635A CNA2005100729205A CN200510072920A CN1702635A CN 1702635 A CN1702635 A CN 1702635A CN A2005100729205 A CNA2005100729205 A CN A2005100729205A CN 200510072920 A CN200510072920 A CN 200510072920A CN 1702635 A CN1702635 A CN 1702635A
Authority
CN
China
Prior art keywords
speed interface
interface circuit
speed
signal
check
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100729205A
Other languages
English (en)
Inventor
岸本聪
金光朋彦
前川道生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1702635A publication Critical patent/CN1702635A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/50—Testing arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3016—Delay or race condition test, e.g. race hazard test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

在装载高速接口电路LSI的出厂检查中，兼顾了低成本化和高的检查保证水平。包括：高速接口电路，在与LSI测试器进行接口的装载板上装载、包括转换信号速度的电路，可以改变发送接收特性；控制部，控制高速接口电路的发送接收特性；时钟生成器，生成供给高速接口电路的时钟；高速接口专用的第一连接器，与高速接口电路相连，具有与检查对象电路进行高速信号通信用的信号端口；第二连接器，连接到高速接口电路和LSI测试器，具有与高速接口电路进行低速信号通信用的信号端口和电源端口。

Description

高速接口电路检查模块、高速接口电路检查对象模块 和高速接口电路检查方法
技术领域
本发明涉及作为装载了高速接口电路的LSI的检查模块的高速接口电路检查模块、高速接口电路检查对象模块和高速接口电路检查方法。
背景技术
现有技术中，IEEE1394和Serial ATA等的装载高速接口电路LSI的检查使用可输入输出高速信号的高速LSI测试器来实现(例如，参照非专利文献1)。另外，还有在DUT(Device under test)板(还称作装载板)上装载高速接口电路，而不使用高速LSI测试器来实现的方法(例如，参照加贺博史、“LSI测试器·转折点(crisis)的‘倾向和对策’”、Design Wave Magazine 2004 2月和特开2000-285036号公报)。
在使用前者的高速LSI测试器的情况下，直接向检查对象LSI输入输出高速信号来实现。这时，通过使从高速LSI测试器输出的信号振幅和输入时的取得阈值电压电平变化、进一步使输入输出信号定时等变化，不仅实现了实际速度产生的功能的试验，还实现了通信特性的试验。
后者的在DUT板上装载了高速接口电路的情况下，使用低速LSI测试器经DUT板上的高速接口电路向检查对象LSI(与DUT意义相同)输入输出高速信号来实现。这时，由于决定了从DUT板上的高速接口电路输出的信号振幅和输入时的取得阈值电压电平、定时和抖动量，所以仅实现了实际速度产生的功能的试验。
另外，由于前者和后者的情况下都在DUT板上构筑检查对象LSI周围的高速传送路径，所以需要使用LSI测试器进行DUT板上的高速传送路径的调试。
但是，根据上述现有技术，在前者的情况下，需要高速LSI测试器。通常高速LSI测试器与低速LSI测试器相比价格高。因此，有检测成本提高的问题。在后者的情况下，可以抑制检查成本的提高，但是由于不能进行高速接口电路的特性试验，所以有特性保证不充分的可能性，有可能会使不合格产品外流。
另外，通常，不能面向板和测试器程序调试具有多个LSI测试器的高价设备。因此，若在DUT板上的高速传送路径的调试上使用LSI测试器，则效率非常差。
发明内容
本发明鉴于上述问题而作出，由于在高速接口电路装载LSI的出厂检查中，通过使用引起检查成本升高的高速LSI测试器，或通过在DUT板上装载发送接收特性固定的高速接口电路来实现，所述其所要解决的技术问题是通过解决低成本化和高检查保证水平不能兼顾的问题，提供一种可以低检查成本来保证通信特性，进一步可以高效进行板上的高速传送路径调试的高速接口电路检查模块、高速接口电路检查对象模块和高速接口电路检查方法。
为了解决上述问题，第1、第2发明的高速接口电路检查模块，包括：高速接口电路，具有转换信号速度的电路，可以进行发送接收特性的改变；控制部，控制高速接口电路的发送接收特性；时钟生成器，生成供给高速接口电路的时钟；高速接口专用的第一连接器，与高速接口电路相连，具有与检查对象电路进行高速信号通信用的信号端口；第二连接器，连接到高速接口电路和LSI测试器，具有与高速接口电路进行低速信号通信用的信号端口和电源端口。另外，高速接口电路具有试验高速接口的顺序的算法。
根据该结构，在DUT板(装载板)上装载高速接口电路检查模块，使用低速LSI测试器经高速接口电路检查模块向检查对象LSI输入输出高速信号来实现高速接口电路检查。这时，由于可进行发送接收特性的改变的高速接口电路检查模块可以使输出信号的振幅和输入时的取得阈值电压电平变化，进一步使输入输出信号定时等变化，所以不仅可以实现由实际速度形成的功能的试验，还可实现通信特性的试验。
这样，即使不使用高速LSI测试器，也可实现高速接口的功能和通信特性试验，所以仍保证了高的检查保证水平，可以防止检查成本升高。
第3发明的高速接口电路检查模块在第1或第2发明的高速接口电路检查模块中，在第二连接器内具有设定高速接口电路的发送接收特性用的信号用端口。
根据该结构，可以任意改变高速接口电路的驱动器、接收器的发送接收特性。
第4发明的高速接口电路检查模块，在第1或2发明的高速接口电路检查模块中，具有固定开关，用于设定高速接口电路的发送接收特性。
根据该结构，可以任意改变高速接口电路的驱动器、接收器的发送接收特性。
第5发明的高速接口电路检查模块，在第1、2、3或4发明的高速接口电路检查模块中，包括串行或并行接口电路，具有进行低速信号通信和发送接收特性的改变设定用的通用的通信协议。
根据该结构，可以任意改变高速接口电路的驱动器、接收器的发送接收特性。另外，对于来自高速接口电路的外部的控制单元，通用性提高。
第6发明的高速接口电路检查模块，在第1、2、3或4发明的高速接口电路检查模块中，代替具有时钟生成器，而在第二连接器内具有时钟供给端口。
根据该结构，可以从LSI测试器供给时钟信号。
第7发明的高速接口电路检查模块，在第1、2、3或4发明的高速接口电路检查模块中，具有向高速接口电路输入图案的高速接口检查用的图案产生器和比较来自高速接口电路的输出和期待值的图案比较器中的两者或其中之一。
根据该结构，通过在高速接口电路检查模块中具有图案产生器和图案比较器来进行检查，由于不需要使用LSI测试器对检查对象LSI和高速接口电路检查模块的参考LSI的低速信号的输入输出取同步所需的LSI测试器的匹配功能和数字捕捉功能等的测试器功能，所以LSI测试器的测试程序和测试图案的生成变得容易。
第8发明的高速接口电路检查模块，在第1或2发明的高速接口电路检查模块中，具有调制器，调制供给高速接口电路的时钟，或抖动注入器，注入抖动而改变时钟特性。
根据该结构，由于可通过频率调制器和抖动注入器从外部任意设定时钟特性，所以可以创造检查对象LSI进行高速信号的发送或接收用的困难条件。
第9发明的高速接口电路检查模块，在第8发明的高速接口电路检查模块中，在第二连接器内具有通过调制器的调制量和调制频率或抖动注入器的抖动量来设定时钟特性用的信号用端口。
根据该结构，通过从LSI测试器来改变频率调制器的调制频率和调制量、抖动注入器的抖动量的特性值，从而可以在各种条件下实施高速发送接收检查的特性评价。
第10发明的高速接口电路检查模块，在第8发明的高速接口电路检查模块中，具有固定开关，用于通过调制器的调制量和调制频率设定或抖动注入器的抖动量来设定时钟特性。
根据该结构，通过控制高速接口电路检查模块上的固定开关来改变频率调制器的调制频率和调制量、抖动注入器的抖动量的特性值，从而可以在各种条件下实施高速发送接收检查的特性评价。另外，不需要来自LSI测试器的控制信号，极其微小，故可以缩短测试器时间。
第11发明的高速接口电路检查模块，在第1、2、3或4发明的高速接口电路检查模块中，具有与高速接口专用的第一连接器相同的多个连接器，切换高速接口电路与连接器的连接的继电器，在第二连接器内具有继电器切换控制信号用端口。
根据该结构，由于可以通过从外部任意改变具有很多种类的高速接口专用电缆，来设定多个高速信号传送条件，所以可以创造检查对象LSI进行高速信号的发送或接收用的困难条件。
第12发明的高速接口电路检查模块，在第1、2、3或4发明的高速接口电路检查模块中，具有切换与第一连接器相连的高速接口电路的高速端子的连接端的继电器，在第二连接器内具有高速端子的输入输出信号用端口和继电器切换控制信号用端口。
根据该结构，在实施高速发送接收检查之前，通过由LSI测试器检查高速接口电路的高速端子，并以高速端子的驱动电路、接收电路的测量结果为基准值，来相对该基准值设定变化量，而可以设定进行高速信号发送接收检查用的希望的发送特性、接收特性的改变。
第13发明的高速接口电路检查模块，在第1或2发明的高速接口电路检查模块中，具有滤波器或抖动注入器，在高速接口电路和第一连接器之间改变高速信号传送特性。
根据该结构，通过在高速信号传送路径上配置的滤波器或抖动注入器，可以从外部任意设定高速信号传送特性，所以可以创造检查对象LSI进行高速信号的发送或接收用的困难条件。
第14发明的高速接口电路检查模块，在第13发明的高速接口电路检查模块中，第二连接器内具有设定高速信号传送特性用的信号用端口。
根据该结构，通过从LSI测试器来改变滤波器或抖动注入器的特性值，从而可以在各种条件下实施高速发送接收检查的特性评价。
第15发明的高速接口电路检查模块，在第13发明的高速接口电路检查模块中，具有固定开关，用于设定高速信号传送特性。
根据该结构，通过控制高速接口电路检查模块上的固定开关来改变滤波器或抖动注入器的特性值，从而可以在各种条件下实施高速发送接收检查的特性评价。另外，不需要来自LSI测试器的控制信号，且极其微小，所以可以缩短测试器时间。
第16发明的高速接口电路检查对象模块，包括：检查对象电路，与第1或2发明的高速接口电路检查模块独立，包含作为检查对象的高速接口电路；时钟生成器，生成供给检查对象电路的时钟；高速接口专用的第三连接器，与检查对象电路相连，具有与高速接口电路检查模块进行高速信号通信用的信号端口；第四连接器，具有与检查对象电路的全部或任意端子相连的信号端口和电源端口。
根据该结构，可以为可通过与装载板进行低速信号通信用的第四连接器来切离高速接口电路检查对象模块的结构。这时，高速接口电路检查模块和检查对象LSI的周边板与DUT板(装载板)分别通过第二连接器、第四连接器进行接口，所以为可进行拆卸的结构，高速传送路径不存在于DUT板上。由于第一连接器和第三连接器之间可以为用高速接口专用电缆的连接，所以即便不使用LSI测试器，也可调试高速接口电路检查模块和检查对象LSI的周边板，可以缩短开发时间。
第17发明的高速接口电路检查对象模块，在第16发明的高速接口电路检查对象模块中，包括切换与第三连接器相连的检查对象电路的高速端子的连接端的继电器，第四连接器内具有检查对象电路的高速端子的输入输出信号用端口和继电器切换控制信号用端口。
根据该结构，由于可以将检查对象LSI的高速端子的连接端切换为低速信号通信用的第四连接器，所以可以通过LSI测试器进行对高速端子的DC检查和由低速信号进行的检查。
第18发明的高速接口电路检查模块，在第1、2、3或4发明的高速接口电路检查模块中，代替第一、第二连接器，由电信号输入输出用的导电性金属端子构成。
根据该结构，为可用金属线连接的结构。
第19发明的高速接口电路检查对象模块，在第16或17发明的高速接口电路检查对象模块中，代替第三、第四连接器，由电信号输入输出用的导电性金属端子构成。
根据该结构，为可用金属线连接的结构。
第20发明的高速接口电路检查方法，包括步骤：从LSI测试器向第1或2发明的高速接口电路检查模块将发送接收特性、时钟特性和高速信号传送特性设定为任意的值；在高速接口电路检查模块和LSI测试器之间实施检查用低速信号和控制信号的输入输出与电源施加；在检查对象LSI和高速接口电路检查模块之间实施将由检查用低速信号形成的发送数据转换为高速信号的检查用高速信号的输入输出；LSI测试器进行检查用高速信号转换为低速信号后的接收数据与期待值的比较，来判断检查结果。
根据该结构，可以使用高速接口电路检查模块进行检查。由此，在用高速信号进行接口的高速接口电路的发送接收检查中，通过任意设定为检查对象LSI的发送接收对象的高速接口电路的驱动器、接收器等的发送接收特性，可以创造检查对象LSI进行高速信号的发送或接收用的困难条件。进一步，LSI测试器通过仅用低速信号的接口来实现检查，从而可以仅通过低速接口的低价的LSI测试器和在装载板上配置的简单结构的高速接口电路检查模块来实现高速接口的大批量生产的检查，可以防止检查成本提高。
第21发明的高速接口电路检查方法，在第20发明的高速接口电路检查方法中，代替LSI测试器，而使用可进行数字信号的生成和取得及电源施加的数字信号输入输出装置。
根据该结构，通过使用DC测量器和示波器、数字化转换器等，可以进行检查对象LSI的评价。
第22发明的高速接口电路检查方法，在第20或21发明的高速接口电路检查方法中，使用检查对象LSI或高速接口电路检查模块的回送用电路来进行检查。
根据该结构，由于兼用发送检查和接收检查来一次实施，所以可以缩短检查时间。
第23发明的高速接口电路检查方法，在第20发明的高速接口电路检查方法中，在高速接口电路检查模块内将检查用低速信号进行生成或与期待值比较。
根据该结构，由于不需要使用LSI测试器对检查对象LSI和高速接口电路检查模块的参考LSI的低速信号的输入输出取同步用所需的所述LSI测试器的匹配功能和数字捕捉功能的测试器功能，所以LSI测试器的测试程序和测试图案的生成变得容易。
第24发明的高速接口电路检查方法，在第23发明的高速接口电路检查方法中，在检查前从LSI测试器预先输入所有的检查用低速信号和期待值，每次检查时切换必要的信号来实施检查。
根据该结构，由于可使用多种发送数据进行发送检查，所以可以产生检查对象LSI进行高速信号的发送或接收用的多种困难条件。
第25发明的高速接口电路检查方法，在第20或21发明的高速接口电路检查方法中，在检查对象LSI和高速接口电路检查模块之间用多种不同的电缆来连接，通过来自LSI测试器的继电器切换控制来选择检查时所需的电缆。
根据该结构，由于通过从外部任意改变具有很多种类的高速接口专用电缆来设定多个高速信号传送条件，所以可以创造检查对象LSI进行高速信号的发送或接收用的困难条件。
第26发明的高速接口电路检查方法，在第20发明的高速接口电路检查方法中，由LSI测试器检查高速接口电路检查模块内的高速接口电路的发送接收电路特性，并以该检查结果为基础来决定发送接收特性。
根据该结构，在实施高速发送接收检查之前，可以通过用LSI测试器来检查高速接口电路的高速端子，并将高速端子的驱动电路、接收电路的测量结果作为基准值，相对该基准值来设定变化量，来设定进行高速信号发送接收检查用的希望的发送特性、接收特性的改变。
第27发明的高速接口电路检查方法，在第26发明的高速接口电路检查方法中，由LSI测试器检查高速接口电路检查模块内的高速接口电路的发送接收电路特性，并以该检查结果为基础来决定继续还是中止检查。
根据该结构，在实施高速发送接收检查之前，由于可以用LSI测试器来检查高速接口电路的参考LSI的高速端子，并以该结果为基础来进行参考LSI的高速接口电路是否有故障的合格与否的判断，所以可以做出中止高速信号发送接收检查的实施或可以进行与其他芯片替换参考LSI的判断，所以可以确保检查质量和保守性。
附图说明
图1是表示本发明的第一实施例的高速接口电路检查模块的结构的图；
图2是表示使用了本发明的实施例的高速接口电路检查模块的检查方法的流程图；
图3是表示使用了本发明的实施例的高速接口电路检查模块的另一检查方法的流程图；
图4是表示使用了本发明的实施例的高速接口电路检查模块的另一检查方法的流程图；
图5是表示使用了本发明的实施例的高速接口电路检查模块的另一检查方法的流程图；
图6是表示本发明的第二实施例的高速接口电路检查模块的结构的图；
图7是表示本发明的第三实施例的高速接口电路检查模块的结构的图；
图8是表示本发明的第四实施例的高速接口电路检查模块的结构的图；
图9是表示本发明的第五实施例的高速接口电路检查模块的结构的图；
图10是表示本发明的第六实施例的高速接口电路检查模块的结构的图；
图11是表示本发明的第七实施例的高速接口电路检查模块的结构的图；
图12是表示使用了本发明的第七实施例的高速接口电路检查模块的另一检查方法的流程图；
图13是表示使用了本发明的第七实施例的高速接口电路检查模块的另一检查方法的流程图。
具体实施方式
下面，参照附图，说明本发明的实施例。
根据图1～图5说明本发明的第一实施例。作为第一实施例，描述了与权利要求1、2、3、4、5、6和权利要求20、22有关的实施例。图1表示使用了本发明的第一实施例的高速接口电路检查模块100的LSI检查的结构。
在由LSI测试器102、检查对象LSI101和为LSI测试器102和检查对象LSI101间的连接接口的装载板(测试器板)103构成的检查工序中，本发明的实施例的高速接口电路检查模块100配置在装载板103上来使用。
这里，检查对象LSI101包括具有与LSI外部进行高速接口的高速信号的驱动电路、接收电路和进行高速信号和低速信号的信号速度的转换的串行器(serializer)、去串行器(deserializer)等的电路的高速接口电路104。检查对象LSI101经在装载板103上配置的LSI插口105与装载板103连接。LSI测试器102和检查对象LSI101连接与从高速接口电路104输入输出低速信号的访问所需的信号引脚和电源引脚。另外，检查对象LSI101的高速信号输入输出端子为了向外部传送高速信号，通过图案布线与在装载板103上配置的高速接口专用的第三连接器106连接。对于向检查对象LSI101供给的时钟信号，通过在装载板103上配置时钟生成器107而与检查对象LSI101的时钟输入端子连接来供给。另外，也可代替具有时钟生成器107，而从LSI测试器102中供给时钟信号。
高速接口电路检查模块100包括配置在装载板103上，与LSI外部进行高速接口的参考LSI108、与装载板103连接，与LSI测试器102进行低速信号的交换的低速信号通信用的第二连接器109、将高速信号传送到外部用的高速接口专用的第一连接器110、生成供给参考LSI108的时钟的时钟生成器111。参考LSI108包括具有与外部高速接口，且可从外部任意改变发送接收特性的高速信号的驱动电路、接收电路和进行高速信号和低速信号的信号速度的转换的串行器、去串行器等的电路的高速接口电路112、从外部任意改变高速接口电路112的驱动、接收的发送接收特性用的特性控制用寄存器电路(控制部)113。参考LSI108需要通过可测量高速接口的特性的高速LSI测试器和高频测量器等，预先确认是合格品。低速信号通信用的第二连接器109连接装载板103和高速接口电路检查模块100，具有由LSI测试器102和高速接口电路112的低速信号进行的访问所需的信号端口和电源端口。另外，对于对特性控制用寄存器电路113的发送接收特性的设定，也可在低速信号通信用的第二连接器109上具有信号用端口来设定发送接收特性(权利要求3记载的结构)，也可在高速接口电路检查模块100上具有固定开关电路来设定发送接收特性(权利要求4记载的结构)，也可不从外部控制，而使用电源接通时设定的特性控制用寄存器电路113的初始条件的发送接收特性的设定。另外，除了从LSI测试器102直接控制高速接口电路112和特性控制用寄存器电路113的方法之外，为了在高速接口电路检查模块100上控制高速接口电路112和特性控制用寄存器电路113的动作，也可包括具有进行低速信号通信和发送接收特性的改变设定的处理的通用的通信协议的串行或并行的通信协议接口电路，连接到LSI测试器102和参考LSI108两者上(权利要求5记载的结构)。通过这些结构，通过来自LSI测试器102或固定开关电路或通信协议接口电路的信号输入，可以任意改变高速接口电路112的驱动、接收的发送接收特性。另外，高速接口专用的第一连接器110通过图案布线与参考LSI108的高速信号输入输出端子相连。并且，通过高速接口专用电缆114连接高速接口专用的第一连接器110和位于检查对象LSI101的附近的高速接口专用的第三连接器106。由此，检查对象LSI101的高速信号输入输出端子和参考LSI108的高速信号输入输出端子相连。另外，时钟生成器111与参考LSI108的时钟输入端子相连来供给时钟信号。另外，代替具有时钟生成器111，也可在低速信号通信用的第二连接器109上设置时钟供给端口，而从LSI测试器102供给时钟信号(权利要求6记载的结构)。
从LSI测试器102进行向各设备的功率供给(以上是权利要求1、2记载的结构)。
接着，说明使用了本发明的实施例的高速接口电路检查模块100的LSI检查方法。
首先，说明检查对象LSI101的高速接口电路104的接收检查。
图2表示本发明的第一实施例的检查的控制流程。
从LSI测试器102向检查对象LSI101和参考LSI108的电源端子、输入端子供给预定的检查电压(S1)，供给复位信号。另外，通过时钟生成器107和时钟生成器111向检查对象LSI101和参考LSI108供给时钟信号(S2)。另外，也可从LSI测试器102经装载板103和低速信号通信用的第二连接器109供给时钟信号(权利要求6记载的结构形成的方法)。并且，从LSI测试器102通过低速信号来对检查对象LSI101的高速接口电路104、高速接口电路检查模块100上的参考LSI108的高速接口电路112进行访问，分别进行接收设定、发送设定(S3)。另外，对于特性控制用寄存器电路113，通过使用来自LSI测试器102的控制信号的输入(由权利要求3记载的结构形成的方法)、或由固定开关电路进行的控制信号的输入(由权利要求4记载的结构形成的方法)或不从外部进行控制，而使用特性控制用寄存器电路113的初始条件的接收发送特性的设定值，来对特性控制用寄存器电路113进行希望的寄存器设定，由此设定为使高速接口电路112的驱动电路的发送特性变化(S4)。例如，使驱动电路的输出电流量变化，而变大或减小作为来自驱动器的输出信号的电压的振幅，或进行将为高电平和低电平的中间的普通模式电平比理想的电位偏移地设定、或进行使驱动器的发送端电阻可变，而通过阻抗的不匹配轻易产生信号的反射的设定等。由此，可以为检查对象LSI101的高速接口电路104的接收电路接收高速信号，创造困难的条件。另外，高速接口电路112的发送设定和向特性控制用寄存器电路113的发送特性设定也可使用通信协议接口电路来控制(由权利要求5记载的结构形成的方法)。
并且，LSI测试器102向参考LSI108输入数据发送用的低速信号的测试图案(S5)。数据发送用的测试图案通过参考LSI108的高速接口电路112利用串行器等转换为高速信号后，从驱动电路发送高速信号(S6)。高速信号通过高速接口专用的第一连接器110、高速接口专用电缆114、高速接口专用的第三连接器106，输入到检查对象LSI101的输入端子上。即，检查对象LSI101的高速接口电路104的接收电路接收高速信号的数据。在高速接口电路104上通过去串行器等将所接收的高速信号转换为低速信号。LSI测试器102读出高速接口电路104的转换为低速信号的接收数据(S7)。这里，LSI测试器102需要同步于检查对象LSI101的接收数据的输出定时而将数据取入到LSI测试器102的存储器中，作为一例，也可使用作为LSI测试器的功能的输出数据和期待值的匹配功能和以一定周期将数字数据取入到存储器中的捕捉功能来取同步。另外，在检查对象LSI101内有FIFO电路的情况下，也可通过使接收数据的输出定时转换，使得输入到FIFO电路的接收数据与来自外部的时钟，即，LSI测试器102的时钟取同步，来与LSI测试器取同步。最后，由LSI测试器102进行接收数据与期待值的比较，来进行检查对象LSI101的接收检查是否合格的判断(S8)。
接着，说明检查对象LSI101的高速接口电路104的发送检查。
图3是表示本发明的第一实施例的另一检查的控制流程。
从LSI测试器102向检查对象LSI101和参考LSI108的电源端子、输入端子供给预定的检查电压(S1)，供给复位信号。另外，通过时钟生成器107和时钟生成器111向检查对象LSI101和参考LSI108供给时钟信号(S2)。另外，也可从LSI测试器102经低速信号通信用的第二连接器109供给时钟信号(由权利要求6记载的结构形成的方法)。并且，从LSI测试器102通过低速信号来对检查对象LSI101的高速接口电路104、高速接口电路检查模块100上的参考LSI108的高速接口电路112进行访问，分别进行接收设定、发送设定(S3)。另外，对于特性控制用寄存器电路113，通过使用来自LSI测试器102的控制信号的输入(由权利要求3记载的结构形成的方法)、或由固定开关电路进行的控制信号的输入(由权利要求4记载的结构形成的方法)或不从外部进行控制，而使用初始条件的接收发送特性的设定值，来对特性控制用寄存器电路113进行希望的寄存器设定，由此设定为使高速接口电路112的驱动电路的接收特性变化(S4)。例如，进行使接收电路的检波电流值和检波基准电压值变化而变窄接收器可接收的电压的振幅幅度的设定，或进行使接收电路的引入电流量变化而将为高电平和低电平的中间的普通模式电压比理想的电位偏移地设定、或进行使接收器的终端电阻可变，而通过阻抗的不匹配容易产生信号的反射的设定等。由此，可以为检查对象LSI101的高速接口电路104的驱动电路发送高速信号创造困难的条件。另外，高速接口电路112的接收设定和向特性控制用寄存器电路113的接收特性设定也可使用通信协议接口电路来控制(由权利要求5记载的结构形成的方法)。
并且，从LSI测试器102向检查对象LSI101输入数据发送用的低速信号的测试图案(S5)。数据发送用的测试图案通过检查对象LSI101的高速接口电路104用串行器等转换为高速信号后，从驱动电路发送高速信号(S6)。高速信号通过高速接口专用的第三连接器106、高速接口专用电缆114、高速接口专用的第一连接器110，输入到参考LSI108的输入端子上。即，参考LSI108的高速接口电路112的接收电路接收高速信号的数据。在高速接口电路112上通过去串行器等将所接收的高速信号转换为低速信号。LSI测试器102读出高速接口电路112的转换为低速信号的接收数据(S7)。这里，通过前述的LSI测试器102的各功能等进行的接收数据的取得方法等，同步于高速接口电路112的接收数据的输出定时而将数据取入到LSI测试器102的存储器中。最后，由LSI测试器102进行接收数据与期待值的比较，来进行检查对象LSI101的发送检查是否合格的判断(S8)(以上是权利要求20所记载的方法)。
另外，这里，分开说明了检查对象LSI101的接收检查和发送检查，但是在检查对象LSI101的内部具有回送(loop back)功能的情况下，即，具有由接收电路接收的数据经去串行器、串行器原样传送到驱动电路的功能的情况下，也可一次实施接收检查和发送检查。
图4表示本发明的第一实施例的变形例的检查的控制流程。从LSI测试器102向检查对象LSI101和参考LSI108的电源端子、输入端子供给预定的检查电压(S1)，供给复位信号。另外，通过LSI测试器102或时钟生成器107和时钟生成器111向检查对象LSI101和参考LSI108供给时钟信号(S2)。并且，从LSI测试器102通过低速信号来对检查对象LSI101的高速接口电路104、高速接口电路检查模块100上的参考LSI108的高速接口电路112进行访问，分别进行发送接收设定(S3)。进一步，对检查对象LSI101进行作回送动作的设定(S4)。由高速接口电路112通过串行器等将测试图案转换为高速信号后，从驱动电路发送高速信号。
这里，通过对特性控制用寄存器电路113进行希望的寄存器设定，设定为使高速接口电路112的驱动电路的发送特性变化(S5)，从而为检查对象LSI101的高速接口电路104的接收电路接收高速信号创造了困难的条件。从LSI测试器102向参考LSI108输入数据发送用的低速信号的测试图案(S6)。高速信号通过高速接口专用的第一连接器110、高速接口专用电缆114、高速接口专用的第三连接器106，输入到检查对象LSI101的输入端子上。即，检查对象LSI101的高速接口电路104的接收电路接收高速信号的数据。在高速接口电路104上通过去串行器等将所接收的高速信号转换为低速信号后，经将转换后的低速数据传送到驱动器侧用的回送总线由串行器等转换为高速信号，将转换后的高速信号从驱动电路发送到参考LSI108(S7)。这里，通过对特性控制用寄存器电路113进行希望的寄存器设定，设定为使高速接口电路112的接收电路的接收特性变化(S5)，从而为检查对象LSI101的高速接口电路104的接收电路接收高速信号创造困难的条件。通过该方法，在将最终接收的参考LSI108的接收数据转换为低速信号后，由LSI测试器102读出(S8)，进行与期待值的比较，来进行检查对象LSI101的接收和发送检查是否合格的判断(S9)。
另外，也可通过在参考LSI108的内部设置回送功能的电路，在与上述刚好相反的数据流向下进行检查对象LSI101的发送和接收检查。
图5表示本发明的第一实施例的变形例的检查的控制流程。对参考LSI108进行作回送动作的设定(S4)。并且，从LSI测试器102向检查对象LSI101输入数据发送用的低速信号的测试图案(S6)。检查对象LSI101通过串行器等将测试图案转换为高速信号，来发送数据。高速信号通过高速接口专用的第三连接器106、高速接口专用电缆114、高速接口专用的第一连接器110，输入到参考LSI108的输入端子上。参考LSI经回送的总线将高速数据传送到检查对象LSI101上，发送高速信号(S7)。检查对象LSI101用去串行器等将所接收的高速信号转换为低速信号后，由LSI测试器102读出(S8)，进行与期待值的比较，来进行检查对象LSI101的发送和接收检查是否合格的判断(S9)(以上是权利要求22所记载的方法)。
如上所述，如本发明的权利要求1、2所述的结构和权利要求19所述的方法那样，通过使用高速接口电路检查模块100进行检查，在用高速信号进行接口的高速接口电路104的发送接收检查中，通过任意设定为检查对象LSI101的发送接收对象的参考LSI108的高速接口电路112的驱动、接收等的发送接收特性，可以创造检查对象LSI101进行高速信号的发送或接收用的困难的条件。进一步，LSI测试器102可以通过仅为低速信号的接口来实现检查，从而可仅通过低速地进行接口的低价的LSI测试器和在装载板103上配置的简单构成的高速接口电路检查模块100来实现高速接口的批量生产的检查，所以可以防止检查成本提高。
另外，如权利要求3所述的结构，通过从LSI测试器102使高速接口电路112的发送接收特性变化，可以在各种条件下实施高速发送接收检查的特性评价。并且，通过来自LSI102的控制，可以在多种困难的检查条件下实施检查。
另外，如权利要求4所述的结构，通过控制高速接口电路检查模块100上的固定开关来改变高速接口电路112的发送接收特性，可以在各种条件下实施高速发送接收检查的特性评价。并且，决定了最佳的发送接收特性的情况下，可通过切换固定开关，来设定检查条件。另外，不需要来自LSI测试器102的控制信号，且极其微小，所以可缩短测试时间。
另外，如权利要求5所述的结构，通过具有高速接口电路检查模块100上的通信协议接口电路，仅通过从测试器102向通信协议接口电路的简单控制信号，就可在通信协议接口电路和参考LSI108之间进行高速信号发送接收的处理，所以不需要来自LSI测试器102的复杂的测试图案。
另外，通过为权利要求6所述的结构，由于在高速接口电路检查模块100上不需要时钟生成器111，所以可以削减高速接口电路检查模块100的制造成本，另外，不需要时钟生成器111的定期检查。
进一步，通过使用权利要求22所述的方法，由于可以兼用发送检查和接收检查来一次实施，所以可以缩短检查时间。
另外，通过为可由与装载板1 3进行低速信号通信用的第二连接器109来切离高速接口电路检查模块100的结构，可以用于各种的LSI测试器。
另外，在本实施例中，以高速接口电路104的发送接收检查为焦点进行了说明，但是通过将检查对象LSI的高速引脚之外的所有引脚与LSI测试器102连接，可以在LSI大批量生产时实施其他电路的功能检查和漏电流等的DC检查。
本实施例可适用于IEEE1394和USB、Serial-ATA等的高速接口电路的检查。例如，在装载Serial-ATA1.0a的LSI检查中，对于高速接口部分的信号速度1.5Gbps，通过将用高速接口电路速度转换为低速信号的发送接收数据暂时保存在LSI的存储器等中等，而可将LSI测试器的动作频率设为几Mbps或几kbps以下来实现检查。因此，可以不使用可在1.5Gbps下进行接口的高价的LSI测试器，而用低价的LSI测试器实现大批量生产检查。
根据图6说明本发明的第二实施例。作为第二实施例，描述了与权利要求7和权利要求23、24有关的实施例。图6表示使用了本发明的第二实施例的高速接口电路检查模块200的LSI检查的结构。对具有与实施例1相同的功能的电路添加同一符号。
与实施例1的结构相比，在高速接口电路检查模块200上新具有图案产生器201和图案比较器202的方面不同。图案产生器201是与参考LSI108的信号端子中，向高速接口电路112的低速信号进行的访问所需的输入端子相连，向高速接口电路112输入为从高速接口电路112发送的高速信号的基础的低速信号的测试图案的电路。另外，图案产生器201也可以是与低速信号通信用的第二连接器109的信号端口相连，可从LSI测试器102向图案产生器201输入低速信号的测试图案的结构。图案比较器202是与参考LSI108的信号端子中、向高速接口电路112的低速信号进行的访问所需的输出端子相连，取入从高速接口电路112输出的低速信号的接收数据等，与期待值图案进行比较的电路。另外，图案比较器202与低速信号通信用的第二连接器109的信号端口相连，对LSI测试器102，进行发送期待值比较的判断结果的信号的处理。另外，也可以是从LSI测试器102对图案比较器202输入期待值图案的结构。进一步，也可以是图案产生器201和图案比较器202的结构与功能分别独立，具有两者或其中之一的结构的高速接口电路检查模块200。另外，向图案产生器201和图案比较器202的时钟供给从来自参考LSI108的输出时钟，或高速接口电路检查模块200上的时钟产生器或LSI测试器102等进行。
从LSI测试器102进行向各设备的功率供给(上面，是权利要求7所述的结构)。
接着，说明使用了本发明的实施例的高速接口电路检查模块200的LSI检查方法。LSI控制流程如图2、图3、图4的其中之一，但是控制对象与实施例1多少有点不同。
首先，说明检查对象LSI101的高速接口电路104的接收检查。本检查的控制流程与图2相同。与实施例1的检查方法相比，在从高速接口电路检查模块200上具有的图案产生器201向参考LSI108输入进行数据发送用的低速信号的测试图案方面不同。
从LSI测试器102向检查对象LSI101和参考LSI108的电源端子、输入端子供给预定的检查电压(S1)，供给复位信号。另外，通过时钟生成器107和时钟生成器111向检查对象LSI101和参考LSI108供给时钟信号(S2)。另外，也可从LSI测试器102经装载板103和低速信号通信用的第二连接器109供给时钟信号。并且，从LSI测试器102通过低速信号来对检查对象LSI101的高速接口电路104、高速接口电路检查模块200上的参考LSI108的高速接口电路112进行访问，分别进行接收设定、发送设定(S3)。另外，对于特性控制用寄存器电路113，通过使用来自LSI测试器102的控制信号的输入、或由固定开关电路进行的控制信号的输入或不从外部进行控制，而使用特性控制用寄存器电路113的初始条件的发送接收特性的设定值，来对特性控制用寄存器电路113进行希望的寄存器设定，由此设定为使高速接口电路112的驱动电路的发送特性变化(S4)。例如，使驱动电路的输出电流量变化，而变大或减小作为来自驱动器的输出信号的电压的振幅，或进行将为高电平和低电平的中间的普通模式电平比理想的电位偏移地设定、或进行使驱动器的发送端电阻可变，而通过阻抗的不匹配容易产生信号的反射的设定等。由此，可以为检查对象LSI101的高速接口电路104的接收电路接收高速信号创造困难的条件。另外，高速接口电路112的发送设定和向特性控制用寄存器电路113的发送特性设定也可使用通信协议接口电路来控制。
并且，通过来自LSI测试器102或通信协议接口电路或参考LSI108的控制信号，从图案产生器201向参考LSI108输入数据发送用的低速信号的测试图案(S5)。这时，图案产生器201需要对参考LSI108的输入定时取同步来发送数据。因此，例如，取从参考LSI108输出内部时钟而输入到图案产生器201的方法等，将参考LSI108的时钟信号作为图案产生器201的基准时钟，来发送数据。另外，将数据存储到图案产生器201的测试图案在实施本检查之前，需要使用LSI测试器102或外部的图案写入装置，进行预先输入。另外，在对一个检查对象LSI101使用多种发送数据进行发送接收检查的情况下，对于图案产生器201，也可在每次检查时从LSI测试器输入发送数据的测试图案。由此，由于可以使用多种发送数据来进行接收检查，所以可以为检查对象LSI101的高速接口电路104的接收电路接收高速信号创造困难的条件(权利要求24所述的方法)。
并且，数据发送用的测试图案在通过参考LSI108的高速接口电路112用串行器等转换为高速信号后，从驱动电路发送高速信号(S6)。高速信号通过高速接口专用的第一连接器110、高速接口专用电缆114、高速接口专用的第三连接器106，输入到检查对象LSI101的输入端子上。即，检查对象LSI101的高速接口电路104的接收电路接收高速信号的数据。在高速接口电路104上通过去串行器等将所接收的高速信号转换为低速信号。LSI测试器102读出转换为高速接口电路104的低速信号的接收数据(S7)。这里，LSI测试器102需要同步于检查对象LSI101的接收数据的输出定时而将数据取入到LSI测试器102的存储器中，作为一例，也可使用作为LSI测试器的功能的输出数据和期待值的匹配功能和以一定周期将数字数据取入到存储器中的捕捉功能来取同步。另外，在检查对象LSI101内有FIFO电路的情况下，也可通过使接收数据的输出定时转换，使得输入到FIFO电路的接收数据与来自外部的时钟，即，LSI测试器102的时钟取同步，来与LSI测试器102取同步。最后，由LSI测试器102进行接收数据与期待值的比较，来进行检查对象LSI101的接收检查是否合格的判断(S8)。
接着，说明检查对象LSI101的高速接口电路104的发送检查。本检查的控制流程与图3相同。与实施例1的检查方法比较，在高速接口电路检查模块200具有的图案比较器202取入转换为高速接口电路112的低速信号的接收数据，LSI测试器102进行从图案比较器202读出比较结果的处理方面不同。
从LSI测试器102向检查对象LSI101和参考LSI108的电源端子、输入端子供给预定的检查电压(S1)，供给复位信号。另外，通过时钟生成器107和时钟生成器111向检查对象LSI101和参考LSI108供给时钟信号(S2)。另外，也可从LSI测试器102经装载板103和低速信号通信用的第二连接器109供给时钟信号。并且，从LSI测试器102通过低速信号来对检查对象LSI101的高速接口电路104、高速接口电路检查模块200上的参考LSI108的高速接口电路112进行访问，分别进行接收设定、发送设定(S3)。另外，对于特性控制用寄存器电路113，通过使用来自LSI测试器102的控制信号的输入、或由固定开关电路进行的控制信号的输入或不从外部进行控制，而使用初始条件的接收发送特性的设定值，来对特性控制用寄存器电路113进行希望的寄存器设定，从而设定为使高速接口电路112的驱动电路的接收特性变化(S4)。例如，进行使接收电路的检波电流值和检波基准电压值变化而变窄接收器可接收的电压的振幅幅度的设定，或进行使接收电路的引入电流量变化而将为高电平和低电平的中间的普通模式电压比理想的电位偏移地设定、或进行使接收器的终端电阻可变，而通过阻抗的不匹配容易产生信号的反射的设定等。由此，可以为检查对象LSI101的高速接口电路104的驱动电路发送高速信号创造困难的条件。另外，高速接口电路112的接收设定和向特性控制用寄存器电路113的接收特性设定也可使用通信协议接口电路来控制。
并且，从LSI测试器102向检查对象LSI101输入数据发送用的低速信号的测试图案(S5)。数据发送用的测试图案通过检查对象LSI101的高速接口电路104用串行器等转换为高速信号后，从驱动电路发送高速信号(S6)。高速信号通过高速接口专用的第三连接器106、高速接口专用电缆114、高速接口专用的第一连接器110，输入到参考LSI108的输入端子上。即，参考LSI108的高速接口电路112的接收电路接收高速信号的数据。在高速接口电路112上通过去串行器等将所接收的高速信号转换为低速信号。并且，通过所述的LSI测试器102的各功能等那样的接收数据的取得方法等，将从高速接口电路112输出的转换为低速信号后的接收数据存储到图案比较器202的存储器中(S7)。这时，图案比较器202为了取得数据，需要同步于高速接口电路112的接收数据的输出定时。因此，例如，取从参考LSI108输出内部时钟而输入到图案比较器202的方法等，以参考LSI108的时钟信号作为图案比较器202的基准时钟，来取得数据。另外，在图案比较器202中存储的期待值图案在实施本检查之前，需要使用LSI测试器102或外部的图案写入装置，进行预先输入。另外，在对一个检查对象LSI101使用多种发送数据进行发送接收检查的情况下，对于图案比较器202，也可在每次检查时从LSI测试器输入接收数据的期待值图案。由此，由于可以使用多种发送数据来进行发送检查，所以可以为检查对象LSI101的高速接口电路104的驱动电路发送高速信号创造困难的条件(权利要求24所述的方法)。最后，图案比较器202将期待值的比较结果发送到LSI测试器102中，进行检查对象LSI101的发送检查是否合格的判断(S8)。
另外，这里个别说明了检查对象LSI101的接收检查和发送检查，但是在检查对象LSI101的内部具有回送功能的情况下，即，具有由接收电路接收的数据经去串行器、串行器原样传送到驱动电路的功能的情况下，也可一次实施接收检查和发送检查。本检查的控制流程与图4相同。
从LSI测试器102向检查对象LSI101和参考LSI108的电源端子、输入端子供给预定的检查电压(S1)，供给复位信号。另外，通过时钟生成器107和时钟生成器111向检查对象LSI101和参考LSI108供给时钟信号(S2)。另外，也可从LSI测试器102经装载板103和低速信号通信用的第二连接器109供给时钟信号。并且，从LSI测试器102通过低速信号来对检查对象LSI101的高速接口电路104、高速接口电路检查模块200上的参考LSI108的高速接口电路112进行访问，分别进行发送接收设定(S3)。进一步，对检查对象LSI101进行作回送动作的设定(S4)。
并且，通过来自LSI测试器102或通信协议接口电路或参考LSI108的控制信号，从图案产生器201向参考LSI108输入数据发送用的低速信号的测试图案(S6)。这时，图案产生器201需要对参考LSI108的输入定时取同步来发送数据。因此，例如，取从参考LSI108输出内部时钟而输入到图案产生器201的方法等，将参考LSI108的时钟信号作为图案产生器201的基准时钟，来发送数据。另外，在图案产生器201上存储的测试图案在实施本检查之前，需要使用LSI测试器102或外部的图案写入装置，进行预先输入。另外，在对一个检查对象LSI101使用多种发送数据进行发送接收检查的情况下，对于图案产生器201，也可在每次检查时从LSI测试器输入发送数据的测试图案。由此，由于可以使用多种发送数据来进行发送接收检查，所以可以为检查对象LSI101的高速接口电路104的接收电路接收高速信号创造困难的条件(权利要求24所述的方法)。
并且，由高速接口电路104的接收电路接收从参考LSI108的高速接口电路112发送的高速信号，由去串行器等转换为低速信号后，经将转换后的低速数据传送到驱动器侧用的回送总线用串行器等转换为高速信号，并将转换后的高速信号从驱动电路发送到参考LSI108(S7)。这里，通过对特性控制用寄存器电路113进行希望的寄存器设定，设定为使高速接口电路112的驱动电路的发送特性和接收特性变化，由此，为检查对象LSI101的高速接口电路104的接收电路接收高速信号创造困难的条件。并且，通过所述的LSI测试器102的各功能等那样的接收数据的取得方法等，将从高速接口电路112输出的转换为低速信号的接收数据存储到图案比较器202的存储器中。这时，图案比较器202为了取得数据，需要与高速接口电路112的接收数据的输出定时同步。因此，例如，取从参考LSI108输出内部时钟而输入到图案比较器202的方法等，以参考LSI108的时钟信号作为图案比较器202的基准时钟，来取得数据。另外，这里，通过由所述的LSI测试器102进行的接收数据的取得方法等，同步于高速接口电路112的接收数据的输出定时，将数据取入到图案比较器202的存储器中(S8)。在图案比较器202中存储的期待值图案在实施本检查之前，需要使用LSI测试器102或外部的图案写入装置，预先进行输入。另外，在对一个检查对象LSI101使用多种发送数据进行发送接收检查的情况下，对于图案比较器202，也可在每次检查时LSI测试器输入接收数据的期待值图案。由此，由于可以使用多种发送数据来进行发送接收检查，所以可以为检查对象LSI101的高速接口电路104的接收电路发送高速信号创造困难的条件(权利要求24所述的方法)。
最后，图案比较器202将期待值的比较结果发送到LSI测试器102中，进行检查对象LSI101的接收和发送检查是否合格的判断(S9)(以上是权利要求23所述的方法)。
如上所述，通过使用本发明的实施例的高速接口电路检查模块200，在用高速信号进行接口的高速接口电路104的发送接收检查中，通过从外部任意设定为检查对象LSI101的发送接收对象的参考LSI108的高速接口电路112的驱动、接收等的发送接收特性，可以创造检查对象LSI101进行高速信号的发送或接收用的困难的条件。
另外，如权利要求7所述的结构和权利要求23所述的方法那样，通过高速接口电路检查模块200中具有图案产生器201和图案比较器202来进行检查，由于不需要使用LSI测试器102对检查对象LSI101和参考LSI的低速信号的输入输出取同步用所需的所述LSI测试器的匹配功能和数字捕捉功能等的测试功能，所以LSI测试器102的测试程序和测试图案的生成变得容易。
另外，如权利要求24所述的方法那样，由于通过将图案产生器201和图案比较器202中存储的数据切换为每次检查所需要的信号，使用多种发送数据来进行发送检查，所以可以创造检查对象LSI101进行高速信号的发送和接收用的多种困难条件。
进一步，LSI测试器102可以通过仅为低速信号的接口来实现检查，从而可仅通过低速进行接口的低价的LSI测试器和在装载板103上配置的简单结构的高速接口电路检查模块200来实现高速接口的批量生产检查，所以可以防止检查成本提高。
另外，通过为可由与装载板103进行低速信号通信用的第二连接器109来切离高速接口电路检查模块200的结构，可以用于各种的LSI测试器。
另外，在本实施例中，以高速接口电路104的发送接收检查为焦点进行了说明，但是通过将检查对象LSI的高速引脚之外的所有引脚与LSI测试器102连接，可以在LSI大批量生产时实施其他电路的功能检查和漏电流等的DC检查。
根据图7来说明本发明的第三实施例。作为第三实施例，描述了与权利要求8、9、10有关的实施例。图7表示使用了本发明的第三实施例的高速接口电路检查模块300的LSI检查的结构。另外，对于与实施例1具有相同功能的电路施加同一符号。
与实施例1的结构相比，在高速接口电路检查模块300上新具有与时钟生成器111相邻的频率调制器301、或抖动注入器302方面不同。
频率调制器301分别连接到时钟生成器111的输出端子和参考LSI108的时钟输入端子，来供给频谱调制时钟信号。所谓频谱调制时钟是指时钟频率以一定周期变化的时钟。为频率调制器301的时钟调制频率和时钟调制量可变的结构。另外，抖动注入器302分别连接到时钟生成器111的输出端子和参考LSI108的时钟输入端子，通过对从时钟生成器输出的时钟信号，添加一定的抖动后输出，从而向参考LSI108的时钟输入端子供给包含了一定的抖动成份的时钟。另外，频率调制器301和抖动注入器302也可以是与低速信号通信用的第二连接器109的信号端子相连，通过来自LSI测试器102的信号，可任意改变频率调制器301的调制频率和调制量、或抖动注入器302的抖动量的结构(权利要求9所述的结构)，也可在高速接口电路检查模块300上具有固定开关，而可任意改变频率调制器301的调制频率和调制量、或抖动注入器302的抖动量的结构(权利要求10所述的结构)。
从LSI测试器102进行向各设备的功率供给(以上是权利要求8所述的结构)。
接着，说明使用了本发明的实施例的高速接口电路检查模块300的LSI检查方法。LSI控制流程如图2、图3、图4、图5的其中之一，但是控制对象与实施例1多少有点不同。
首先，说明检查对象LSI101的高速接口电路104的接收检查。本检查的控制流程与图2相同。与实施例1的检查方法相比，对于时钟信号的供给，在使用高速接口电路检查模块300具有的频率调制器301或抖动注入器302来供给时钟方面不同。
从LSI测试器102向检查对象LSI101和参考LSI108的电源端子、输入端子供给预定的检查电压(S1)，供给复位信号。另外，通过LSI测试器102或时钟生成器107向检查对象LSI101供给时钟信号(S2)。另外，对于从时钟生成器111输出的时钟信号，将通过频率调制器301生成的一定调制频率和调制量上设定的频谱扩散时钟信号供给参考LSI108。另外，代替频率调制器301，也可通过使用抖动注入器302，将包含通过抖动输入器302生成的一定抖动成份的时钟信号供给参考LSI108。另外，也可通过来自LSI测试器的控制信号从外部任意设定频率调制器301的调制频率和调制量和抖动注入器302的抖动量的特性值(权利要求9所述的结构形成的方法)。进一步，也可通过来自高速接口电路检查模块300上构成的固定开关的控制，设定频率调制器301的调制频率和调制量和抖动注入器302的抖动量的特性值(权利要求10所述的结构形成的方法)。由此，由于可以使参考LSI108的高速接口电路112发送的高速信号具有频率调制和抖动成份，所以接收电路需要跟踪于数据的频率改变来接收数据，所以可以为检查对象LSI101的高速接口电路104的接收电路接收高速信号创造困难的条件(以上是权利要求8所述的结构形成的方法)。
从LSI测试器102通过低速信号来对检查对象LSI101的高速接口电路104、高速接口电路检查模块300上的参考LSI108的高速接口电路112进行访问，分别进行接收设定、发送设定(S3)。另外，对于特性控制用寄存器电路113，通过使用来自LSI测试器102的控制信号的输入、或由固定开关电路进行的控制信号的输入或不从外部进行控制，而使用特性控制用寄存器电路113的初始条件的接收发送特性的设定值，来对特性控制用寄存器电路113进行希望的寄存器设定，从而设定为使高速接口电路112的驱动电路的发送特性变化(S4)。例如，使驱动电路的输出电流量变化，而变大或减小作为来自驱动器的输出信号的电压的振幅，或进行将为高电平和低电平的中间的普通模式电平比理想的电位偏移地设定、或进行使驱动器的发送端电阻可变，而通过阻抗的不匹配容易产生信号的反射的设定等。由此，可以为检查对象LSI101的高速接口电路104的接收电路接收高速信号创造困难的条件。另外，高速接口电路112的发送设定和向特性控制用寄存器电路113的发送特性设定也可使用通信协议接口电路来控制。
并且，从LSI测试器102向参考LSI108输入数据发送用的低速信号的测试图案(S5)。数据发送用的测试图案在通过参考LSI108的高速接口电路112用串行器等转换为高速信号后，从驱动电路发送高速信号(S6)。高速信号通过高速接口专用的第一连接器110、高速接口专用电缆114、高速接口专用的第三连接器106，输入到检查对象LSI101的输入端子上。即，检查对象LSI101的高速接口电路104的接收电路接收高速信号的数据。在高速接口电路104上通过去串行器等将所接收的高速信号转换为低速信号。LSI测试器102读出高速接口电路104的转换为低速信号的接收数据(S7)。这里，LSI测试器102需要同步于检查对象LSI101的接收数据的输出定时而将数据取入到LSI测试器102的存储器中，作为一例，也可使用作为LSI测试器的功能的输出数据和期待值的匹配功能和以一定周期将数字数据取入到存储器中的捕捉功能来取同步。另外，在检查对象LSI101内有FIFO电路的情况下，也可通过使接收数据的输出定时转换，使得输入到FIFO电路的接收数据与来自外部的时钟，即，LSI测试器102的时钟取同步，来与LSI测试器取同步。最后，由LSI测试器102进行接收数据与期待值的比较，来进行检查对象LSI101的接收检查是否合格的判断(S8)。
接着，说明检查对象LSI101的高速接口电路104的发送检查。本检查的控制流程与图3相同。与实施例1的检查方法比较，对于时钟信号的供给，在使用高速接口电路检查模块300具有的频率调制器301或抖动注入器302来供给时钟方面不同。
从LSI测试器102向检查对象LSI101和参考LSI108的电源端子、输入端子供给预定的检查电压(S1)，供给复位信号。另外，通过LSI测试器102或时钟生成器107向检查对象LSI101供给时钟信号(S2)。另外，对于从时钟生成器111输出的时钟信号，将通过频率调制器301或抖动注入器302生成的一定的调制频率和调制量上设定的频谱扩散时钟信号或包含一定的抖动成份的时钟信号供给参考LSI108(权利要求8所述的结构形成的方法)。另外，也可通过来自LSI测试器的控制信号从外部任意设定频率调制器301的调制频率和调制量和抖动注入器302的抖动量的特性值(权利要求9所述的结构形成的方法)。进一步，也可通过来自高速接口电路检查模块300上构成的固定开关的控制，设定频率调制器301的调制频率和调制量和抖动注入器302的抖动量的特性值(权利要求10所述的结构形成的方法)。由此，由于参考LSI108的高速接口电路112中，以频率调制和具有抖动成份的时钟为基础动作的接收电路需要接收从检查对象LSI101发送的高速信号，所以可以为检查对象LSI101的高速接口电路104的驱动电路发送高速信号创造了困难的条件(以上是权利要求8所述的结构形成的方法)。
从LSI测试器102通过低速信号来对检查对象LSI101的高速接口电路104、高速接口电路检查模块300上的参考LSI108的高速接口电路112进行访问，分别进行接收设定、发送设定(S3)。另外，对于特性控制用寄存器电路113，通过使用来自LSI测试器102的控制信号的输入、或由固定开关电路进行的控制信号的输入或不从外部进行控制，而使用初始条件的接收发送特性的设定值，来对特性控制用寄存器电路113进行希望的寄存器设定，从而设定为使高速接口电路112的驱动电路的接收特性变化(S4)。例如，进行使接收电路的检波电流值和检波基准电压值变化而变窄接收器可接收的电压的振幅幅度的设定，或使接收电路的引入电流量变化而将为高电平和低电平的中间的普通模式电位比理想的电位偏移地设定、或进行使接收器的终端电阻可变，而通过阻抗的不匹配容易产生信号的反射的设定等。由此，可以为检查对象LSI101的高速接口电路104的驱动电路发送高速信号创造困难的条件。另外，高速接口电路112的发送设定和向特性控制用寄存器电路113的发送特性设定也可使用通信协议接口电路来控制。
并且，从LSI测试器102向检查对象LSI101输入数据发送用的低速信号的测试图案(S5)。数据发送用的测试图案在通过检查对象LSI101的高速接口电路104用串行器等转换为高速信号后，从驱动电路发送高速信号(S6)。高速信号通过高速接口专用的第三连接器106、高速接口专用电缆114、高速接口专用的第一连接器110，输入到参考LSI108的输入端子上。即，参考LSI108的高速接口电路112的接收电路接收高速信号的数据。在高速接口电路112上通过去串行器等将所接收的高速信号转换为低速信号。LSI测试器102读出转换为高速接口电路112的低速信号的接收数据(S7)。这里，通过由所述的LSI测试器102的各功能等进行的接收数据的取得方法等，同步于高速接口电路112的接收数据的输出定时将数据取入到LSI测试器102的存储器中。最后，由LSI测试器102进行接收数据与期待值的比较，来进行检查对象LSI101的发送检查是否合格的判断(S8)。
另外，对于对图4、图5的实施例，在本实施例中新描述的频率调制器301和抖动注入器302有关的内容与上述相同，所以进行省略。
如上所述，如本发明的权利要求8所述的结构，通过使用具有频率调制器301和抖动注入器302的高速接口电路检查模块300，在用高速信号进行接口的高速接口电路104的发送接收检查中，可以从外部任意改变为检查对象LSI101的发送接收对象的参考LSI08的高速接口电路112的驱动、接收等的发送接收特性，同时，可以通过频率调制器301和抖动注入器302从外部任意设定时钟特性，所以可以创造检查对象LSI101进行高速信号的发送或接收用的困难的条件。
另外，如权利要求9所述的结构，通过从LSI测试器102来改变频率调制器301的调制频率和调制量与抖动注入器302的抖动量的特性值，可以在各种条件下实施高速发送接收检查的特性评价。并且，通过来自LSI测试器102的控制，可以在多种困难的检查条件下，实施检查。
另外，如权利要求10所述的结构，通过控制高速接口电路检查模块300上的固定开关来改变频率调制器301的调制频率和调制量与抖动注入器302的抖动量的特性值，可以在各种条件下实施高速发送接收检查的特性评价。并且，在决定了最佳的发送接收特性后，还可通过切换固定开关，来设定检查条件。另外，不需要来自LSI测试器102的控制信号，且极其微小，所以可缩短测试时间。
进一步，LSI测试器102可以通过仅为低速信号的接口来实现检查，从而可仅通过低速进行接口的低价的LSI测试器和在装载板103上配置的简单结构的高速接口电路检查模块300来实现高速接口的批量生产检查，所以可以防止检查成本提高。
通过为可由与装载板103进行低速信号通信用的第二连接器109来切离高速接口电路检查模块300的结构，可以用于各种的LSI测试器。
另外，在本实施例中，以高速接口电路104的发送接收检查为焦点进行了说明，但是通过将检查对象LSI的高速引脚之外的所有引脚与LSI测试器102连接，可以在LSI大批量生产时实施其他电路的功能检查和漏电流等的DC检查。
根据图8说明本发明的第四实施例。作为第四实施例，描述了与权利要求11和权利要求25有关的实施例。图8表示使用了本发明的第四实施例的高速接口电路检查模块400的LSI检查的结构。对具有与实施例1相同的功能的电路添加同一符号。
与实施例1的结构相比，在高速接口电路检查模块400上新具有高速接口专用的第五连接器401、第一继电器404、第二继电器405和在装载板103上新具有高速接口专用的第六连接器402、高速接口专用的第二电缆403、第三继电器406、第四继电器407方面不同。
高速接口专用的第五连接器401与高速接口专用的第一连接器110相同，通过图案布线与参考LSI108的高速信号输入输出端子相连。这里，参考LSI108的高速信号输入输出端子为了切换连接到高速接口专用的第一连接器110和高速接口专用的第五连接器401之一，配置了第一继电器404、第二继电器405。第一继电器404一端与参考LSI108的高速信号的输入端子相连，同时另一端连接到高速接口专用的第一连接器110和高速接口专用的第五连接器401。另外，第二继电器405一端与参考LSI108的高速信号的输出端子相连，同时另一端连接到高速接口专用的第一连接器110和高速接口专用的第五连接器401。另外，连接第一继电器404和第二继电器405与低速信号通信用的第二连接器，在低速信号通信用的第二连接器上具有切换第一继电器404和第二继电器405的信号方向用的控制信号用的端口。另外，高速接口专用的第二电缆403的单端子连接到高速接口专用的第五连接器401上。
另外，在装载板103上，在检查对象LSI101的高速接口电路104的高速信号输入输出端子的附近配置第三继电器406、第四继电器407、高速接口专用的第三连接器106和高速接口专用的第六连接器402。高速接口专用的第六连接器402与高速接口专用的第三连接器106相同，通过图案布线与检查对象LSI101的高速信号输入输出端子相连。这里，检查对象LSI101的高速信号输入输出端子为了切换连接到高速接口专用的第三连接器106和高速接口专用的第六连接器402之一，使用第三继电器406、第四继电器407。第三继电器406一端与检查对象LSI101的高速信号的输出端子相连，同时另一端连接到高速接口专用的第三连接器106和高速接口专用的第六连接器402。另外，第四继电器407一端与检查对象LSI101的高速信号的输入端子相连，同时另一端连接到高速接口专用的第三连接器106和高速接口专用的第六连接器402。另外，将切换第三继电器406和第四继电器407的信号方向用的控制信号端子与LSI测试器102相连。另外，高速接口专用的第二电缆403的单端子连接到高速接口专用的第六连接器402上。这里，虽然举例说明了设置了两个高速接口专用的连接器和切换继电器的例子，但是也可以是设置了三个以上的结构。
从LSI测试器102进行向各设备的功率供给(以上是权利要求11所述的结构)。
接着，说明使用了本发明的实施例的高速接口电路检查模块400的LSI检查方法。LSI控制流程如图2、图3、图4、图5的其中之一，但是控制对象与实施例1多少有点不同。
首先，说明检查对象LSI101的高速接口电路104的接收检查。本检查的控制流程与图2相同。与实施例1的检查方法相比，在进行切换检查对象LSI101的高速接口电路104的高速信号输入输出端子和参考LSI108的高速接口电路112的高速信号输入输出端子的高速信号传送的电缆用的控制方面不同。
从LSI测试器102向检查对象LSI101和参考LSI108的电源端子、输入端子供给预定的检查电压(S1)，供给复位信号。另外，通过时钟生成器107和时钟生成器111向检查对象LSI101和参考LSI108供给时钟信号(S2)。另外，也可从LSI测试器102经装载板103和低速信号通信用的第二连接器109供给时钟信号。另外，从LSI测试器102控制第一继电器404、第二继电器405、第三继电器406、第四继电器407的连接方向，选择使用高速接口专用的电缆114或高速接口专用的第二电缆中其中一个电缆来传送信号。这里，对高速接口专用的电缆114或高速接口专用的第二电缆403两条电缆，通过预先选择电缆长度和特性阻抗等的高速信号传送特性不同的电缆，使用各个电缆来进行检查，由此也可创造检查对象LSI101的高速接口电路104的接收电路接收高速信号用的多个条件或困难的条件。并且，从LSI测试器102通过低速信号来对检查对象LSI101的高速接口电路104、高速接口电路检查模块400上的参考LSI108的高速接口电路112进行访问，分别进行接收设定、发送设定(S3)。另外，对于特性控制用寄存器电路113，通过使用来自LSI测试器102的控制信号的输入、或由固定开关电路进行的控制信号的输入或不从外部进行控制，而使用特性控制用寄存器电路113的初始条件的接收发送特性的设定值，来对特性控制用寄存器电路113进行希望的寄存器设定，从而设定为使高速接口电路112的驱动电路的发送特性变化(S4)。例如，使驱动电路的输出电流量变化，而变大或减小作为来自驱动器的输出信号的电压的振幅，或进行将为高电平和低电平的中间的普通模式电平比理想的电位偏移地设定、或进行使驱动器的发送端电阻可变，而通过阻抗的不匹配容易产生信号的反射的设定等。由此，也可为检查对象LSI101的高速接口电路104的接收电路接收高速信号创造困难的条件。另外，高速接口电路112的发送设定和向特性控制用寄存器电路113的发送特性设定也可使用通信协议接口电路来控制。
并且，从LSI测试器102向参考LSI108输入数据发送用的低速信号的测试图案(S5)。数据发送用的测试图案通过参考LSI108的高速接口电路112用串行器等转换为高速信号后，从驱动电路发送高速信号(S6)。高速信号通过高速接口专用的第一连接器110、高速接口专用电缆114、高速接口专用的第三连接器106，输入到检查对象LSI101的输入端子上。即，检查对象LSI101的高速接口电路104的接收电路接收高速信号的数据。在高速接口电路104上通过去串行器等将所接收的高速信号转换为低速信号。LSI测试器102读出转换为高速接口电路104的低速信号的接收数据(S7)。这里，LSI测试器102需要同步于检查对象LSI101的接收数据的输出定时而将数据取入到LSI测试器102的存储器中，作为一例，也可使用作为LSI测试器的功能的输出数据和期待值的匹配功能和以一定周期将数字数据取入到存储器中的捕捉功能来取同步。另外，在检查对象LSI101内有FIFO电路的情况下，也可通过使接收数据的输出定时转换，使得输入到FIFO电路的接收数据与来自外部的时钟，即，LSI测试器102的时钟取同步，来与LSI测试器取同步。最后，由LSI测试器102进行接收数据与期待值的比较，来进行检查对象LSI101的接收检查是否合格的判断(S8)。
接着，说明检查对象LSI101的高速接口电路104的发送检查。本检查的控制流程与图3相同。与实施例1的检查方法相比，在进行切换检查对象LSI101的高速接口电路104的高速信号输入输出端子和参考LSI108的高速接口电路112的高速信号输入输出端子的高速信号传送的电缆用的控制方面不同。
从LSI测试器102向检查对象LSI101和参考LSI108的电源端子、输入端子供给预定的检查电压(S1)，供给复位信号。另外，通过时钟生成器107和时钟生成器111向检查对象LSI101和参考LSI108供给时钟信号(S2)。另外，也可从LSI测试器102经装载板103和低速信号通信用的第二连接器109供给时钟信号。另外，从LSI测试器102控制第一继电器404、第二继电器405、第三继电器406、第四继电器407的连接方向，选择使用高速接口专用的电缆114或高速接口专用的第二电缆中其中一个电缆来传送信号。这里，对高速接口专用的电缆114或高速接口专用的第二电缆两条电缆，通过预先选择电缆长度和特性阻抗等的高速信号传送特性不同的电缆，使用各个电缆来进行检查，从而可以创造检查对象LSI101的高速接口电路104的驱动电路发送高速信号用的多个条件或困难的条件。并且，从LSI测试器102通过低速信号来对检查对象LSI101的高速接口电路104、高速接口电路检查模块400上的参考LSI108的高速接口电路112进行访问，分别进行接收设定、发送设定(S3)。另外，对于特性控制用寄存器电路113，通过使用来自LSI测试器102的控制信号的输入、或由固定开关电路进行的控制信号的输入或不从外部进行控制，而使用初始条件的接收发送特性的设定值，来对特性控制用寄存器电路113进行希望的寄存器设定，从而设定为使高速接口电路112的驱动电路的接收特性变化(S4)。例如，进行使接收电路的检波电流值和检波基准电压值变化而变窄接收器可接收的电压的振幅幅度的设定，或使接收电路的引入电流量变化而将为高电平和低电平的中间的普通模式电压比理想的电位偏移地设定、或进行使接收器的终端电阻可变，而通过阻抗的不匹配容易产生信号的反射的设定等。由此，可以为检查对象LSI101的高速接口电路104的驱动电路发送高速信号创造困难的条件。另外，高速接口电路112的接收设定和向特性控制用寄存器电路113的接收特性设定也可使用通信协议接口电路来控制。并且，从LSI测试器102向检查对象LSI101输入数据发送用的低速信号的测试图案(S5)。数据发送用的测试图案通过检查对象LSI101的高速接口电路104用串行器等转换为高速信号后，从驱动电路发送高速信号(S6)。高速信号通过高速接口专用的第三连接器106、高速接口专用电缆114、高速接口专用的第一连接器110，输入到参考LSI108的输入端子上。即，参考LSI108的高速接口电路112的接收电路接收高速信号的数据。在高速接口电路112上通过去串行器等将所接收的高速信号转换为低速信号。LSI测试器102读出高速接口电路112的转换为低速信号的接收数据(S7)。这里，通过所述的LSI测试器102的各功能等进行的接收数据的取得方法等，与高速接口电路112的接收数据的输出定时同步将数据取入到LSI测试器102的存储器中。最后，由LSI测试器102进行接收数据与期待值的比较，来进行检查对象LSI101的发送检查是否合格的判断(S8)。
另外，对于相对图4、图5的实施例，在本实施例中新描述的高速接口专用电缆114和高速接口专用的第二电缆403的使用有关的内容与上述相同，所以进行省略(以上是权利要求25所述的结构)。
如上所述，如权利要求11所述的结构和权利要求25所述的方法，通过使用具有高速接口专用电缆114和高速接口专用的第二电缆403等的多个高速信号传送路径的高速接口电路检查模块400，在用高速信号进行接口的高速接口电路104的发送接收检查中，可以从外部任意改变为检查对象LSI101的发送接收对象的参考LSI108的高速接口电路112的驱动、接收的发送接收特性，同时，通过从外部任意改变具有多种的高速接口专用的电缆，来设定多个高速信号传送条件，所以可以创造检查对象LSI101进行高速信号的发送或接收用的困难的条件。
另外，进一步，LSI测试器102可以通过仅为低速信号的接口来实现检查，从而可仅通过低速进行接口的低价的LSI测试器和在装载板103上配置的简单结构的高速接口电路检查模块400来实现高速接口的批量生产检查，所以可以防止检查成本提高。
另外，通过为可由与装载板103进行低速信号通信用的第二连接器109来切离高速接口电路检查模块400的结构，可以用于各种的LSI测试器。
另外，在本实施例中，以高速接口电路104的发送接收检查为焦点进行了说明，但是通过将检查对象LSI的高速引脚之外的所有引脚与LSI测试器102连接，可以在LSI大批量生产时实施其他电路的功能检查和漏电流等的DC检查。
根据图9说明本发明的第五实施例。作为第五实施例，描述了权利要求13、14、15有关的实施例。图9表示使用了本发明的第五实施例的高速接口电路检查模块500的LSI检查的结构。另外，对于与实施例1相同的功能的电路施加同一符号。
与实施例1的结构相比，在高速接口电路检查模块500上新具有可改变高速信号传送特性的滤波器或抖动注入器501方面不同。
滤波器或抖动注入器501一端与参考LSI108的高速信号输入端子和高速信号输出端子的两端或其中之一连接，另一端连接到高速接口专用的第一连接器110上。这里，为了使滤波器或抖动注入器501的高速信号传送特性可变，也可以设置低速信号通信用的第二连接器的控制信号用端口，而与滤波器或抖动注入器501相连的结构(权利要求14所述的结构)，也可以是在高速接口电路检查模块500上具有固定开关，来控制滤波器或抖动注入器501的结构(权利要求15所述的结构)。
从LSI测试器102进行向各设备的功率供给(以上是权利要求13所述的结构)。
接着，说明使用了本发明的实施例的高速接口电路检查模块500的LSI检查方法。LSI控制流程如图2、图3、图4、图5的其中之一，但是在追加了对滤波器或抖动注入器501的设定的控制方面与实施例1多少有点不同。
首先，说明检查对象LSI101的高速接口电路104的接收检查。本检查的控制流程与图2相同。与实施例1的检查方法相比，在包含对滤波器或抖动注入器501的设定的控制方面不同。
从LSI测试器102向检查对象LSI101和参考LSI108的电源端子、输入端子供给预定的检查电压(S1)，供给复位信号。另外，通过时钟生成器107和时钟生成器111向检查对象LSI101和参考LSI108供给时钟信号(S2)。另外，也可从LSI测试器102经装载板103和低速信号通信用的第二连接器109供给时钟信号。并且，从LSI测试器102通过低速信号来对检查对象LSI101的高速接口电路104、高速接口电路检查模块500上的参考LSI108的高速接口电路112进行访问，分别进行接收设定、发送设定(S3)。另外，对于特性控制用寄存器电路113，通过使用来自LSI测试器102的控制信号的输入、或由固定开关电路进行的控制信号的输入或不从外部进行控制，而使用特性控制用寄存器电路113的初始条件的接收发送特性的设定值，来对特性控制用寄存器电路113进行希望的寄存器设定，从而设定为使高速接口电路112的驱动电路的发送特性变化(S4)。例如，使驱动电路的输出电流量变化，而变大或减小作为来自驱动器的输出信号的电压的振幅，或进行将为高电平和低电平的中间的普通模式电平比理想的电位偏移地设定、或进行使驱动器的发送端电阻可变，而通过阻抗的不匹配容易产生信号的反射的设定等。由此，可以为检查对象LSI101的高速接口电路104的接收电路接收高速信号创造困难的条件。另外，高速接口电路112的发送设定和向特性控制用寄存器电路113的发送特性设定也可使用通信协议接口电路来控制。另外，通过在高速信号传送路径上配置的滤波器或抖动注入器501，使高速信号的传送特性变化。例如，通过使用作为滤波器的一种的衰减器来使发送信号通过，而进行减小发送信号的振幅的处理。另外，使用抖动注入器来使发送信号通过，从而进行使高速信号的时钟特性(频率成份)具有抖动成份的处理(权利要求13所述的结构形成的方法)。另外，也可通过来自LSI测试器的控制信号从外部任意设定滤波器或抖动注入器501的特性值(权利要求14所述的结构形成的方法)。进一步，也可通过来自高速接口电路检查模块300上构成的固定开关的控制，任意设定滤波器或抖动注入器501的特性值(权利要求15所述的结构形成的方法)。通过用以上这种方法使高速信号传送特性劣化，而可以创造检查对象LSI101的高速接口电路104的接收电路接收高速信号用的困难条件。
并且，从LSI测试器102向参考LSI108输入数据发送用的低速信号的测试图案(S5)。数据发送用的测试图案通过参考LSI108的高速接口电路112用串行器等转换为高速信号后，从驱动电路发送高速信号(S6)。高速信号通过高速接口专用的第一连接器110、高速接口专用电缆114、高速接口专用的第三连接器106，输入到检查对象LSI101的输入端子上。即，检查对象LSI101的高速接口电路104的接收电路接收高速信号的数据。在高速接口电路104上通过去串行器等将所接收的高速信号转换为低速信号。LSI测试器102读出转换为高速接口电路104的低速信号的接收数据(S7)。这里，LSI测试器102需要同步于检查对象LSI101的接收数据的输出定时而将数据取入到LSI测试器102的存储器中，作为一例，也可使用作为LSI测试器的功能的输出数据和期待值的匹配功能和以一定周期将数字数据取入到存储器中的捕捉功能来取同步。另外，在检查对象LSI101内有FIFO电路的情况下，也可通过使接收数据的输出定时转换，使得输入到FIFO电路的接收数据与来自外部的时钟，即，LSI测试器102的时钟取同步，来与LSI测试器取同步。最后，由LSI测试器102进行接收数据与期待值的比较，来进行检查对象LSI101的接收检查是否合格的判断(S8)。
接着，说明检查对象LSI101的高速接口电路104的发送检查。本检查的控制流程与图3相同。与实施例1的检查方法相比，在包含对滤波器或抖动注入器501的设定的控制方面不同。
从LSI测试器102向检查对象LSI101和参考LSI108的电源端子、输入端子供给预定的检查电压(S1)，供给复位信号。另外，通过时钟生成器107和时钟生成器111向检查对象LSI101和参考LSI108供给时钟信号(S2)。另外，也可从LSI测试器102经装载板103和低速信号通信用的第二连接器109供给时钟信号。并且，从LSI测试器102通过低速信号来对检查对象LSI101的高速接口电路104、高速接口电路检查模块500上的参考LSI108的高速接口电路112进行访问，分别进行发送设定、接收设定(S3)。另外，对于特性控制用寄存器电路113，通过使用来自LSI测试器102的控制信号的输入、或由固定开关电路进行的控制信号的输入或不从外部进行控制，而使用初始条件的接收发送特性的设定值，来对特性控制用寄存器电路113进行希望的寄存器设定，从而设定为使高速接口电路112的驱动电路的接收特性变化(S4)。例如，进行使接收电路的检波电流值和检波基准电压值变化而变窄接收器可接收的电压的振幅幅度的设定，或进行使接收电路的引入电流量变化而将为高电平和低电平的中间的普通模式电压比理想的电位偏移地设定、或进行使接收器的终端电阻可变，而通过阻抗的不匹配容易产生信号的反射的设定等。由此，可以为检查对象LSI101的高速接口电路104的驱动电路发送高速信号创造困难的条件。另外，高速接口电路112的接收设定和向特性控制用寄存器电路113的接收特性设定也可使用通信协议接口电路来控制。另外，通过在高速信号传送路径上配置的滤波器或抖动注入器501，使高速信号的传送特性变化。例如，通过使用作为滤波器的一种的衰减器来使接收信号通过，从而进行减小接收信号的振幅的处理。另外，使用抖动注入器使接收信号通过，从而进行使高速信号的时钟特性(频率成份)具有抖动成份的处理(权利要求13所述的结构形成的方法)。另外，也可通过来自LSI测试器的控制信号从外部任意设定滤波器或抖动注入器501的特性值(权利要求14所述的结构形成的方法)。进一步，也可通过来自高速接口电路检查模块300上构成的固定开关的控制，设定滤波器或抖动注入器501的特性值(权利要求15所述的结构形成的方法)。通过用以上这种方法使高速信号传送特性劣化，而可以创造检查对象LSI101的高速接口电路104的接收电路发送高速信号用的困难条件。
并且，从LSI测试器102向检查对象LSI101输入数据发送用的低速信号的测试图案(S5)。数据发送用的测试图案通过检查对象LSI101的高速接口电路104用串行器等转换为高速信号后，从驱动电路发送高速信号(S6)。高速信号通过高速接口专用的第三连接器106、高速接口专用电缆114、高速接口专用的第一连接器110，输入到参考LSI108的输入端子上。即，参考LSI108的高速接口电路112的接收电路接收高速信号的数据。在高速接口电路112上通过去串行器等将所接收的高速信号转换为低速信号。LSI测试器102读出转换为高速接口电路112的低速信号的接收数据(S7)。这里，通过所述LSI测试器102的各功能等进行的接收数据的取得方法等，同步于高速接口电路112的接收数据的输出定时而将数据取入到LSI测试器102的存储器中。最后，由LSI测试器102进行接收数据与期待值的比较，来进行检查对象LSI101的接收检查是否合格的判断(S8)。
另外，对于对图4、图5的实施例，在本实施例中新描述的高速接口专用电缆114和高速接口专用的第二电缆403的使用有关的内容与上述相同，所以进行省略。
如上所述，如本发明的权利要求13所述的结构，通过使用具有滤波器或抖动注入器501的高速接口电路检查模块500，在用高速信号进行接口的高速接口电路104的发送接收检查中，可以从外部任意改变为检查对象LSI101的发送接收对象的参考LSI108的高速接口电路112的驱动、接收等的发送接收特性，同时，通过在高速信号传送路径上配置的滤波器或抖动注入器501，可以从外部任意设定高速信号传送特性，所以可以创造检查对象LSI101进行高速信号的发送或接收用的困难的条件。
另外，如权利要求14所述的结构，通过从LSI测试器102改变滤波器或抖动注入器501的特性值，可以在各种条件下实施高速发送接收检查的特性评价。并且，通过来自LSI测试器102的控制，可以在多种的困难检查条件下实施检查。
另外，如权利要求15所述的结构，通过控制高速接口电路检查模块500上的固定开关来改变滤波器或抖动注入器501的特性值，可以在各种条件下实施高速发送接收检查的特性评价。并且，在决定了最佳的高速信号传送特性，可以切换固定开关，来设定检查条件。另外，不需要来自LSI测试器102的控制信号，极其微小，所以可以缩短测试器时间。
另外，进一步，LSI测试器102可以通过仅为低速信号的接口来实现检查，从而可仅通过低速进行接口的低价的LSI测试器和在装载板103上配置的简单结构的高速接口电路检查模块500来实现高速接口的批量生产检查，所以可以防止检查成本提高。
另外，通过为可由与装载板103进行低速信号通信用的第二连接器109来切离高速接口电路检查模块100的结构，可以用于各种的LSI测试器。
另外，在本实施例中，以高速接口电路104的发送接收检查为焦点进行了说明，但是通过将检查对象LSI的高速引脚之外的所有引脚与LSI测试器102连接，可以在LSI大批量生产时实施其他电路的功能检查和漏电流等的DC检查。
根据图10说明本发明的第六实施例。作为第六实施例，描述了权利要求16、17有关的实施例。图10表示使用了本发明的第六实施例的高速接口电路检查对象模块600的LSI检查的结构。另外，对于具有与实施例1相同的功能的电路，施加同一符号。
与实施例1的结构相比，在装载板103上新具有检查对象LSI601、LSI插口605、时钟生成器607、高速接口专用的第三连接器606、低速信号通信用的第四连接器609、配置这些用的高速接口电路检查对象模块600方面不同。
高速接口电路检查对象模块600配置在装载板103上，具有检查对象LSI601和LSI插口605、与装载板103相连，进行与LSI测试器102的低速信号的交换的低速信号通信用的第四连接器601、向外部传送高速信号用的高速接口专用的第三连接器606、生成向检查对象LSI601供给的时钟的时钟生成器607。
这里，检查对象LSI601包括具有与LSI外部进行高速接口的高速信号的驱动电路、接收电路和进行高速信号和低速信号的信号速度的转换的串行器、去串行器等电路的高速接口电路602。检查对象LSI601经在高速接口电路检查对象模块600上配置的LSI插口605与高速接口电路检查对象模块600连接。低速信号通信用的第四连接器601连接装载板103和高速接口电路检查对象模块600，具有LSI测试器102和高速接口电路602的低速信号进行的访问所需的信号端口和电源端口。另外，高速接口专用的第三连接器606通过图案布线与检查对象LSI601的高速信号输入输出端子连接。并且，通过高速接口专用电缆606连接在高速接口电路检查模块100上配置的高速接口专用的第一连接器110和高速接口专用的第三连接器603。由此，连接检查对象LSI601的高速信号输入输出端子和参考LSI108的高速信号输入输出端子。另外，时钟生成器602与检查对象LSI601的时钟输入端子相连来供给时钟信号。另外，代替具有时钟生成器602，也可在低速信号通信用的第四连接器604上设置时钟供给端口，从LSI测试器102供给时钟信号。也可以是在高速信号输入输出端子和高速接口专用的第三连接器606的连接之间设置切换连接方向的继电器，来连接高速信号输入输出端子和低速信号通信用的第四连接器601的结构。(权利要求17记载的结构)。
从LSI测试器102进行向各设备的功率供给(以上是权利要求16记载的结构)。
对于使用了本发明的实施例的高速接口电路检查对象模块600的LSI检查方法，与实施例1相同，LSI控制流程如图2、图3、图4、图5的其中之一。
如上所述，通过本发明的权利要求16所述的结构，可以为可通过与装载板103低速信号通信用的第四连接器609来切离高速接口电路检查对象模块600的结构。通常，包含高速信号传送路径的板成品率差，产生了调试板的工序。实施例1～5的结构等为使用LSI测试器的板调试，但是若为本结构，则不必使用LSI测试器，可以使用简单的夹具和测量设备来对板进行调试。因此，由于不使用高价的LSI测试器，而可进行板调试，所以可以高效地调试、分析高速信号发送接收检查。另外，对于包含高速信号传送路径的板的成品率差，由于可以在高速接口电路检查对象模块600和高速接口电路检查模块100上构成了高速信号传送路径，所以与在装载板103上构成了高速信号传送路径时相比，可以减少板的成品率差的情况下的板费用。
另外，如权利要求17所述的结构，由于可以将检查对象LSI601的高速信号输入输出端子的连接端切换到低速信号通信用的第四连接器609，所以通过LSI测试器102可以进行对高速信号输入输出端子的DC检查和由低速信号进行的检查。通常，若检查工序数增加，检查成本增加，但是通过使用本结构，由于可以由一个工序来实施对检查对象LSI601的高速信号发送接收检查和其他的DC检查和低速信号的检查两者，所以可以抑制检查成本。
另外，在本实施例中，以高速接口电路104的发送接收检查为焦点进行了说明，但是通过将检查对象LSI的高速引脚之外的所有引脚与LSI测试器102连接，可以在LSI大批量生产时实施其他电路的功能检查和漏电流等的DC检查。
本实施例可适用于IEEE1394和USB、Serial-ATA等的高速接口电路的检查。例如，在装载Serial-ATA1.0a的LSI的检查中，对于高速接口部分的信号速度1.5Gbps，通过将通过高速接口电路速度转换为低速信号的发送接收数据暂时保存在LSI的存储器等中等，可将LSI测试器的动作频率设为几Mbps或几kbps以下来实现检查。因此，可以不使用可在1.5Gbps下进行接口的高价的LSI测试器，而用低价的LSI测试器实现大批量生产检查。
根据图11～图13说明本发明的第七实施例。作为第七实施例，描述了与权利要求12和26、27有关的实施例。图11表示使用了第七实施例的高速接口电路检查模块700的LSI检查的结构。另外，对于具有与实施例1相同的功能的电路，施加同一符号。
与实施例1的结构相比，在高速接口电路检查模块700上在参考LSI的高速输入输出端子和高速接口专用的第一连接器110之间新具有第一继电器701、第二继电器702方面不同。
第一继电器701一端与参考LSI108的高速信号的输入端子相连，同时另一端连接到高速接口专用的第一连接器110和低速信号通信用的第二连接器109两者。另外，第二继电器702一端与参考LSI108的高速信号的输出端子相连，同时另一端连接到高速接口专用的第一连接器110和低速信号通信用的第二连接器109两者。低速信号通信用的第二连接器109上分别具有输入输出来自第一继电器701和第二继电器702的信号用的信号用端口和切换第一继电器701和第二继电器702的信号方向用的控制信号用的端口。
从LSI测试器102进行向各设备的功率供给(以上是权利要求12所述的结构)。
接着，说明使用了本发明的实施例的高速接口电路检查模块700的LSI检查方法。LS I控制流程如图12、13的其中之一。
首先，说明检查对象LSI101的高速接口电路104的接收检查。图12表示本发明的第七实施例的检查的控制流程。与实施例1的检查方法相比，在包含检查参考LSI108的发送特性、中止或继续检查的判断和对第一继电器701、第二继电器702的设定的控制方面不同。
从LSI测试器102向检查对象LSI101和参考LSI108的电源端子、输入端子供给预定的检查电压(S1)，供给复位信号。另外，通过时钟生成器107和时钟生成器111向检查对象LSI101和参考LSI108供给时钟信号(S2)。另外，也可从LSI测试器102经装载板103和低速信号通信用的第二连接器109供给时钟信号。并且，从LSI测试器102通过低速信号来对检查对象LSI101的高速接口电路104、高速接口电路检查模块700上的参考LSI108的高速接口电路112进行访问，分别进行接收设定、发送设定(S3)。接着，通过来自LSI测试器102的控制信号，控制第一继电器701和第二继电器702，切换连接方向，使得参考LSI108的高速信号输入输出端子的信号可与低速信号通信用的第二连接器109交换。并且，连接LSI测试器102与高速信号输入输出端子，进行DC电压量和电流量、低速信号进行的信号的输入输出来检查驱动电路的基本特性(S4)。例如，测量驱动器的输出电流量和偏压、发送端电阻等。这时，进行所测量的发送特性是否满足实施高速发送接收检查所需的特性的判断(S5)。在判断为发送特性的测量结果异常的情况下，判断为参考LSI108故障或异常，而中止以后的高速发送接收检查，显示警告(S6)。在判断为发送特性的测量结果正常的情况下，实施以后的处理(权利要求27所述的方法)。
接着，对于特性控制用寄存器电路113，通过使用来自LSI测试器102的控制信号的输入、或由固定开关电路进行的控制信号的输入，或不从外部进行控制，而使用特性控制用寄存器电路113的初始条件的发送接收特性的设定值，来对特性控制用寄存器电路113进行希望的寄存器设定，从而设定为使高速接口电路112的驱动电路的发送特性变化(S7)。例如，使驱动电路的输出电流量变化，而变大或减小作为来自驱动器的输出信号的电压的振幅，或进行将为高电平和低电平的中间的普通模式电平比理想的电位偏移地设定、或进行使驱动器的发送端电阻可变，而通过阻抗的不匹配容易产生信号的反射的设定等。这时，以实时测量的参考LSI108的高速信号输入输出端子的发送特性的测量结果为基准值，来设定距该基准值的变化量。由此，可以为检查对象LSI101的高速接口电路104的接收电路接收高速信号创造困难的条件。另外，由于以实时测量的发送特性为基础来决定变化量，所以可以更精确地设定作为检查条件的发送特性。另外，高速接口电路112的发送设定和向特性控制用寄存器电路113的发送特性设定也可使用通信协议接口电路来控制。
并且，从LSI测试器102向参考LSI108输入数据发送用的低速信号的测试图案(S8)。数据发送用的测试图案通过参考LSI108的高速接口电路112用串行器等转换为高速信号后，从驱动电路发送高速信号(S9)。高速信号通过高速接口专用的第一连接器110、高速接口专用电缆114、高速接口专用的第三连接器106，输入到检查对象LSI101的输入端子上。即，检查对象LSI101的高速接口电路104的接收电路接收高速信号的数据。在高速接口电路104上通过去串行器等将所接收的高速信号转换为低速信号。LSI测试器102读出高速接口电路104的转换为低速信号的接收数据(S10)。这里，LSI测试器102需要同步于检查对象LSI101的接收数据的输出定时而将数据取入到LSI测试器102的存储器中，作为一例，也可使用作为LSI测试器的功能的输出数据和期待值的匹配功能和以一定周期将数字数据取入到存储器中的捕捉功能来取同步。另外，在检查对象LSI101内有FIFO电路的情况下，也可通过使接收数据的输出定时转换，使得输入到FIFO电路的接收数据与来自外部的时钟，即，LSI测试器102的时钟取同步，来与LSI测试器取同步。最后，由LSI测试器102进行接收数据与期待值的比较，来进行检查对象LSI101的接收检查是否合格的判断(S11)。
接着，说明检查对象LSI101的高速接口电路104的发送检查。图7表示本发明的第七实施例的另一检查的控制流程。与实施例1的检查方法相比，在包含检查参考LSI108的发送特性、中止或继续检查的判断和对第一继电器701、第二继电器702的设定的控制方面不同。
从LSI测试器102向检查对象LSI101和参考LSI108的电源端子、输入端子供给预定的检查电压(S1)，供给复位信号。另外，通过时钟生成器107和时钟生成器111向检查对象LSI101和参考LSI108供给时钟信号(S2)。另外，也可从LSI测试器102经装载板103和低速信号通信用的第二连接器109供给时钟信号。并且，从LSI测试器102通过低速信号来对检查对象LSI101的高速接口电路104、高速接口电路检查模块700上的参考LSI108的高速接口电路112进行访问，分别进行发送设定、接收设定(S3)。接着，通过来自LSI测试器102的控制信号，控制第一继电器701和第二继电器702，切换连接方向，使得参考LSI108的高速信号输入输出端子的信号可与低速信号通信用的第二连接器109交换。并且，连接LSI测试器102与高速信号输入输出端子，进行DC电压量和电流量，低速信号进行的信号的输入输出来检查接收电路的基本特性(S4)。例如，测量接收电路的引入电流量和偏压、终端电阻等。这时，进行所测量的接收特性是否满足了实施高速发送接收检查所需的特性的判断(S5)。在判断为接收特性的测量结果异常的情况下，判断为参考LSI108故障或异常，而中止以后的高速发送接收检查，显示警告(S6)。在判断为接收特性的测量结果正常的情况下，实施以后的处理(权利要求27所述的方法)。
接着，对于特性控制用寄存器电路113，通过使用来自LSI测试器102的控制信号的输入、或由固定开关电路进行的控制信号的输入，或不从外部进行控制，而使用初始条件的发送接收特性的设定值，来对特性控制用寄存器电路113进行希望的寄存器设定，从而设定为使高速接口电路112的驱动电路的接收特性变化(S7)。例如，进行使接收电路的检波电流值和检波基准电压值变化而变窄接收器可接收的电压的振幅幅度的设定，或进行使接收电路的引入电流量变化而将为高电平和低电平的中间的普通模式电压比理想的电位偏移地设定、或进行使接收器的终端电阻可变，而通过阻抗的不匹配容易产生信号的反射的设定等。这时，以实时测量的参考LSI108的高速信号输入输出端子的接收特性的测量结果为基准值，来设定距读基准值的变化量。由此，可以为检查对象LSI101的高速接口电路104的驱动电路发送高速信号创造困难的条件。另外，由于以实时测量的接收特性为基础来决定变化量，所以可以更精确地设定作为检查条件的接收特性。另外，高速接口电路112的接收设定和向特性控制用寄存器电路113的接收特性设定也可使用通信协议接口电路来控制。
并且，从LSI测试器102向检查对象LSI101输入数据发送用的低速信号的测试图案(S8)。数据发送用的测试图案通过检查对象LSI101的高速接口电路104用串行器等转换为高速信号后，从驱动电路发送高速信号(S9)。高速信号通过高速接口专用的第三连接器106、高速接口专用电缆114、高速接口专用的第一连接器110，输入到参考LSI108的输入端子上。即，参考LSI108的高速接口电路112的接收电路接收高速信号的数据。在高速接口电路112上通过去串行器等将所接收的高速信号转换为低速信号。LSI测试器102读出转换为高速接口电路112的低速信号的接收数据(S10)。这里，通过由所述的LSI测试器102的各功能等形成的接收数据的取入方法等，同步于高速接口电路112的接收数据的输出定时而将数据取入到LSI测试器102的存储器中。最后，由LSI测试器102进行接收数据与期待值的比较，来进行检查对象LSI101的发送检查是否合格的判断(S11)(以上是权利要求26所述的方法)。
如上所述，如本发明的权利要求12所述的结构和权利要求26所述的方法，在实施高速发送接收检查之前，通过用LSI测试器102来检查参考LSI108的高速信号输入输出端子，而可以以参考LSI108的高速信号输入输出端子的驱动电路、接收电路的测量结果为基准值，并对其基准值设定变化量，来设定进行高速信号发送接收检查用的希望的发送特性、接收特性的特性的改变。因此，在将参考LSI108替换为其他芯片的情况下或用多个LSI测试器102来实施检查的情况下，在使用了多个参考LSI108的情况下，无论选择哪个参考LSI108，都可在高速信号发送接收检查时，将发送特性、接收特性设定为相同的特性值，在每次参考LSI108变化时，不需要改变来自LSI测试器102的控制，即不需要改变测试器程序的设定。另外，即使因长时间使用参考LSI108，驱动、接收电路稍微有特性的变化，也可将实时测量的特性结果作为基准，来设定特性值的变化量，所以可以高精度地设定检查对象LSI101进行高速信号的发送或接收用的困难条件，可以确保品质。
另外，如本发明的权利要求12所述的结构和权利要求27所述的方法，由于在实施高速发送接收检查之前，利用LSI测试器102检查参考LSI108的高速信号输入输出端子，可以以其结果为基准进行参考LSI108的高速接口电路112故障还是合格的判断，所以可以中止高速信号发送接收检查的实施，或可以进行将参考LSI108与其他芯片替换的判断，所以可以确保检查品质和保守性。
进一步，LSI测试器102可以通过仅为低速信号的接口来实现检查，从而可仅通过低速进行接口的低价的LSI测试器和在装载板103上配置的简单结构的高速接口电路检查模块500来实现高速接口的批量生产检查，所以可以防止检查成本提高。
另外，通过为可由与装载板103进行低速信号通信用的第二连接器109来切离高速接口电路检查模块100的结构，可以用于各种的LSI测试器。
另外，在本实施例中，以高速接口电路104的发送接收检查为焦点进行了说明，但是通过将检查对象LSI的高速引脚之外的所有引脚与LSI测试器102连接，可以在LSI大批量生产时实施其他电路的功能检查和漏电流等的DC检查。
另外，以上的实施例1～7中，以使用了与参考LSI108相连的高速接口专用的第一连接器110和低速信号通信用的第二连接器109、与检查对象LSI101和检查对象LSI601相连的高速接口专用的第三连接器106和低速信号通信用的第四连接器609的各连接器的结构来进行说明，但是也可代替这些连接器，设置电信号输入输出用的导电性金属端子，用金属线与高速接口专用电缆114和装载板103相连的结构(权利要求18、19所述的结构)。
进一步，在以上的实施例1～7中，以使用了LSI测试器102的例子进行了说明，但是通过与装载板103切离高速接口电路检查模块100～700而与其他端口相连，并且，代替LSI测试器102，使用可进行数字信号的生成和取入与电源施加的数字信号输入输出装置，从而可实施检查对象LSI101和检查对象LSI601的高速信号发送接收检查。另外，可以使用DC测量器和示波器、数字转换器等，而不使用LSI测试器102，进行检查对象LSI101和检查对象LSI601的评价(权利要求21所述的结构)。

Claims (27)

1、一种高速接口电路检查模块，其特征在于，包括：
高速接口电路，具有转换信号速度的电路，可以进行发送接收特性的改变；
控制部，控制所述高速接口电路的发送接收特性；
时钟生成器，生成供给所述高速接口电路的时钟；
高速接口专用的第一连接器，与所述高速接口电路相连，具有与检查对象电路进行高速信号通信用的信号端口；
第二连接器，连接到所述高速接口电路和所述LSI测试器，具有与所述高速接口电路进行低速信号通信用的信号端口和电源端口。
2、根据权利要求1所述的高速接口电路检查模块，其特征在于：所述高速接口电路具有试验高速接口的顺序的测试算法。
3、根据权利要求1或2所述的高速接口电路检查模块，其特征在于：在所述第二连接器内具有设定所述高速接口电路的发送接收特性用的信号用端口。
4、根据权利要求1或2所述的高速接口电路检查模块，其特征在于：具有固定开关，用于设定所述高速接口电路的发送接收特性。
5、根据权利要求1、2、3或4所述的高速接口电路检查模块，其特征在于：包括串行或并行接口电路，具有进行所述低速信号通信和所述发送接收特性的改变设定用的通用的通信协议。
6、根据权利要求1、2、3或4所述的高速接口电路检查模块，其特征在于：代替具有所述时钟生成器，而在所述第二连接器内具有时钟供给端口。
7、根据权利要求1、2、3或4所述的高速接口电路检查模块，其特征在于：具有向所述高速接口电路输入图案的高速接口检查用的图案产生器和比较来自所述高速接口电路的输出和期待值的图案比较器中的两者或其中之一。
8、根据权利要求1或2所述的高速接口电路检查模块，其特征在于：具有调制器或抖动注入器，其中，所述调制器调制供给所述高速接口电路的时钟，所述抖动注入器注入抖动而改变时钟特性。
9、根据权利要求8所述的高速接口电路检查模块，其特征在于：在所述第二连接器内具有通过所述调制器的调制量和调制频率或所述抖动注入器的抖动量来设定时钟特性用的信号用端口。
10、根据权利要求8所述的高速接口电路检查模块，其特征在于：具有固定开关，用于通过所述调制器的调制量和调制频率设定或所述抖动注入器的抖动量来设定时钟特性。
11、根据权利要求1、2、3或4所述的高速接口电路检查模块，其特征在于：具有与高速接口专用的第一连接器相同的多个连接器；切换所述高速接口电路与所述连接器的连接的继电器；在所述第二连接器内具有所述继电器切换控制信号用端口。
12、根据权利要求1、2、3或4所述的高速接口电路检查模块，其特征在于：具有切换与所述第一连接器相连的所述高速接口电路的高速端子的连接端的继电器，在所述第二连接器内具有所述高速端子的输入输出信号用端口和所述继电器切换控制信号用端口。
13、根据权利要求1或2所述的高速接口电路检查模块，其特征在于：具有滤波器或抖动注入器，在所述高速接口电路和所述第一连接器之间改变高速信号传送特性。
14、根据权利要求13所述的高速接口电路检查模块，其特征在于：所述第二连接器内具有设定所述高速信号传送特性用的信号用端口。
15、根据权利要求13所述的高速接口电路检查模块，其特征在于：具有固定开关，用于设定所述高速信号传送特性。
16、一种高速接口电路检查对象模块，其特征在于，包括：
检查对象电路，与权利要求1或2所述的高速接口电路检查模块独立，包含作为检查对象的高速接口电路；
时钟生成器，生成供给所述检查对象电路的时钟；
高速接口专用的第三连接器，与所述检查对象电路相连，具有与所述高速接口电路检查模块进行高速信号通信用的信号端口；
第四连接器，具有与所述检查对象电路的全部或任意端子相连的信号端口和电源端口。
17、根据权利要求16所述的高速接口电路检查对象模块，其特征在于：包括切换与所述第三连接器相连的所述检查对象电路的高速端子的连接端的继电器，所述第四连接器内具有所述检查对象电路的高速端子的输入输出信号用端口和所述继电器切换控制信号用端口。
18、根据权利要求1、2、3或4所述的高速接口电路检查模块，其特征在于：代替所述第一、第二连接器，由电信号输入输出用的导电性金属端子构成。
19、根据权利要求16或17所述的高速接口电路检查对象模块，其特征在于：代替所述第三、第四连接器，由电信号输入输出用的导电性金属端子构成。
20、一种高速接口电路检查方法，其特征在于，包括步骤：
从LSI测试器将向权利要求1或2所述的高速接口电路检查模块的发送接收特性、时钟特性和高速信号传送特性设定为任意的值；
在所述高速接口电路检查模块和所述LSI测试器之间实施检查用低速信号和控制信号的输入输出与电源施加；
在检查对象LSI和所述高速接口电路检查模块之间实施将由所述检查用低速信号形成的发送数据转换为高速信号的检查用高速信号的输入输出；
所述LSI测试器进行所述检查用高速信号转换为低速信号后的接收数据与期待值的比较，来判断检查结果。
21、根据权利要求20所述的高速接口电路检查方法，其特征在于：代替所述LSI测试器，而使用可进行数字信号的生成和取得可电源施加的数字信号输入输出装置。
22、根据权利要求20或21所述的高速接口电路检查方法，其特征在于：使用所述检查对象LSI或所述高速接口电路检查模块的回送测试用电路来进行检查。
23、根据权利要求20所述的高速接口电路检查方法，其特征在于：在所述高速接口电路检查模块内生成所述检查用低速信号或实施其与期待值的比较。
24、根据权利要求23所述的高速接口电路检查方法，其特征在于：在检查前从所述LSI测试器预先输入所有的所述检查用低速信号和所述期待值，每次检查时切换必要的信号来实施检查。
25、根据权利要求20或21所述的高速接口电路检查方法，其特征在于：在所述检查对象LSI和所述高速接口电路检查模块之间用多种不同的电缆来连接，通过来自所述LSI测试器的继电器切换控制来选择检查时所需的电缆。
26、根据权利要求20所述的高速接口电路检查方法，其特征在于：由所述LSI测试器检查所述高速接口电路检查模块内的高速接口电路的发送接收电路特性，并以该检查结果为基础来决定发送接收特性。
27、根据权利要求26所述的高速接口电路检查方法，其特征在于：由所述LSI测试器检查所述高速接口电路检查模块内的高速接口电路的发送接收电路特性，并以该检查结果为基础来决定继续还是中止检查。
CNA2005100729205A 2004-05-24 2005-05-24 高速接口电路检查模块、高速接口电路检查对象模块和高速接口电路检查方法 Pending CN1702635A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004153376A JP2005337740A (ja) 2004-05-24 2004-05-24 高速インターフェース回路検査モジュール、高速インターフェース回路検査対象モジュールおよび高速インターフェース回路検査方法
JP153376/04 2004-05-24

Publications (1)

Publication Number Publication Date
CN1702635A true CN1702635A (zh) 2005-11-30

Family

ID=35374610

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100729205A Pending CN1702635A (zh) 2004-05-24 2005-05-24 高速接口电路检查模块、高速接口电路检查对象模块和高速接口电路检查方法

Country Status (3)

Country Link
US (1) US20050258856A1 (zh)
JP (1) JP2005337740A (zh)
CN (1) CN1702635A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103854703A (zh) * 2012-11-30 2014-06-11 慧荣科技股份有限公司 待测装置、测试器及用于测试待测装置的方法
CN111752784A (zh) * 2020-06-28 2020-10-09 西安微电子技术研究所 一种串行高速接口dil测试平台及测试方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4621050B2 (ja) * 2005-03-28 2011-01-26 株式会社アドバンテスト クロック乗替装置、及び試験装置
KR100714482B1 (ko) * 2005-07-11 2007-05-04 삼성전자주식회사 반도체 장치, 테스트 기판, 반도체 장치의 테스트 시스템및 반도체 장치의 테스트 방법
JP4641900B2 (ja) * 2005-08-24 2011-03-02 ルネサスエレクトロニクス株式会社 半導体装置及びテスト方法
JP2008065872A (ja) * 2006-09-05 2008-03-21 Sharp Corp 検査用半導体集積回路及び検査システム並びに検査方法
US7466140B2 (en) * 2006-12-25 2008-12-16 Advantest Corporation Signal generation circuit, jitter injection circuit, semiconductor chip and test apparatus
JP5096024B2 (ja) * 2007-03-19 2012-12-12 株式会社リコー Ｕｓｂコントローラ及びｕｓｂコントローラ試験方法
JPWO2008152695A1 (ja) * 2007-06-12 2010-08-26 富士通株式会社 電子装置、電子装置の試験方法
US8116304B2 (en) * 2007-12-17 2012-02-14 Broadcom Corporation Method and system for duty cycling a network port based on duty cycling of a link communicatively coupled to the port
JP2009204329A (ja) * 2008-02-26 2009-09-10 Nec Electronics Corp 回路ボード検査システム及び検査方法
JP2011041109A (ja) * 2009-08-17 2011-02-24 Hitachi Ltd 伝送システムおよび伝送方法
JP5658601B2 (ja) * 2010-06-04 2015-01-28 ルネサスエレクトロニクス株式会社 通信試験回路及び半導体集積回路、電子機器
US8598898B2 (en) 2010-10-05 2013-12-03 Silicon Image, Inc. Testing of high-speed input-output devices
EP2728438B1 (en) * 2011-07-01 2018-11-14 Sony Corporation Electronic device, transmission cable category discerning method, and transmission cable
US8630821B2 (en) * 2011-07-25 2014-01-14 Qualcomm Incorporated High speed data testing without high speed bit clock
CN102723940A (zh) * 2012-05-23 2012-10-10 常州芯奇微电子科技有限公司 用于高速接口的锁存电路
US20140247720A1 (en) * 2013-03-01 2014-09-04 Nxp B.V. Signal path isolation for conductive circuit paths and multipurpose interfaces
CN106484646A (zh) * 2016-11-02 2017-03-08 延锋伟世通电子科技（上海）有限公司 一种车载高速usb通信电路板
US10673723B2 (en) * 2017-01-13 2020-06-02 A.T.E. Solutions, Inc. Systems and methods for dynamically reconfiguring automatic test equipment
KR102326670B1 (ko) * 2020-07-14 2021-11-16 주식회사 엑시콘 진단 디바이스가 구비된 반도체 디바이스 테스트 장치
CN113030526B (zh) * 2021-03-18 2022-03-11 长江存储科技有限责任公司 测试转接装置及测试***
CN114062893A (zh) * 2021-10-20 2022-02-18 珠海全志科技股份有限公司 多媒体接口的量产测试***及其方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617872B2 (en) * 1996-10-04 2003-09-09 Texas Instruments Incorporated Reduced cost, high speed integrated circuit test arrangement
JP3094983B2 (ja) * 1998-03-12 2000-10-03 日本電気株式会社 システムロジックのテスト回路およびテスト方法
US6859902B1 (en) * 2000-10-02 2005-02-22 Credence Systems Corporation Method and apparatus for high speed IC test interface
JP2003028931A (ja) * 2001-07-17 2003-01-29 Fujitsu Ltd 試験装置
JP3871676B2 (ja) * 2001-10-05 2007-01-24 松下電器産業株式会社 Ｌｓｉ検査方法および装置、並びにｌｓｉテスタ
JP3446124B2 (ja) * 2001-12-04 2003-09-16 科学技術振興事業団 高速入出力装置を備えた半導体集積回路装置の試験方法及び試験装置
EP1447672B1 (en) * 2003-02-13 2006-10-18 Matsushita Electric Industrial Co., Ltd. Assembly for LSI test

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103854703A (zh) * 2012-11-30 2014-06-11 慧荣科技股份有限公司 待测装置、测试器及用于测试待测装置的方法
US9437328B2 (en) 2012-11-30 2016-09-06 Silicon Motion Inc. Apparatus and method for applying at-speed functional test with lower-speed tester
CN103854703B (zh) * 2012-11-30 2017-12-05 慧荣科技股份有限公司 待测装置及用于测试待测装置的方法
CN111752784A (zh) * 2020-06-28 2020-10-09 西安微电子技术研究所 一种串行高速接口dil测试平台及测试方法
CN111752784B (zh) * 2020-06-28 2023-05-30 西安微电子技术研究所 一种串行高速接口dil测试平台及测试方法

Also Published As

Publication number Publication date
JP2005337740A (ja) 2005-12-08
US20050258856A1 (en) 2005-11-24

Similar Documents

Publication Publication Date Title
CN1702635A (zh) 高速接口电路检查模块、高速接口电路检查对象模块和高速接口电路检查方法
CN1841076A (zh) 远程集成电路测试方法和装置
CN100344976C (zh) 被测量组件搭载板、探针卡以及组件接口部
CN1484147A (zh) 实现自动开关机测试的***及方法
CN1153382C (zh) 光脉冲传输***及其方法
CN1853133A (zh) 检查方法、半导体器件和显示装置
CN1797604A (zh) 半导体存储器装置的校正电路及其操作方法
CN1916963A (zh) 支持多个图型处理单元方法与***
EP2721427A1 (en) An integrated circuit for testing using a high-speed input/output interface
CN101047148A (zh) 对应于环回测试的半导体器件的制造方法及半导体器件
CN1916920A (zh) 一种功能覆盖率测试度量***和方法
CN1732388A (zh) 半导体试验装置
CN1878098A (zh) 一种级联设备可靠性测试的方法及***
CN1851487A (zh) 半导体电路、半导体装置以及该半导体电路的检查方法
CN1729400A (zh) 半导体试验装置
CN1741482A (zh) 基于通讯多端口有限状态机的协议互操作性测试生成方法
WO2024067735A1 (zh) 测试机、测试***和测试方法
CN1266481C (zh) 用于半导体集成电路的故障检测方法
CN1591694A (zh) 用于测试半导体存储器件的装置和方法
CN1521846A (zh) 半导体装置
CN1383491A (zh) 半导体测试装置及其监视装置
CN102073021A (zh) 电源供应器测试装置
CN1378119A (zh) 电源装置
JP2004069650A (ja) 変換装置
CN1849518A (zh) 测试装置及测试方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication