CN1698200A - 半导体用粘着薄膜 ,使用该粘着薄膜的附有粘着薄膜金属板 ,附有该粘着薄膜的配线电路及半导体装置 ,以及半导体装置的制造方法 - Google Patents

半导体用粘着薄膜 ,使用该粘着薄膜的附有粘着薄膜金属板 ,附有该粘着薄膜的配线电路及半导体装置 ,以及半导体装置的制造方法 Download PDF

Info

Publication number
CN1698200A
CN1698200A CNA2004800004384A CN200480000438A CN1698200A CN 1698200 A CN1698200 A CN 1698200A CN A2004800004384 A CNA2004800004384 A CN A2004800004384A CN 200480000438 A CN200480000438 A CN 200480000438A CN 1698200 A CN1698200 A CN 1698200A
Authority
CN
China
Prior art keywords
film
adhesive
semiconductor
wiring circuit
resin bed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800004384A
Other languages
English (en)
Inventor
松浦秀一
河合纪安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Publication of CN1698200A publication Critical patent/CN1698200A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68309—Auxiliary support including alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2839—Web or sheet containing structurally defined element or component and having an adhesive outermost layer with release or antistick coating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明的半导体粘着薄膜，是在将半导体用粘着薄膜粘贴于金属板的一面后，加工金属板成配线电路，搭载半导体元件，封装后剥离的方法中使用的半导体用粘着薄膜。在支持薄膜的一面或双面形成有树脂层A，并且将粘贴有半导体用粘着薄膜的金属板加工成配线电路前，树脂层A与金属板在25℃的90度剥离强度大于等于20牛顿/米，且粘贴有半导体用粘着薄膜的配线电路以封装材料封装后，树脂层A与配线电路及与封装材料在0～250℃温度范围的至少一点的90度剥离强度都小于等于1000牛顿/米。

Description

半导体用粘着薄膜，使用该粘着薄膜的附有粘着薄膜金属板，附有该粘着薄 膜的配线电路及半导体装置，以及半导体装置的制造方法
技术领域
本发明涉及半导体用粘着薄膜，使用该半导体用粘着薄膜的附有粘着薄膜的金属板，附有粘着薄膜的配线电路及半导体装置，以及半导体装置的制造方法，由于该半导体用粘着薄膜可从配线电路及封装树脂简便剥除，因而能够以高作业性制造半导体封装体。
背景技术
近年来为实现半导体封装体的小型、薄型化，开发了仅将导线架的一面(半导体元件侧)封装，而将背面外露的导线用于外部连接的构造的封装体。该构造的封装体由于导线未从封装树脂突出，因而具有可实现小面积化及薄型化的优点。例如，将粘胶带贴于导线架的一面后，将芯片搭载于导线架的反面，丝焊，封装后，剥除粘胶带的方法已提议(参考例如日本专利特开平10-12773号公报(权利要求4)、特开平2000-294580号公报(权利要求1))。但是，使用导线架时，受导线架厚度、材质的限制，有半导体封装体的高度仍高，无法形成微细配线等问题。
另一方面，作为与上述类似的制作半导体封装体的其它方法，尽管已想出在临时支持基板上形成金属层，接着形成电路，搭载芯片，丝焊，封装，然后再剥去临时支持基板的方法，然而，为防止封装时树脂渗入配线电路与支持基板之间，避免剥离支持基板后在配线电路留有残胶，临时支持基板应该具有何种特性仍不清楚(参考例如特开平11-121646号公报(权利要求4、5，[0013][0018]))。
发明内容
本发明的目的在于提供，对金属板具有充分粘着力，树脂封装后能简便剥离，并兼具半导体用途所需各种特性的半导体用粘着薄膜，使用其的附有粘着薄膜的金属板，附有粘着薄膜的配线电路及半导体装置。
另外，本发明的又一目的在于，提供能以优异生产性制造高密度化、小面积化及薄型化的半导体装置的半导体装置制造方法。
即，本发明涉及半导体用粘着薄膜，其是在将半导体用粘着薄膜粘贴于金属板的一面后，将金属板加工成配线电路，搭载半导体元件，封装，然后剥离的方法中使用的半导体用粘着薄膜，在支持薄膜的一面或两面形成树脂层A，将粘贴于半导体用粘着薄膜的金属板加工成配线电路以前，树脂层A与金属板在25℃的90度剥离强度大于等于20牛顿/米；并且，以封装材料封装粘贴于半导体用粘着薄膜的配线电路后，树脂层A与配线电路以及与封装材料在0～250℃温度范围的至少一点的90度剥离强度都小于等于1000牛顿/米的半导体用粘着薄膜。
本发明中，以封装材料封装后树脂层A与配线电路以及与封装材料在100～250℃温度范围的至少一点的90度剥离强度，优选都小于等于1000牛顿/米。
本发明中，以封装材料封装后，在将半导体用粘着薄膜从配线电路以及从封装材料剥除时的温度，树脂层A与配线电路以及与封装材料的90度剥离强度，优选都小于等于1000牛顿/米。
本发明中，树脂层A的玻璃转化温度优选在100～300℃。此外，树脂层A减少5重量％的温度优选大于等于300℃。
本发明中，树脂层A在230℃的弹性率优选大于等于1MPa。此外，树脂层A优选为含有具有酰胺基、酯基、酰亚胺基、醚基或二氧硫基的热塑性树脂。树脂层A尤其优选为含有具有酰胺基、酯基、酰亚胺基或醚基的热塑性树脂。
本发明中，支持薄膜的材质优选选自芳香族聚酰亚胺、芳香族聚酰胺、芳香族聚酰胺酰亚胺、芳香族聚砜、芳香族聚醚砜、聚苯硫醚、芳香族聚醚酮、聚芳酯、芳香族聚醚醚酮以及聚萘酸乙二醇酯所成的群组。
本发明中，各树脂层A的厚度(A)与支持薄膜的厚度(B)的比(A/B)优选小于等于0.5。此外，本发明的半导体用粘着薄膜的厚度优选小于等于200微米。
本发明中，优选在支持薄膜的一面形成有具有粘着性的树脂层A，在其反面形成有230℃的弹性率大于等于10MPa的无粘着性的树脂层B。
本发明还涉及，将本发明的半导体用粘着薄膜粘贴于金属板的附有粘着薄膜的金属板，以及将该金属板加工成配线电路得到的附有粘着薄膜的配线电路。
另外，本发明还涉及，使用本发明的半导体用粘着薄膜的附有粘着薄膜的半导体装置。
本发明的附有粘着薄膜的半导体装置，优选是由半导体用粘着薄膜，一面接合粘着于半导体用粘着薄膜的树脂层A的配线电路，电连接于配线电路的外露面的半导体元件，以及封装半导体元件的封装材料构成。本发明的附有粘着薄膜的半导体装置尤其优选由半导体用粘着薄膜，一面接合于半导体用粘着薄膜的树脂层A而形成的配线电路，粘着于配线电路的外露面的芯片焊垫的半导体元件，连接半导体元件及配线电路的内导线的引线以及封装半导体元件及引线的封装材料构成。
此外，本发明涉及，自上述附有粘着薄膜的半导体装置剥离半导体用粘着薄膜得到的半导体装置。
此外，本发明还涉及半导体装置的制造方法，其是由将半导体用粘着薄膜粘着于金属板的一面的工序，加工金属板成配线电路的工序，将半导体元件电连接于配线电路的外露面上的工序，以封装材料封装配线电路的外露面及半导体元件的工序，以及自配线电路及封装材料剥离半导体用粘着薄膜的工序组成，尤其优选是由将半导体用粘着薄膜粘着于金属板的一面的工序，加工金属板成具有芯片焊垫及内导线的配线电路的工序，将半导体元件粘着于配线电路的外露面上的芯片焊垫的工序，以引线经引线接合(丝焊)连接半导体元件及内导线的工序，以封装材料封装配线电路的外露面、半导体元件及引线的工序，以及自配线电路及封装材料剥离半导体用粘着薄膜的工序组成的半导体装置的制造方法。
本发明的半导体装置的制造方法中，配线电路是由各具有芯片焊垫及内导线的多个图形组成的情况下，根据需要，可分割成各具有一个半导体元件的多个半导体装置。
本发明的半导体装置的制造方法中，优选使用本发明的半导体用粘着薄膜作为半导体用粘着薄膜，将半导体用粘着薄膜的树脂层A粘着于金属板，加工金属板成配线电路。
附图说明
图1是本发明的一种实施方式的半导体用粘着薄膜的截面图；
图2是显示使用本发明的半导体用粘着薄膜制造半导体装置的工序的截面说明图；
图3是显示具备本发明的一种实施方式的半导体用粘着薄膜的半导体装置的截面图；
图4是本发明的一种实施方式的半导体用粘着薄膜的截面图；
图5是显示具备本发明的一种实施方式的半导体用粘着薄膜的截面图。
其中
1支持薄膜
2树脂层A
3铜箔
4感光性薄膜
5光罩
6内导线
7芯片焊垫
8半导体元件
9芯片接合材料
10引线
11封装材料
12半导体用粘着薄膜
13树脂层B
具体实施方式
接着详细说明本发明的半导体用粘着薄膜，使用该粘着薄膜的附有粘着薄膜的金属板，附有粘着薄膜的配线电路及半导体装置以及半导体装置的制造方法的实施方式。
半导体用粘着薄膜
本发明的半导体用粘着薄膜，可适用于例如半导体装置的制造法。将本发明的半导体用粘着薄膜用于半导体装置的制造法时，优选以由下述工序组成的方法制造半导体装置。
即，(1)在150～400℃将本发明的半导体用粘着薄膜粘着于金属板的工序；(2)加工金属板成配线电路的工序；(3)使用银膏、芯片接合薄膜等粘着剂粘着半导体元件于配线电路的芯片焊垫，必要时在140～200℃加热30分钟～2小时以使银膏等粘着剂硬化的工序；(4)在150～270℃并用超声波，在配线电路的内导线与半导体元件施以金线等的丝焊的工序；(5)在150～200℃以封装材料封装的工序；(6)在150～200℃加热4～6小时，以使封装材料树脂硬化的工序；(7)在0～250℃自配线电路及封装材料剥除半导体用粘着薄膜的工序。当配线电路是由各具有芯片焊垫及内导线的多个图形组成时，必要时可分割成各具有一个半导体元件的多个半导体装置。
本发明中尤其是，在加工金属板成配线电路前，金属板与树脂层A在25℃的90度剥离强度大于等于20牛顿/米，优选大于等于50牛顿/米，更加优选大于等于70牛顿/米，进一步更加优选大于等于100牛顿/米，尤其优选大于等于150牛顿/米。本发明中，25℃时树脂层A与金属板的90度剥离强度，以JIS Z0237的90度剥除法为基准，沿相对于金属板90度方向剥除半导体用粘着薄膜，进行测定。具体来说，在25℃以每分钟270～330毫米，优选以每分钟300毫米的速度剥除半导体用粘着薄膜时，以90度剥离试验机(泰斯塔(テスタ)产业制)测定90度剥离强度。90度剥离强度不满20牛顿/米时，易产生加工金属板时蚀刻液的渗透所致的电路缺损等的电路形成不良，并且，当配线电路微细时，附有粘着薄膜的配线电路的清洗工序、搬运工序中，有配线电路易自半导体用粘着薄膜剥落的问题。此外，以在配线电路上实施金、银、钯等的电镀时，有电镀液容易渗入配线电路与树脂层A之间的问题。再者，封装工序中，有封装用树脂进入配线电路与树脂层A间等的问题。而且，该90度剥离强度优选为小于等于2000牛顿/米，更优选小于等于1500牛顿/米，尤其优选小于等于1000牛顿/米。
为测定该剥离强度，半导体用粘着薄膜与金属板粘着的条件无特殊限制，优选在后叙的本发明的附有粘着薄膜的配线电路的制造方法中的粘着条件下进行。例如，使用经钯涂覆的铜板或42合金板作为金属板；在(1)温度250℃、压力8MPa、时间10秒；(2)温度350℃、压力3MPa、时间3秒；或(3)温度280℃、压力6MPa、时间10秒的任一粘着条件下粘着。
本发明中，刚要进行封装工序时，树脂层A与配线电路在25℃的90度剥离强度大于等于5牛顿/米，优选大于等于10牛顿/米，更优选大于等于50牛顿/米。刚要进行封装工序时的90度剥离强度不满5牛顿/米时，封装过程中会产生封装用树脂渗入配线电路与树脂层A间等的问题。
此外，上述中的刚要进行封装工序时，指的是封装工序之前而且在封装工序前所作的所有工序已结束的状态。
此外，在进行封装工序前进行加热，可以提高树脂层A与配线电路的粘着强度。该加热温度无特殊限制，但为提高树脂层A与配线电路的粘着强度，优选在大于等于100℃加热。而且，从配线电路、半导体用粘着薄膜的耐热性方面考虑，优选在小于等于300℃加热。同样理由下，更优选在130～270℃加热。加热时间无特殊限制，但为充分提高树脂层A与配线电路的粘着强度，优选大于等于10秒。同样理由下，加热时间更优选在1分钟～2小时。
从生产性方面考虑，优选通过封装工序前的各工序(例如，银膏等粘着剂的硬化过程，丝焊过程等)中的加热来进行上述加热。例如，如上述，在半导体元件的粘着工序中，通常为使用于粘着的粘着剂硬化，在140～200℃加热30分钟～2小时。此外，在丝焊工序中，通常在150～270℃左右加热3～30分钟左右。因此上述的加热工序可经这些工序中的加热来实施。
本发明中，以封装材料封装后，在0～250℃温度范围的至少一点树脂层A与配线电路及与封装材料的90度剥离强度，是依照JIS Z 0237的90度剥除法，在室温或0～250℃的烤炉中，沿与配线电路成90度方向剥除粘着薄膜，进行测定。具体来说，在0～250℃温度范围的至少一点，以每分钟270～330毫米，优选每分钟300毫米的速度，采用潭吸隆(テンシロン)RTM-100(东方技术(オリエンテツク)制)，测定剥除半导体用粘着薄膜时的90度剥离强度。该剥离强度的测定温度范围优选100～250℃，更优选150～250℃。
以封装材料封装后，在0～250℃温度范围的至少一点，树脂层A与配线电路及与封装材料的90度剥离强度都应小于等于1000牛顿/米，优选小于等于800牛顿/米，更优选小于等于500牛顿/米。该90度剥离强度超过1000牛顿/米时，有对配线电路、封装材料施加应力及破损的问题。再者，随测定温度升高，通常上述90度剥离强度下降。该90度剥离强度优选大于等于0牛顿/米，更优选大于等于3牛顿/米，尤其优选大于等于5牛顿/米。
此外，本发明中，粘着有半导体用粘着薄膜的配线电路以封装材料封装后，在将半导体用粘着簿膜自配线电路及封装材料剥除时的温度，树脂层A与配线电路及与封装材料的90度剥离强度优选都小于等于1000牛顿/米。以封装材料封装后，剥除半导体用粘着薄膜的温度通常优选在0～250℃之间。
为测定上述0～250℃温度范围的至少一点的90度剥离强度，以封装材料封装的条件无特殊限制，优选在后叙的本发明的半导体装置的制造方法中的封装条件下封装。例如，使用CEL-9200(商品名，日立化成工业(股)制联苯封装材料)作为封装材料，优选在温度180℃压力10MPa、时间3分钟的条件进行封装，接着在180℃加热5小时使封装材料硬化。
本发明中，半导体用粘着薄膜，例如可举出，在支持薄膜的一面或双面形成树脂层A的粘着薄膜，和在支持薄膜的一面形成树脂层A，在反面形成其它树脂层的粘着薄膜。
本发明中，在支持薄膜上形成树脂层A的方法无特殊限制，可将用于形成树脂层A的树脂(a)溶解于N-甲基-2-吡咯烷酮、二甲基乙酰胺、二乙二醇二甲醚、四氢呋喃、环己酮、甲乙酮、丁酮、二甲基甲酰胺等溶剂，制成粘着剂清漆，接着将其涂布于支持薄膜的一面或双面上，然后加热处理去除溶剂，从而得到二层构造或三层构造的粘着薄膜。或者，将涂布清漆后经加热处理等成为耐热性树脂(a)(例如聚酰亚胺树脂)的树脂(a)的前驱物(例如聚酰胺酸)溶解于溶剂成为前驱物清漆，将其涂布于支持薄膜的一面或双面上后，经加热处理可得二层构造或三层构造的粘着薄膜。此时，经涂布后的加热处理，将溶剂去除，使前驱物成为树脂(a)(例如酰亚胺化)。从涂布面的表面状态等方面考虑，优选使用粘着剂清漆。
上述涂布有清漆的支持薄膜，用于去除溶剂、酰亚胺化等加热处理时的处理温度，随粘着剂清漆或前驱物清漆而有所不同。使用粘着剂清漆的情况下，能去除溶剂的温度即可；而前驱物清漆的情况下，为酰亚胺化，优选大于等于树脂层A的玻璃转化温度的处理温度。
上述涂布于支持薄膜的一面的粘着剂清漆或前驱物清漆的涂布方法无特殊限制，可以使用例如辊涂、逆向辊涂、凹辊、棒涂、栉涂等进行。此外，也可使支持薄膜通过粘着剂清漆或前驱物清漆中而涂布。
本发明中，树脂层A的玻璃转化温度优选在100～300℃，更优选在150～300℃，尤其优选在150～250℃。玻璃转化温度不到100℃时，自配线电路及封装材料剥除时，有在树脂层A与支持薄膜的界面产生剥离，树脂层A易凝集破坏的倾向。此外，树脂易于残留在配线电路及封装材料，且丝焊工序中因热而树脂层A软化，有电线接合不良容易发生的倾向。另外，封装工序的加热使得树脂层A软化，有封装材料渗入配线电路与树脂层A间的不良情况容易发生的倾向。而且，玻璃转化温度超过300℃时，粘着时树脂层A软化不充分，有和配线电路在25℃的90度剥离强度易于下降的倾向。
本发明中，树脂层A减少5重量％的温度优选大于等于300℃，更优选大于等于350℃，尤其优选大于等于400℃。树脂层A减少5重量％的温度不到300℃时，将粘着薄膜粘贴于金属板时的加热，丝焊工序中的加热会释放出气体，有易于污染配线电路、引线的倾向。而树脂层A减少5重量％的温度，利用差热天平(赛科(セイコ一)电子工业制、TG/DTA220)以10℃/分钟的升温速度测定而求得。
本发明中，树脂层A在230℃的弹性率优选大于等于1MPa，更优选大于等于3MPa。丝焊温度无特殊限制，一般是在200～260℃左右，230℃前后广受采用。因此，在230℃的弹性率不到1MPa时，丝焊工序中的加热使得树脂层A软化，引线的接合不良容易发生。树脂层A在230℃的弹性率的优选上限为2000MPa，更优选为1500MPa，尤其优选为1000MPa。树脂层A在230℃的弹性率，采用动态粘弹性测定装置、DVE RHEOSPECTOLER(RHEOLOGY公司制)，以2℃/分钟的升温速度，测定频率10赫的拉伸模式，进行测定。
本发明中，用于形成树脂层A的树脂(a)优选是具有酰胺基(-NHCO-)、酯基(-CO-O-)、酰亚胺基(-CO)2-N-、醚基(-O-)或二氧硫基(-SO2-)的热塑性树脂。尤其优选具有酰胺基、酯基、酰亚胺基或醚基的热塑性树脂。具体来说，有芳香族聚酰胺、芳香族聚酯、芳香族聚酰亚胺、芳香族聚酰胺酰亚胺、芳香族聚醚、芳香族聚醚酰胺酰亚胺、芳香族聚醚酰胺、芳香族聚酯酰亚胺以及芳香族聚醚酰亚胺等。
其中，芳香族聚醚酰胺酰亚胺、芳香族聚醚酰亚胺及芳香族聚醚酰胺，从耐热性、粘着性及金属板加工时的耐化学品性，必要时对配线电路施以电镀时的的耐镀性方面考虑，是优选的。
上述树脂都可将碱性成分芳香族二胺或双酚等，和酸成分二羧酸、三羧酸、四羧酸或芳香族氯化物、或它们的反应性衍生物缩聚来制造。即，可采用在胺与酸的反应中使用的已知方法，各种条件等也无特殊限制。芳香族二羧酸、芳香族三羧酸或它们的反应性衍生物与二胺的缩聚反应采用公知方法。
作为适用于芳香族聚醚酰亚胺、芳香族聚醚酰胺酰亚胺或芳香族聚醚酰胺的合成的碱成分有例如，2，2-双[4-(4-氨基苯氧基)苯基]丙烷、双[4-(4-氨基苯氧基)苯基]砜、4，4’-二氨基二苯醚、1，3-双(3-氨基苯氧基)苯、双[4-(4-氨基苯氧基)苯基]醚、2，2-双[4-(4-氨基苯氧基)苯基]六氟丙烷等具有醚基的芳香族二胺；4，4’-亚甲基双(2，6-二异丙胺)等不具醚基的芳香族二胺；1，3-双(3-氨基丙基)四甲基二环己烷等环己烷二胺及1，12-二氨基十二烷、1，6-二氨基己烷等α，ω-二氨基烷。碱成分总量中，上述具有醚基的芳香族二胺是40～100摩尔％，优选是50～97摩尔％，选自不具醚基的芳香族二胺、环己烷二胺及α，ω-二氨基烷的至少一种且用量优选是0～60摩尔％，更优选是3～50摩尔％。作为优选的碱成分的具体例子，可以举出(1)由具有醚基的芳香族二胺60～89摩尔％、优选是68～82摩尔％，环己烷二胺1～10摩尔％、优选是3～7摩尔％，以及α，ω-二氨基烷10～30摩尔％、优选是15～25摩尔％所组成的碱成分，(2)由具有醚基的芳香族二胺90～99摩尔％、优选是93～97摩尔％，及环己烷二胺1～10摩尔％、优选是3～7摩尔％所组成的碱成分，(3)由具有醚基的芳香族二胺40～70摩尔％、优选是45～60摩尔％，及不具醚基的芳香族二胺30～60摩尔％、优选是40～55摩尔％所组成的碱成分。作为用于芳香族聚醚酰亚胺、芳香族聚醚酰胺酰亚胺或芳香族聚醚酰胺的合成的酸成分，可以举出例如(A)偏苯三酸酐、氯化偏苯三酸酐等偏苯三酸酐的反应性衍生物，均苯四酸二酐等单核芳香族三羧酸酐或单核芳香族四羧酸二酐；(B)双酚A双偏苯三酸酯二酐、羟基二苯二甲酸酐等多核芳香族四羧酸二酐；(C)对苯二甲酸、异对苯二甲酸、氯化对苯二甲酸、氯化异苯二甲酸等苯二甲酸的反应性衍生物等芳香族二羧酸等。
其中适用的是，上述碱成分(1)或(2)每1摩尔，与上述酸成分(A)0.95～1.05摩尔、优选0.98～1.02摩尔反应得到的芳香族聚醚酰胺酰亚胺，以及上述碱成分(3)每1摩尔，与上述酸成分(B)0.95～1.05摩尔、优选0.98～1.02摩尔反应得到的芳香族聚醚酰亚胺。
本发明中，也可在树脂(a)中添加陶瓷粉、玻璃粉、银粉、铜粉、树脂粒子、橡胶粒子等填料、偶合剂。
添加填料时，相对于树脂(a)100重量份，其添加量优选是1～30重量份，更优选是5～15重量份。
偶合剂可以使用乙烯基硅烷、环氧硅烷、氨基硅烷、巯基硅烷、钛酸盐、铝螯合物、铝酸锆等偶合剂，优选硅烷偶合剂。硅烷偶合剂可以是乙烯基三甲氧基硅烷、乙烯基三乙氧基硅烷、乙烯基三(β-甲氧基乙氧基)硅烷、β-(3，4-环氧环己基)乙基三甲氧基硅烷、γ-环氧丙氧基丙基三甲氧基硅烷、γ-环氧丙氧基丙基甲基二乙氧基硅烷、N-β-(氨基乙基)-γ-氨基丙基甲基二甲氧基硅烷、γ-氨基丙基三乙氧基硅烷、N-苯基-γ-氨基丙基三甲氧基硅烷、γ-巯基丙基三甲氧基硅烷等末端具有有机反应基的硅烷偶合剂，其中优选具有环氧基的环氧硅烷偶合剂，此处，有机反应基是环氧基、乙烯基、氨基、巯基等官能基。添加硅烷偶合剂是为了提升树脂对支持薄膜的密合性，在100～300℃的温度剥除时，使树脂层不易与支持薄膜在界面剥离。偶合剂的添加量，相对于树脂(a)100重量份，优选是1～15重量份，更优选是2～10重量份。
本发明中，支持薄膜无特殊限制，优选可耐树脂的涂布、干燥，半导体装置组装工序中的热的树脂所组成的薄膜，树脂优先选自芳香族聚酰亚胺、芳香族聚酰胺、芳香族聚酰胺聚酰亚胺、芳香族聚砜、芳香族聚醚砜、芳香族聚苯硫醚、聚醚酮、聚芳酯、芳香族聚醚醚酮及聚萘酸乙二醇酯所组成的群组。为提高耐热性，支持薄膜的玻璃转化温度优选大于等于200℃，更优选大于等于250℃。使用上述耐热性树脂薄膜，即可在粘着工序、丝焊工序、封装工序、剥除工序等含加热的工序中，不发生支持薄膜的软化，并可有效率地进行工作。
上述支持薄膜优选对树脂层A的密合性十分高的，若密合性低，则在100～300℃的温度从配线电路及封装材料剥除时，树脂层A与支持薄膜易在界面剥离，配线电路及封装材料上易残留树脂。支持薄膜优选具耐热性，且对树脂层A的密合性足够高的，因此，更为优选聚酰亚胺薄膜。
上述聚酰亚胺薄膜的种类无特殊限制，为减少粘贴半导体用粘着薄膜于金属板后金属板的翘曲，在20～200℃的线热膨胀系数优选小于等于3.0×10-5/℃，更优选小于等于2.5×10-5/℃，尤其优选小于等于2.0×10-5/℃。此外，为减少粘贴半导体用粘着薄膜于金属板后金属板的翘曲，在200℃加热2小时的加热收缩率优选小于等于0.15％，更优选小于等于0.1％，尤其优选小于等于0.05％。
上述支持薄膜，为使对树脂层A的密合性足够高，优选对其表面进行处理。支持薄膜的表面处理方法无特殊限制，可以举出例如，碱处理、硅烷偶合剂处理等化学处理，砂毡处理等物理处理、等离子处理、电晕处理等。
上述支持薄膜的厚度无特殊限制，为减少粘贴半导体用粘着薄膜于金属板后金属板的翘曲，优选小于等于100微米，更优选小于等于50微米，尤其优选小于等于25微米。而且，支持薄膜的厚度优选大于等于5微米，更优选大于等于10微米。
此外，支持薄膜的材质，除上述树脂以外，可选自铜、铝、不锈钢及镍所组成的群组。以上述金属为支持薄膜，可使金属板与支持薄膜的线膨胀系数接近，粘贴半导体用粘着薄膜于金属板后的附有粘着薄膜的金属板的翘曲得到减少。
本发明的半导体用粘着薄膜的厚度无特殊限制，而因剥离时所采用的剥离角度越大越容易剥离，优选小于等于200微米，更优选小于等于100微米，尤其优选小于等于50微米。
本发明的半导体用粘着薄膜，在支持薄膜的一面或双面设置树脂层时，尤其是在支持薄膜的一面设置树脂层A时，树脂层的厚度(A)与支持薄膜的厚度(B)之比(A/B)优选小于等于0.5，更优选小于等于0.3，尤其优选小于等于0.2。树脂层的厚度(A)与支持薄膜的厚度(B)之比(A/B)超过0.5时，因涂布后去除溶剂时树脂层的体积缩小薄膜容易卷曲，粘贴于金属板时的操作性、生产性有降低的倾向。在支持薄膜双面设置树脂层时，两树脂层的厚度比优选是0.8∶1～1.2∶1，更优选是0.9∶11～1.1∶1，尤其优选是1∶1。而树脂层A的厚度(A)优选是1～20微米，更优选是3～15微米，尤其优选是4～10微米。
为抵消去除溶剂时树脂层A的体积缩小所致的半导体用粘着薄膜的卷曲，也可在支持薄膜双面设置树脂层A。优选在支持薄膜的一面设置树脂层A，在反面设置不易在高温软化的树脂层。即，优选在上述支持薄膜的一面形成具粘着性的树脂层A，在其反面形成在230℃的弹性率大于等于10MPa且不具粘着性的树脂层B。
本发明中，不具粘着性的树脂层B优选在230℃的弹性率大于等于10MPa，更优选大于等于100MPa，尤其优选大于等于1000MPa。树脂层B在230℃的弹性率不及10MPa时，在丝焊工序等施有加热的工序中容易软化，有易粘附于模具、夹具的倾向。该弹性率优选小于等于2000MPa，更优选小于等于1500MPa。
上述不具粘着性的树脂层B对模具、夹具的粘着力，在工序中若能低到不粘附于模具、夹具就无特殊限制，在25℃的树脂层B与模具、或与夹具的90度剥离强度优选不到5牛顿/米，更优选小于等于1牛顿/米。该剥离强度，例如在黄铜制的模具上以温度250℃、压力8MPa压合10秒后测定。
上述在230℃的弹性率大于等于10MPa的树脂层B的玻璃转化温度，为满足在粘着工序、丝焊工序、封装工序、剥除工序等中不易软化，不易粘附于模具、夹具，优选大于等于150℃，更优选大于等于200℃，尤其优选大于等于250℃。而且该玻璃转移温度优选小于等于350℃，更优选小于等于300℃。
用于形成上述树脂层B的树脂(b)的组成无特殊限制，热塑性树脂及热固性树脂都可使用。热塑性树脂的组成无特殊限制，优选同上述树脂一样的具有酰胺基、酯基、酰亚胺基或醚基的热塑性树脂。尤其是，优选使上述碱成分(3)1摩尔与上述酸成分(A)0.95～1.05摩尔、更加优选0.98～1.02摩尔反应得到的芳香族聚醚酰胺酰亚胺。热固性树脂的组成无特殊限制，优选例如环氧树脂、酚醛树脂、双马来酰亚胺树脂(例如以双(4-马来酰亚胺苯基)甲烷为单体的双马来酰亚胺树脂)。此外，也可将热塑性树脂及热固性树脂组合使用。组合热塑性树脂及热固性树脂时，相对于热塑性树脂100重量份，热固性树脂优选是5～100重量份，更优选是20～70重量份。
再者，优选在上述树脂(b)中添加陶瓷粉、玻璃粉、银粉、铜粉、树脂粒子、橡胶粒子等填料或偶合剂。添加填料时，相对于树脂(b)100重量份，其添加量优选是130重量份，更优选是5～15重量份。偶合剂的添加量，相对于树脂(b)100重量份，优选是1～20重量份，更优选是5～15重量份。
支持薄膜上形成上述不具粘着性的树脂层B的方法无特殊限制，通常，将树脂(b)溶解在N-甲基-2-吡咯烷酮、二甲基乙酰胺、二乙二醇二甲醚、四氢呋喃、环己酮、甲基乙基酮、二甲基甲酰胺等溶剂中制成树脂清漆，然后将其涂布于支持薄膜上后，进行加热处理去除溶剂即可形成。或者是，将涂布清漆后经加热处理等即成为耐热性树脂(b)(例如聚酰亚胺树脂)的树脂(b)的前驱物(例如聚酰胺酸)溶解于溶剂形成前驱物清漆，将其涂布于支持薄膜后，经加热处理也可形成。此时，通过涂布后的加热处理去除溶剂，使前驱物成为树脂(b)(例如酰亚胺化)。从涂布面的表面状态等考虑，优选使用树脂清漆。
涂布上述清漆的支持薄膜为去除溶剂、实现酰亚胺化等进行加热处理时的处理温度，随树脂清漆或前驱物清漆而异。树脂清漆的情况下，可去除溶剂的温度即可；前驱物清漆的情况下，为使酰亚胺化，优选大于等于树脂层B的玻璃转化温度的处理温度。
作为上述树脂(b)，使用热固性树脂或热塑性树脂与热固性树脂的组合时，涂布后经加热处理，使热固性树脂硬化，可使得树脂层B的弹性率大于等于10MPa。该加热处理可与溶剂的去除、酰亚胺化同时进行，也可另外实施。
上述树脂层B中，因去除溶剂时树脂层B的体积缩小或酰亚胺化、热固性树脂硬化时的收缩，可抵消树脂层A体积缩小所致的半导体用粘着薄膜的卷曲。
以上，树脂(b)的树脂清漆或前驱物清漆的涂布方法无特殊限制，可经例如辊涂、逆向辊涂、凹辊涂布、棒涂、栉涂等进行。此外，还可使支持薄膜通过树脂清漆或前驱物清漆而涂布。
附有粘着薄膜的金属板，附有粘着薄膜的配线电路
本发明的附有粘着薄膜的金属板，附有粘着薄膜的配线电路，可经例如，使树脂层A接合于金属板的一面而将本发明的半导体用粘着薄膜粘合于金属板上，进行制造。
本发明中，在金属板上粘着半导体粘着用薄膜的条件无特殊限制，可以设定为加工金属板前金属板与树脂层A在25℃的90度剥离强度大于等于20牛顿/米。90度剥离强度不到20牛顿/米时，加工金属板时易因蚀刻液的渗透，产生电路缺损等电路形成不良，并且，配线电路微细时，在附有粘着薄膜的配线电路于清洗工序、搬运工序中，配线电路容易从半导体用粘着薄膜剥离，并且在封装工序中，有封装用树脂渗入配线电路与树脂层A间的问题。该90度剥离强度优选小于等于2000牛顿/米，更优选小于等于1500牛顿/米，尤其优选小于等于1000牛顿/米。
本发明中，粘着温度优选在150～400℃之间，更优选180～350℃，尤其优选200～300℃。温度不到150℃时，金属板与树脂层A的90度剥离强度有下降的倾向。再者，超过400℃时则有金属板劣化的倾向。
本发明中，半导体用粘着薄膜对金属板的粘着压力优选在0.5～30MPa之间，更优选1～20MPa，尤其优选3～15MPa。粘着压力不到0.5MPa时，树脂层A与金属板的90度剥离强度有下降的倾向。再者，超过30MPa时则有金属板容易破损的倾向。
本发明中，半导体用粘着薄膜向金属板的粘着时间优选在0.1～60秒之间，更优选1～30秒，尤其优选3～20秒。粘着时间不到0.1秒时，易有树脂层A与金属板的90度剥离强度下降的倾向。再者，超过60秒时则易有作业性和生产性下降的倾向。此外，施加压力前优选进行5～60秒左右的预热。
本发明中，金属板的材质无特殊限制，例如可以使用42合金等铁系合金，或铜、铜系合金，铝，或层合铝及铜的复合多层箔等。电解箔、压延箔等制造方法也无限制。此外，亦可在铜、铜系合金的金属板表面被覆以钯、镍、金、银等。
金属板的厚度也无特殊限制，薄的金属板在微细的金属板加工，即配线电路的形成中有利。优选0.1～500微米，更优选1～50微米，尤其优选3～15微米。比500微米厚时，则电路形成费时，且附有粘着薄膜的配线电路欠缺折曲性，因而，以卷轴方式制造时，会在搬运工序等中产生不良状况。并且半导体封装体的厚度也无法变薄。若薄于0.1微米则难以丝焊，并且在将封装体连接于电路板时有发生导通不良的担心。
将金属板加工成配线电路的方法无特殊限制。例如，在附有粘着薄膜的金属板的与粘着薄膜相对的面上贴合感光性薄膜后，叠置配线电路的光罩并曝光，将感光性簿膜显像后，使用能溶解金属板的化学产品(例如对于铜的氯化铁液、氯化铜液、碱性蚀刻液等)进行蚀刻，即可得具有内导线及芯片焊垫等的配线电路。
将金属板加工成配线电路后，也可在电路上施以金、银、钯等电镀。
半导体装置
使用本发明的半导体用粘着薄膜制造的半导体装置的构造无特殊限制，可以是面上构造，也可以是面下构造。例如可举出，仅将封装体的一面(半导体元件侧)封装，将背面外露的导线用于外部连接的构造的封装体(无导线封装体，Non Lead Type Package)。上述封装体的具体例子有QFN(四方扁平无导线封装体，Quad Flat Non-leaded Package)、SON(小外型无导线封装体，SmallOutline Non-leaded Package)、LGA(土地和格栅排列，Land and Grid Array)等。
本发明的半导体装置，例如，从附有粘着薄膜的半导体装置，将半导体用粘着薄膜剥离而制造得到，该附有薄膜的半导体装置是由半导体用粘着薄膜、其一面粘贴于半导体用粘着薄膜的树脂层A而粘着的配线电路，电连接于配线电路的外露面的半导体元件，以及封装半导体元件的封装材料所组成。本发明的半导体装置优选例如，从具有下述构造的附有粘着薄膜的半导体装置，将半导体用粘着薄膜剥离而制造得到，其中，该附有粘着薄膜的半导体装置具有由半导体用粘着薄膜，其一面粘贴于半导体用粘着薄膜的树脂层A而粘着的配线电路，粘着于配线电路的芯片焊垫的半导体元件，连接半导体元件及配线电路的内导线的引线，以及封装半导体元件及引线的封装材料所组成的构造。
使用本发明的半导体用粘着薄膜制造的半导体装置有高密度化、小面积化、薄型化等优点，可组装用于例如移动电话等资讯设备。
半导体装置的制造方法
本发明的半导体装置的制造方法是由，粘贴半导体用粘着薄膜于金属板的一面的工序，加工金属板成配线电路的工序，电连接半导体元件于配线电路的外露面的工序，以封装材料封装配线电路的外露面及半导体元件的工序，以及将半导体用粘着薄膜从配线电路及封装材料剥离的工序组成。本发明的半导体装置的制造方法优选由粘贴半导体用粘着薄膜于金属板的一面的工序，加工金属板成具有芯片焊垫及内导线的配线电路的工序，粘着半导体元件于配线电路的外露面的工序，经丝焊以引线连接半导体元件及内导线的工序，以封装材料封装配线电路的外露面、半导体元件及引线的工序，以及将半导体用粘着薄膜从配线电路及封装材料剥离的工序组成。
本发明中，配线电路由各具有芯片焊垫及内导线的多个图形组成时，必要时可分割封装了的配线电路，可得各有一个半导体元件的多个半导体装置。该分割过程，可在封装工序后或半导体用粘着薄膜的剥离工序后施行。
可用于本发明的制造方法的金属板，以及粘贴半导体用粘着薄膜于金属板时的粘着条件，和加工金属板成配线电路的方法，同先前有关本发明的附有粘着薄膜的配线电路的制造中所记载的一样。
本发明的制造方法中，在能从本发明的附有粘着薄膜的金属板，或附有粘着薄膜的配线电路着手时，也可从该阶段开始。
用于将半导体元件粘着于配线电路的芯片焊垫的粘着剂无特殊限制，可使用例如银膏等膏状粘着剂、粘胶带等。粘着半导体元件于芯片焊垫后，通常是在140～200℃加热粘着剂30分钟～2小时使其硬化。
本发明中，用于丝焊的引线的材质无特殊限制，可举出金线等。丝焊工序中，例如在200～270℃并用超声波将引线接合于半导体元件及内导线。
本发明中，封装材料的材质无特殊限制，可举出甲酚酚醛清漆环氧树脂、酚醛清漆环氧树脂、联苯二环氧、萘酚醛清漆环氧树脂等环氧树脂等。
封装材料中也可添加填料、溴化合物等阻燃性物质等添加剂。以封装材料封装的条件无特殊限制，通常是在150～200℃，压力10～15MPa，加热2～5分钟进行的。封装可采用将半导体元件逐一分别封装，也可同时封装多个半导体元件进行合并封装。
以封装材料封装后，剥除半导体用粘着薄膜的温度优选在0～250℃之间。温度不及0℃时，配线电路及封装材料易残留有树脂。温度超过250℃时，配线电路、封装材料有劣化的倾向。同样理由，更优选100～200℃，尤其优选150～250℃。
一般，以封装材料封装后，有在150℃～250℃左右加热封装材料数小时使其硬化的工序。上述将半导体用粘着薄膜从封装材料及配线电路剥除的工序，可在上述封装材料的硬化工序前或后进行。
本发明中，以封装材料封装后，在0～250℃剥除半导体用粘着薄膜时，优选无树脂残留于配线电路及封装材料。树脂残留量大时，不仅外观差，而且配线电路用于外部连接时，容易致使接触不良。
因此，优选以机械刷除，溶剂等将残留于配线电路及封装材料的树脂除去。溶剂无特殊限制，优选N-甲基-2-吡咯烷酮、二甲基乙酰胺、二乙二醇二甲醚、四氢呋喃、环己酮、甲基乙基酮、二甲基甲酰胺等。
剥除的粘着薄膜，多因树脂缺损、封装材料残留、配线电路凹凸的复印等使得表面状态不同于初期，实际上无法再使用。
本发明的半导体用粘着薄膜，因加工金属板前与金属板在25℃的密合度高，并且在树脂封装后在0～250℃能简便从配线电路及封装树脂剥除，因而，在金属板的加工等各工序中不会发生不良情况，可形成厚度0.1～500微米左右的薄型配线电路，可在高操作性及生产性下制造半导体封装体。
此外，使用本半导体用粘着薄膜制作的半导体装置，因高密度化、小面积化、薄型化等优点，适用于例如移动电话等资讯设备。
实施例
接着以实施例具体说明本发明，但本发明不限于此。
制造例1(实施例1～4、7及8中使用的芳香族聚醚酰胺酰亚胺粘着清漆的制造)
在配备有温度计、搅拌机、氮导入管及分馏器的五升的四口烧瓶中在氮气环境下，加入2，2-双[4-(4-氨基苯氧基)苯基]丙烷258.3克(0.63摩尔)，1，3-双(3-氨基丙基)四甲基二硅氧烷10.4克(0.042摩尔)，溶解于N-甲基-2-吡咯烷酮1450克。将该溶液升温至70℃，溶解1，12-二氨基十二烷33.6克(0.168摩尔)。再将该溶液冷却至0℃，添加氯化偏苯三酸酐180.4克(0.857摩尔)。氯化偏苯三酸酐溶解后，再添加三乙胺130克。在室温下持续搅拌2小时后，升温至180℃反应5小时完成酰亚胺化。将得到的反应液倒入甲醇中，离析出聚合物。将其干燥后，溶解于N-甲基-2-吡咯烷酮，再投入甲醇中再次离析出聚合物。然后减压干燥得到纯化的聚醚酰胺酰亚胺粉末。将所得的聚醚酰胺酰亚胺粉末120克及硅烷偶合剂(信越化学工业(股)制，商品名：SH6040)6克溶解于N-甲基-2-吡咯烷酮360克，得到芳香族聚醚酰胺酰亚胺粘着剂清漆。
制造例2(实施例5及6中使用的芳香族聚醚酰胺酰亚胺粘着剂清漆的制造)
在配备有温度计、搅拌机、氮导入管及分馏器的五升的四口烧瓶中在氮气环境下加入2，2-双[4-(4-氨基苯氧基)苯基]丙烷258.6克(0.63摩尔)，1，3-双(3-氨基丙基)四甲基二硅氧烷67.0克(0.27摩尔)，溶解于N-甲基-2-吡咯烷酮1550克。再将该溶液冷却至0℃，在该温度添加氯化偏苯三酸酐187.3克(0.89摩尔)。氯化偏苯三酸酐溶解后，添加三乙胺100克。在室温持续搅拌2小时后，升温至180℃反应5小时完成酰亚胺化。将所得的反应液倒入甲醇中，离析出聚合物。将其干燥后溶解于N-甲基-2-吡咯烷酮，再投入甲醇中再次离析出聚合物。然后，减压干燥得到纯化的聚醚酰胺酰亚胺粉末。将所得的聚醚酰胺酰亚胺粉末120克及硅烷偶合剂(信越化学工业(股)制，商品名：SH6040)3.6克溶解于N-甲基-2-吡咯烷酮360克，得到芳香族聚醚酰胺酰亚胺粘着剂清漆。
制造例3(实施例5中用于树脂层B的芳香族聚醚酰胺酰亚胺清漆的制造)
在配备有温度计、搅拌机、氮导入管及分馏器的五升的四口烧瓶中在氮气环境下加入2，2-双[4-(4-氨基苯氧基)苯基]丙烷172.4克(0.42摩尔)，4，4’-亚甲基双(2，6-二异丙基苯胺)153.7克(0.42摩尔)，溶解于N-甲基-2-吡咯烷酮1550克。然后将溶液冷却至0℃，在该温度添加氯化偏苯三酸酐174.7克(0.83摩尔)。氯化偏苯三酸酐溶解后，添加三乙胺130克。在室温持续搅拌2小时后，升温至180℃反应5小时完成酰亚胺化。将所得的反应液投入甲醇中，离析出聚合物。将其干燥后溶解于N-甲基-2-吡咯烷酮，再倒入甲醇中，再次离析出聚合物。然后，减压干操得到纯化的聚醚酰胺酰亚胺粉末。将所得的聚醚酰胺酰亚胺粉末120克及硅烷偶合剂(信越化学工业(股)制，商品名：SH6040)6克溶解于N-甲基-2-吡咯烷酮360克，得到芳香族聚醚酰胺酰亚胺清漆。
制造例4(在实施例6中用于树脂层B的芳香族聚醚酰胺酰亚胺粉末的合成)
在配备有温度计、搅拌机、氮导入管及分馏器的五升的四口烧瓶中在氮气环境下加入2，2-双[4-(4-氨基苯氧基)苯基]丙烷270.9克(0.66摩尔)，1，3-双(3-氨基丙基)四甲基二硅氧烷8.7克(0.035摩尔)，溶解于N-甲基-2-吡咯烷酮1950克。再将该溶液冷却至0℃，在该温度下添加氯化偏苯三酸酐149.5克(0.71摩尔)。氯化偏苯三酸酐溶解后，添加三乙胺100克。在室温持续搅拌2小时后，升温至180℃反应5小时完成酰亚胺化。将所得的反应液倒入甲醇中，离析出聚合物。将其干燥后，再溶解于N-甲基-2-吡咯烷酮，倒入甲醇中再次离析出聚合物。然后，减压干燥得到纯化的芳香族聚醚酰胺酰亚胺粉末。
制造例5(在实施例9中使用的芳香族聚醚酰胺酰亚胺粘着剂清漆的制造)
将制造例4得到的聚醚酰胺酰亚胺粉末120克及硅烷偶合剂(信越化学工业(股)制，商品名：SH6040)3.6克溶解于N-甲基-2-吡咯烷酮360克，得到芳香族聚醚酰胺酰亚胺粘着剂清漆。
制造例6(在实施例10中使用的芳香族聚醚酰胺酰亚胺粘着剂清漆的制造)
在配备有温度计、搅拌机、氮导入管及分馏器的五升的四口烧瓶中在氮气环境下，加入2，2-双[4-(4-氨基苯氧基)苯基]丙烷102.5克(0.25摩尔)，4，4’-亚甲基双(2，6-二异丙基苯胺)91.5克(0.25摩尔)，溶解于N-甲基-2-吡咯烷酮1900克。再将该溶液冷却至0℃，在该温度下添加双酚A双偏苯三酸二酐282.2克(0.49摩尔)。然后，在室温搅拌20分钟、在60℃持续搅拌2小时后，升温至180℃反应5小时完成酰亚胺化。将所得的反应液倒入甲醇中，离析出聚合物。将其干操后溶解于N-甲基-2-吡咯烷酮，再倒入甲醇中再次离析出聚合物。然后，减压干燥得到纯化的聚醚酰胺酰亚胺粉末。将所得的聚醚酰胺酰亚胺粉末120克溶解于N-甲基-2-吡咯烷酮360克，得到芳香族聚醚酰胺酰亚胺粘着剂清漆。
制造例7(在实施例11及12中使用的芳香族聚醚酰胺酰亚胺粘着剂清漆的制造)
在配备有温度计、搅拌机、氮导入装置及分馏器的五升的四口烧瓶中在氮气环境下，加入双[4-(4-氨基苯氧基)苯基]砜250.9克(0.58摩尔)，1，3-双(3-氨基丙基)四甲基二硅氧烷7.4克(0.03摩尔)，溶解于N-甲基-2-吡咯烷酮1500克。再将该溶液冷却至0℃，在该温度下添加氯化偏苯三酸酐126.3克(0.6摩尔)。氯化偏苯三酸酐溶解后，添加三乙胺67克。在室温持续搅拌2小时后，升温至180℃反应5小时完成酰亚胺化。将所得的反应液倒入甲醇中离析出聚合物。将其干燥后，溶解于N-甲基-2-吡咯烷酮，再倒入甲醇中再度离析出聚合物。然后，减压干燥得到纯化的聚醚酰胺酰亚胺。所得的聚醚酰胺酰亚胺粉末120克及硅烷偶合剂(信越化学工业(股)制，商品名：SH6040)6.0克溶解于N-甲基-2-吡咯烷酮360克。得到芳香族聚醚酰胺酰亚胺粘着剂清漆。
制造例8(在比较例1中使用的聚硅氧烷聚酰胺嵌段聚物粘着剂清漆的制造)
在配备有温度计、搅拌机、氮导入管及分馏器的五升的四口烧瓶中在氮气环境下加入2，2-双[4-(4-氨基苯氧基)苯基]丙烷295.2克(0.72摩尔)及硅氧烷二胺(信越化学工业(股)制，商品名：X-22-161B)540克(0.18摩尔)，溶解于二乙二醇二甲醚2400克。再将该溶液冷却至-10℃，在该温度下添加氯化间苯二甲酸188.8克(0.93摩尔)。然后搅拌1小时后，添加环氧丙烷214克。再在室温持续搅拌30分钟后，升温至40℃反应5小时。将所得的反应液倒入甲醇中，离析出聚合物。将其干操后，溶解于二甲基甲酰胺，再倒入甲醇中再次离析出聚合物。然后，减压干操得纯化的聚硅氧烷聚酰胺嵌段共聚物粉末。溶解所得树脂粉末120克及硅烷偶合剂(信越化学工业(股)制，商品名：SH6040)6.0克于N-甲基-2-吡咯烷酮360克，得聚硅氧烷聚酰胺嵌段共聚物粘着剂清漆。
制造例9(在比较例3中使用的芳香族聚醚酰胺酰亚胺粘着剂清漆的制造)
在配备有温度计、搅拌机、氮导入管及分馏器的五升的四口烧瓶中在氮气环境下，加入双[4-(4-氨基苯氧基)苯基]砜259.6克(0.60摩尔)，溶解于N-甲基-2-吡咯烷酮1500克。再将该溶液冷却至0℃，在该温度下添加氯化偏苯三酸酐126.3克(0.6摩尔)。氯化偏苯三酸酐溶解后，添加三乙胺67克。在室温持续搅拌2小时后，升温至180℃反应5小时完成酰亚胺化。将所得的反应液倒入甲醇中，离析出聚合物。将其干燥后，溶解于N-甲基-2-吡咯烷酮，再倒入甲醇中再次离析出聚合物。然后，减压干燥得到纯化的聚醚酰胺酰亚胺粉末。将所得的聚醚酰胺酰亚胺粉末120克及硅烷偶合剂(信越化学工业(股)制。商品名：SH6040)6.0克溶解于N-甲基-2-吡咯烷酮360克，得到芳香族聚醚酰胺酰亚胺着剂清漆。
实施例1
将在厚度125微米的表面施加了化学处理的聚酰亚胺薄膜(宇部兴产(股)制，UPILEX(ユ一ピレツクス)SGA)作为支持薄膜。在该聚酰亚胺薄膜的一面，将制造例1中制造的芳香族聚醚酰胺酰亚胺粘着剂清漆流塑成90微米厚，在100℃干燥10分钟、在300℃干燥10分钟，得到支持薄膜1的一面有厚度25微米的树脂层A的图1所示构造的半导体用粘着薄膜。树脂层A的玻璃转化温度是195℃，减少5重量％的温度是421℃，在230℃的弹性率是7MPa。树脂层A2的厚度(A)与支持薄膜1的厚度(B)的厚度比(A/B)是0.2。
接着，在温度250℃、压力8MPa、时间10秒下粘贴于压延铜箔，测定树脂层A与铜箔在25℃的90度剥离强度(剥除速度：每分钟300毫米，下同)为150牛顿/米，搬运时不出现剥离的不良情况。而且半导体用粘着薄膜的卷曲少，粘着时操作性良好。
图2显示使用该半导体用粘着薄膜制造半导体装置的工序。如图2(a)、(b)所示，在半导体用粘着薄膜的树脂层A贴合铜箔3，图2(c)、(d)、(e)、(f)、(g)所示，粘贴感光性薄膜4于半导体用粘着薄膜及反面的铜箔后，叠以配线电路的光罩5，以UV光曝光，接着将感光性薄膜4显像后，使用氯化铁溶液蚀刻得到具有内导线6及芯片焊垫7的配线电路。加工金属板成配线电路的工序中，没有蚀刻液的渗透所致的电路形成不良，清洗工序、搬运工序中电路的剥离等不良情况。
在如上得到的配线电路的芯片焊垫7上，如图2(h)所示，利用芯片接合材料9粘着半导体元件8，将半导体元件8及内导线6用引线10进行丝焊。以封装材料11封装配线电路、半导体元件及引线，得到封装体。所得封装体是由图2(h)的封装体多个连结而成，构造如图3所示(图中未显示银膏(芯片接合材料9))。此外6、7都是加工金属板(在此是铜箔)得到的配线电路的一部分。使用银膏，在150℃加热60分钟使银膏硬化以粘着半导体元件。使用金线作为引线，在230℃并用超声波进行丝焊。封装中使用联苯封装材料(日立化成工业(股)制，商品名：CEL 9200)作为封装材料，在温度180℃、压力10MPa、时间3分钟下进行，然后，在180℃加热5小时，使封装树脂硬化。所有的工序中都无问题发生。封装工序后，如图2(i)所示，在235℃从配线电路及封装材料剥除半导体用粘着薄膜12(剥除速度：每分钟300毫米，下同)，90度剥离强度为350牛顿/米，可简单剥除，在配线电路及封装树脂上都没有树脂残留。极微量的残留树脂也能以N-甲基-2-吡咯烷酮清洗去除。
进而，将该封装体裁切以制作各有一个半导体元件的封装体时，该工序中无问题发生。
实施例2
除使用厚度50微米、表面经化学处理的聚酰亚胺薄膜(宇部兴产(股)制，UPILEX SGA)作为支持薄膜以外，其余都和实施例1一样制作半导体用粘着薄膜。树脂层A的厚度(A)与支持薄膜的厚度(B)的厚度比(A/B)是0.5。接着以温度250℃、压力8MPa、时间10秒粘贴于10微米的压延铜箔，测定250℃下树脂层A与金属板的90度剥离强度为170牛顿/米，搬运时无剥离的不良情况发生，而且半导体粘着薄膜少有卷曲，粘着时操作性良好。进而，使用粘贴有该半导体用粘着薄膜的铜箔，同实施例1一样进行金属板加工，半导体元件的粘着于配线电路，丝焊工序以及封装工序。制作图3构造的封装体，所有工序都无问题发生。封装工序后，在235℃从配线电路及封装材料剥除半导体粘着薄膜，则90度剥离强度为330牛顿/米，可简单剥除。树脂在配线电路及封装材料上几乎无附着残留。
实施例3
除使用厚度25微米、表面施以化学处理的聚酰亚胺薄膜(宇部兴产(股)制，UPILEX SGA)作为支持薄膜以外，其余都同实施例1一样制作半导体用粘着薄膜。树脂层A的厚度(A)与支持薄膜的厚度(B)的厚度比(A/B)是1.0。接着，以温度250℃、压力8MPa、时间10秒粘着于10微米的压延铜箔，测定250℃下树脂层A与金属板的90度剥离强度为170牛顿/米，搬运时无剥离的不良情况发生。此外，半导体用粘着薄膜的卷曲虽稍大，但粘着时操作性良好。进而，使用粘贴有该半导体粘着薄膜的铜箔，同实施例1一样进行金属板加工，半导体元件粘着于配线电路、丝焊工序、封装工序以及裁切，制作图3构造的封装体，所有工序都无问题发生。封装工序后，在235℃自配线电路及封装材料剥除黏着薄膜，则90度剥离强度为330牛顿/米，可简单剥除。而且，树脂在配线电路及封装材料上几乎无附着残留。
实施例4
除使用厚度25微米、表面施以等离子处理的聚酰亚胺薄膜(宇部兴产(股)制，UPILEX SGA)作为支持薄膜以外，其余都同实施例1一样制作半导体用粘着薄膜。树脂层A的厚度(A)与支持薄膜的厚度(B)的厚度比(A/B)为1.0。接着，在温度250℃、压力8MPa、时间10秒下粘着于70微米的压延铜箔，测定25℃下树脂层A与金属板的90度剥离强度是170牛顿/米，搬运时无剥离的不良情况发生。半导体用粘着薄膜少有卷曲，粘着时操作性良好。进而使用粘贴有该半导体用粘着薄膜的铜箔，同实施例1一样进行金属板加工、半导体元件粘着于配线电路、丝焊工序以及封装工序。制作图3构造的封装体，所有工序都无问题发生。封装工序后，在235℃从配线电路及封装材料剥除粘着薄膜，则90度剥离强度为300牛顿/米，可简单剥除。并且，树脂在配线电路及封装材料上几乎无附着残留。
实施例5
使用厚度25微米、表面施以等离子处理的聚酰亚胺薄膜(宇部兴产(股)制，UPILEX SGA)作为支持薄膜。在该聚酰亚胺薄膜的一面，以制造例2制造的芳香族聚醚酰胺酰亚胺粘着剂清漆流塑成50微米厚度，并在100℃干燥10分钟、300℃干燥10分钟，形成厚度10微米的树脂层A。该树脂层A的玻璃转化温度是187℃，减少5％重量的温度是429℃，在230℃的弹性率是5MPa。进而在聚酰亚胺薄膜的反面，以制造例3制造的芳香族聚醚酰胺酰亚胺树脂清漆流塑成50微米厚度，在100℃干燥10分钟、300℃干燥10分钟，形成厚度10微米的树脂层B。该树脂层B的玻璃转化温度为260℃，减少5％重量的温度为421℃，在230℃的弹性率为1700MPa，由此如图4所示，得到在支持薄膜1的双面分别涂布有树脂层A2及树脂层B13的半导体用粘着薄膜。
接着以温度250℃、压力8MPa、时间10秒粘着于10微米的压延铜箔后，测定25℃下与金属板的90度剥离强度为130牛顿/米，搬运时无剥离的不良情况发生。而且半导体用粘着薄膜无卷曲，粘着时工作性良好。进而使用粘贴有该半导体用粘着薄膜的铜箔，同实施例1一样进行金属板加工、半导体元件粘着于配线电路、丝焊工序及封装工序，制作图3构造的封装体，所有过程都无问题发生。封装工序后，在250℃从配线电路及封装材料剥除粘着薄膜，则90度剥离强度为280牛顿/米，可简单剥除。并且，树脂在配线电路及封装材料上几乎无附着残留。
实施例6
使用厚度25微米、表面施以化学处理的聚酰亚胺薄膜(宇部兴产(股)制，UPILEX SGA)作为支持薄膜。在该聚酰亚胺薄膜的一面，将制造例2制造的芳香族聚醚酰胺酰亚胺粘着清漆流塑成厚度50微米，在100℃干燥10分钟、300℃干燥10分钟，形成厚度10微米的树脂层A。该树脂层A的玻璃转化温度为187℃，减少5％重量的温度为429℃，在230℃的弹性率为5MPa。进而在聚酰亚胺薄膜的反面，将制造例4中制造的玻璃转化温度为230℃的芳香族聚醚酰胺酰亚胺粉末与双(4-马来酰亚胺苯基)甲烷以6/4(前者/后者)的重量比混合得到的树脂清漆流塑成50微米厚度，在100℃干燥10分钟、300℃干燥10分钟，形成厚度10微米的树脂层B。树脂层B在230℃的弹性率为500MPa。由此如图4，得到支持薄膜1双面分别涂布有树脂层A2及树脂层B13的半导体用粘着薄膜。
然后，以温度250℃、压力8百万帕、时间10秒粘着于10微米的压延铜箔后，测定25℃下树脂层A与金属板的90度剥离强度为130牛顿/米，搬运时不发生剥离的不良情况。半导体用粘着薄膜也无卷曲，粘着时的操作性良好。进而使用粘贴有该半导体粘着用薄膜的铜箔，同实施例1一样进行金属板加工、半导体元件粘着于配线电路、丝焊工序及封装工序。制作成图3构造的封装体，所有工序中都无问题发生。封装工序后，在250℃下从配线电路及封装材料剥除粘着薄膜，则90度剥离强度为280牛顿/米，可简单剥除。并且树脂在配线电路及封装材料上几乎无附着残留
实施例7
除使用厚125微米的聚萘酸乙二醇酯薄膜(帝人(股)制商品名：TEONEX)取代厚度125微米、表面施以化学处理的聚酰亚胺薄膜(宇部兴产(股)制，UPILEX SGA)作为支持薄膜外，其余都同实施例1一样制作半导体用粘着薄膜。树脂层A的厚度(A)与支持薄膜的厚度(B)的厚度比(A/B)为0.2。接着，以温度250℃、压力8MPa、时间10秒粘着于压延铜箔，测定25℃时树脂层A与金属板的90度剥离强度为150牛顿/米，搬运时无剥离的不良情况发生。半导体用粘着薄膜的卷曲虽稍大，但粘着时工作性良好。使用粘贴有该半导体用粘着薄膜的铜箔，同实施例1一样进行金属板加工、半导体元件粘着于配线电路、丝焊工序以及封装工序，制作图3构造的封装体，所有工序中都无问题发生。封装工序后，在235℃从配线电路及封装材料剥除粘着薄膜，则90度剥离强度为350牛顿/米，可简单剥除。而且，树脂在配线电路及封装材料上几乎无附着残留。
实施例8
除使用厚25微米、表面施以化学处理的聚酰亚胺薄膜(宇部兴产(股)制，UPILEX SGA)作为支持薄膜以外，其它都同实施例1一样制作半导体用粘着薄膜。以温度350℃、压力3MPa、时间3秒粘着于150微米的42合金板，测定25℃下树脂层A与金属板的90度剥离强度为900牛顿/米，搬运时无剥离的不良情况发生。半导体用粘着薄膜也少有卷曲，粘着时操作性良好。进而使用粘贴有该半导体用粘着薄膜的金属板进行金属板加工、半导体元件粘着于配线电路、丝焊工序及封装工序，制作图3构造的封装体，所有工序中都无问题发生。封装工序后，在235℃从配线电路及封装材料剥除粘着薄膜，则90度的剥离强度为220牛顿/米，可简单剥除。并且，树脂在配线电路及封装材料上几乎无附着残留。
实施例9
除树脂层A的形成是使用制造例5中制造的芳香族聚醚酰胺酰亚胺粘着剂清漆以外，其余同实施例1一样制作半导体用粘着薄膜。树脂层A的玻璃转化温度为230℃，减少5％重量的温度为451℃。230℃时的弹性率为150MPa。接着，以温度250℃、压力8MPa、时间10秒粘着于35微米的电解铜箔。粘着后测定树脂层A与铜箔在25℃的90度剥离强度为70牛顿/米，搬运时无剥离的不良情况发生。半导体用粘着薄膜少有卷曲，粘着时操作性良好。进而使用该粘贴有半导体用粘着薄膜的铜箔，同实施例1一样加工金属板得配线电路，在配线电路镀金后，进行半导体元件的粘着，丝焊工序及封装工序，制作图3构造的封装体，所有工序中都无问题发生。封装工序后，在205℃从配线电路及封装材料剥除半导体用粘着薄膜，则90度剥离强度为300牛顿/米，可简单剥除。并且，树脂在配线电路及封装材料上几乎无附着残留。
实施例10
除树脂层A的形成是使用制造例6中制造的芳香族聚酰亚胺粘着剂清漆以外，其余同实施例1一样制作半导体用粘着薄膜。树脂层A的玻璃转化温度为240℃，减少5％重量的温度为410℃，230℃的弹性率为300MPa。接着，以温度250℃、压力8MPa、时间10秒粘着半导体用粘着薄膜于18微米的电解铜箔。粘着后在25℃测定树脂层A与铜箔的90度剥离强度为50牛顿/米，搬运时无剥离的不良情况发生。而且，半导体用粘着薄膜少有卷曲，粘着时的操作性良好。进而使用该粘贴有半导体用粘着薄膜的铜箔，同实施例1一样进行金属板加工、半导体元件粘着于配线电路，丝焊工序及封装工序，制作图3构造的封装体，所有工序中都无问题发生。封装工序后，在235℃从配线电路及料剥除半导体用粘着薄膜，则90度剥离强度为500牛顿/米，可简单剥除。并且，树脂在配线电路及封装材料上几乎无附着残留。
实施例11
使用厚度25微米、表面施以砂毡处理的聚酰亚胺薄膜(东雷·杜庞(東レ·デユポン)股)制，商品名：卡朴通EN(カプトンEN)，20～200℃的线热膨胀系数15×10-5/℃，在200℃加热2小时的加热收缩率为0.02％)作为支持薄膜。在该聚酰亚胺薄膜的一面，将制造例7中制造的芳香族聚醚酰胺酰亚胺粘着剂清漆流塑成25微米厚度，在100℃干燥10分钟、300℃干燥10分钟，得到支持薄膜的一面带有厚度4微米的树脂层A的图1构造的半导体用粘着薄膜。该树脂层A的玻璃转化温度为260℃，减少5重量％的温度为430℃，230℃的弹性率为1500MPa。
接着，以温度280℃、压力6MPa、时间10秒粘着半导体用粘着薄膜于10微米的压延铜箔。粘着后测定树脂层A与铜箔在25℃的90度剥离强度为30牛顿/米，搬运时无剥离的不良情况发生。并且半导体用粘着薄膜无卷曲，粘着时操作性良好。
进而使用粘贴有该半导体用粘着薄膜的铜箔，将金属板加工成配线电路，则在和粘着薄膜的界面处见有极微量的蚀刻液的渗透，并在清洗工序中水流过强时，出现一部分将要剥离的情况，但通过条件的最适化可避开此问题。接着进行将半导体元件粘着于芯片焊垫的工序。此时，为使粘着用银膏硬化，在150℃加热90分钟后，在25℃测得铜箔与树脂层A间的90度剥离强度为50牛顿/米。
进而使用粘着有该半导体元件的附有粘着薄膜的配线电路进行丝焊。此时，在260℃的丝焊后，测得25℃下铜箔与树脂层A的90度剥离强度为70牛顿/米。
进而使用该附有粘着薄膜的配线电路，同实施例1一样进行封装工序，制作图3构造的封装体，封装工序中无封装材料渗入配线电路与树脂层A之间等问题发生。封装工序后，在175℃从配线电路及封装材料剥除半导体用粘着薄膜，则90度剥离强度为100牛顿/米，可简单剥除。
实施例12
同实施例11一样制作半导体用粘着薄膜，粘贴于35微米的压延铜箔，形成不同的配线电路，并在配线电路镀金后，进行半导体元件的粘着、丝焊工序、封装工序，制作图5的多个图形连结构造的封装体，所有工序中都无问题发生。封装工序后，在175℃从配线电路及封装材料剥除半导体用粘着薄膜，则90度剥离强度为90牛顿/米，可简单剥除。并且，粘着剂在配线电路及封装材料上几乎无附着残留。进而，分割该多个连结构造的封装体，制作图5的封装个体的过程中，无问题发生。
比较例1
使用厚度125微米、表面施以化学处理的聚酰亚胺薄膜(宇部兴产(股)制，UPILEX SGA)作为支持薄膜。在该支持薄膜的一面，将制造例8中制造的聚硅氧烷聚酰胺嵌段共聚物粘着剂清漆流塑成90微米厚度，在100℃干燥10分钟、300℃干燥10分钟，得到支持薄膜1的一面附有厚度25微米的树脂层A2的图1构造的半导体用粘着薄膜。该树脂层A的玻璃转化温度为182℃，减少5％重量的温度为380℃，在230℃的弹性率不到1MPa。树脂层A的厚度(A)与支持薄膜的厚度(B)的厚度比(A/B)为0.2。接着，以温度250℃、压力8MPa、时间10秒，将该半导体用粘着薄膜粘着于12微米的压延铜箔，在25℃测得钢箔与树脂层A的90度剥离强度为0牛顿/米，搬运时已剥离，后面的工序无法进行。
比较例2
使用厚度125微米、表面施以化学处理的聚酰亚胺薄膜(宇部兴产(股)制，UPILEX SGA)作为支持薄膜。在该支持薄膜的一面，将酚醛树脂类粘着剂清漆流塑成80微米厚度，在100℃干燥10分钟、150℃干燥10分钟，得到支持薄膜1的一面附有厚度25微米的树脂层A2的图1构造的半导体用粘着薄膜。树脂层A的玻璃转化温度为180℃，减少5％重量的温度为280℃，230℃的弹性率为10MPa。树脂层A的厚度(A)与支持薄膜的厚度(B)的厚度比(A/B)为0.2。
接着，以温度250℃、压力8MPa、时间10秒，将半导体粘着薄膜粘贴于压延铜箔，测得铜箔与树脂层A在25℃的90度剥离强度为400牛顿/米，搬运时无剥离的不良情况发生。而且，半导体用粘着薄膜少有卷曲，粘着时操作性良好。进而使用粘贴有该半导体用粘着薄膜的铜箔，同实施例1一样进行金属板加工、半导体元件粘着于配线电路、丝焊工序，则丝焊工序中发生气体释出，以及引线被污染的不良情况。
进行封装工序，制作图3构造的封装体后，在190℃从配线电路及封装材料剥除半导体用粘着薄膜，则90度剥离强度为1300牛顿/米，封装材料部份破损。而且，树脂在配线电路及封装材料上大量附着残留，用N-甲基-2-吡咯烷酮清洗也难以去除。
比较例3
使用厚度25微米、表面施以砂毡处理的聚酰亚胺薄膜(东雷·杜庞(東レ·デユポン)(股)制，商品名：卡朴通EN(カプトンEN)，20～200℃的线热膨胀系数15×10-5/℃，在200℃加热2小时的加热收缩率为0.02％)作为支持薄膜。在该聚酰亚胺薄膜的一面，将制造例9中制造的芳香族聚醚酰胺酰亚胺粘着剂清漆流塑成25微米厚度，在100℃干燥10分钟、300℃干燥10钟，得到在支持薄膜的一面附有厚度4微米的树脂层A的图1构造的半导体用粘着薄膜。该树脂层A的玻璃转化温度为270℃，减少5％重量的温度为440℃，在230℃的弹性率为1700MPa。
接着，以温度280℃、压力6MPa、时间10秒粘着半导体用粘着薄膜于10微米的压延铜箔。粘着后测得树脂层A与铜箔在25℃的90度剥离强度为5牛顿/米。将该粘贴有半导体用粘着薄膜的铜箔加工成配线电路，则在和粘着薄膜的界面处见有蚀刻液的渗透，部份电路发生缺损。而且，因清洗工序中相当多的电路发生剥离，无法进行后面的工序。
从实施例1～12及比较例1～3的结果知道，将金属板加工成配线电路前，半导体用粘着薄膜与金属板在25℃的90度剥离强度大于等于20牛顿/米，而树脂封装后，在0℃～250℃温度范围的至少一点该半导体粘着薄膜和配线电路及和封装材料的90度剥离强度都小于等于1000牛顿/米，通过使用上述可从上述配线电路及封装材料剥离的半导体粘着薄膜，可在金属板加工等各工序中不产生不良情况，以高操作性及生产性制造半导体封装体。

Claims (20)

1.一种半导体用粘着薄膜，其是在金属板的一面粘贴半导体用粘着薄膜后，加工金属板成配线电路，搭载半导体元件，封装后进行剥离的方法中所使用的半导体用粘着薄膜，其特征在于：在支持薄膜的一面或双面形成有树脂层A，将粘贴有半导体用粘着薄膜的金属板加工成配线电路前，树脂层A与金属板在25℃的90度剥离强度大于等于20牛顿/米，且以封装材料封装粘贴有半导体用粘着薄膜的配线电路后，树脂层A与配线电路及与封装材料在0～250℃温度范围的至少一点的90度剥离强度都小于等于1000牛顿/米。
2.如权利要求1所述的半导体用粘着薄膜，其中，以封装材封装装后，树脂层A与配线电路及与封装材料在100～250℃温度范围的至少一点的90度剥离强度都小于等于1000牛顿/米。
3.如权利要求1所述的半导体用粘着薄膜，其中，以封装材料封装后，在将半导体用粘着薄膜从配线电路及封装材料剥除时的温度下，树脂层A与配线电路及与封装材料的90度剥离强度都小于等于1000牛顿/米。
4.如权利要求1所述的半导体用粘着薄膜，其中，树脂层A的玻璃转化温度为100～300℃。
5.如权利要求1所述的半导体用粘着薄膜，其中，树脂层A减少5重量％的温度大于等于300℃。
6.如权利要求1所述的半导体用粘着薄膜，其中，树脂层A在230℃的弹性率大于等于1MPa。
7.如权利要求1所述的半导体用粘着薄膜，其中，树脂层A含具有酰胺基、酯基、酰亚胺基、醚基或二氧硫基的热塑性树脂。
8.如权利要求1所述的半导体用粘着薄膜，其中，树脂层A含具有酰胺基、酯基、酰亚胺基或醚基的热塑性树脂。
9.如权利要求1所述的半导体用粘着薄膜，其中支持薄膜的材质选自芳香族聚酰亚胺、芳香族聚酰胺、芳香族聚酰胺酰亚胺、芳香族聚砜、芳香族聚醚砜、聚苯硫醚、芳香族聚醚酮、聚芳酯、芳香族聚醚醚酮及聚萘酸乙二醇酯所成的群。
10.如权利要求1所述的的半导体用粘着薄膜，其中，各树脂层A的厚度(A)与支持薄膜的厚度(B)的比(A/B)小于等于0.5。
11.如权利要求1所述的半导体用粘着薄膜，其中，在支持薄膜的一面形成有具粘着性的树脂层A，在其反面形成有230℃的弹性率大于等于10MPa、不具粘着性的树脂层B。
12.如权利要求1所述的半导体用粘着薄膜，其中，其厚度小于等于200微米。
13.一种附有粘着薄膜的金属板，其特征在于：粘贴有如权利要求1～12中任一项所述的半导体用粘着薄膜。
14.一种附有粘着薄膜的配线电路，其特征在于：是将如权利要求13所述的附有粘着薄膜的金属板加工成配线电路而得。
15.如权利要求14所述的附有粘着薄膜的配线电路，其中，其是将一面接合于半导体用粘着薄膜的树脂层A而粘着。
16.一种附有粘着薄膜的半导体装置，其特征在于：使用如权利要求1～12中任一项所述的半导体用粘着薄膜。
17.如权利要求16所述的附有粘着薄膜的半导装置，其中，其是由半导体用粘着薄膜、一面接合于半导体用粘着薄膜的树脂层A而粘着的配线电路、电连接于配线电路的外露面的半导体元件、以及封装半导体元件的封装材料所成。
18.一种半导体装置，其特征在于：是从如权利要求17所述的半导体装置剥离半导体用粘着薄膜而得。
19.一种半导体装置的制造方法，其特征在于：是由将如权利要求1～12中任一项所述的半导体用粘着薄膜粘贴于金属板的一面的工序，将金属板加工成配线电路的工序，将半导体元件电连接于配线电路的外露面上的工序，以封装材料封装配线电路的外露面及半导体元件的工序，以及从配线电路及封装材料将半导体用粘着薄膜剥离的工序所组成。
20.如权利要求19所述的半导体装置的制造方法，其中，配线电路是由多个各具有芯片焊垫及内导线的图形所构成，并包含封装工序后或剥离半导体用粘着薄膜的工序后，通过分割封装的的附有粘着薄膜的配线电路，从而得到多个各有一个半导体元件的半导体装置的工序。
CNA2004800004384A 2003-02-19 2004-02-19 半导体用粘着薄膜 ,使用该粘着薄膜的附有粘着薄膜金属板 ,附有该粘着薄膜的配线电路及半导体装置 ,以及半导体装置的制造方法 Pending CN1698200A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003040904 2003-02-19
JP040904/2003 2003-02-19

Publications (1)

Publication Number Publication Date
CN1698200A true CN1698200A (zh) 2005-11-16

Family

ID=32905271

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800004384A Pending CN1698200A (zh) 2003-02-19 2004-02-19 半导体用粘着薄膜 ,使用该粘着薄膜的附有粘着薄膜金属板 ,附有该粘着薄膜的配线电路及半导体装置 ,以及半导体装置的制造方法

Country Status (5)

Country Link
US (2) US7449367B2 (zh)
JP (1) JPWO2004075293A1 (zh)
CN (1) CN1698200A (zh)
TW (1) TW200423316A (zh)
WO (1) WO2004075293A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097531A (zh) * 2009-11-20 2011-06-15 日立电线株式会社 太阳能电池模块的制造方法及太阳能电池用配线基板
CN103000541A (zh) * 2011-09-09 2013-03-27 东琳精密股份有限公司 芯片封装结构的制造方法
CN111386594A (zh) * 2018-03-13 2020-07-07 日立化成株式会社 半导体密封成形用临时保护膜、带有临时保护膜的引线框、带有临时保护膜的密封成形体及制造半导体装置的方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2004075293A1 (ja) 2003-02-19 2006-06-01 日立化成工業株式会社 半導体用接着フィルム、これを用いた接着フィルム付金属板、接着フィルム付配線回路及び半導体装置並びに半導体装置の製造方法
KR20080042940A (ko) * 2004-05-18 2008-05-15 히다치 가세고교 가부시끼가이샤 점접착 시트 및 그것을 이용한 반도체장치 및 그 제조 방법
JP2006295064A (ja) * 2005-04-14 2006-10-26 Hitachi Chem Co Ltd 半導体用接着フィルム、これを用いたリードフレーム及び半導体装置並びに半導体装置の製造方法
JP4601509B2 (ja) * 2005-07-22 2010-12-22 日立オートモティブシステムズ株式会社 モールド形電子回路装置及びその製造方法
DE102005047856B4 (de) * 2005-10-05 2007-09-06 Infineon Technologies Ag Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Systemträger zur Aufnahme der Halbleiterbauteilkomponenten und Verfahren zur Herstellung des Systemträgers und von Halbleiterbauteilen
DE112007001950T5 (de) 2006-08-21 2009-07-02 Innotec Corporation, Zeeland Elektrische Vorrichtung mit platinenloser Montageanordnung für elektrische Komponenten
US7712933B2 (en) * 2007-03-19 2010-05-11 Interlum, Llc Light for vehicles
US8408773B2 (en) * 2007-03-19 2013-04-02 Innotec Corporation Light for vehicles
EP2232592B1 (en) 2007-12-12 2013-07-17 Innotec Corporation Method for overmolding a circuit board
JP2009188147A (ja) * 2008-02-06 2009-08-20 Sanyo Electric Co Ltd 回路装置の製造方法
JP2009252778A (ja) * 2008-04-01 2009-10-29 Sharp Corp 半導体パッケージの製造方法
US20100015340A1 (en) * 2008-07-17 2010-01-21 Zenergy Power Inc. COMPOSITIONS AND METHODS FOR THE MANUFACTURE OF RARE EARTH METAL-Ba2Cu3O7-delta THIN FILMS
JP5440010B2 (ja) * 2008-09-09 2014-03-12 日亜化学工業株式会社 光半導体装置及びその製造方法
JP5300558B2 (ja) * 2009-03-27 2013-09-25 日東電工株式会社 半導体装置の製造方法
US7993981B2 (en) * 2009-06-11 2011-08-09 Lsi Corporation Electronic device package and method of manufacture
TWI421958B (zh) * 2010-08-10 2014-01-01 Adl Engineering Inc 四邊扁平無接腳封裝方法及其製成之結構
TWI401755B (zh) * 2010-08-10 2013-07-11 Adl Engineering Inc 四邊扁平無接腳封裝方法
CN104658923B (zh) * 2010-09-01 2018-08-14 群成科技股份有限公司 四边扁平无接脚封装方法及其制成的结构
US9899329B2 (en) 2010-11-23 2018-02-20 X-Celeprint Limited Interconnection structures and methods for transfer-printed integrated circuit elements with improved interconnection alignment tolerance
JP5803276B2 (ja) * 2011-05-26 2015-11-04 富士通株式会社 半導体装置の製造方法
US8889485B2 (en) 2011-06-08 2014-11-18 Semprius, Inc. Methods for surface attachment of flipped active componenets
WO2013188678A1 (en) 2012-06-13 2013-12-19 Innotec, Corp. Flexible light pipe
TWI500090B (zh) * 2012-11-13 2015-09-11 矽品精密工業股份有限公司 半導體封裝件之製法
US9530718B2 (en) * 2012-12-26 2016-12-27 Intel Corporation DBF film as a thermal interface material
US9870978B2 (en) * 2013-02-28 2018-01-16 Altera Corporation Heat spreading in molded semiconductor packages
EP3164150B1 (en) 2014-07-02 2020-11-04 CSL Behring Lengnau AG Modified von willebrand factor
US9799719B2 (en) 2014-09-25 2017-10-24 X-Celeprint Limited Active-matrix touchscreen
CN105684142B (zh) * 2014-09-29 2018-05-08 新电元工业株式会社 半导体封装件的制造方法以及半导体封装件
EP3420582A1 (en) 2016-02-25 2019-01-02 X-Celeprint Limited Efficiently micro-transfer printing micro-scale devices onto large-format substrates
WO2018091459A1 (en) 2016-11-15 2018-05-24 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US10600671B2 (en) 2016-11-15 2020-03-24 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US10395966B2 (en) 2016-11-15 2019-08-27 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US11024608B2 (en) 2017-03-28 2021-06-01 X Display Company Technology Limited Structures and methods for electrical connection of micro-devices and substrates
KR102668763B1 (ko) * 2018-03-12 2024-05-22 가부시끼가이샤 레조낙 반도체 밀봉 성형용 가보호 필름, 가보호 필름 구비 리드 프레임, 가보호 필름 구비 밀봉 성형체 및 반도체 장치를 제조하는 방법
WO2020255975A1 (ja) * 2019-06-19 2020-12-24 昭和電工マテリアルズ株式会社 半導体封止成形用仮保護フィルム、仮保護フィルム付きリードフレーム、仮保護フィルム付き封止成形体、及び半導体装置を製造する方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2781019B2 (ja) 1989-09-06 1998-07-30 新光電気工業株式会社 半導体装置およびその製造方法
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
EP0553612B1 (en) * 1992-01-07 1996-08-21 Hitachi Chemical Co., Ltd. Polyimides, thermosetting resin compositions containing the polyimides, formed articles of the resin compositions, and production process of the polyimides
US6821821B2 (en) * 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
JPH1012773A (ja) 1996-06-24 1998-01-16 Matsushita Electron Corp 樹脂封止型半導体装置およびその製造方法
JP3347026B2 (ja) * 1997-07-23 2002-11-20 株式会社巴川製紙所 電子部品用接着テープ
JPH11121646A (ja) 1997-10-14 1999-04-30 Hitachi Cable Ltd 半導体パッケ−ジおよびその製造方法
US6586081B1 (en) * 1999-03-12 2003-07-01 Kaneka Corporation Polyimide/metal laminate, and electric/electronic equipment bases, magnetic recording bases, solar battery bases, coating film for aerospace materials and filmy resistance elements with the use thereof
JP2000294580A (ja) 1999-04-12 2000-10-20 Nitto Denko Corp 半導体チップの樹脂封止方法及びリ−ドフレ−ム等貼着用粘着テ−プ
US6700185B1 (en) 1999-11-10 2004-03-02 Hitachi Chemical Co., Ltd. Adhesive film for semiconductor, lead frame and semiconductor device using the same, and method for manufacturing semiconductor device
TW578222B (en) * 2002-01-11 2004-03-01 Mitsui Chemicals Inc Semiconductor wafer surface protective adhesive tape and backside process method of semiconductor wafer using the same
JPWO2004075293A1 (ja) 2003-02-19 2006-06-01 日立化成工業株式会社 半導体用接着フィルム、これを用いた接着フィルム付金属板、接着フィルム付配線回路及び半導体装置並びに半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097531A (zh) * 2009-11-20 2011-06-15 日立电线株式会社 太阳能电池模块的制造方法及太阳能电池用配线基板
CN103000541A (zh) * 2011-09-09 2013-03-27 东琳精密股份有限公司 芯片封装结构的制造方法
CN103000541B (zh) * 2011-09-09 2016-06-01 东琳精密股份有限公司 芯片封装结构的制造方法
CN111386594A (zh) * 2018-03-13 2020-07-07 日立化成株式会社 半导体密封成形用临时保护膜、带有临时保护膜的引线框、带有临时保护膜的密封成形体及制造半导体装置的方法
US11682564B2 (en) 2018-03-13 2023-06-20 Resonac Corporation Temporary protective film for semiconductor encapsulation molding, lead frame provided with temporary protective film, encapsulated molded body provided with temporary protective film, and method for manufacturing semiconductor device
CN111386594B (zh) * 2018-03-13 2023-10-13 株式会社力森诺科 半导体密封成形用临时保护膜、带有临时保护膜的引线框、带有临时保护膜的密封成形体及制造半导体装置的方法

Also Published As

Publication number Publication date
US20060043607A1 (en) 2006-03-02
WO2004075293A1 (ja) 2004-09-02
US7449367B2 (en) 2008-11-11
JPWO2004075293A1 (ja) 2006-06-01
TW200423316A (en) 2004-11-01
US20090053498A1 (en) 2009-02-26

Similar Documents

Publication Publication Date Title
CN1698200A (zh) 半导体用粘着薄膜 ,使用该粘着薄膜的附有粘着薄膜金属板 ,附有该粘着薄膜的配线电路及半导体装置 ,以及半导体装置的制造方法
CN1189936C (zh) 半导体用粘接膜、使用了该膜的引线框、半导体装置及其制造方法
CN1300845C (zh) 半导体装置制造用粘合薄片、以及应用该薄片的半导体装置的制造方法
CN1159151C (zh) 软质基板
CN100335534C (zh) 聚酰亚胺薄膜及其制造方法,和使用聚酰亚胺薄膜的聚酰亚胺/金属叠层体
CN1882224A (zh) 配线基板及其制造方法
CN1280883C (zh) 半导体装置制造用的粘接片
TWI761666B (zh) 半導體密封成形用暫時保護膜、帶暫時保護膜的引腳框架、帶暫時保護膜的密封成形體及半導體裝置的製造方法
US7843045B2 (en) Thermoplastic resin composition for semiconductor, adhesion film, lead frame, and semiconductor device using the same, and method of producing semiconductor device
WO2019176597A1 (ja) 半導体封止成形用仮保護フィルム、仮保護フィルム付きリードフレーム、仮保護フィルム付き封止成形体及び半導体装置を製造する方法
JP3719234B2 (ja) 半導体用接着フィルム、およびこれを用いた半導体用接着フィルム付きリードフレームならびに半導体装置
CN1692017A (zh) 柔性金属层状产品和耐热粘合剂组合物
CN1622279A (zh) 半导体器件制造用粘接片及用此粘接片的半导体器件和制法
JP2003249617A (ja) 半導体用接着フィルム
JP2007073921A (ja) 半導体用フィルム付複合金属層、半導体用フィルム、これを用いた配線回路付フィルム及び半導体用フィルム付半導体装置、半導体装置並びに半導体装置の製造方法
JP2006295064A (ja) 半導体用接着フィルム、これを用いたリードフレーム及び半導体装置並びに半導体装置の製造方法
JP3373848B2 (ja) 半導体用接着フィルム
TWI839533B (zh) 半導體密封成形用暫時保護膜、捲盤體、帶有暫時保護膜的引線框架、帶有暫時保護膜的密封成形體以及製造半導體裝置的方法
CN1485199A (zh) 金属层压体
JP3445266B2 (ja) 半導体用接着フィルム
JP2007335843A (ja) 半導体用接着フィルム付き金属板、これを用いてなる半導体用接着フィルム付き配線基板および半導体用接着フィルム付き半導体装置ならびに半導体装置およびその製造方法
TW202146608A (zh) 半導體密封成形用臨時保護膜及其製造方法、附有臨時保護膜之引線框、被臨時保護之密封成形體以及製造半導體封裝之方法
JP2005220356A (ja) 半導体用接着フィルム、およびこれを用いた半導体用接着フィルム付きリードフレームならびに半導体装置
JP2004259939A (ja) 半導体用接着フィルム、半導体用接着フィルム付きリードフレーム及びこれらを用いた半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication