CN1689258A - 用锁相环,采样速率转换,或由网络帧速率产生的同步时钟,在网络上以网络帧速率发送和接收数据的通信*** - Google Patents

用锁相环,采样速率转换,或由网络帧速率产生的同步时钟,在网络上以网络帧速率发送和接收数据的通信*** Download PDF

Info

Publication number
CN1689258A
CN1689258A CN03822944.7A CN03822944A CN1689258A CN 1689258 A CN1689258 A CN 1689258A CN 03822944 A CN03822944 A CN 03822944A CN 1689258 A CN1689258 A CN 1689258A
Authority
CN
China
Prior art keywords
clock
network
port
frequency
source port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03822944.7A
Other languages
English (en)
Other versions
CN1689258B (zh
Inventor
D·J·奈普
S·I·阿克哈尔
J·G·玛德克斯
J·B·加拉斯
M·温克尔曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Standard Microsystems LLC
Original Assignee
Oasis Silicon Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/218,361 external-priority patent/US7272202B2/en
Priority claimed from US10/218,349 external-priority patent/US7106224B2/en
Application filed by Oasis Silicon Systems Inc filed Critical Oasis Silicon Systems Inc
Priority claimed from PCT/US2003/025182 external-priority patent/WO2004017544A2/en
Publication of CN1689258A publication Critical patent/CN1689258A/zh
Application granted granted Critical
Publication of CN1689258B publication Critical patent/CN1689258B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0647Synchronisation among TDM nodes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0016Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0029Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

提供一种通信***,该通信***的源端口和目标端口以及方法,并可用于按可能的三种方法中的一种方法来传送数据。通过网络以某一帧采样速率传送数据,所述帧采样速率可与源端口或目标端口内的采样速率或主时钟相同或不同。如果已知所述源端口的采样速率,可以用目标端口内的PLL及简单地应用源端口内的相位比较器,来创创建目标端口的采样速率。相位比较器将所述网络传输速率和所述源端口采样速率的所述相位和频率差转送给所述目标端口,然后,所述目标端口产生等于所述源端的本机时钟,然后编译音频数据,所述音频数据可以源端口采样的相同速率来播放。在经济可行的地方,源端口可使用采样速率转换。然而,如果在网络上转发对应于所述同步网络的帧传输速率的所述源端口采样速率,较佳地是在目标端口进行采样速率转换。采样速率转换器可从目标端口的传送信息中简单地产生播放速率。然而,采样速率转换又比较相对相位差变化,类似于由数字PLL模式的比较的相位差。作为进一步替代,可使用源端口和目标端口内的小数分频器,从网络帧速率中获得源端口和目标端口内的采样速率。

Description

用锁相环,采样速率转换,或由网络帧速率产生的同步时钟,在网络上以 网络帧速率发送和接收数据的通信***
发明背景
发明领域
本发明涉及通信***,例如,适用于在具有某一帧传输速率的网络上发送流数据和非流数据的互连节点网络,其中,该帧传输速率不同于源端口或目标端口的数据采样速率,源端口较佳地包括,用于比较网络帧速率和源端口或目标端口采样速率之间相位变化的相位比较器。源端口或目标端口内的端口较佳地包括用于同步网络的帧传输速率,以及产生源端口和目标端口的采样速率和主时钟的电路。
相关技术描述
众所周知,通信***一般都至少含有通过传输线互连的两个节点。各个节点可以包括一个数据源和一个数据终点。如果将节点配置成能向网络发送数据,则该节点可称之为源端口。另一个节点配置成能从网络接收数据,则有时将该节点称之为目标端口。一个节点可配置成:在一件事务处理时能提供源数据,而在另一件事务处理时能接收数据,并因此称之为收发器。各个源端口和目标端口都可以一个端口所构成,下文中称之为源端口和目标端口。源端口用于将源数据输入网络,而目标端口从网络接收数据。源端口可以与耦合源端口中的其它子列充的集成电路配置在单块基片上。类似的,目标端口可以是目标端口中的一个集成电路。
总之,希望网络传输线不仅可适用于数字数据,而且还可适用于获取诸如由计算机械所发出的声音数据、音频数据、视频数据、或同步数据之类的其它数据。因此最佳的传输线是一种能从多媒体设备接收信息的传输线,本文将多媒体定义为能通过网络以任何格式传送信息的任何硬件和/或软件模块。传输线既可以是铜线,光纤,也可以是无线传输介质。
有许多种多媒体设备。例如,多媒体设备可以包括:电话,激光(CD)播放机,数字影蝶(DVD)播放机,计算机,放大器,扬声器,或任何能通过网络传输线发送和接收各种不同类型数据的其它设备。
流行的数据类型包含流数据或打包数据。流数据是一种在网络源端口所产生的样本之间具有时间关系的数据。在传输线的两端必需维持这些样本间的关系,以防止例如间隙或频率改变之类的明显的误差。时间关系的损失会使目标端口的接收机出现抖动,回波,或,在更坏的情况中,会引起语音或视频流数据的周期性消失。与流数据相反,打包数据是一种不需要维持数据采样速率或数据时间关系的数据,而是可通过传输线以不连贯的同步方式来传送。数据包能在传输线上以该传输线传送数据的任何实际速率并且在任何方式下都不依赖于任何采样频率来传送,因为打包数据一般可看成非采样数据。
依据源端口(或目标端口)的本机时钟和网络帧传输速率之间的频率差,流数据在网络上能同步地或等时地发送。如果节点本机的采样速率(即“fs”)和传输线的帧同步速率(即,“FSR”)是相同频率,那么,流数据可在网络上同步发送。然而,在多种情况下,FSR不同于fs。于是,采样速率必需改变(或转换)或者流数据在网络上必需等时地发送,这里,等时传送协议可用于调节两者的频率差,以防止显而易见的间隙,误差,抖动,或回波。
一种防止等时发送数据的方法是在将数据发送到网络之前在源端口对数据进行采样速率转换。市场上有几种当前可用的采样速率转换器。例如,AnalogDevices(模拟器件)公司提供产品号AD1896,能将由本机时钟所提供的采样速率转换成例如同步于另一时钟的另一采样速率。因此,如果的确需要应用一种能使fs与FSR相匹配的***,则增加或减少采样速率都是十分有利的。
为了实现网络环境中的采样速率的转换,就需要一种频率比较器,以对本机采样速率时钟与帧传输速率进行比较结果,并依据频率比较,修改采样速率,使其匹配于FSR。传统的比较器一般都使用定时器,该定时器可在多个时钟周期产生若干样本之后,以公式化来表示频率比较。一旦已经产生了必需的时钟周期数,就可测量频率差,以及例如设置在采样速率转换器内的FIR数字滤波器的脉冲响应系数。当然,这需要相当复杂的数字滤波器和数字信息处理器(DSP),以及每个源端口内耗时的频率比较器。例如,如果来自DVD的音频信息必须进行采样速率转换,那么,来自DVD的多信道流数据将需要相当昂贵的DSP来执行该采样速率转换。这样,在某些情况中,实现采样速率转换是相当复杂,并且代价很昂贵。而且,如果使用采样速率转换,频率比较机制常常需要占用很长的时间,并因此将附加的抖动及可听见的伪像引入到目标端口所接收到的数据中。
如果使用的话,可在网络的源端口采用典型的采样速率转换器。DVD本身包含压缩的数据。在将数据采样速率转换成网络帧速率之前,必须先解压所压缩的数据。因此,在网络上可发送已解压的,经采样速率转换的数据。不幸地,发送已解压的数据比发送压缩数据会占用更多的网络带宽。因此,希望在目标端口进行采样速率转换,而不是在源端口。然而,等时数据的帧速率不能用在目标端口,因为它不同于源端口的采样速率。
例如,如果多媒体设备只含有较少的通道及较低的比特分辨率,则可在源端口进行传统的采样速率转换。采用具有超长时的计数器来增加采样速率和帧速率的比较精度会引起抖动。如果需要避免抖动,或如果采样速率转换证明对相当复杂的多媒体设备输出来说太贵的话,那么,应当使用等时传送来替代采样速率转换。对于要进行传送的各个数据通道,等时数据传送可能需要一个附加字节。希望从传统技术上获得改进。所希望的等时传送技术应当在目标端口使用采样速率转换(通过网络发送的相对相位变化或频率信息),能够使用源端口和目标端口内的锁相环(PLL)(采用在已知的源端口和目标端口中的倍频因子和分频因子以及与网络FSR相同步),或者能使用仅在目标端口的PLL(通过网络所发送的相位差)。用目标端口的采样速率转换,同步于网络的任何速率,或在目标端口,而不是源端口的单PLL,同步或等时传输数据的期望机制都是传统传输技术的优点及改进,下面将详细地陈述。
发明摘要
通过改进上述的通信***能够大部分解决了上面所概述的问题。能将该通信***实现成通过网络同步地或等时地传输采样数据。如果同步地传送流数据,那么能在源节点实现采样速率转换。更具体地说,在源节点的一个端口(即,源端口)能进行采样速率转换。替代地,可同步地发送数据(虽然考虑到源端口/目标端口速率与帧速率的差别使用于等时传送的机制,并不需要在源端口进行采样速率转换。因此,在后一种情况中,源端口和目标端口可以使用一种电路,例如,含有分频器和倍频器的同步电路,以解决在源端口及目标端口时钟和用于同步网络上帧传输的时钟,即FSR,之间的差别。源端口和目标端口的时钟较佳地是相同的速率,即,来自多媒体的数据流的采样速率fs。假定源端口和目标端口的时钟速率是相同的,分频因子仍可以稍微不同于网络的FSR。这种技术用网络的帧传输速率(即,FSR)的时钟恢复能任意地设置本机时钟,并在下文中称作为任意速率同步。
如果采样速率转换证明某些多媒体设备太贵,并且源端口采样时钟(fs)不能同步于网络帧传输速率,则PLL可以使用并仅对目标端口单独地定义。源端口可简单地使用一个相位比较器,以比较源端口本机采样时钟(fs)和网络帧速率(FSR)之间的相位差。然后,将该相位差传送给目标端口。例如,本机晶体所提供的本机时钟可不同于FSR,然而,目标端口内的PLL可快速地锁定本机源端口时钟,并以源端口本机时钟采样速率,进行例如倾听来自源端口的音频数据流所需的数-模转换及放大功能。
如果采样速率转换在源端口是可行的,那么当在源端器进行采样时,并在发送到网络之前,能对数据进行采样速率转换。然而,目标端口的采样速率转换比源端口的采样速率转换有许多优点,特别是,如果源数据是压缩的。如果在目标端口发生采样速率转换,则类似于PLL实施例,在源端口必需使用相位比较器。然而,替代仅发送fs和FSR之间的相位差,相位比较器可以发送下列几种信息:(i)在FSR连续周期内所产生的两组相位差,(ii)在几个分离的FSR周期内所产生的两组相位差,(iii)在连续周期或几个分离周期内的相位差变化,(iv)频率差。根据信息格式,将来自源端口相位(或频率)比较器的信息经网络发送给目标端口,那么即使通过网络等时发送数据,但目标端口还存在着fs和FSR之间的差值。形成相对于FSR的fs,然后,目标端口可以进行采样速率转换,以在目标端口得到采样时钟fs。这样,目标端口的放大器或D/A转换器能以采样时所用的相同速率来播放音频信息,而在网络上仍以不同速率发送。
多媒体设备能够产生多信道,高比特分辨率且能避免在源端口进行复杂的采样速率转换,只是替代地在源端口简单地使用一个相位比较器。相位比较器能确定一个采样时钟内的相位差,并将该相位差传给目标端口,它可重新创建抖动最小的源端口采样速率。这样,虽然源端口本机时钟可以是晶体振荡器,但通过网络所传送的相位差(或从相位差的相对变化中计算的频率差),可从源端口时钟重新创建目标端口时钟。
如果多媒体设备不能产生过分复杂的输出,那么,可在源端口进行采样速率转换。然而,较佳地的是,还可利用源端口的简单相位比较,在目标端口进行采样速率转换。相位比较器比较在能产生本机采样速率的本机时钟和网络FSR之间的相对相位差。一个采样时钟(或FSR时钟)和另一个采样时钟(或FSR时钟)之间相位差的变化可表示频率的差异。在采样速率转换实施例中,将相位信息转送给目标端口的采样速率转换器,为采样速率转换器创建合适的数字滤波系数,以将数字采样频率转换成网络帧速率或目标端口的本机基准时钟。目标端口的采样速率转换器接收等时数据和相位或频率信息,并然后将按特定数字采样频率所发送的等时数据转换成网络传输速率,FSR,或目标端口的本机基准时钟频率。
在目标端口(而不是源端口)的数字PLL情况中,本机时钟是远距离创建的,即,远离源端口采样时钟。在采样速率转换中,迫使等时接收的数据传输速率匹配于以网络FSR或目标端口的本机时钟同步传输的数据。任意速率可从已知的和较佳固定的网络时钟或FSR中同步创建源端口和目标端口的本机时钟。举例来说,FSR可以是48KHz或是44.1KHz。不管FSR,通过使用源端口和目标端口的分频器和/或倍频器,可迫使源端口和目标端口的采样时钟互相相等,可以是48KHz,或是44.1KHz。分频器和倍频器的组合可以构成例如在源端口和目标端口的PLL中使用的小数分频器。目标端口采样速率转换实施例将数据速率转换成网络帧速率,或目标节点本机的时钟速率,数字PLL实施例创建目标端口时钟,而任意速率同步实施例创建以来自FSR的相同速率创建目标端口和源端口时钟。然而,在各个实施例中,都可由发送的时钟信息来创建或从网络中获得本机时钟。
因此,本通信***包括通信网络。网络也可包括源端口和目标端口。源端口和目标端口可分别配置在网络的源节点和目标节点内。较佳的是,将源端口保持在单块基片所构成集成电路内,相类似,将目标端口也保持在单块基片上的集成电路。源端口和目标端口由通信链路分开,通信链路可以是有线的或无线的,并能包括有线配置中的光纤或铜线。
数字PLL实施例情况中的源端口包括比较器,将比较器耦合成能比较用作网络数据传输帧的传输时钟和源端口本机的采样时钟之间的相位差。目标端口包括PLL,耦合成能产生目标端口本机的时钟,当通过网络发送时,该时钟的相位和频率锁相于源端口的本机采样时钟。源端口内的比较器可通过网络上转送相位差,而目标端口可使用该相位差锁相于源端口的采样时钟,以便于重新创建目标端口本机时钟。
在采样速率转换实施例的情况中,源端口内的比较器比较帧传输时钟和远离该节点的采样时钟之间相位差的变化。较佳的是,在目标端口进行采样速率转换,由此,可由源端口比较器发送相位或频率差信息。可对帧传输时钟的连续周期,或可能分离的N个周期来计算相位差的变化。如果计算,必须等待第N个周期,则对连续周期的计算将允许频率差检测比更快地发生(P)5-8~9)。然而,计算分离的N个周期,则将增加频率差的精度或分辨力。各个相位差的比特值,或表示相位差变化的比特值,或表示由相位差变化所计算得到的频率差的比特值都可通过网络发送给目标端口的采样速率转换器。
在任意速率同步实施例的情况中,通过倍频和分频网络的FSR,源端口和目标端口可创建合适的本机时钟。源端口可能需要例如27MHz的主时钟。为了从48KHz的FSR中创建主时钟,倍频器和分频器就必须含有约1125/2的比率。为了从44.1KHz的FSR中创建主时钟,则需要30000/49比率的倍频器和分频器。目标端口也包括用于产生主时钟的倍频器和分频器。然而,所需要目标端口的主时钟不是27MHz。替代地,目标端口的主时钟可直接用于使数据帧与源端口所输出的数据速率相同步,以便在目标端口的本机放大器和/或数-模转换器中能精确地回放数据。依据重新编译流数据所需的目标端口本机频率和网络的FSR,目标端口内的主时钟可具有约为FSR的1.0,147/160或约为160/147的整倍数的频率。
无论通信***或网络应用源端口的单个比较器和目标端口的数字PLL,源端口和目标端口内的采样速率转换,或源端口和目标端口内的任意速率同步,本通信***应用下面描述的源端口和目标端口,这些端口可以是多媒体设备的一部分或是连接到所述多媒体设备的网络接口内的一部分。由此,该通信***适应于流同步数据或流等时数据。在多媒体设备是数据流设备的地方,源端口可以是例如DVD播放机,CD播放机,或数字视频广播(DVB)接收机。因此,目标多媒体设备可以是放大器,数-模转换器,和/或喇叭。
附图简述
在阅读下面详细描述并在参考附图后,本发明的其它的和优点将变得显而易见,图中:
图1是互连节点通信***的框图,该通信***能发送各种类型的数据,例如流数据(同步或等时数据),控制数据和打包数据(即,异步数据);
图2是网络接口的框图,更具体地说,涉及多媒体设备,所述多媒体设备能将采样数据驱动到含有采样速率转换器的源节点的源端口,所述采样速率转换器可由采样速率和网络帧速率之间的频率差控制;
图3是网络接口和框图,更具体地说,涉及多媒体设备,所述多媒体设备能将采样数据驱动到含有相位比较器和/或频率比较器的源节点的源端口,所述相位比较器和/或频率比较器比较采样速率和网络帧速率之间的相位或频率差,并通过网络转送该信息,以便于目标端口的PLL在目标端口重新产生源端口的采样速率,或在目标端口采样速率转换器产生适合的数字滤波器系数;
图4是显示采样速率与帧速率比较的时序图,所述比较产生目标端口PLL所需的相位差,和/或也构成两个相位差之间的相关性,用于计算目标端口采样速率转换所需的频率差;
图5是通过网络所发送的几个连续数据帧的平面图,其中,各帧含有一段表示保留的时间间隙,用于发送一个或多个信道的流等时或同步数据,或异步数据,并在连续帧上定期发送一个字节,该字节表示目标端口PLL所需的相位差,或目标端采样速率转换所需的相位变化或频率差;
图6是目标端口网络接口的框图,该网络接口接收在采样速率和网络数据帧速率之间的相位差,相对相位变化,或频率差,所述网络数据是等时发送给目标端口且用于进行目标端口采样速率转换;
图7是目标端口PLL的框图,较佳地是一种数字PLL实现,它将源采样速率和网络帧速率之间的相位差减去目标采样速率和网络帧速率之间的相位差,不管网络帧速率,都可将所创建的目标端口时钟速率锁定源端口采样速率;
图8是倍频和分频整数的框图,利用网络速率的公共帧速率,不需要必须在源端口或目标端口进行采样速率转换,就能在源端口和目标端口产生时钟,所述时钟用于在源端口采样流数据,并在目标端口以与采样时相同速率播放该采样数据;
图9是显示一些倍频和分频比率的表格,可适用于图8中任意速率同步传输模式所使用的44.1KHz和48KHz典型采样速率和帧传输速率;及
图10是替代电路框图,可用于进行网络帧速率到源端口主时钟或采样速率以及目标端口采样速率的分式转换。
虽然本发明便于进行各种修改和替代格式,通过附图中的例子示出它的特定实施例,并且本文进行了详细的描述。然而,应当明白:附图和详细的描述并不试图将本发明限制于所披露的特定方式,但正相反,本发明试图覆盖所有由附加权利要求所定义的本发明的精神和范畴内的修改,等效及替代方式。
较佳实施例描述
现在参考附图,图1描述一例通信***10的实例。通信***10包括多个互连的节点12。为了简化地说明,仅仅只示出四个节点。然而,应当明白:***10可包括多于4个节点,并也可包括多个互连网络。图1中所示的网络是环形或环路形。然而,同样应明白:网络主干可以总线,星形或任何其它网络可用的拓扑结构。连接在节点12之间的是相应的传输链路14。传输链路14可以是光学,声学或电传输线(有线或无线)。
各个节点12较佳地处于某一特定区域。在各个节点内至少有一台多媒体设备。如节点12d所示,一个节点可以含有多台多媒体设备16。如果存在多台局部装置16,那么,在多媒体设备16之间可使用按环路或总线拓扑结构的本机传输线或本机总线,如由替代的假象线17所示。
连接在装置16和节点12网络之间的是网络接口20。如果多媒体设备16局限于一个节点12,网络接口20可放置在本机总线17和网络之间。接口20包括通信端口(即,双向发送和接收端口),且可安置在节点12内的装置16之间进行传送通信。通信端口也可设置在各台多媒体设备16内,并根据它的配置,可包括:时钟引线,一条或二条信号引线以及至少一条数据引线或一对数据引线。应该意识到的是,网络接口功能可设置在一台或多台多媒体设备16内,或网络接口可与多媒体分开。一台多媒体设备16可设置在单块其片上,并且网络接口也可设置单块基片上。这样,通信端口就可以置在例如网络接口的单块基片上或在多媒体设备的单块基片上找到,该单块基片可以含有或不含有网络接口。通信端口也可是源端口或是目标端口。源端口定义为能将数据发送给网络或本机总线的端口,而目标端口是期望从源端口接收数据的端口。例如,第一节点内的源端口能将数据发送给网络,由第二节点内的目标端口接收,然后,第二节点也能作为源端口运行,用于将这些数据转发给含有目标端口的其它节点,等等,直至数据最后能够驻留在它所期望的目的端口。由此,可将源端口看用为起始端口,而将目标端口看作为最终目的地。
较佳地,依据用于网络上发送数据的实施例,网络接口20可包括:PLL,DSP,或简单的相位比较器。替代地,相位比较器既可设置于网络接口20内,也可设置于网络接口20外,并简单地构成通信节点的一部分。另外,网络接口20例如可在多媒体设备本身内。多媒体设备,可在节点内设置一台或多台,它是能发送和/或接收多媒体信号的任何一种装置。多媒体信号包含:声音,音频,视频,数据文件,或可执行数据程序。这种装置的例子包括电话,传感器,CD播放机,DVD播放机,摄影机,喇叭,监视器,计算机,个人数据助理(PDA),调频立体声,导航***等。
依据一个例子,多媒体设备可设置在汽车内,并且在汽车内应用了通信***10,以便于使得多媒体设备互相连接或连接到同辆汽车其他节点内的多媒体设备,或连接到另一辆汽车,卫星,或固定基站。依据数据是否在多媒体设备16内加密或编码,通信***10允许,以流数据(同步或等时),控制数据或异步(打包的)数据的方式将这样的信息传送给目标端口。另外,通信***10允许在通信线14内创建的一个或多通道上或本机总线17上传送所有四种类型的数据。由此,通信***10适应不同类型的数据,以将多功能性添加到可以使用的各种类型多媒体设备16。
应认识到:一台或多台多媒体设备16可以按高于或低于传输线14的帧同速率(FSR)的采样速率来采样数据。例如,多媒体设备16可以按约44.1KHz采样的CD播放机。例如,CD播放机可以是例如每样本音频通道为16比特速率的流数据(32比特/立体声通道),由此可产生传输线的bps波特率为32比特/立体声样本×44.1K样本/秒=1.4112Mbps(比特/秒)。可采用几种方法对来自该装置的不归零(“NRZ”)数据进行编码。也可用例如已知的米勒(Miller)编码技术对数据进行编码。其它编码包括双相编码,或者编码不会使所编码的比特流形成累积DC值。后一种编码机制常称作为DC自适应编码,并在普通转让的其同待批专利申请号09/710220,标题为“在能避免编码DC累积并能用非法编码同步解码器及检测传输误码的通信***内的编码器”中进行了描述。
如果传输线14上的帧同步速率(FSR)不是48KHz(例如,可选择FSR以匹配于CD采样速率44.1KHz),那么,来自48KHz采样的DVD播放机的流音频数据就不能经过传输线14同步地放置到另一个节点(即,喇叭)。如果该数据不是在源端口进行采样速率转换,该流数据能按等时流数据发送。这样,如果仅比较相位差,并将该相位差与数据定期地发送,即使数据是等时地发送,目标端口也能重新编译源端口上的采样速率。
如果流数据在传输线14上等时地发送,如果源端口采样速率高于网络的FSR,需要在每帧内保留一个附加字节。而且,相位差也需要能定期放置在数据帧内的一个附加字节,以便于目标端口PLL计算它的本机时钟,用于同步数字PLL实施例的源端口采样速率。例如,如果网络的FSR可用于编译源端口的采样速率和目标端口主时钟,则在源端口和目标端口可使用合适的分频和倍频电路,且实际上可使用相同的分频因子,因为FSR的确维持不变,并对例如任意速率转换和同步实施例中某一给定事务处理,源端口和目标端口都锁相于相同的速率。
图2详细地描述如果在源端口产生采样速率转换时,源端口的一些关键元件。当节点12配置成源端口时,节点12包括多媒体驱动器20。驱动器20包括能产生音频和视频数据的任何设备。这样一种驱动器的例子包括:DVD驱动器,CD驱动器,或可能是DVB接收机。来自驱动器20的数据放置进节点并最终作为比特数据放置到网络。首先,必须按稳定和周期性的采样速率(fs)对数据进行采样。例如,DVD驱动器能播放电影碟片或音频碟片。电影碟片上的音频信息具有44.1KHz或48KHz的采样速率,并一般是压缩的。然而,音频碟片上的音频信息典型地是44.1KHz或48KHz的PCM音频,具有允许这两种频率几倍的采样速率。广播DVB也同样含有44.1KHz或48KHz采样速率的压缩音频。
fs采样速率一般来自本机基准时钟,该本机基准时钟例如为27MHz,可用于DVD驱动器,该DVD驱动器主要包括机械驱动器和用于同步本机基准时钟的***芯片。另一方面,DVB接收机使用PLL,该PLL锁相于由接收机接收的广播比特流。一个基于PLL的晶体振荡器能从接收到的比特流时钟中产生主基准时钟,或者,然而能够使用更简单的时钟产生技术,如下面将描述的。
较佳地,采样速率应为或接近于帧同步速率。如图2所示,采样速率(fs)可以为帧同步速率(FSR1),该帧同频速率(FSR1)不同于由网络当前使用的帧同步速率(FSR2),即网络可以锁相于FSR2,另一台多媒体设备以该FSR2在网络上同步地发送数据。例如,采样速率可为44.1KHz,然而,网络或许锁相于不同的采样速率48KHz。为了改变从驱动器20采样的频率,可以使用采样速率转换器22。典型的采样速率转换器22可使用某种格式的数字滤波,例如采样保持滤波器,线性内插滤波器,或更复杂的多级内插判决滤波器。虽然采样速率转换器设置在源端口,则它们通常不能在目标端口找到,因为等时发送的数据未含有在目标端口需要进行采样速率转换的原采样时钟。图2示出源端口的采样速率转换;然而,应当明白:放置在源端口的相位/频率比较器也可以应用在目标端口,而不是源端口。
如果源多媒体设备正在输出压缩数据,可以期望在目标端口执行采样速率转换。如果传统采样速率转换是在源端口进行,该压缩数据必须在发生转换之间进行解压。这需要在网络的多个信道上发送解压后的数据,会形成低效率的传输机制和消耗不适当的网络传输带宽量。为了带宽的目的,一种更有效的传输机构是使数据保持压缩,并在网络上发送压缩的数据,然后,在目标端口进行解压,同时在目标端口进行采样速率转换。然而,这会涉及到发送原采样速率和帧速率之间的相位差,或者发送原采样速率和网络上的网络帧速率之间的实际频率差。
图2所示的源端口采样速率转换器20,可用于将采样速率转换为高于或低于网络上所发送的频率帧传输速率的特殊目的。因此,如果fs的确需要转换以使它等于该帧传输速率,多媒体设备能将多比特多信道输出按fs分流成每一帧及每帧。匹配于帧传输速率的采样速率确保了在连续帧上维持样本间的时间关系,因此不存在目标端口经受的间隙。
为了将采样速率转换成当前网络的帧传输速率(即从FSR1转换到FSR2),就必须知道采样速率和当前网络传输速率(即FSR2)之间差异。重要的是尽可能快地进行频率比较,并不能延迟太久。例如,在连续的FSR周期内进行比较。然而,如果需要更高的分辨率,那么就要在多个(N)帧速率周期上进行比较,而不再是简单的两个连续周期。传统的频率计数器证明是不适当的,因为在能确定频率差之前必须使得远远超过N的许多样本无效,由此,会将不适当的抖动加到中间部分的采样速率转换数据中。
图2描述了在模块24执行的相对相位比较。fs(或FSR1)和FSR2之间的相位差可以在一个时钟周期内确定,而在下个时钟周期内可产生fs和FSR2间的一个连续相位差。如果该相位差依据哪个信号用作为基准信号而增加或减少,能在最长两个时钟周期内确定一个频率,或如果需要更高的精度或分辨率,能在N周期内确定该频率。频率确定是基于已知的fs,并然后依据相位差的变化从fs中计算FSR2。这证明优于传统的频率检测器,该频率检测器需要许多个时钟周期。
第二相位差Δ2减去第一相位差Δ1,由此表示等同于频率差的相位差变化。如果简单取一个相位差,或许是:以相同频率跃变的这两个信号仍存在一定的相位偏差。然而,如果第二相位差不同于第一相位差,那么可以知道:存在音频率差,并通过从第二相位差减去第一相位差并将该相位差馈送给采样速率转换器22就能够测量该频率差。然后,采样速率转换器22通过可能改变数字滤波器上的系数来改变采样速率。一旦已经将采样速率转换成匹配于锁相的帧传输速率或FSR2,在需要传输流信息的多个帧的各个连续帧上同步地发送流数据。
应认识到:采样速率转换能在源端口产生,但较佳地在目标端口用通过网络从源端口的相位比较器发送的频率差(或相位改变差)来执行采样速率转换。如果转换器22使置于目标端口,那么,数据能在网络上等时地发送,仍在目标端口转换成那设备能接受的目标多媒体的主时钟速率。这样,采样速率转换既可在源端口产生,也可在目标端口产生。
然而,依据多媒体设备输出的复杂性,源端口的采样速率转换流数据是相当昂贵的过程。采样速率转换器一般不仅包括串行的输入和输出端口,而且还包括FIFO缓冲器,数据PLL,滤波器(例如FIR滤波器),及DSP。例如,如果驱动器是能产生96KHz,24比特分辨力的6通道未压缩音频的DVD驱动器,那么,采样速率转换器可能需要多个DSP。这样,在某些情况中,源端口的采样速率转换简直太贵,需要一种替代品。而且,即使在目标湍口进行转换,的确因为在目标端口如同在源端口一样会产生相同的复杂程度,采样速率转换同样是太贵。
图3描述一种源端口,能单独用于PLL实施例且明显不同于采样速率转换器实施例,或明显不同于用于目标端口内的采样速率转换器实施例。不是将采样速率转换器放置在源端口,图3描述简单使用源端口12内的相位比较器30。不是改变或转换采样速率,比较器30比较采样速率(fs)和当前网络所锁相的传输速率FSR2间的相位。相位差量可作为单比特或多比特字节在网络上转送。依据相位差的幅度,相位差或Δ1可具有一个不同比特值。因此,采样数据可作为等时数据以FSR2帧传输速率发送,但可能含有每帧中保留的一个附加字节,以适应相对于FSR2更快的FSR1。这样,可将流数据维持在网络上所发送的每个连续帧上。
相位比较器30比较各个帧传输时钟或采样时钟的上升沿或下降沿之间的相位差。数字相位比较器可使用例如定时器。相位比较器30也可实现成能能够比较连续FSR周期内或第一和第N个FSR周期之间的相位差变化,以获得由目标节点采样速率转换器所使用的一个频率差。
图4详细地描述FSR1(fs)和FSR2之间的相对相位和频率差。如果FSR1的频率低于FSR2,可通过从Δ2中减去Δ1确定频率差,如图所示。然而,如果全部都需要进行相位差计算,则以有规约采样速率间隔来获得Δ1。因此,在每个样本跃变(即,在FSR2或FSR1的各个上升沿或下降沿)瞬间可再次测量Δ1。图4描述在FSR2下降沿而进行的比较。然而,该比较等同于在FSR2上升沿或在FSR1的下降沿或上升沿所进行的比较。比较的精度或分辨率取决于高速采样时钟的频率,该采样时钟是采样速率的X倍。换句话说,高速采样时钟可先是帧传输速率FSR的整数倍。例如,高速采样时钟可以是3072fs或是24576fs。例如,如果3072fs的6个周期分隔FSR1和FSR2的下降沿(注释为Δ1),那么,一个表示二进制6值的字节周期性地发送在网络上。将时钟频率增加到24576fs将明显地提高二进制数值的分辨率,并因此可周期性发送12比特,而不是发送8比特。
如图5所示,对高速时钟(例如,3072fs或24576fs)所采样的相位差进行编码并周期性以相位差字节40来放置。字节40可放置在各帧内,或可能间隔N帧放置一次,其中N大于1。图5描述多个连续帧,这里,某一特定字段或部分连续帧内的流数据从源端口等时地或同步地发送。这样,在各帧中的保留字段A,可携带某一特定源端口的流数据。保留在各帧中的另一字段用于从可能的另一个流源端口中所接收到的数据,等等,以填满各帧,并利用依据例如时分多址技术所保留的信道,通过在网络发送多个字段的流数据或打包数据。
所示的相位差Δ1在网络上按至少一比特(例如8比特字节或12比特)周期性地发送,如参考数字40所示。其后,该相位差可由目标端口的PLL使用。然而,如果目标端口要执行采样速率转换,那么就需要频率差。频率差能在源端口计算,或替代地,源端口简单地发送相位差,然后在目标端口计算频率差。因而,例如较佳地在连续帧上周期性发送Δ1比特值和Δ2比特值(见参考数字41a和41b),或周期性发送Δ2-Δ1比特值(见参考数字41c),或周期性发送频率比特值的差值,是在源端口从Δ2-Δ1中计算的(见参考数字41d)。
图6描述能从图3所示的源端口12接收帧和频率差信息的目标端口12。这样,图3和6的组合表示了利用由图3的相位/频率比较器30通过网络所发送的相位差比特值或计算的频率差比特值,在目标端口进行采样速率转换。图6表示了如果比特值是41c或41d(见图5),那么,在目标端口的全部需要是采样速率转换器43,类似于图2的转换器22。然而,如果比特值是41a和41b,那么,必须由目标端口的比较器45来测量相位比较的变化,其中,然后由转换器43使用该结果。依据由源端口所发送的数值,图6的目标端口可用两个中的任一选项。
图7描述目标端口内能避免使用图2所示复杂的采样速率转换器电路的PLL。相位比较器30(类似于图3的比较器)对采样速率fs=FSR1与FSR2的网络传输速率进行比较。FSR1描述为数字A,而网络帧速率描述为数字R。因此,相位比较器30产生A-R的相位差,如图所示。
不是目标端口而是采样速率转换器,图7描述了包括PLL的目标端口12,它能从源端口及特别是地从相位比较器30接收相位差信息。加法器50作减法运算获得A-R和从另一个比较器52输出之间的相位差。加法器50和数字滤波器54可构成部分DSP。相位比较器52对网络传输帧速率时钟边沿与目标端口本机采样速率进行比较,本机采样速率示作为基准B。由于来自数字滤波器54和可编程分频器56的反馈,使基准B等于基准A。分频器56从振荡器58接收高频时钟,依据从滤波器54的控制输出,将振荡器输出分频成将本机采样时钟B锁相于源端口采样时钟A所需的合适的频率及相位。
数字滤波器54,可编程分频器56,及振荡器58的组合用于对PLL的振荡器输出进行积分和滤波,以保证最后使A=B,并保证PLL能锁住。由此,图7显示了简单的相位比较器能放置在源端口,用放置在目标端口的数字PLL,以通过网络所传输的相位差可在目标端口重建源端口的采样时钟。通过在该节点上的DSP使用,可避免必须使用源端口内的复杂采样速率转换机制。替代地,单个PLL能用在目标端口,并由此允许目标端口所使用的时钟恢复,来替代采样速率转换或与固定的晶体振荡器相关的抖动,以此通过网络来发送等时的数据。
数字滤波器54包括任何低通数字滤波器,而振荡器58包括高速振荡器,能进行下分频以产生本机采样时钟B。依据一个例子,本机采样时钟能在44.1KHz,或在48KHz获得,以匹配于源端口内的采样时钟,并能类似于或不同于网络所发送帧的帧传输速率。
图8描述又另一个实施例。不是在源端口(图2),是在目标端口(图6)内进行采样率转换,或者不是在目标端口利用网络所传送的相位/频率差采用数字PLL(图7)创建本机时钟,图8描述源端口和目标端口内的频率倍频器和分频器,源端口和目标端口可从同步网络中引起本机所适用的频率。因此,图8的实施例替代地看作为任意速率同步,其中,源端口和目标端口的采样速率是网络上发送的帧速率(FSR)的整倍数。特别地,网络内的帧速率可用于产生节点本机的时钟信号。用本机节点内的小数分频器或整数分频器和整数倍频器的组合能任意选择时钟信号。
图8描述可能包括分频器70和倍频器72的源端口内的网络接口20a。替代地,网络接口20a可简单地包括小数分频器,而不是分立的倍频器和分频器。此外,网络接口20a的小数分频器或分立的倍频器和分频器实际上构成多媒体设备16a的一部分,可与多媒体设备16a集成在一起。
依据一个例子,分立的小数分频器和/或分立的分频器及倍频器能够实现使设备16a内的倍频器74和分频器76可产生M/N比率的小数分频,分离于及不同于网络接口20a的X/Y比率分频。然而,由M/N和X/Y因子所分频的累积值较佳地等于由目标端口(标为12e)的(M/N)(X/Y)比率所分频的累积值,分离于并远离源端口,标为12f。通过使在源端口和目标端口按比率分频的累积值相等,可确保48KHz(或44.1KHz)的帧同步速率(FSR2)以相同的数值进行小数分频,以便于在源端口和目标端口出现相同的采样速率。例如,如果网络帧速率为48KHz,而源端口和目标端口的采样速率为44.1KHz,那么,产生147/160的累积比率。然而,如果网络帧速率为44.1KHz,而源端口和目标端口的采样速率为48KHz,那么,累积比率为160/147。
类似于源端口12f,目标端口12e同样可包括网络接口20b和多媒体设备16b,例如放大器和/或数-模转换器。替代地,例如,网络接口和多媒体设备可简单地组合进多媒体设备16c内,这儿,小数分频完全由多媒体设备16c产生,并可集成在放大器和/或D/A转换器16c内。目标端口的集成的或分立的分频器和倍频器等同于源端口的分频器和倍频器,以便使本机采样速率等于帧同步速率(FSR2),并得自帧同步速率。
作为DVD驱动器的一部分,***控制器将控制驱动器,解码音频和视频信息,及将音频信息转换成模拟信息,同时将未压缩的视频发送给显示器。控制器可由本机27MHz晶体振荡器锁定,或如图7所示,由得自帧同步速率的27MHz时钟锁定。因为音频数据读自驱动器,它按电影情况进行解压,并如需要,转发至D/A转换器。D/A转换器的采样速率是固定且不能改变的。它可直接或间接地从27MHz基准中产生。作为一个例子,具有2/115频率转换比率的PLL可控制器的27MHz基准时钟转换成48KHz采样时钟,该采样时钟是采样来自驱动器的音频数据所需的。49/30000的转换比率可将27MHz转换成44.1KHz。必须以与目标端口的D/A转换时钟精确相同的采样速率才能从碟片中读取音频数据。换句话说,不管是压缩的还是PCM,各个D/A转换采样时钟周期必须从碟片读取一个音频样本。因为D/A转换器的采样时钟同步于本机27MHz基准时钟或主时钟,可以来自碟片的音频数据同步于27MHz本机主时钟。
图9显示了由放置在源端口82和目标端口84的小数分频器所实现的比率表。这些例子是取自各种排列的例子,在这些排列中,网络以帧采样速率(FSR2)传输数据帧,并在这些排列中,源端口和目标湍口内的多媒体设备/驱动器局部采样数据(fs=FSR1)。以标号86来显示网络帧速率,而以标号88显示在源端口和目标端口两者中的相等的本机采样速率。
当播放以48KHz的倍速所记录的碟片时,DVD驱动器极易容易与以48KHz帧速率运行的网络进行交互。网络的48KHz帧速率时钟可在源端口以1125/2进行倍频,以产生DVD控制器所需的27MHz时钟。这可以使用时钟倍增PLL或小数分频器来实现。如同下文所描述的。来自电影的音频信息经同步于网络帧速率的D/A转换器进行解压并转换成模拟信号。目标端口可直接简单地播放音频信息,而不需要任何倍频或分频比率。因此,仅需要在多媒体设备中找到的分频比率,以将48KHz源采样速率转换成27MHz的主时钟,如排列项90所示。
由DVD控制器产生的采样时钟是本机27MHz主时钟的若干整数比率倍。如果时钟是由网络时序产生的,那么,采样时钟相对于网络帧速率(FSR2)的若干整数比率。因为这比率是固定的,在放大器中可使用相同的比率,以产生和驱动器实际相同的采样时钟频率。那么,这时钟能用于驱动D/A转换器,不需要进行采样速率转换。在图8和9所示的例子中,为了将44.4KHz转换到27MHz,27MHz主基准时钟和DVD控制内D/A采样时钟之间的比率可以为30000/49。然而,在目标端口的比率仍维持等于1。前述的例子正如排列项92所示。
排列项94描述了本机源端口和目标端口的采样速率为44.1KHz的整倍数,而网络帧速率则为48KHz。为了在源端口实现27MHz的本机主时钟,需要1125/2的比率。为了产生44.1KHz的采样速率,27MHz时钟需乘以49/30000。累积因子是(1125/2)(49/30000),或147/160。如图所示,源比率82是获得主时钟所需的比率,然而,累积源比率是源比率82,及将主时钟转换到音频采样时钟所需的另一比率。在所示例子中,源比率是147/160。对目标比率也完全相同。如在排列项96所描述的,如果帧传输速率为44.1KHz,而碟片上的音频采样速率为48KHz,则源比率为30000/49,以在源端口产生27MHz主时钟。累积比率为(30000/49)(2/1125),或160/147。这也完全相同于目标比率。
图10显示了另一种机制,在该机制中,一种电路可用于产生小数分频器。例如,可使用PLL98来获得M/N因子,如图所示。显示了包括N分频器100的PLL98,N分频器位于相位检测器102输入端。在反馈回路是M分频器104(有效地为M倍频器)中,还可以包括常规低通滤波器106和振荡器108。分频器和倍频器的组合形成小数分频器,尽管分频器是整数量而倍频器也是整数量。PLL98能在网络接口内构成小数分频器比率,以将帧速率减小到主时钟,或者同样能用于在目标端口产生采样速率(即,提供X/Y,或(M/N)(X/Y)比率)。PLL98也同样是多媒体设备的一部分,以提供采样速率和主时钟间的M/N比率。
通过可能对比如100个周期进行P分频,然后对一个周期进行P+1分频,并然后对下个101周期重复该处理,以达到小数1/P×1.01分频量成一个小数分频器110。整数(或小数)分频器可设置在分频器100的输入端,反馈节点,或在PLL的输出节点112上,正如虚线所示,以表示选项。
业内技术熟练人员一旦完全理解上述披露,众多的变化和修改将变得显而易见。下列权利要求试图解释成包含所有这样的变化和修改。

Claims (43)

1、一种通信网络的源端口,其特征在于,包括比较器,耦合成能确定用于通过网络传输数据的传输时钟和所述源端口本机的采样时钟之间的相位差。
2、按照权利要求1所述源端口,其特征在于,所述比较器进一步耦合成能以所述网络上所发送的至少一个比特来转发所述相位差。
3、按照权利要求2所述源端口,其特征在于,所述至少一个比特是有规则地通过网络发送的。
4、按照权利要求1所述源端口,其特征在于,所述比较器可耦合成对所述传输时钟或所述采样时钟的各个时钟周期的传输时钟的上升沿或下降沿和所述采样时钟的下升沿或下降沿进行比较。
5、一种通信网络的目标端口,其特征在于,包括锁相环,耦合成能产生所述目标端口的本机时钟,所述本机时钟锁相于源端口的本机采样时钟,所述源端口经通信网络连接到所述目标端口。
6、按照权利要求5所述目标端口,其特征在于,所述锁相环路耦合成可接收在所述设置源端口的所述采样时钟和用于在所述网络上传送数据的传输时钟之间的相位差,并用所述设置目标端口的所述时钟和所述传输时钟之间的相位差减去上述相位差。
7、按照权利要求6所述目标端口,其特征在于,进一步包括振荡器和可编程分频器,所述分频器响应于用于产生所述目标端口本机的所述时钟的所述相减结果。
8、按照权利要求7所述目标端口,其特征在于,在所述设置源端口的所述采样时钟的某一相位偏置的跃变所述设置目标端口的所述时钟与所述相减结果成比例。
9、按照权利要求8所述目标端口,其特征在于,所述相位偏置基本上是恒定的。
10、一种通信网络,其特征在于,包括:
源端口;
目标端口,通过所述网络与所述源端口相耦合;
多个数据帧,各帧数据以帧传输速率通过所述网络传送;
比较器,耦合成能产生在按所述帧传输速率跃变的传输时钟和用于在所述源端口采样数据的采样时钟之间的相位差比较结果;及
相锁环,耦合成能用在所述传输时钟和用于在所述目标端口产生数据的时钟之间的相位差去减所述比较结果以锁相所述源端口和目标端口的所述时钟相位。
11、按照权利要求10所述通信网络,其特征在于,所述帧传输速率以同步于传输速率的某一频率跃变,并以所述传输速率通过所述网络传送所述多帧。
12、按照权利要求10所述通信网络,其特征在于,所述源端口包括所述比较器,而所述目标端口包括所述锁相环。
13、按照权利要求10所述通信网络,其特征在于,所述比较结果通过所述网络发送。
14、一种通信网络的目标端口,其特征在于,包括采样速率转换器,耦合成能接收通过所述网络传输数据的传输时钟和设置源端口的采样时钟之间的相位或频率差信息,所述源端口经所述网络耦合到所述目标端口。
15、按照权利要求14所述目标端口,其特征在于,所述频率差信息是依据所述传输时钟或所述采样时钟的连续周期计算的,从而比较一个周期上的第一相位差与所述连续周期上的第二相位差。
16、按照权利要求14所述目标端口,其特征在于,将所述频率差信息计算为所述传输时钟或所述采样时钟的第一周期及所述传输时钟或所述采样时钟的第N周期上测量的差值,从而比较所述第一周期上的第一相位差与所述第N周期上的第二相位差。
17、按照权利要求14所述目标端口,其特征在于,所述相位差信息包含两个数值,第一个数值相应于在所述传输时钟或所述采样时钟的一次跃变时所测量的第一相位差,而第二个数值相应于在所述传输时钟或所述采样时钟的另一次跃变时测量的第二相位差。
18、按照权利要求14所述目标端口,其特征在于,所述相位差信息包含一个数值,所述数值相应于用第二相位差去减第一相位值,所述第一相位差是在所述传输时钟或采样时钟的第一次跃变时测量的,而所述第二相位差是在所述传输时钟或采样时钟的第二次跃变时测量的。
19、按照权利要求14所述目标端口,其特征在于,所述相位差信息包含一个数值,所述数值相应于所述传输时钟和所述采样时钟之间的频率差。
20、按照权利要求14所述目标端口,其特征在于,所述转换器适用于改变所述设置在目标端口的数字滤波器的系数,以匹配所述采样时钟的频率。
21、按照权利要求14所述目标端口,其特征在于,所述源端口将流数据提供给所述网络。
22、一种通信网络,其特征在于,包括:
源端口;
目标端口,通过所述网络与所述源端口相耦合;
多个数据帧,各个数据帧以帧传输速率通过所述网络传送;
比较器,耦合成能产生:
某一相位差第一时钟周期内的第一比较结果,所述相位差是以所述帧传输速率跃变的传输时钟和用于在所述源端口采样数据的采样时钟之间的相位差;
某一相位差第二时钟周期内的第二比较结果,所述相位差是所述传输时钟和所述采样时钟之间的相位差;及
所述目标端的采样速率转换器,耦合成能接收相应于所述第一和第二比较结果的频率差,用于改变所述目标端口本地的数字滤波器的系数。
23、按照权利要求22所述通信网络,其特征在于,进一步包括所述源端口本地的加法器,所述加法器组合在所述源端口的所述第一和第二比较结果,并将所述频率差通过所述网络转送给所述采样速率转换器。
24、按照权利要求22所述通信网络,其特征在于,进一步包括所述目标端口本地的加法器,所述加法器组合在所述目标端口的所述第一和第二比较结果,将所述频率差转送给所述采样速率转换器。
25、按照权利要求22所述通信网络,其特征在于,所述第一和第二时钟周期是所述传输时钟或所述采样时钟的时钟周期。
26、按照权利要求22所述通信网络,其特征在于,所述第二时钟周期是跟着所述第一时钟周期。
27、按照权利要求22所述通信网络,其特征在于,所述第二时钟周期是所述第一时钟周期后的下一个时钟周期。
28、按照权利要求22所述通信网络,其特征在于,所述第二时钟周期是所述第一时钟周期后的第N个时钟周期。
29、按照权利要求22所述通信网络,其特征在于,所述采样速率转换器可以某一比率来改变所述目标端口的本机采样速率,通过这种改变,所述第二比较结果不同于所述第一比较结果。
30、按照权利要求22所述通信网络,其特征在于,所述网络可通过所述网络同步转发所述多个帧。
31、一种通信网络的源端口,其特征在于,包括一种电路,所述电路接收所述网络的帧传输速率,并产生主时钟,从所述主时钟,使所述源端口的子***同步,并其中,所述主时钟具有某一频率,该频率是所述帧传输速率48KHz的约1125/2的整数倍或是所述帧传输速率44.1KH的约30000/49的整数倍。
32、按照权利要求31所述源端口,其特征在于,所述传输时钟按同步于某一速率的频率跃变,可通过所述网络按该速率发送多个帧。
33、一种通信网络的目标端口,其特征在于,包括一种电路,所述电路连接成能接收所述网络的帧传输速率,并产生采样时钟,从所述采样时钟,使所述目标节点的子***同步,并其中,所述采样时钟具有某一频率,该频率是所述帧传输速率的约147/160,或160/147的整数倍。
34、按照权利要求33所述目标端口,其特征在于,所述帧传输速率按同步于某一速率的频率跃变,可通过所述网络按该速率发送多个帧。
35、按照权利要求33所述目标端口,其特征在于,所述帧传输速率约为48KHz,而所述采样时钟以48KHz×147/160的频率跃变。
36、按照权利要求33所述目标端口,其特征在于,所述帧传输速率约为44.1KHz,而所述采样时钟以44.1KHz×160/147的频率跃变。
37、一种通信网络,其特征在于,包括:
源端口;
目标端口,通过所述网络与所述源端口相耦合;
多个数据帧,各个数据以某一帧传输速率通过所述网络传送;及
一种电路,配置在所述源端口和所述目标端口内,通过对所述帧传输速率进行分频和倍频,产生基本上相同频率的源端口采样速率和目标端口采样速率。
38、按照权利要求37所述通信网络,其特征在于,所述网络是同步网络。
39、按照权利要求37所述通信网络,其特征在于,所述源端口内的一部分所述电路适用于对所述帧传输速率进行倍频和分频,以产生主时钟,从所述主时钟,使所述源端口的子***同步,并其中,所述主时钟具有所述帧传输速率48KHz的约1125/2或所述传输速率44.1KHz的30000/49的频率。
40、按照权利要求39所述通信网络,其特征在于,所述部分电路可由所述帧传输速率中产生所述主时钟,而另一部分所述电路从可由所述主时钟产生所述源采样速率。
41、按照权利要求37所述通信网络,其特征在于,所述目标端口内所述电路的一部分适用于对所述网络的帧传输速率进行倍频和分频,以产生所述目标采样速率,从所述目标采样速率,使所述目标端口的子***同步,并其中,所述目标采样速率具有所述帧传输速率的约147/160或160/147的频率。
42、按照权利要求37所述通信网络,其特征在于,所述帧传输速率约为48KHz,而所述目标采样速率以48KHz×147/160的频率跃变。
43、按照权利要求37所述通信网络,其特征在于,所述帧传输速率约为44.1KHz,而所述目标采样速率以44.1KHz×160/147的频率跃变。
CN03822944.7A 2002-08-14 2003-08-12 用锁相环、采样速率转换在网络上收发数据的通信*** Expired - Lifetime CN1689258B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US10/218,361 2002-08-14
US10/218,361 US7272202B2 (en) 2002-08-14 2002-08-14 Communication system and method for generating slave clocks and sample clocks at the source and destination ports of a synchronous network using the network frame rate
US10/218,351 US7158596B2 (en) 2002-08-14 2002-08-14 Communication system and method for sending and receiving data at a higher or lower sample rate than a network frame rate using a phase locked loop
US10/218,351 2002-08-14
US10/218,349 2002-08-14
US10/218,349 US7106224B2 (en) 2002-08-14 2002-08-14 Communication system and method for sample rate converting data onto or from a network using a high speed frequency comparison technique
PCT/US2003/025182 WO2004017544A2 (en) 2002-08-14 2003-08-12 Communication system for sending and receiving data onto and from a network at a network frame rate using a phase locked loop, sample rate conversion, or synchronizing clocks generated from the network frame rate

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2010102759333A Division CN102013932B (zh) 2002-08-14 2003-08-12 用锁相环、采样速率转换在网络上收发数据的通信***

Publications (2)

Publication Number Publication Date
CN1689258A true CN1689258A (zh) 2005-10-26
CN1689258B CN1689258B (zh) 2011-05-11

Family

ID=31714527

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03822944.7A Expired - Lifetime CN1689258B (zh) 2002-08-14 2003-08-12 用锁相环、采样速率转换在网络上收发数据的通信***

Country Status (2)

Country Link
US (1) US7158596B2 (zh)
CN (1) CN1689258B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102439926A (zh) * 2009-04-14 2012-05-02 Ati技术无限责任公司 嵌入式时脉恢复
CN104579554A (zh) * 2013-10-29 2015-04-29 联发科技股份有限公司 数据传输装置与数据传输方法
CN117095713A (zh) * 2023-08-23 2023-11-21 上海奎芯集成电路设计有限公司 一种基于传输速率的信号相位转换电路

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11294618B2 (en) * 2003-07-28 2022-04-05 Sonos, Inc. Media player system
US8234395B2 (en) 2003-07-28 2012-07-31 Sonos, Inc. System and method for synchronizing operations among a plurality of independently clocked digital data processing devices
US11106425B2 (en) * 2003-07-28 2021-08-31 Sonos, Inc. Synchronizing operations among a plurality of independently clocked digital data processing devices
US11650784B2 (en) 2003-07-28 2023-05-16 Sonos, Inc. Adjusting volume levels
US11106424B2 (en) 2003-07-28 2021-08-31 Sonos, Inc. Synchronizing operations among a plurality of independently clocked digital data processing devices
US10613817B2 (en) 2003-07-28 2020-04-07 Sonos, Inc. Method and apparatus for displaying a list of tracks scheduled for playback by a synchrony group
US8290603B1 (en) 2004-06-05 2012-10-16 Sonos, Inc. User interfaces for controlling and manipulating groupings in a multi-zone media system
US9977561B2 (en) 2004-04-01 2018-05-22 Sonos, Inc. Systems, methods, apparatus, and articles of manufacture to provide guest access
US7702405B2 (en) * 2004-06-02 2010-04-20 Standard Microsystems Corporation System and method for transferring non-compliant packetized and streaming data into and from a multimedia device coupled to a network across which compliant data is sent
US7856464B2 (en) * 2006-02-16 2010-12-21 Sigmatel, Inc. Decimation filter
US7453288B2 (en) * 2006-02-16 2008-11-18 Sigmatel, Inc. Clock translator and parallel to serial converter
US8774072B2 (en) 2006-03-03 2014-07-08 Garmin Switzerland Gmbh System and method for adaptive network technique using isochronous transmission
US7724861B2 (en) * 2006-03-22 2010-05-25 Sigmatel, Inc. Sample rate converter
US8363559B2 (en) * 2006-09-25 2013-01-29 Lantiq Deutschland Gmbh Method and system for providing information for recovering a clock frequency
US20080089321A1 (en) * 2006-10-17 2008-04-17 Cypress Semiconductor Corp. Electronic Switch Architecture and Method having Multiple Ports Coupled by a Single Data Link for Transferring Different Data Types Across the Link
US7831001B2 (en) * 2006-12-19 2010-11-09 Sigmatel, Inc. Digital audio processing system and method
US7792220B2 (en) * 2006-12-19 2010-09-07 Sigmatel, Inc. Demodulator system and method
US7729461B2 (en) * 2006-12-22 2010-06-01 Sigmatel, Inc. System and method of signal processing
US7873073B2 (en) * 2008-02-26 2011-01-18 Ciena Corporation Method and system for synchronous high speed Ethernet GFP mapping over an optical transport network
US7986190B1 (en) 2009-10-30 2011-07-26 Pmc-Sierra, Inc. Jitter attenuation with a fractional-N clock synthesizer
US8222939B2 (en) * 2010-07-19 2012-07-17 Panasonic Corporation Method and system for a glitch correction in an all digital phase lock loop
MY164136A (en) * 2011-09-22 2017-11-30 Aviat Networks Inc Systems and methods for synchronization of clock signals
US10397021B2 (en) 2016-01-29 2019-08-27 Analog Devices, Inc. Synchronous slave-to-slave communications
US10872049B2 (en) 2016-01-29 2020-12-22 Analog Devices, Inc. GPIO-to-GPIO communication on a multi-node daisy-chained network
US10250376B2 (en) 2016-01-29 2019-04-02 Analog Devices, Inc. Clock sustain in the absence of a reference clock in a communication system
CN108604979B (zh) * 2016-02-02 2021-05-18 马维尔亚洲私人有限公司 用于网络同步的方法和装置
JP6712153B2 (ja) 2016-03-09 2020-06-17 アルパイン株式会社 オーディオシステム
US9853807B2 (en) * 2016-04-21 2017-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Automatic detection of change in PLL locking trend
US10374583B1 (en) 2018-04-02 2019-08-06 Analog Devices, Inc. Dynamic hysteresis circuit
US10931476B2 (en) 2018-10-29 2021-02-23 Analog Devices Global Unlimited Company Content protection over synchronous data networks
US10649945B1 (en) 2018-12-10 2020-05-12 Analog Devices International Unlimited Company Non-native digital interface support over a two-wire communication bus
US10856199B2 (en) 2019-01-04 2020-12-01 Analog Devices, Inc. Communication systems with auxiliary master and auxiliary call support functionality
US10884972B2 (en) 2019-05-08 2021-01-05 Analog Devices, Inc. Communication systems with serial peripheral interface functionality
US11411607B2 (en) 2020-01-07 2022-08-09 Analog Devices, Inc. Audio and lighting control via a communication bus
US11888498B2 (en) 2022-01-18 2024-01-30 Analog Devices International Unlimited Company Elimination of probability of bit errors in successive approximation register (SAR) analog-to-digital converter (ADC) logic

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5426643A (en) * 1993-11-01 1995-06-20 Motorola Inc. Apparatus and method for transmitting bit synchronous data over an unreliable channel
US6151479A (en) * 1996-06-03 2000-11-21 Echostar Engineering Corp. Single clock 27 MHZ oscillator in MPEG-2 system
EP0841767B1 (en) 1996-11-08 2001-07-04 Alcatel Method to transparently transport an incoming clock signal over a network segment, and related transmitter and receiver unit
JP2993559B2 (ja) * 1997-03-31 1999-12-20 日本電気株式会社 位相同期回路
JP3288282B2 (ja) 1997-10-20 2002-06-04 矢崎総業株式会社 通信方法、及び通信システム
US6584574B1 (en) * 1997-12-17 2003-06-24 Sony Corporation Flexible phase-locked loop system to indicate synchronization using difference between internal and external clock signals
JP2944607B2 (ja) * 1998-02-12 1999-09-06 日本電気アイシーマイコンシステム株式会社 ディジタルpll回路とクロックの生成方法
US6904111B1 (en) 2000-03-01 2005-06-07 Northrop Grumman Corporation Asynchronous resampling for data transport
US7082176B2 (en) * 2002-06-12 2006-07-25 Broadcom Corporation Linearized fractional-N synthesizer with fixed charge pump offset
US6861885B2 (en) * 2002-07-19 2005-03-01 Sun Microsystems, Inc. Phase locked loop design with diode for loop filter capacitance leakage current control
US6650163B1 (en) * 2002-08-08 2003-11-18 International Business Machines Corporation Clock generator for integrated circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102439926A (zh) * 2009-04-14 2012-05-02 Ati技术无限责任公司 嵌入式时脉恢复
CN104579554A (zh) * 2013-10-29 2015-04-29 联发科技股份有限公司 数据传输装置与数据传输方法
CN104579554B (zh) * 2013-10-29 2018-05-18 联发科技股份有限公司 数据传输装置与数据传输方法
CN117095713A (zh) * 2023-08-23 2023-11-21 上海奎芯集成电路设计有限公司 一种基于传输速率的信号相位转换电路
CN117095713B (zh) * 2023-08-23 2024-03-19 上海奎芯集成电路设计有限公司 一种基于传输速率的信号相位转换电路

Also Published As

Publication number Publication date
US20040032922A1 (en) 2004-02-19
CN1689258B (zh) 2011-05-11
US7158596B2 (en) 2007-01-02

Similar Documents

Publication Publication Date Title
CN1689258B (zh) 用锁相环、采样速率转换在网络上收发数据的通信***
US7106224B2 (en) Communication system and method for sample rate converting data onto or from a network using a high speed frequency comparison technique
US7272202B2 (en) Communication system and method for generating slave clocks and sample clocks at the source and destination ports of a synchronous network using the network frame rate
US6658310B1 (en) Method of entering audio signal, method of transmitting audio signal, audio signal transmitting apparatus, and audio signal receiving and reproducing apparatus
JPH09275420A (ja) パケット伝送方法
GB2521264A (en) Method for distributing a digital audio signal
JP2006042340A (ja) データ伝送同期化スキーム
JPH07254895A (ja) ビットストリーム同期方法及び装置
CN102013932B (zh) 用锁相环、采样速率转换在网络上收发数据的通信***
GB2377866A (en) Transmission of digital information of varying sample rates over a synchronous network
JPH10233687A (ja) 信号伝送装置
WO2022172838A1 (ja) 通信装置及び通信システム
JP5540953B2 (ja) クロック再生成回路およびこれを用いたデジタルオーディオ再生装置
Castor-Perry Programmable Clock Generation and Synchronization for USB Audio Systems
JP4240880B2 (ja) 受信信号再生方法および受信信号再生装置
JP5942526B2 (ja) 映像データ送信装置、映像データ送信方法及び光通信ネットワークシステム
EP1233626A1 (en) Digital video interface supporting transport of audio and auxiliary data
JP2005277461A (ja) データ伝送システム
JPH05300102A (ja) オーディオ信号シリアル伝送装置
JP2004328030A (ja) 光デジタル通信装置
JPH09153813A (ja) ディジタルデータ受信装置、送信装置及び伝送方法
JPH06334971A (ja) 映像符号化伝送装置
JPH10145886A (ja) オーディオデータの入力方式

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1085062

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1085062

Country of ref document: HK

CX01 Expiry of patent term

Granted publication date: 20110511

CX01 Expiry of patent term