JP2004328030A - 光デジタル通信装置 - Google Patents
光デジタル通信装置 Download PDFInfo
- Publication number
- JP2004328030A JP2004328030A JP2003115627A JP2003115627A JP2004328030A JP 2004328030 A JP2004328030 A JP 2004328030A JP 2003115627 A JP2003115627 A JP 2003115627A JP 2003115627 A JP2003115627 A JP 2003115627A JP 2004328030 A JP2004328030 A JP 2004328030A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- outputs
- clock
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Optical Communication System (AREA)
Abstract
【課題】ＮＲＺデータ方式又はＲＺデータ方式毎に個別のＰＬＬ回路を必要とせず、共通のＰＬＬ回路を用いて異なるデータ方式に対応可能な装置を得る。
【解決手段】光／電気変換器１からの受信電気データ信号のデータ方式をデータ方式識別部３により識別してデータ識別信号を出力し、データ方式変換部４がデータ識別信号に基づき受信電気データ信号のデータ方式を変換し、位相比較器６がデータ方式変換部４からの出力とクロック信号との位相を比較し、ループフィルタ７が発振器５にクロック制御信号を出力し、遅延回路９がクロック信号をデータ識別信号に基づいて遅延して再生クロックを出力し、識別器１０が受信電気データ信号を再生クロックに同期させて再生データ信号を出力する。
【選択図】 図１
【解決手段】光／電気変換器１からの受信電気データ信号のデータ方式をデータ方式識別部３により識別してデータ識別信号を出力し、データ方式変換部４がデータ識別信号に基づき受信電気データ信号のデータ方式を変換し、位相比較器６がデータ方式変換部４からの出力とクロック信号との位相を比較し、ループフィルタ７が発振器５にクロック制御信号を出力し、遅延回路９がクロック信号をデータ識別信号に基づいて遅延して再生クロックを出力し、識別器１０が受信電気データ信号を再生クロックに同期させて再生データ信号を出力する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、ＲＺデータ方式またはＮＲＺデータ方式の何れのデータ方式にも対応可能な装置に係わり、特にＮＲＺデータ方式及びＲＺデータ方式の何れの信号からもクロック信号再生が可能なＣＤＲ（Ｃｌｏｃｋ Ｄａｔａ Ｒｅｃｏｖｅｒｙ）回路を有する光デジタル通信装置に関するものである。
【０００２】
【従来の技術】
従来の光デジタル通信装置は、受信データ信号からクロック再生を行う場合に、クロック抽出用フィルタにＱ値の高いバンドパスフィルタを用いている。例えば、特開平１１−５５３３１号公報参照。
【０００３】
【特許文献１】
特開平１１−５５３３１号公報（第４頁、図１）
【０００４】
【発明が解決しようとする課題】
従来の光デジタル通信装置は、Ｑ値の高いバンド・パス・フィルタを用いているので、比較的高価になるという問題がある。また、Ｑ値の高いバンド・パス・フィルタは、構成素子の特性バラツキにより歩留まりが悪いため大規模集積回路（以下、ＬＳＩと称する）への一体化が困難という問題点がある。また、ＮＲＺデータ方式又はＲＺデータ方式の異なるデータ方式の入力データ信号に対して、後段の装置が処理可能なＮＲＺデータ方式又はＲＺデータ方式の何れのデータ方式にも変換可能にすることが難しいという問題点がある。
【０００５】
この発明は、以上のような問題点を解消するためになされたもので、Ｑ値の高いバンド・パス・フィルタを用いることなく、入力データ信号からクロック信号を抽出可能な光デジタル通信装置を得ること。また、ＮＲＺデータ方式又はＲＺデータ方式毎に個別のＰＬＬ回路を必要とせず、共通のＰＬＬ回路を用いてＮＲＺデータ方式又はＲＺデータ方式の何れにも対応可能な光デジタル通信装置を得ることを目的とする。
【０００６】
【課題を解決するための手段】
この発明の光デジタル通信装置は、受信した光データ信号を受信電気データ信号に変換して出力する光／電気変換器、受信電気データ信号のデータ方式を識別してデータ識別信号を出力するデータ方式識別器、前記データ識別信号に基づき受信電気データ信号のデータ方式を変換するデータ方式変換器、前記データ方式変換器からの受信電気データ信号とクロック信号との位相を比較し、位相比較信号を出力する位相比較器、前記位相比較信号を平滑化してクロック制御信号を出力するループフィルタ、前記クロック制御信号に基づき前記クロック信号を出力する発振器、前記クロック信号を前記データ識別信号に基づいて遅延して再生クロックを出力する遅延回路、受信電気データ信号を前記再生クロックに同期させて再生データ信号を出力する識別器を備えたものである。
【０００７】
【発明の実施の形態】
実施の形態１．
この発明による光デジタル通信装置の一実施の形態を説明する。図１は、実施の形態１による光デジタル通信装置を示す説明図、図２は、図１に示すデータ方式識別器の詳細説明図、図３は、図１に示すデータ方式変換部の詳細説明図である。図１において、受光素子１は、受信光データ信号を受信電気データ信号Ｄに変換して増幅器２に出力する。この受光素子１はＲＺ（Ｒｅｔｕｒｎ ｔｏ ｚｅｒｏ）データ方式又はＮＲＺ（Ｎｏｎ−Ｒｅｔｕｒｎ ｔｏ ｚｅｒｏ）データ方式の異なる入力データ方式で形成された受信光データ信号を受信電気データ信号Ｄに変換して出力する。
【０００８】
また、増幅器２は、受信電気データ信号Ｄを予め定めた所定の振幅レベルまで増幅し、データ方式識別器３とデータ方式変換部４と識別器１０に受信電気データ信号Ｄを出力する。
【０００９】
また、データ方式識別器３は、受信電気データ信号Ｄのデータ方式を識別して識別結果を示すデータ識別信号Ｓをデータ方式変換部４と遅延回路９に出力する。
【００１０】
また、データ方式変換器４は、データ識別信号Ｓに基づき位相比較器６に信号を出力する。
【００１１】
また、発振器５は、ループフィルタ７からのクロック制御信号Ｃに基づきクロック信号Ｃｌを生成し、位相比較器６と遅延回路９へ出力する。
【００１２】
また、位相比較器６は、データ方式変換器４からの信号とクロック信号Ｃｌとの位相を比較し、位相比較信号Ｃｆを出力する。
【００１３】
また、ループフィルタ７は、位相比較信号Ｃｆを平滑化してクロック制御信号Ｃを生成し、発振器５に出力する。
【００１４】
また、符号５〜７を付した構成によりＰＬＬ（Ｐｕｌｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路８を形成する。
【００１５】
また、遅延回路９は、予め定められた複数の遅延量を有し、データ方式識別器３からのデータ識別信号Ｓに基づきクロック信号Ｃｌを遅延させて再生クロックＣｒ出力する。
【００１６】
また、識別器１０は遅延回路９からのクロック信号Ｃｒ（すなわち、受信電気データ信号を再生した再生クロック信号）に同期した受信電気データ信号Ｄｒを出力する。光デジタル通信装置１１は符号１〜１０を付した構成を含む。
【００１７】
また、図２において、データ方式識別部３は、受信電気データ信号Ｄを遅延素子３１により所定量（この実施の形態１では、伝送速度の半周期分）遅延する。論理積部３２は、遅延された受信電気データ信号Ｄおよび遅延されていない受信電気データ信号Ｄの論理積をとり信号受信電気データＤａを出力する。エッジ検出部３３は、受信電気データ信号Ｄａのエッジを検出し、データ識別信号Ｓを出力する。
【００１８】
また、図３において、データ方式変換部４は、２分周回路４１が受信電気データ信号Ｄを分周して受信電気データＤｖを出力し、変換器内遅延回路４２が受信データ信号を所定量遅延して出力し、セレクタ部４３がデータ方式識別部３からのデータ識別信号Ｓに基づき受信電気データ信号Ｄ又はＤｖの何れか一方を選択して出力する。
【００１９】
次に動作を図により説明する。受光素子１は、光データ信号を受信電気データ信号Ｄに変換して増幅器２に出力する。増幅器２は、受信電気データ信号Ｄを所定の振幅レベルまで増幅してデータ方式識別部３とデータ方式変換部４と識別器１０とに出力する。
【００２０】
次に、図４によりデータ方式識別部３の動作を説明する。図４は、データ方式識別部の動作を示すタイミングチャートであり、図４（ａ）はＲＺデータ方式の受信電気データ信号に対するタイミングチャート、図４（ｂ）はＮＲＺデータ方式の受信電気データ信号に対するタイミングチャートを示す。図４（ａ）に示すように、受信電気データ信号ＤがＲＺデータ方式の場合は、遅延素子３１が受信電気データ信号Ｄを伝送速度の半周期分遅延して出力し、論理積部３２が遅延素子３１からの遅延された受信電気データ信号と遅延されていない受信電気データ信号との論理積をとり、その結果を受信電気データ信号Ｄａとして出力する。次に、エッジ検出部３３は受信電気データ信号Ｄａのエッジを検出するが、図に示すように受信電気データ信号Ｄａにはエッジがないので、“０”（Ｌｏｗ）の信号をデータ識別信号Ｓとしてデータ方式変換部４と遅延回路９に出力する。
【００２１】
また、図４（ｂ）に示すように、受信電気データ信号ＤがＮＲＺデータ方式の場合は、同様に遅延素子３１が受信電気データ信号Ｄを遅延して出力し、論理積部３２が遅延素子３１からの遅延された受信電気データ信号と遅延されていない受信電気データ信号との積をとり、受信電気データ信号Ｄａを出力する。また同様にエッジ検出部３３は受信電気データ信号Ｄａのエッジを検出し、“１”（Ｈｉｇｈ）の信号をデータ識別信号Ｓとしてデータ方式変換部４と遅延回路９に出力する。
【００２２】
次に、図５によりデータ方式変換部４の動作を説明する。図５は、データ方式変換部の動作を示すタイミングチャートであり、図５（ａ）はＲＺデータ方式の受信電気データ信号に対するタイミングチャート、図５（ｂ）はＮＲＺデータ方式の受信電気データ信号に対するタイミングチャートを示す。図５（ａ）に示すように、受信電気データ信号ＤがＲＺデータ方式の場合は、２分周回路４１が受信電気データ信号Ｄを２分周してＮＲＺデータ形式の受信電気データ信号Ｄｖを出力し、変換器内遅延回路４２が受信電気データ信号を所定量遅延（この実施の形態１では遅延量なし）してＲＺデータ形式のままの受信電気データ信号Ｄを出力する。次にセレクタ部４３がデータ識別信号Ｓに基づき出力する信号を選択する。この実施の形態１では、データ形式変換部４からの出力をＮＲＺデータ形式に統一しているので、セレクタ部４３は２分周回路４１からのＮＲＺデータ方式に変換された受信電気データ信号Ｄｖを位相比較器６に出力する。
【００２３】
また、受信電気データ信号がＮＲＺデータ方式の場合は、２分周回路４１、変換器内遅延回路４２が同様に動作し、セレクタ部４３が図５（ｂ）に示すように、変換器内遅延回路４２からのＮＲＺデータ方式のままの受信電気データ信号Ｄを位相比較器６に出力する。
【００２４】
次に、図６により位相比較器の動作を説明する。図６は、位相比較器の動作を示す説明図である。位相比較器６は、データ方式変換部４からの受信電気データＤ又はＤｖのエッジ（立ち上がり／立ち下がり）からクロック信号Ｃｌまでの位相を比較し、例えば、クロック信号Ｃｌが“０”のときと受信電気データ信号のエッジとが一致する場合は、“０”（Ｌｏｗ）の位相比較信号Ｃｆをループフィルタ７に出力し、両者に位相差がある場合、Ｄ又はＤｖのエッジ時点でのクロック信号Ｃｌの振幅値を位相比較信号Ｃｆとしてループフィルタ７に出力する。
【００２５】
次に、ループフィルタ７は、位相比較信号Ｃｆを平滑化してクロック制御信号Ｃを発振器５に出力する。
【００２６】
次に、発振器５は、クロック制御信号に基づき発振周波数を生成してクロック信号Ｃｌを出力する。このように発振器５、位相比較器６及びループフィルタ７の帰還制御によりクロック信号Ｃｌと受信電気データ信号Ｄとの位相が等しくなる。
【００２７】
すなわち、データ方式変換部４により位相比較器６（又はＰＬＬ回路８）に出力する受信電気データ信号のデータ方式をＮＲＺデータ方式に統一して出力することで、受光素子１により光／電気変換された受信電気データ信号ＤがＮＲＺデータ方式／ＲＺデータ方式の何れであっても、共通のＰＬＬ回路８で受信電気データ信号Ｄに位相の一致するクロック信号Ｃｌを生成することができる。
【００２８】
次に遅延回路の動作を図７により説明する。図７は遅延回路の詳細説明図である。遅延素子９１は、クロック信号Ｃｌを受信元データ形式がＲＺデータ形式の場合に適用する第１所定量遅延して出力し、遅延素子９２は、クロック信号Ｃｌを受信元データ形式がＮＲＺデータ形式の場合に適用する第２所定量遅延して出力し、セレクタ部９３は、データ識別信号Ｓにより受信元データ形式がＲＺデータ形式と示された場合、遅延素子９１からのクロック信号Ｃｌを選択し、データ識別信号Ｓにより受信元データ形式がＮＲＺデータ形式と示された場合、遅延素子９２からのクロック信号Ｃｌを選択し、再生クロック信号Ｃｒとして識別器１０と外部とに出力する。
【００２９】
次に、識別器１０は、受信電気データ信号Ｄを遅延回路９からの再生クロック信号Ｃｒによりサンプリングし、再生クロック信号Ｃｒに同期した受信電気データ信号Ｄｒを出力する。
【００３０】
以上説明したように、この実施の形態１による光デジタル通信装置１１によれば、データ方式識別部３により、受信したデータがＮＲＺデータ方式かＲＺデータ方式かを識別し、その識別結果に基づきデータ方式変換部４が受信したデータのデータ方式をＮＲＺデータ方式に統一してＰＬＬ回路８に出力するので、受信したデータがＮＲＺデータ方式かＲＺデータ方式に関係なく、共通のＰＬＬ回路８により受信したデータのクロックに位相が一致するクロック信号を再生でき、遅延回路９により元のデータ方式に基づきＰＬＬ回路８からのクロック信号Ｃｌの遅延量を調整することで再生クロック信号Ｃｒを生成することができ、受信したデータの再生データを出力することができる。
【００３１】
また、データ方式識別部３、データ方式変換部４及びＰＬＬ回路８によりクロック信号を再生可能とし、構成素子の特性ばらつきが大きく歩留まりが悪い上に高価なＱ値が高いバンド・パス・フィルタを用いていないので、データ方式識別部３、データ方式変換部４、ＰＬＬ回路８、遅延回路９及び識別器１０を大規模集積回路（ＬＳＩ）に容易に一体化させることができ、小型化、コスト低減を図ることができる。
【００３２】
実施の形態２．
この発明による光デジタル通信装置の他の実施態様を説明する。図８は、実施の形態２による光デジタル通信装置を示す説明図、図９は、図８に示すデータ方式変換部の詳細説明図である。図８において、図１乃至図７と同一符号は同一又は相当部分を示し説明を省略する。データ方式変換器４ａは、データ識別信号Ｓに基づき位相比較器６に出力する信号を選択する。光デジタル通信装置１１ａは符号１〜３，５〜１０及び符号４ａを付した構成を含む。
【００３３】
また、図９において、排他的論理和回路４ａ１は、遅延素子４ａ２により伝送速度の半周期分遅延された受信電気データ信号と遅延されていない受信電気データ信号とを入力し、それらの非排他的論理和をとり、受信電気データ信号Ｄｘｏｒを出力する。また、変換器内遅延回路４ａ３は、受信電気データ信号Ｄを所定量遅延（この実施の形態２では遅延量なし）して出力する。また、セレクタ部４ａ４は、データ方式識別部３からのデータ識別信号Ｓに基づき受信電気データ信号Ｄ又はＤｘｏｒの何れか一方を選択して出力する。
【００３４】
次に動作を図により説明する。受光素子１は、光データ信号を受信電気データ信号Ｄに変換して増幅器２に出力する。増幅器２は、受信電気データ信号Ｄを所定の振幅レベルまで増幅してデータ方式識別部３とデータ方式変換部４と識別器１０とに出力する。
【００３５】
次に、データ方式識別部３は、受信電気データ信号ＤがＲＺデータ方式の場合は、“０”（Ｌｏｗ）の信号がデータ識別信号Ｓとしてデータ方式変換部４と識別器１０に出力し、受信電気データ信号ＤがＮＲＺデータ方式の場合は、“１”（Ｈｉｇｈ）の信号がデータ識別信号Ｓとしてデータ方式変換部４と遅延回路９に出力する。
【００３６】
次に、図１０によりデータ方式変換部４ａの動作を説明する。図１０は、データ方式変換部の動作を示すタイミングチャートであり、図１０（ａ）はＲＺデータ方式の受信電気データ信号に対するタイミングチャート、図１０（ｂ）はＮＲＺデータ方式の受信電気データ信号に対するタイミングチャートを示す。まず、受信電気データ信号ＤがＲＺデータ方式の場合は、図１０（ａ）に示すように、排他的論理和回路４ａ１は、遅延されていない受信電気データ信号Ｄと遅延素子４ａ２により半周期分遅延された受信電気データ信号Ｄとの排他的論理和をとり受信電気データ信号Ｄｘｏｒを出力する。また、変換器内遅延回路４ａ３は、受信電気データ信号Ｄを無変換のまま出力する。次に、セレクタ部４ａ４は、データ方式識別部３からのデータ識別信号Ｓに基づき位相比較器６に受信電気データ信号を出力する。この実施の形態２では、データ方式変換部４ａからの出力をＲＺデータ形式に統一しているので、セレクタ部４ａ４は、変換器内遅延回路４ａ３からのＲＺデータ方式のままの受信電気データ信号Ｄを選択して位相比較器６に出力する。
【００３７】
次に、受信電気データ信号ＤがＮＲＺデータ方式の場合は、図１０（ｂ）に示すように、排他的論理和回路４ａ１、遅延素子４ａ２及び変換器内遅延回路４ａ３が同様に動作し、セレクタ部４ａ４が、データ方式識別部３からのデータ識別信号Ｓに基づきＲＺデータ方式に変換された受信電気データ信号Ｄｘｏｒを選択して位相比較器６に出力する。
【００３８】
次に、位相比較器６（図８に示す）は、データ方式変換部４ａからの受信電気データＤ又はＤｘｏｒのエッジ（立ち上がり／立ち下がり）からクロック信号Ｃｌまでの位相を比較し、例えば、クロック信号Ｃｌが“０”のときと受信電気データ信号のエッジとが一致する場合は、“０”（Ｌｏｗ）の位相比較信号Ｃｆをループフィルタ７に出力し、両者に位相差がある場合、Ｄ又はＤｘｏｒのエッジ時点でのクロック信号Ｃｌの振幅値を位相比較信号Ｃｆとしてループフィルタ７に出力する。
【００３９】
次に、ループフィルタ７は、位相比較信号Ｃｆを平滑化してクロック制御信号Ｃを発振器５に出力する。次に、発振器５は、クロック制御信号に基づき発振周波数を生成してクロック信号Ｃｌを出力する。すなわち、図１に示すものと同様に、発振器５、位相比較器６及びループフィルタ７の帰還制御によりクロック信号Ｃｌと受信電気データ信号Ｄとの位相を等しくできる。
【００４０】
したがって、データ方式変換部４ａにより位相比較器６（すなわちＰＬＬ回路８）に出力する受信電気データ信号のデータ方式をＲＺデータ方式に統一して出力することにより、受光素子１により光／電気変換された受信電気データ信号ＤがＮＲＺデータ方式／ＲＺデータ方式の何れであっても、共通のＰＬＬ回路８で受信電気データ信号Ｄに位相の一致するクロック信号Ｃｌを生成することができる。なお、遅延回路９及び識別器１０の動作は図１に示すものと同等なので説明を省略する。
【００４１】
以上説明したように、この実施の形態２による光デジタル通信装置１１ａによれば、データ方式識別部３により、受信したデータがＮＲＺデータ方式かＲＺデータ方式かを識別し、その識別結果に基づきデータ方式変換部４ａが受信したデータのデータ方式をＲＺデータ方式に統一してＰＬＬ回路８に出力するので、図１に示す光デジタル通信装置１１と同等の効果を得ることができる。
【００４２】
【発明の効果】
この発明の光デジタル通信装置は、受信した光データ信号を受信電気データ信号に変換して出力する光／電気変換器、受信電気データ信号のデータ方式を識別してデータ識別信号を出力するデータ方式識別器、データ識別信号に基づき受信電気データ信号のデータ方式を変換するデータ方式変換器、データ方式変換器からの受信電気データ信号とクロック信号との位相を比較し、位相比較信号を出力する位相比較器、位相比較信号を平滑化してクロック制御信号を出力するループフィルタ、クロック制御信号に基づきクロック信号を出力する発振器、クロック信号を前記データ識別信号に基づいて遅延して再生クロックを出力する遅延回路、受信電気データ信号を再生クロックに同期させて再生データ信号を出力する識別器を備えたので、例えば、受信したデータ信号がＮＲＺデータ方式かＲＺデータ方式の何れであっても受信したデータ信号のクロックに位相が一致するクロック信号を再生でき、再生データを出力することができる。
【００４３】
【図面の簡単な説明】
【図１】この発明の実施の形態１による光デジタル通信装置を示す説明図である。
【図２】図１に示すデータ方式識別部の詳細説明図である。
【図３】図１に示すデータ方式変換部の詳細説明図である。
【図４】図１に示すデータ方式識別部の動作説明図である。
【図５】図１に示すデータ方式変換部の動作説明図である。
【図６】図１に示す位相比較器の動作説明図である。
【図７】図１に示す遅延回路の詳細説明図である。
【図８】この発明の実施の形態２による光デジタル通信装置を示す説明図である。
【図９】図８に示すデータ方式変換部の詳細説明図である。
【図１０】図８に示すデータ方式変換部の動作説明図である。
【符号の説明】
１ 受信素子、 ２ 増幅器、 ３ データ方式識別部、 ４，４ａ データ方式変換部、 ５ 発振器、 ６ 位相比較器、 ７ ループフィルタ、 ８ ＰＬＬ回路、 ９ 遅延回路、 １０ 識別器、 １１，１１ａ 光デジタル通信装置。
【発明の属する技術分野】
この発明は、ＲＺデータ方式またはＮＲＺデータ方式の何れのデータ方式にも対応可能な装置に係わり、特にＮＲＺデータ方式及びＲＺデータ方式の何れの信号からもクロック信号再生が可能なＣＤＲ（Ｃｌｏｃｋ Ｄａｔａ Ｒｅｃｏｖｅｒｙ）回路を有する光デジタル通信装置に関するものである。
【０００２】
【従来の技術】
従来の光デジタル通信装置は、受信データ信号からクロック再生を行う場合に、クロック抽出用フィルタにＱ値の高いバンドパスフィルタを用いている。例えば、特開平１１−５５３３１号公報参照。
【０００３】
【特許文献１】
特開平１１−５５３３１号公報（第４頁、図１）
【０００４】
【発明が解決しようとする課題】
従来の光デジタル通信装置は、Ｑ値の高いバンド・パス・フィルタを用いているので、比較的高価になるという問題がある。また、Ｑ値の高いバンド・パス・フィルタは、構成素子の特性バラツキにより歩留まりが悪いため大規模集積回路（以下、ＬＳＩと称する）への一体化が困難という問題点がある。また、ＮＲＺデータ方式又はＲＺデータ方式の異なるデータ方式の入力データ信号に対して、後段の装置が処理可能なＮＲＺデータ方式又はＲＺデータ方式の何れのデータ方式にも変換可能にすることが難しいという問題点がある。
【０００５】
この発明は、以上のような問題点を解消するためになされたもので、Ｑ値の高いバンド・パス・フィルタを用いることなく、入力データ信号からクロック信号を抽出可能な光デジタル通信装置を得ること。また、ＮＲＺデータ方式又はＲＺデータ方式毎に個別のＰＬＬ回路を必要とせず、共通のＰＬＬ回路を用いてＮＲＺデータ方式又はＲＺデータ方式の何れにも対応可能な光デジタル通信装置を得ることを目的とする。
【０００６】
【課題を解決するための手段】
この発明の光デジタル通信装置は、受信した光データ信号を受信電気データ信号に変換して出力する光／電気変換器、受信電気データ信号のデータ方式を識別してデータ識別信号を出力するデータ方式識別器、前記データ識別信号に基づき受信電気データ信号のデータ方式を変換するデータ方式変換器、前記データ方式変換器からの受信電気データ信号とクロック信号との位相を比較し、位相比較信号を出力する位相比較器、前記位相比較信号を平滑化してクロック制御信号を出力するループフィルタ、前記クロック制御信号に基づき前記クロック信号を出力する発振器、前記クロック信号を前記データ識別信号に基づいて遅延して再生クロックを出力する遅延回路、受信電気データ信号を前記再生クロックに同期させて再生データ信号を出力する識別器を備えたものである。
【０００７】
【発明の実施の形態】
実施の形態１．
この発明による光デジタル通信装置の一実施の形態を説明する。図１は、実施の形態１による光デジタル通信装置を示す説明図、図２は、図１に示すデータ方式識別器の詳細説明図、図３は、図１に示すデータ方式変換部の詳細説明図である。図１において、受光素子１は、受信光データ信号を受信電気データ信号Ｄに変換して増幅器２に出力する。この受光素子１はＲＺ（Ｒｅｔｕｒｎ ｔｏ ｚｅｒｏ）データ方式又はＮＲＺ（Ｎｏｎ−Ｒｅｔｕｒｎ ｔｏ ｚｅｒｏ）データ方式の異なる入力データ方式で形成された受信光データ信号を受信電気データ信号Ｄに変換して出力する。
【０００８】
また、増幅器２は、受信電気データ信号Ｄを予め定めた所定の振幅レベルまで増幅し、データ方式識別器３とデータ方式変換部４と識別器１０に受信電気データ信号Ｄを出力する。
【０００９】
また、データ方式識別器３は、受信電気データ信号Ｄのデータ方式を識別して識別結果を示すデータ識別信号Ｓをデータ方式変換部４と遅延回路９に出力する。
【００１０】
また、データ方式変換器４は、データ識別信号Ｓに基づき位相比較器６に信号を出力する。
【００１１】
また、発振器５は、ループフィルタ７からのクロック制御信号Ｃに基づきクロック信号Ｃｌを生成し、位相比較器６と遅延回路９へ出力する。
【００１２】
また、位相比較器６は、データ方式変換器４からの信号とクロック信号Ｃｌとの位相を比較し、位相比較信号Ｃｆを出力する。
【００１３】
また、ループフィルタ７は、位相比較信号Ｃｆを平滑化してクロック制御信号Ｃを生成し、発振器５に出力する。
【００１４】
また、符号５〜７を付した構成によりＰＬＬ（Ｐｕｌｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路８を形成する。
【００１５】
また、遅延回路９は、予め定められた複数の遅延量を有し、データ方式識別器３からのデータ識別信号Ｓに基づきクロック信号Ｃｌを遅延させて再生クロックＣｒ出力する。
【００１６】
また、識別器１０は遅延回路９からのクロック信号Ｃｒ（すなわち、受信電気データ信号を再生した再生クロック信号）に同期した受信電気データ信号Ｄｒを出力する。光デジタル通信装置１１は符号１〜１０を付した構成を含む。
【００１７】
また、図２において、データ方式識別部３は、受信電気データ信号Ｄを遅延素子３１により所定量（この実施の形態１では、伝送速度の半周期分）遅延する。論理積部３２は、遅延された受信電気データ信号Ｄおよび遅延されていない受信電気データ信号Ｄの論理積をとり信号受信電気データＤａを出力する。エッジ検出部３３は、受信電気データ信号Ｄａのエッジを検出し、データ識別信号Ｓを出力する。
【００１８】
また、図３において、データ方式変換部４は、２分周回路４１が受信電気データ信号Ｄを分周して受信電気データＤｖを出力し、変換器内遅延回路４２が受信データ信号を所定量遅延して出力し、セレクタ部４３がデータ方式識別部３からのデータ識別信号Ｓに基づき受信電気データ信号Ｄ又はＤｖの何れか一方を選択して出力する。
【００１９】
次に動作を図により説明する。受光素子１は、光データ信号を受信電気データ信号Ｄに変換して増幅器２に出力する。増幅器２は、受信電気データ信号Ｄを所定の振幅レベルまで増幅してデータ方式識別部３とデータ方式変換部４と識別器１０とに出力する。
【００２０】
次に、図４によりデータ方式識別部３の動作を説明する。図４は、データ方式識別部の動作を示すタイミングチャートであり、図４（ａ）はＲＺデータ方式の受信電気データ信号に対するタイミングチャート、図４（ｂ）はＮＲＺデータ方式の受信電気データ信号に対するタイミングチャートを示す。図４（ａ）に示すように、受信電気データ信号ＤがＲＺデータ方式の場合は、遅延素子３１が受信電気データ信号Ｄを伝送速度の半周期分遅延して出力し、論理積部３２が遅延素子３１からの遅延された受信電気データ信号と遅延されていない受信電気データ信号との論理積をとり、その結果を受信電気データ信号Ｄａとして出力する。次に、エッジ検出部３３は受信電気データ信号Ｄａのエッジを検出するが、図に示すように受信電気データ信号Ｄａにはエッジがないので、“０”（Ｌｏｗ）の信号をデータ識別信号Ｓとしてデータ方式変換部４と遅延回路９に出力する。
【００２１】
また、図４（ｂ）に示すように、受信電気データ信号ＤがＮＲＺデータ方式の場合は、同様に遅延素子３１が受信電気データ信号Ｄを遅延して出力し、論理積部３２が遅延素子３１からの遅延された受信電気データ信号と遅延されていない受信電気データ信号との積をとり、受信電気データ信号Ｄａを出力する。また同様にエッジ検出部３３は受信電気データ信号Ｄａのエッジを検出し、“１”（Ｈｉｇｈ）の信号をデータ識別信号Ｓとしてデータ方式変換部４と遅延回路９に出力する。
【００２２】
次に、図５によりデータ方式変換部４の動作を説明する。図５は、データ方式変換部の動作を示すタイミングチャートであり、図５（ａ）はＲＺデータ方式の受信電気データ信号に対するタイミングチャート、図５（ｂ）はＮＲＺデータ方式の受信電気データ信号に対するタイミングチャートを示す。図５（ａ）に示すように、受信電気データ信号ＤがＲＺデータ方式の場合は、２分周回路４１が受信電気データ信号Ｄを２分周してＮＲＺデータ形式の受信電気データ信号Ｄｖを出力し、変換器内遅延回路４２が受信電気データ信号を所定量遅延（この実施の形態１では遅延量なし）してＲＺデータ形式のままの受信電気データ信号Ｄを出力する。次にセレクタ部４３がデータ識別信号Ｓに基づき出力する信号を選択する。この実施の形態１では、データ形式変換部４からの出力をＮＲＺデータ形式に統一しているので、セレクタ部４３は２分周回路４１からのＮＲＺデータ方式に変換された受信電気データ信号Ｄｖを位相比較器６に出力する。
【００２３】
また、受信電気データ信号がＮＲＺデータ方式の場合は、２分周回路４１、変換器内遅延回路４２が同様に動作し、セレクタ部４３が図５（ｂ）に示すように、変換器内遅延回路４２からのＮＲＺデータ方式のままの受信電気データ信号Ｄを位相比較器６に出力する。
【００２４】
次に、図６により位相比較器の動作を説明する。図６は、位相比較器の動作を示す説明図である。位相比較器６は、データ方式変換部４からの受信電気データＤ又はＤｖのエッジ（立ち上がり／立ち下がり）からクロック信号Ｃｌまでの位相を比較し、例えば、クロック信号Ｃｌが“０”のときと受信電気データ信号のエッジとが一致する場合は、“０”（Ｌｏｗ）の位相比較信号Ｃｆをループフィルタ７に出力し、両者に位相差がある場合、Ｄ又はＤｖのエッジ時点でのクロック信号Ｃｌの振幅値を位相比較信号Ｃｆとしてループフィルタ７に出力する。
【００２５】
次に、ループフィルタ７は、位相比較信号Ｃｆを平滑化してクロック制御信号Ｃを発振器５に出力する。
【００２６】
次に、発振器５は、クロック制御信号に基づき発振周波数を生成してクロック信号Ｃｌを出力する。このように発振器５、位相比較器６及びループフィルタ７の帰還制御によりクロック信号Ｃｌと受信電気データ信号Ｄとの位相が等しくなる。
【００２７】
すなわち、データ方式変換部４により位相比較器６（又はＰＬＬ回路８）に出力する受信電気データ信号のデータ方式をＮＲＺデータ方式に統一して出力することで、受光素子１により光／電気変換された受信電気データ信号ＤがＮＲＺデータ方式／ＲＺデータ方式の何れであっても、共通のＰＬＬ回路８で受信電気データ信号Ｄに位相の一致するクロック信号Ｃｌを生成することができる。
【００２８】
次に遅延回路の動作を図７により説明する。図７は遅延回路の詳細説明図である。遅延素子９１は、クロック信号Ｃｌを受信元データ形式がＲＺデータ形式の場合に適用する第１所定量遅延して出力し、遅延素子９２は、クロック信号Ｃｌを受信元データ形式がＮＲＺデータ形式の場合に適用する第２所定量遅延して出力し、セレクタ部９３は、データ識別信号Ｓにより受信元データ形式がＲＺデータ形式と示された場合、遅延素子９１からのクロック信号Ｃｌを選択し、データ識別信号Ｓにより受信元データ形式がＮＲＺデータ形式と示された場合、遅延素子９２からのクロック信号Ｃｌを選択し、再生クロック信号Ｃｒとして識別器１０と外部とに出力する。
【００２９】
次に、識別器１０は、受信電気データ信号Ｄを遅延回路９からの再生クロック信号Ｃｒによりサンプリングし、再生クロック信号Ｃｒに同期した受信電気データ信号Ｄｒを出力する。
【００３０】
以上説明したように、この実施の形態１による光デジタル通信装置１１によれば、データ方式識別部３により、受信したデータがＮＲＺデータ方式かＲＺデータ方式かを識別し、その識別結果に基づきデータ方式変換部４が受信したデータのデータ方式をＮＲＺデータ方式に統一してＰＬＬ回路８に出力するので、受信したデータがＮＲＺデータ方式かＲＺデータ方式に関係なく、共通のＰＬＬ回路８により受信したデータのクロックに位相が一致するクロック信号を再生でき、遅延回路９により元のデータ方式に基づきＰＬＬ回路８からのクロック信号Ｃｌの遅延量を調整することで再生クロック信号Ｃｒを生成することができ、受信したデータの再生データを出力することができる。
【００３１】
また、データ方式識別部３、データ方式変換部４及びＰＬＬ回路８によりクロック信号を再生可能とし、構成素子の特性ばらつきが大きく歩留まりが悪い上に高価なＱ値が高いバンド・パス・フィルタを用いていないので、データ方式識別部３、データ方式変換部４、ＰＬＬ回路８、遅延回路９及び識別器１０を大規模集積回路（ＬＳＩ）に容易に一体化させることができ、小型化、コスト低減を図ることができる。
【００３２】
実施の形態２．
この発明による光デジタル通信装置の他の実施態様を説明する。図８は、実施の形態２による光デジタル通信装置を示す説明図、図９は、図８に示すデータ方式変換部の詳細説明図である。図８において、図１乃至図７と同一符号は同一又は相当部分を示し説明を省略する。データ方式変換器４ａは、データ識別信号Ｓに基づき位相比較器６に出力する信号を選択する。光デジタル通信装置１１ａは符号１〜３，５〜１０及び符号４ａを付した構成を含む。
【００３３】
また、図９において、排他的論理和回路４ａ１は、遅延素子４ａ２により伝送速度の半周期分遅延された受信電気データ信号と遅延されていない受信電気データ信号とを入力し、それらの非排他的論理和をとり、受信電気データ信号Ｄｘｏｒを出力する。また、変換器内遅延回路４ａ３は、受信電気データ信号Ｄを所定量遅延（この実施の形態２では遅延量なし）して出力する。また、セレクタ部４ａ４は、データ方式識別部３からのデータ識別信号Ｓに基づき受信電気データ信号Ｄ又はＤｘｏｒの何れか一方を選択して出力する。
【００３４】
次に動作を図により説明する。受光素子１は、光データ信号を受信電気データ信号Ｄに変換して増幅器２に出力する。増幅器２は、受信電気データ信号Ｄを所定の振幅レベルまで増幅してデータ方式識別部３とデータ方式変換部４と識別器１０とに出力する。
【００３５】
次に、データ方式識別部３は、受信電気データ信号ＤがＲＺデータ方式の場合は、“０”（Ｌｏｗ）の信号がデータ識別信号Ｓとしてデータ方式変換部４と識別器１０に出力し、受信電気データ信号ＤがＮＲＺデータ方式の場合は、“１”（Ｈｉｇｈ）の信号がデータ識別信号Ｓとしてデータ方式変換部４と遅延回路９に出力する。
【００３６】
次に、図１０によりデータ方式変換部４ａの動作を説明する。図１０は、データ方式変換部の動作を示すタイミングチャートであり、図１０（ａ）はＲＺデータ方式の受信電気データ信号に対するタイミングチャート、図１０（ｂ）はＮＲＺデータ方式の受信電気データ信号に対するタイミングチャートを示す。まず、受信電気データ信号ＤがＲＺデータ方式の場合は、図１０（ａ）に示すように、排他的論理和回路４ａ１は、遅延されていない受信電気データ信号Ｄと遅延素子４ａ２により半周期分遅延された受信電気データ信号Ｄとの排他的論理和をとり受信電気データ信号Ｄｘｏｒを出力する。また、変換器内遅延回路４ａ３は、受信電気データ信号Ｄを無変換のまま出力する。次に、セレクタ部４ａ４は、データ方式識別部３からのデータ識別信号Ｓに基づき位相比較器６に受信電気データ信号を出力する。この実施の形態２では、データ方式変換部４ａからの出力をＲＺデータ形式に統一しているので、セレクタ部４ａ４は、変換器内遅延回路４ａ３からのＲＺデータ方式のままの受信電気データ信号Ｄを選択して位相比較器６に出力する。
【００３７】
次に、受信電気データ信号ＤがＮＲＺデータ方式の場合は、図１０（ｂ）に示すように、排他的論理和回路４ａ１、遅延素子４ａ２及び変換器内遅延回路４ａ３が同様に動作し、セレクタ部４ａ４が、データ方式識別部３からのデータ識別信号Ｓに基づきＲＺデータ方式に変換された受信電気データ信号Ｄｘｏｒを選択して位相比較器６に出力する。
【００３８】
次に、位相比較器６（図８に示す）は、データ方式変換部４ａからの受信電気データＤ又はＤｘｏｒのエッジ（立ち上がり／立ち下がり）からクロック信号Ｃｌまでの位相を比較し、例えば、クロック信号Ｃｌが“０”のときと受信電気データ信号のエッジとが一致する場合は、“０”（Ｌｏｗ）の位相比較信号Ｃｆをループフィルタ７に出力し、両者に位相差がある場合、Ｄ又はＤｘｏｒのエッジ時点でのクロック信号Ｃｌの振幅値を位相比較信号Ｃｆとしてループフィルタ７に出力する。
【００３９】
次に、ループフィルタ７は、位相比較信号Ｃｆを平滑化してクロック制御信号Ｃを発振器５に出力する。次に、発振器５は、クロック制御信号に基づき発振周波数を生成してクロック信号Ｃｌを出力する。すなわち、図１に示すものと同様に、発振器５、位相比較器６及びループフィルタ７の帰還制御によりクロック信号Ｃｌと受信電気データ信号Ｄとの位相を等しくできる。
【００４０】
したがって、データ方式変換部４ａにより位相比較器６（すなわちＰＬＬ回路８）に出力する受信電気データ信号のデータ方式をＲＺデータ方式に統一して出力することにより、受光素子１により光／電気変換された受信電気データ信号ＤがＮＲＺデータ方式／ＲＺデータ方式の何れであっても、共通のＰＬＬ回路８で受信電気データ信号Ｄに位相の一致するクロック信号Ｃｌを生成することができる。なお、遅延回路９及び識別器１０の動作は図１に示すものと同等なので説明を省略する。
【００４１】
以上説明したように、この実施の形態２による光デジタル通信装置１１ａによれば、データ方式識別部３により、受信したデータがＮＲＺデータ方式かＲＺデータ方式かを識別し、その識別結果に基づきデータ方式変換部４ａが受信したデータのデータ方式をＲＺデータ方式に統一してＰＬＬ回路８に出力するので、図１に示す光デジタル通信装置１１と同等の効果を得ることができる。
【００４２】
【発明の効果】
この発明の光デジタル通信装置は、受信した光データ信号を受信電気データ信号に変換して出力する光／電気変換器、受信電気データ信号のデータ方式を識別してデータ識別信号を出力するデータ方式識別器、データ識別信号に基づき受信電気データ信号のデータ方式を変換するデータ方式変換器、データ方式変換器からの受信電気データ信号とクロック信号との位相を比較し、位相比較信号を出力する位相比較器、位相比較信号を平滑化してクロック制御信号を出力するループフィルタ、クロック制御信号に基づきクロック信号を出力する発振器、クロック信号を前記データ識別信号に基づいて遅延して再生クロックを出力する遅延回路、受信電気データ信号を再生クロックに同期させて再生データ信号を出力する識別器を備えたので、例えば、受信したデータ信号がＮＲＺデータ方式かＲＺデータ方式の何れであっても受信したデータ信号のクロックに位相が一致するクロック信号を再生でき、再生データを出力することができる。
【００４３】
【図面の簡単な説明】
【図１】この発明の実施の形態１による光デジタル通信装置を示す説明図である。
【図２】図１に示すデータ方式識別部の詳細説明図である。
【図３】図１に示すデータ方式変換部の詳細説明図である。
【図４】図１に示すデータ方式識別部の動作説明図である。
【図５】図１に示すデータ方式変換部の動作説明図である。
【図６】図１に示す位相比較器の動作説明図である。
【図７】図１に示す遅延回路の詳細説明図である。
【図８】この発明の実施の形態２による光デジタル通信装置を示す説明図である。
【図９】図８に示すデータ方式変換部の詳細説明図である。
【図１０】図８に示すデータ方式変換部の動作説明図である。
【符号の説明】
１ 受信素子、 ２ 増幅器、 ３ データ方式識別部、 ４，４ａ データ方式変換部、 ５ 発振器、 ６ 位相比較器、 ７ ループフィルタ、 ８ ＰＬＬ回路、 ９ 遅延回路、 １０ 識別器、 １１，１１ａ 光デジタル通信装置。
Claims (5)
- 受信した光データ信号を受信電気データ信号に変換して出力する光／電気変換器、受信電気データ信号のデータ方式を識別してデータ識別信号を出力するデータ方式識別器、前記データ識別信号に基づき受信電気データ信号のデータ方式を変換するデータ方式変換器、前記データ方式変換器からの受信電気データ信号とクロック信号との位相を比較し、位相比較信号を出力する位相比較器、前記位相比較信号を平滑化してクロック制御信号を出力するループフィルタ、前記クロック制御信号に基づき前記クロック信号を出力する発振器、前記クロック信号を前記データ識別信号に基づいて遅延して再生クロックを出力する遅延回路、受信電気データ信号を前記再生クロックに同期させて再生データ信号を出力する識別器を備えたことを特徴とする光デジタル通信装置。
- データ方式変換器は、受信電気データ信号を２分周して出力する２分周回路と、受信電気データ信号を遅延して出力する変換器内遅延回路と、データ識別信号に基づき前記２分周回路からの出力と前記変換器内遅延回路からの出力との何れか一方を選択して出力するセレクタ部とを有することを特徴とした請求項１に記載の光デジタル通信装置。
- データ方式変換器は、一方の入力側に遅延素子が接続された排他的論理和素子を有するＮＲＺ／ＲＺ変換回路と、入力された信号を所定量遅延する変換器内遅延回路と、データ識別信号に基づき前記ＮＲＺ／ＲＺ変換回路からの出力と前記変換器内遅延回路からの出力との何れか一方を選択して出力するセレクタ部とを有することを特徴とした請求項１に記載の光デジタル通信装置。
- 遅延回路は、受信電気データ信号をそれぞれ第１，第２所定時間遅延させて出力する第１，第２遅延素子と、前記データ識別信号に基づき前記第１遅延素子からの出力と前記第２遅延素子からの出力との何れか一方を選択して出力するセレクタ部とを有することを特徴とした請求項１に記載の光デジタル通信装置。
- データ方式識別部とデータ方式変換部と位相比較器とループフィルタと発振器と遅延回路と識別器とが大規模集積回路に一体化されていることを特徴とする請求項１に記載の光デジタル通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003115627A JP2004328030A (ja) | 2003-04-21 | 2003-04-21 | 光デジタル通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003115627A JP2004328030A (ja) | 2003-04-21 | 2003-04-21 | 光デジタル通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004328030A true JP2004328030A (ja) | 2004-11-18 |
Family
ID=33496123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003115627A Withdrawn JP2004328030A (ja) | 2003-04-21 | 2003-04-21 | 光デジタル通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004328030A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007029535A1 (ja) * | 2005-09-02 | 2007-03-15 | Nec Corporation | 偏波モード分散補償回路 |
-
2003
- 2003-04-21 JP JP2003115627A patent/JP2004328030A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007029535A1 (ja) * | 2005-09-02 | 2007-03-15 | Nec Corporation | 偏波モード分散補償回路 |
| JP4924428B2 (ja) * | 2005-09-02 | 2012-04-25 | 日本電気株式会社 | 偏波モード分散補償回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8433022B2 (en) | Clock data recovery circuit and clock data recovery method | |
| US7932760B2 (en) | System and method for implementing a digital phase-locked loop | |
| KR20090010579A (ko) | 직렬 송수신 장치 및 그 통신 방법 | |
| JP4782575B2 (ja) | データ周波数によって位相オフセットを調節するクロック復元装置及び方法 | |
| JP2001197049A (ja) | クロック再生回路及びこれを用いた光信号受信器 | |
| JPS6194429A (ja) | 位相同期回路 | |
| KR101414289B1 (ko) | 이산 위상 편이 변조 신호를 상측대역과 하측대역으로 분리하고 편이하여 결합한 저전력용 비동기식 고속 bpsk 복조 방법 및 그 회로 | |
| US8861648B2 (en) | Receiving device and demodulation device | |
| US6337650B1 (en) | System and method for regenerating clock signal | |
| JP2004328030A (ja) | 光デジタル通信装置 | |
| JP5000635B2 (ja) | 多ピン非同期シリアル・インタフェース全体に転送されるデータをビット同期する方法および装置 | |
| CN108880539B (zh) | 时钟信号调整方法及装置、视频监控*** | |
| JP2007036366A (ja) | シリアル通信回路 | |
| CN115378568B (zh) | 一种时钟同步电路以及时钟同步方法 | |
| JP3719413B2 (ja) | データ伝送システム及びそれに用いられるデータ送受信装置と、その方法 | |
| JP5742456B2 (ja) | シリアル・データ通信装置のｄｐｌｌ回路 | |
| JP3495968B2 (ja) | ビット同期回路 | |
| CN107566690B (zh) | 一种去除展频的***及方法 | |
| JP2007142860A (ja) | 送信器、受信器及びデータ伝送方法 | |
| JP2004266723A (ja) | ネットワークシステム、データ送受信装置、およびデータ送受信方法 | |
| KR101638185B1 (ko) | 위상 영도로 정렬한 1차 측파대 필터들을 이용하고 측파대 비교기들의 위상을 맞춘 저전력용 광대역 비동기식 이산 위상 편이 복조 회로 | |
| JP2005151410A (ja) | 並列データ信号の位相整合回路 | |
| JP4015381B2 (ja) | Ｌａｎコントローラおよびｌａｎコントローラを備えた伝送装置 | |
| JP2000354028A (ja) | ビット同期回路 | |
| JPH09191298A (ja) | データ受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060324 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070608 |