CN1684575A - 电容器内置基板 - Google Patents

电容器内置基板 Download PDF

Info

Publication number
CN1684575A
CN1684575A CN200510065260.8A CN200510065260A CN1684575A CN 1684575 A CN1684575 A CN 1684575A CN 200510065260 A CN200510065260 A CN 200510065260A CN 1684575 A CN1684575 A CN 1684575A
Authority
CN
China
Prior art keywords
capacitor
mentioned
power supply
embedded substrate
decoupling capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200510065260.8A
Other languages
English (en)
Inventor
辻义臣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Publication of CN1684575A publication Critical patent/CN1684575A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明提供一种能可靠地补偿电源电压的变动的电容器内置基板。在输入侧电极层(S1)和输出侧电极层(S2)之间间隔着层间绝缘层(16、23、27)形成去耦电容器(8)，并且通过在接地层(17)和电源层(25)之间设置电介质层(24)而形成该去耦电容器(8)。通过使上述输出侧电极层(S2)构图而形成用于向半导体元件(3)提供电源的多个电源供给端子(28)，并且由电容器用导通孔(26)将这些电源供给端子(28)和电源层(25)连接。

Description

电容器内置基板
技术领域
本发明涉及一种内置了可靠补偿电源电压的变动的去耦电容器的电容器内置基板。
背景技术
以前，当在印刷电路板等安装基板上安装IC、LSI、超大LSI、利用了它们的CPU等芯片化了的半导体元件时，作为安装基板已知使用在表面具有去耦电容器的电容器基板(例如，参照专利文献1)。该去耦电容器用于防止因电源电压的变动而导致的半导体元件的误动作。
另外，还提出了如下的结构：在安装基板和半导体元件之间配置内置了大电容的去耦电容器的***式电容器内置基板(例如，参照专利文献2)。
【专利文献1】 日本 特开平6-318672号公报
【专利文献2】 日本 特开2001-358248号公报
但是，近年来，一直在谋求各种零部件的高性能化，作为各种零部件的高性能化之一，一直在谋求在电容器内置基板上也能可靠地补偿电源电压的变动的高性能化。
即，近年来，在半导体元件中总是在谋求小型化、高性能化，在谋求小型化、高性能化的基础上，还在谋求高密度化和高速化。随着这样的半导体元件的小型化和高性能化，工作频率进一步高频化，例如，GHz频带以上的高频区域被逐渐使用开来。
但是，在现有的电容器内置基板上，去耦电容器由与厚度方向正交的水平方向的毫米单位的布线与电源供给端子等连接，因此，在高频区、特别是GHz频带以上的高频区，去耦电容器受到布线长度的影响，因此不能忽略因布线长度而带来的电感成分，难以起到去耦电容器的作用，或者不能发挥去耦电容器的性能，存在不能可靠地补偿电源电压的变动这样的问题。
发明内容
本发明正是鉴于此而做出的，其目的在于提供能可靠地补偿电源电压的变动的电容器内置基板。
为了达到上述目的，本发明的电容器内置基板的特征在于：被配置在安装基板和半导体元件之间，在输入侧电极层和输出侧电极层之间隔着层间绝缘层而形成有去耦电容器，该去耦电容器通过在由接地层和电源层构成的一对内部电极层之间设置电介质层而形成，用于向上述半导体元件提供电源的多个电源供给端子，通过构图上述输出侧电极层而形成，这些电源供给端子通过用于层间连接的电容器用导通孔同上述电源层分别连接。
在本发明的电容器内置基板上，在上述多个电源供给端子的正下方配置有去耦电容器，电源从与上述输出侧电极层的厚度方向正交的水平方向被提供给上述多个电源供给端子的每一个，上述电容器用导通孔的布线长度被形成得小于或等于100μm。
在本发明的电容器内置基板上，上述电介质层配设在上述接地层上的大致整个面上，以形成去耦电容器。
在本发明的电容器内置基板上，上述去耦电容器的电容大于或等于1nF/mm2，并且上述去耦电容器的电容形成为可根据上述接地层的面积和上述电介质层的膜厚而变更。
在本发明的电容器内置基板上，上述电容器用导通孔由铜或者铜合金形成，并且上述电容器用导通孔和上述电源层在上述电源层的厚度方向被金属接合。
上述电介质层最好由硅的氮化物形成，并且其膜厚小于或等于1μm，另外，电介质层最好由钛的氧化物形成，并且其膜厚小于或等于1μm。
根据本发明所涉及的电容器内置基板，起到能可靠地补偿电源电压的变动等极其优良的效果。
附图说明
图1是简化表示本发明的电容器内置基板的第1实施方式的安装状态下的主要部分的结构示意图。
图2是表示图1的电容器内置基板的主要部分的放大剖面图。
图3是表示使用了布线图形的输出侧电源端子和多个电源供给端子的连接构造的一个例子的立体图。
图4是表示基于布线长度的阻抗和频率的关系的曲线图。
图5是简化表示本发明的电容器内置基板的第2实施方式的安装状态下的主要部分的结构示意图。
图6是表示图5的电容器内置基板的主要部分的放大剖面图。
具体实施方式
图1是简化表示本发明的电容器内置基板的第1实施方式的安装状态下的主要部分的结构示意图。
如图1所示，本实施方式的电容器内置基板1是配置在印刷电路板等安装基板2和CPU等半导体元件3中间的***式电容器内置基板。并且，在安装基板2的上表面形成有多个端子4，这些端子4由焊锡等接合部件与设置在电容器内置基板1的底面上的对应的端子5进行电连接。并且，在电容器内置基板1的上表面也设置有多个端子6，由焊锡等接合部件与设置在半导体元件3的底面上的对应的端子7进行电连接。另外，在电容器内置基板1的内部形成有去耦电容器8，电源被从电容器内置基板1的上面一侧提供给该去耦电容器8。
关于本实施方式的电容器内置基板1用图2的放大剖面图详细地说明。
如图2所示，在本实施方式的电容器内置基板1的底面上形成有作为与安装基板2的端子4对应的多个端子5的输入侧电源端子9、输入侧信号端子10和输入侧接地端子11。这些输入侧电源端子9、输入侧信号端子10和输入侧接地端子11例如是利用光刻法等将由厚12μm左右的铜或铜合金等具有导电性的金属膜形成的输入侧电极层S1构图成预定的图形而形成的，这些端子由作为绝缘性保护膜的形成为平面四边形的输入侧焊锡-抗蚀剂12进行保持固定。另外，在输入侧电源端子9的上面连接着下部电源用导通孔(ビア)13的下端，在输入侧信号端子10的上面连接着下部信号用导通孔14的下端。并且，在输入侧接地端子11的上面连接着下部接地用导通孔15的下端。这些下部电源用导通孔13、下部信号用导通孔14和下部接地用导通孔15由铜或铜合金等具有导电性的金属形成，厚度方向(图2的上下方向，以下也一样)所示的布线长度为例如25μm左右。
在上述输入侧焊锡-抗蚀剂12的上面，层叠地形成有由聚酰亚胺、玻璃环氧树脂等绝缘性材料形成的膜厚25μm左右的下部层间绝缘层16，使得分别覆盖下部电源用导通孔13、下部信号用导通孔14和下部接地用导通孔15各自的周围。该下部层间绝缘层16的上表面的高度位置形成得与下部电源用导通孔13、下部信号用导通孔14和下部接地用导通孔15的上端为同一个面。
在上述下部层间绝缘层16的上表面层叠地形成有接地层17，该接地层17构成形成去耦电容器8的一部分的一对内部电极层中的一方，该接地层17是通过在下部层间绝缘层16的上表面形成厚2～5μm左右的铜或铜合金等具有导电性的金属膜，并利用光刻法等将该金属膜构图成预定的图形而形成的。并且，在接地层17的下表面的与输入侧接地端子11对应的位置连接着下部接地用导通孔15的上端。另外，在接地层17的上表面的预定位置，上部接地用导通孔18的下端连接在与下部接地用导通孔15的上端相对的位置。该上部接地用导通孔18由铜或铜合金等具有导电性的金属形成，厚度方向所示的布线长度为例如25μm左右。
在上述接地层17上形成有分别连接在下部电源用导通孔13和下部信号用导通孔14的上端的电源连接部19和信号连接部20。该电源连接部19和信号连接部20通过利用光刻法等将接地层17构图成预定的图形而分别形成在与下部电源用导通孔13和下部信号用导通孔14的上端相对的位置，并被形成为与接地层17分开的岛状。并且，在电源连接部19的下表面连接着下部电源用导通孔13的上端，在电源连接部19的上表面连接着上部电源用导通孔21的下端。另外，在信号连接部20的下表面连接着下部信号用导通孔14的上端，在信号连接部20的上表面连接着上部信号用导通孔22的下端。并且，在电源连接部19和信号连接部20各自的周围分别配置有用于确保绝缘性的中间层间绝缘层23。进而，上部电源用导通孔21和上部信号用导通孔22的上端与上部接地用导通孔18的上端被形成为同一个面。另外，上部电源用导通孔21和上部信号用导通孔22由铜或铜合金等具有导电性的金属形成，厚度方向所示的布线长度为例如25μm左右。
在上述接地层17的上表面层叠形成有构成去耦电容器8的一部分的电介质层24。该电介质层24由硅的氮化物或钛的氧化物等材料形成，膜厚1μm左右。作为该电介质层24的膜厚可以为0.1～3.0μm左右，最好为0.1～1.0μm，如果比该范围厚，则存在不能增大电容的倾向，如果膜厚在该范围以下，则存在不能确保绝缘性的倾向。另外，电介质层24被形成在接地层17的大致整个面上，详细地讲，被形成在接地层17的上表面中除了与上部接地用导通孔18连接的连接部之外的整个面上。当然，在与接地层17分开形成的电源连接部19和信号连接部20的上表面未形成。
在上述电介质层24的上表面层叠形成有电源层25，该电源层25构成形成去耦电容器8的一部分的一对内部电极层中的另一方，该电源层25是通过在电介质层24的上表面形成厚2～5μm左右的铜或铜合金等具有导电性的金属膜，并利用光刻法等将该金属膜构图成预定的图形而形成的。另外，在电源层25的上表面的预定位置，详细地讲，是在与半导体元件3的电源供给用的多个端子对应的位置，利用金属接合连接有用于向去耦电容器8提供电源的由铜或铜合金形成的电容器用导通孔26的下端。即，在半导体元件3的电源供给用的多个端子的正下方形成有去耦电容器8。
本实施方式的去耦电容器8的电容，通过使电介质层24的材料为氧化钛、并使膜厚为500mm左右而形成为3nF/mm2左右。该去耦电容器8的电容最好大于或等于1nF/mm2。另外，去耦电容器8的电容可通过接地层17的面积、即作为电容器内置基板1的平面面积的安装面积来改变。
另外，本实施方式的去耦电容器8采用了在接地层17和电源层25之间夹持电介质层24的结构，但是也可以根据设计内容等的需要而采用形成多层电介质层24的结构。此时，需要在这些电介质层24之间形成中间电极层。
上述电容器用导通孔26的厚度方向所示的布线长度被形成为20μm左右。另外，作为电容器用导通孔26的布线长度小于或等于100μm，最好在10～50μm的范围。如果超过该范围，则有电感成分变大，难以起到电容器的作用的倾向，如果小于该范围，则有层间绝缘树脂的电特性变得不稳定的倾向。
即，使电容器用导通孔26的厚度方向所示的布线长度为去耦电容器8的布线长度，能容易地将该去耦电容器8的布线长度缩短到小于或等于100μm。
在上述电介质层24的上表面层叠形成有由聚酰亚胺、玻璃环氧树脂等绝缘性材料形成的膜厚最大25μm左右的上部层间绝缘层27，使得分别覆盖上部电源用导通孔21、上部信号用导通孔22、上部接地用导通孔18和电容器用导通孔26各自的周围。该上部层间绝缘层27的上表面的高度位置形成得与上部电源用导通孔21、上部信号用导通孔22、上部接地用导通孔18和电容器用导通孔26的上端为同一个面。
在上述上部层间绝缘层27的上表面，即，本实施方式的电容器内置基板1的上表面形成有作为与半导体元件3的端子7对应的端子6的多个电源供给端子(VCC)28、输出侧信号端子29、输出侧接地端子30、与半导体元件3的端子7不直接接触的输出侧电源端子31、以及连接多个电源供给端子28和输出侧电源端子31的布线图形32。这些电源供给端子28、输出侧信号端子29、输出侧接地端子30、输出侧电源端子31和布线图形32，是在上部层间绝缘层27的上表面形成由厚12μm左右的铜或铜合金等具有导电性的金属膜形成的输出侧电极层S2，并利用光刻法等将该输出侧电极层S2构图成预定的图形而形成的。
当然，布线图形32被配置成不使输出侧信号端子29和输出侧接地端子30短路。
上述电源供给端子28、输出侧信号端子29、输出侧接地端子30、输出侧电源端子31和布线图形32由作为绝缘性保护膜的输出侧焊锡-抗蚀剂33保持固定。另外，输出侧信号端子29、输出侧接地端子30和电源供给端子28的上方形成有开口，在各自的开口内的外部露出部上形成有目前公知的由下层的镀镍层、上层的镀金层形成的金/镍焊盘(未图示)。输出侧电源端子31和布线图形32各自的表面分别由输出侧焊锡-抗蚀剂33覆盖着。
在上述电源供给端子28的下表面连接着电容器用导通孔26的上端，在输出侧信号端子29的下表面连接着上部信号用导通孔22的上端。并且，在输出侧接地端子30的下表面连接着上部接地用导通孔18的上端，在输出侧电源端子31的下表面连接着上部电源用导通孔21的上端。另外，布线图形32，其一端连接在输出侧电源端子31的侧面，其另一端形成分支，分别被连接在多个电源供给端子28的侧面。
即，形成各电源供给端子28，使得形成向半导体元件3和去耦电容器8电源供给的分支。
因而，在各电源供给端子28的正下方配置有去耦电容器8，电源通过布线图形32从与输出侧电极层S2的厚度方向正交的水平方向被分别提供给各电源供给端子28，电容器用导通孔的布线长度形成得小于或等于100μm。
图3表示这样的使用了布线图形32的输出侧电源端子31和多个电源供给端子28的连接构造的一个例子。
在本实施方式的电容器内置基板1上，为了确保各层间绝缘层16、23、27与构成去耦电容器8的一对内部电极层的接地层17及电源层25的紧密接合性，最好使用如粘合剂或三嗪硫醇那样的化学吸附膜。另外，通过使具有碳和氮的有机材料中含有三嗪硫醇、且采用介电常数ε大于或等于60的原料也能作为电介质层24的原料来使用。另外，也可以使用使纳米金属级的金属粒子分散于高分子树脂中形成的高介电常数材料(纳米材料)。通过利用这些材料也能实现数十～数百nF/mm2的电容。在使用这样的有机原料作为电介质层24的原料时，对于电源层25和电容器用导通孔26的接合，需要使用热压等对电介质层24不造成损伤的方法。
接下来，说明上述的结构形成的本实施方式的作用。
根据本实施方式的电容器内置基板1，用于向半导体元件3提供电源的多个电源供给端子28是通过使输出侧电极层S2构图而形成的，这些电源供给端子28只通过被用于层间连接的电容器用导通孔26分别被连接在去耦电容器8的电源层25上，因此补偿半导体元件3的电源电压的去耦电容器8能只用电容器用导通孔26以厚度方向的布线长度来连接。其结果是，能形成可极力消除电感成分的理想的构造，因此即使是在GHz频带以上的高频区也能充分地作为电容器发挥作用。这可以通过对基于布线长度的阻抗和频率的关系的模拟得以确认。图4表示对基于该布线长度的阻抗和频率的关系的模拟结果。该模拟采用使去耦电容器8的电容为3.5nF/mm2、利用只由电容器用导通孔26而形成的直下型而使去耦电容器8的电源布线的布线长度为100μm的本发明产品，使基于现有的电源布线的布线长度为1mm的作为现有制品1，使布线长度为3mm的作为现有制品2，以及使布线长度为9mm的作为现有制品3。根据图4可知，布线长度越短，越能在大的频率范围内降低阻抗。
因此，根据本实施方式的电容器内置基板1，能可靠地补偿电源电压的变动。
另外，根据本实施方式的电容器内置基板1，采用了电源供给端子28只由用于层间连接的电容器用导通孔26分别连接到去耦电容器8的电源层25的结构，因此能使对去耦电容器8电源供给的路径最短且简单。其结果是，能以简单的制造工序得到电容器内置基板1，因此能容易地提高生产性，实现低成本化。
另外，也能用光刻法之外的方法制造。例如，能用胶印印刷、丝网印刷等印刷法形成电介质。电极也可以用使用了半添加法、全添加法的镀敷来形成。
根据本实施方式的电容器内置基板1，在多个电源供给端子28的正下方配置有去耦电容器8，电源通过布线图形32从与输出侧电极层S2的厚度方向正交的水平方向被分别提供给多个电源供给端子28，电容器用导通孔26的布线长度被形成得小于或等于100μm，因此能进一步简化制造工序，并且能形成能极力消除电感成分的更理想的构造，因此即使是在GHz频带以上的高频区，也能更充分地作为电容器发挥作用。
另外，根据本实施方式的电容器内置基板1，配置成在接地层17上的大致整个面上形成去耦电容器8，因此能利用电容器内置基板1的尺寸本身作为去耦电容器8。其结果是，能容易地实现去耦电容器8的大电容化、大的频带范围内的低阻抗化。
另外，根据本实施方式的电容器内置基板1，去耦电容器8的电容大于或等于1nF/mm2，并且去耦电容器8的电容被形成为可根据接地层17的面积、即电容器内置基板1的安装面积来改变，因此能容易地实现去耦电容器8的大电容化。
另外，根据本实施方式的电容器内置基板1，电容器用导通孔26由铜或铜合金形成，并且电容器用导通孔26和电源层25在电源层25的厚度方向被金属接合，因此与现有的不同种类金属连接不同，能实现低电阻且能以低成本进行层间连接，并且能提高层间连接的可靠性。
另外，根据本实施方式的电容器内置基板1，电介质层24由硅的氮化物或钛的氧化物而形成，并且各自的膜厚小于或等于1μm，因此能可靠且容易地进行去耦电容器8的电容的大电容化。
通过使用介电常数ε大于或等于300的三嗪硫醇、介电常数ε大于或等于200的纳米材料，电容可达数十～数百nF/mm2。
图5和图6表示本发明的电容器内置基板的第2实施方式，图5是简化表示安装状态下的主要部分的结构的示意图，图6是主要部分的放大剖面图。对于与上述的第1实施方式的电容内置基板1相同或相当的结构，在附图中给以同一标号。
本实施方式的电容器内置基板1A，如图5所示，表示配置在印刷电路板等安装基板2和安装了半导体元件3的***基板41中间的插座式基板。并且，在安装基板2的上表面形成有多个端子4，这些端子4和设置在电容器内置基板1A的底面上的对应的端子5由焊锡等接合部材进行电连接。另外，在电容器内置基板1A的上表面还设置有多个端子6，设置在***基板41的底面上的对应端子7A由焊锡等接合部件进行电连接。如图5和图6所示，在电容器内置基板1A的内部形成有去耦电容器8，电源从电容器内置基板1A的上面侧被提供给该去耦电容器8。另外，在本实施方式的电容器内置基板1A上设置有多个输入侧电源端子(图6只图示了1个)9，这些输入侧电源端子9通过输入侧布线图形35被连接在不与安装基板2的端子4直接连接的1个输入侧电源端子36上，下部电源用导通孔13的下表面被连接在该输入侧电源端子36的上表面。
即，输入侧布线图形35，其一端被连接在输入侧电源端子36的侧面，其另一端形成分支，分别连接在多个输入侧电源端子36的侧面。该输入侧布线图形35和输入侧电源端子36利用光刻法等将输入侧电极层S1构图成预定的图形，在形成输入侧电源端子9、输入侧信号端子10和输入侧接地端子11时，与输入侧电源端子9、输入侧信号端子10和输入侧接地端子11同时形成。
另外，设置多个输入侧电源端子9，由输入侧布线图形35将它们连接在1个输入侧电源端子36上，并将下部电源用导通孔13的下表面连接在输入用电源端子36的上表面，这样的结构也能用于上述第1实施方式的电容器内置基板1。
对于本实施方式的电容器内置基板1A的其它结构，与上述的第1实施方式的电容器内置基板1一样，因此省略其详细说明。
根据由这样结构构成的本实施方式的电容器内置基板1A，能收到与上述第1实施方式的电容器内置基板1同样的效果。
另外，本发明并不限于上述各实施方式，根据需要可进行各种变更。

Claims (7)

1.一种电容器内置基板，被配置在安装基板和半导体元件之间，在输入侧电极层和输出侧电极层之间隔着层间绝缘层而形成有去耦电容器，该去耦电容器通过在由接地层和电源层构成的一对内部电极层之间设置电介质层而形成，其特征在于：
用于向上述半导体元件提供电源的多个电源供给端子，通过构图上述输出侧电极层而形成，这些电源供给端子通过用于层间连接的电容器用导通孔同上述电源层分别连接。
2.如权利要求1所述的电容器内置基板，其特征在于：
在上述多个电源供给端子的正下方配置有去耦电容器，电源从与上述输出侧电极层的厚度方向正交的水平方向被提供给上述多个电源供给端子的每一个，上述电容器用导通孔的布线长度被形成得小于或等于100μm。
3.如权利要求1所述的电容器内置基板，其特征在于：
上述电介质层配设在上述接地层上的大致整个面上，以形成去耦电容器。
4.如权利要求1所述的电容器内置基板，其特征在于：
上述去耦电容器的电容大于或等于1nF/mm2，并且上述去耦电容器的电容形成为可根据上述接地层的面积和上述电介质层的膜厚而变更。
5.如权利要求1所述的电容器内置基板，其特征在于：
上述电容器用导通孔由铜或者铜合金形成，并且上述电容器用导通孔和上述电源层在上述电源层的厚度方向被金属接合。
6.如权利要求1所述的电容器内置基板，其特征在于：
上述电介质层由硅的氮化物形成，并且其膜厚小于或等于1μm。
7.如权利要求1所述的电容器内置基板，其特征在于：
上述电介质层由钛的氧化物形成，并且其膜厚小于或等于1μm。
CN200510065260.8A 2004-04-16 2005-04-15 电容器内置基板 Pending CN1684575A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP121622/2004 2004-04-16
JP2004121622A JP2005310814A (ja) 2004-04-16 2004-04-16 キャパシタ内蔵基板

Publications (1)

Publication Number Publication Date
CN1684575A true CN1684575A (zh) 2005-10-19

Family

ID=35096018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510065260.8A Pending CN1684575A (zh) 2004-04-16 2005-04-15 电容器内置基板

Country Status (3)

Country Link
US (1) US7046501B2 (zh)
JP (1) JP2005310814A (zh)
CN (1) CN1684575A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1946267B (zh) * 2006-08-26 2010-09-08 华为技术有限公司 一种印刷电路板的埋容方法及印刷电路板
CN101937852A (zh) * 2010-08-19 2011-01-05 日月光半导体制造股份有限公司 线路基板工艺
CN111696970A (zh) * 2019-03-14 2020-09-22 东芝存储器株式会社 半导体装置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101124861B (zh) * 2005-11-02 2011-03-30 揖斐电株式会社 半导体装置用多层印刷线路板及其制造方法
JP5511119B2 (ja) * 2006-04-14 2014-06-04 株式会社リキッド・デザイン・システムズ インターポーザ及び半導体装置
US20080017407A1 (en) * 2006-07-24 2008-01-24 Ibiden Co., Ltd. Interposer and electronic device using the same
TWI327361B (en) * 2006-07-28 2010-07-11 Unimicron Technology Corp Circuit board structure having passive component and stack structure thereof
US8130507B2 (en) * 2008-03-24 2012-03-06 Ngk Spark Plug Co., Ltd. Component built-in wiring board
KR101297192B1 (ko) * 2008-11-10 2013-08-19 삼성전자주식회사 화상형성장치, 칩, 및, 칩 패키지
JP2010118635A (ja) * 2008-11-12 2010-05-27 Ibiden Co Ltd 多層プリント配線板
US20110058348A1 (en) * 2009-09-10 2011-03-10 Ibiden Co., Ltd. Semiconductor device
JP5290215B2 (ja) * 2010-02-15 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
JP6157048B2 (ja) * 2011-02-01 2017-07-05 スリーエム イノベイティブ プロパティズ カンパニー Ｉｃデバイス用ソケット
WO2015041127A1 (ja) * 2013-09-20 2015-03-26 株式会社村田製作所 コンデンサモジュール、および、電力変換装置
US9681558B2 (en) * 2014-08-12 2017-06-13 Infineon Technologies Ag Module with integrated power electronic circuitry and logic circuitry
US20160055976A1 (en) * 2014-08-25 2016-02-25 Qualcomm Incorporated Package substrates including embedded capacitors
US10211158B2 (en) 2014-10-31 2019-02-19 Infineon Technologies Ag Power semiconductor module having a direct copper bonded substrate and an integrated passive component, and an integrated power module
JP6669513B2 (ja) 2016-02-03 2020-03-18 富士ゼロックス株式会社 回路基板および回路基板の製造方法
JP6716967B2 (ja) 2016-03-04 2020-07-01 富士ゼロックス株式会社 半導体パッケージ及び半導体パッケージの製造方法
JP2018137310A (ja) * 2017-02-21 2018-08-30 Tdk株式会社 薄膜キャパシタ
CN209402820U (zh) * 2018-10-31 2019-09-17 惠科股份有限公司 电路板及显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4508756A (en) * 1980-10-08 1985-04-02 Murata Manufacturing Co., Ltd. Method for inhibiting oxidation of a copper film on ceramic body
JP2969237B2 (ja) * 1992-07-06 1999-11-02 日本特殊陶業株式会社 コンデンサー内蔵基板及びその製造方法
US5323520A (en) 1993-04-29 1994-06-28 Fujitsu Limited Process for fabricating a substrate with thin film capacitor
JP2001358248A (ja) 2000-06-13 2001-12-26 Hitachi Ltd キャパシタを内蔵した回路基板とその製造方法
US6775150B1 (en) * 2000-08-30 2004-08-10 Intel Corporation Electronic assembly comprising ceramic/organic hybrid substrate with embedded capacitors and methods of manufacture
JP2002260959A (ja) * 2001-03-01 2002-09-13 Nec Corp 積層コンデンサとその製造方法およびこのコンデンサを用いた半導体装置、電子回路基板
JP4377617B2 (ja) * 2003-06-20 2009-12-02 日本特殊陶業株式会社 コンデンサ、コンデンサ付き半導体素子、コンデンサ付き配線基板、および、半導体素子とコンデンサと配線基板とを備える電子ユニット

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1946267B (zh) * 2006-08-26 2010-09-08 华为技术有限公司 一种印刷电路板的埋容方法及印刷电路板
CN101937852A (zh) * 2010-08-19 2011-01-05 日月光半导体制造股份有限公司 线路基板工艺
CN111696970A (zh) * 2019-03-14 2020-09-22 东芝存储器株式会社 半导体装置
CN111696970B (zh) * 2019-03-14 2023-12-05 铠侠股份有限公司 半导体装置

Also Published As

Publication number Publication date
JP2005310814A (ja) 2005-11-04
US20050231889A1 (en) 2005-10-20
US7046501B2 (en) 2006-05-16

Similar Documents

Publication Publication Date Title
CN1684575A (zh) 电容器内置基板
CN1045865C (zh) 安装基板
CN1266764C (zh) 半导体器件及其制造方法
CN1250055C (zh) 印刷电路板以及使用该电路板的电子设备
TWI421996B (zh) 靜電放電防護架構
CN203103294U (zh) 半导体封装件
CN1685509A (zh) 具有背侧面空穴安装电容器的电子封装及其加工方法
TW200532865A (en) Package with stacked substrates
EP1538639B1 (en) Capacitor and method for manufacturing the same
CN1977365A (zh) 贯通基板、内插器以及贯通基板的制造方法
CN1765162A (zh) 多层陶瓷基板
CN101044801A (zh) 具有降低的电容耦合的电路板组件
WO2006039438A2 (en) Split thin film capacitor for multiple voltages
US9538644B2 (en) Multilayer wiring substrate and module including same
CN1541414A (zh) 具有侧向连接的电容器的电子组件及其制造方法
CN2854807Y (zh) 集成电路装置
US6888218B2 (en) Embedded capacitor multi-chip modules
CN1317923C (zh) 一种具内藏电容的基板结构
CN101064271A (zh) 具有多重导线结构的螺旋电感元件
CN1914727A (zh) 电子零部件及其制造方法
CN2872796Y (zh) 电子组装体
TW200919676A (en) Packaging substrate structure having capacitor embedded therein and method for manufacturing the same
CN1808711A (zh) 封装体及封装体模块
CN100343984C (zh) 可嵌埋电子组件的半导体封装散热件结构
CN1750259A (zh) 多芯片封装的导线架、其制造方法及其封装构造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication