JP4377617B2 - コンデンサ、コンデンサ付き半導体素子、コンデンサ付き配線基板、および、半導体素子とコンデンサと配線基板とを備える電子ユニット - Google Patents

コンデンサ、コンデンサ付き半導体素子、コンデンサ付き配線基板、および、半導体素子とコンデンサと配線基板とを備える電子ユニット Download PDF

Info

Publication number
JP4377617B2
JP4377617B2 JP2003176967A JP2003176967A JP4377617B2 JP 4377617 B2 JP4377617 B2 JP 4377617B2 JP 2003176967 A JP2003176967 A JP 2003176967A JP 2003176967 A JP2003176967 A JP 2003176967A JP 4377617 B2 JP4377617 B2 JP 4377617B2
Authority
JP
Japan
Prior art keywords
capacitor
wiring board
dielectric layer
semiconductor element
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003176967A
Other languages
English (en)
Other versions
JP2005012115A (ja
Inventor
淳 大塚
学 佐藤
幸広 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2003176967A priority Critical patent/JP4377617B2/ja
Priority to US10/862,562 priority patent/US6961230B2/en
Publication of JP2005012115A publication Critical patent/JP2005012115A/ja
Application granted granted Critical
Publication of JP4377617B2 publication Critical patent/JP4377617B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Ceramic Capacitors (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、コンデンサ、コンデンサ付き半導体素子、コンデンサ付き配線基板、および半導体素子とコンデンサと配線基板とを備える電子ユニットに関する。
【０００２】
【従来の技術】
近年、ＩＣチップ(半導体素子)と配線基板とを直に接続せず、ＩＣチップに対しノイズを除去しつつ良好な電力供給を行うため、ＩＣチップと配線基板との間に、かかる配線基板の凹所に予め内蔵したコンデンサを介在させるＩＣチップ搭載コンデンサ付き配線基板が提案されている(例えば、特許文献１参照)。
【０００３】
【特許文献１】
特開２０００−３４９２２５号公報 (図１，１０)
【０００４】
しかしながら、上記ＩＣチップ搭載コンデンサ付き配線基板では、その配線基板の凹所にコンデンサを絶縁樹脂を介して内蔵するため、当該配線基板のスペースを要し且つ内部配線の配置が困難になると共に、凹所を形成してコンデンサを内蔵するための工数を要する、という問題があった。
かかる問題を解決するため、ＩＣチップの底面と配線基板の第１主面との間にコンデンサを配置することが考えられる。しかし、低い熱膨張係数のＳｉなどからなるＩＣチップと高い熱膨張係数の絶縁樹脂からなる配線基板との間に、表面および裏面に接続端子を有するコンデンサを配置し且つこれらの接続端子を介してＩＣチップおよび配線基板と接続すると、上記熱膨張率の差および上記コンデンサが一般的に低ヤング率であるため、コンデンサの本体が反ったり、何れかの接続部が破断する、という問題があった。
【０００５】
【発明が解決すべき課題】
本発明は、以上に説明した従来の技術における問題点を解決し、ＩＣチップなどの半導体素子と主に絶縁樹脂からなる配線基板との間に確実に配置できるコンデンサ、該コンデンサ付き半導体素子、コンデンサ付き配線基板、半導体素子とコンデンサと配線基板とを備える電子ユニットを提供する、ことを課題とする。
【０００６】
【課題を解決するための手段および作用ならびに発明の効果】
本発明は、上記課題を解決するため、上記コンデンサの本体を形成する誘電体層を、低熱膨張係数の誘電体層と、これよりも高熱膨張係数で且つ高誘電率の高誘電体層との積層体により構成する、ことに着想して成されたものである。
即ち、本発明のコンデンサは、半導体素子が実装される表面および配線基板の第１主面に実装される裏面を有するコンデンサ本体と、このコンデンサ本体に内蔵される内部電極と、上記コンデンサ本体における表面と裏面との間を貫通し且つ上記内部電極に接続されるビア導体と、を備え、上記コンデンサ本体は、少なくとも上記表面側および裏面側に位置し、低熱膨張係数で且つヤング率が２００ＧＰａ以上である一対の誘電体層と、これらの間に位置し、高熱膨張係数で且つ上記誘電体層よりも高誘電率の高誘電体層と、を含む、ことを特徴とする。
【０００７】
これによれば、少なくとも半導体素子が実装される表面側と裏面側とに低熱膨張係数である一対の誘電体層が位置し、これらの間に高熱膨張係数で且つ高誘電率の高誘電体層が位置する３層構造となっているので、裏面側に位置する一方の誘電体層は、隣接する高誘電体層の影響により熱膨張し易くなる。このため、半導体素子が実装される表面の電気的接続部はもとより、配線基板の第１主面に実装される裏面における電気的接続部も、熱的変化を受けても破断せず、且つコンデンサ自体も反らないため、安定した導通を確保することができる。
また、上記コンデンサを半導体素子と主に樹脂からなる配線基板との間に配置しても、半導体素子が実装されるコンデンサの表面および配線基板の第１主面に実装されるコンデンサの裏面における電気的接続部は、熱的変化を受けても破断せず且つコンデンサ自体も反ることがなく、安定した導通を確保することができる。
更に、前記誘電体層が２００ＧＰａ以上の高ヤング率を有するので、該誘電体層が熱膨張による応力を受けても変形が小さく、その低い熱膨張特性を発揮する。
尚、上記ヤング率は、望ましくは３００ＧＰａ以上である。
また、前記誘電体層の誘電率(εｒ)は、１５未満であり、高誘電体層の誘電率(εｒ)は、１５以上である。
【０００８】
また、本発明には、前記コンデンサ本体の誘電体層の熱膨張係数は、１０ｐｐｍ／℃未満であり、高誘電体層の熱膨張係数は、１０ｐｐｍ／℃以上である、コンデンサも含まれる。
これによれば、前記誘電体層が２００ＧＰａ以上の高ヤング率を有することと相まって、高誘電体層がこの高ヤング率の誘電体層間に挟まれた３層構造となり、剛性が向上する。このため、コンデンサ本体の反りを防ぎ、且つ電気的接続部の接続信頼性を一層高めることができる。
付言すれば、前記内部電極が、前記高誘電体層に内蔵され且つ間隔を明けて互いに対向している、コンデンサも本発明に含まれ得る。
【０００９】
更に、本発明には、前記コンデンサ本体は、前記表面側、裏面側、および周辺部に位置する前記誘電体層と、かかる誘電体層に囲まれた当該コンデンサ本体の内側に内蔵される前記高誘電体層とからなる、コンデンサも含まれる。
これによれば、誘電体層とこれに包囲された高誘電体層とからなる２重構造となり、裏面側に位置する誘電体層は、隣接する高誘電体層の影響により熱膨張し易くなるため、前記と同様に表面および裏面側での電気的導通を確保できると共に、コンデンサ自体の反りも防止できる。
【００１０】
一方、本発明のコンデンサ付き半導体素子は、前記コンデンサと、このコンデンサの表面に実装され且つ底面に接続端子を有する半導体素子と、を備えている、ことを特徴とする。これによれば、反りにくいコンデンサとその表面に実装される半導体素子とは、互いに低熱膨張係数の誘電体層の表面と半導体素子の本体底面との間で電気的に接続される。このため、コンデンサに蓄えられた電荷を最短距離で半導体素子内の回路素子に給電できると共に、上記電気的接続部は、熱的変化によっても破断することなく、安定した導通を確保することができる。
【００１１】
また、本発明のコンデンサ付き配線基板は、前記コンデンサと、このコンデンサを実装する第１主面および第２主面を有し、少なくともかかる第１主面および第２主面が樹脂絶縁層により形成されている配線基板と、を備えている、ことを特徴とする。これによれば、上記配線基板とその第１主面に実装されるコンデンサとは、互いに高熱膨張係数の樹脂絶縁層と高誘電体層との間、あるいは高熱膨張係数の樹脂絶縁層と高誘電体層に隣接する誘電体層との間で電気的に接続される。このため、コンデンサに蓄えられた電荷を比較的短い導通経路で配線基板の内部配線に給電できると共に、熱的変化を受けても、コンデンサ自体が反らず、上記電気的接続部も破断することなく、安定した導通を確保することができる。尚、上記配線基板は、第１主面および第２主面が樹脂絶縁層により形成されていれば、コア基板がセラミックからなるものも含まれる。
【００１２】
更に、本発明の電子ユニットは、前記コンデンサと、このコンデンサの表面に実装され且つ底面に接続端子を有する半導体素子と、上記コンデンサを実装する第１主面および第２主面を有し、少なくともかかる第１主面および第２主面が樹脂絶縁層により形成されている配線基板と、を備えている、ことを特徴とする。これによれば、コンデンサとその表面に実装される半導体素子とは、互いに低熱膨張係数の誘電体層の表面と半導体素子の本体底面との間で電気的に接続され、上記配線基板とその第１主面に実装されるコンデンサとは、互いに高熱膨張係数の樹脂絶縁層と高誘電体層などとの間で電気的に接続される。このため、コンデンサに蓄えられた電荷を、最短距離で半導体素子内の回路素子に給電したり、比較的短い導通経路で配線基板の内部配線に給電できる。しかも、熱的変化を受けても、コンデンサが反らず、半導体素子とコンデンサと配線基板との３者間の上記電気的接続部も破断することなく、安定した導通を確保することができる。
【００１３】
【発明の実施の形態】
以下において、本発明の実施に好適な形態を図面と共に説明する。
図１(Ａ)は、参考形態のコンデンサ１ａの断面を示す。
コンデンサ１ａは、図１(Ａ)に示すように、後述する半導体素子が実装される表面２および後述する配線基板の第１主面に実装される裏面３を有するコンデンサ本体ｖと、表面２に形成された表面側バンプ５，８と、裏面３に形成された裏面側バンプ６，９と、を備えている。
また、コンデンサ本体ｖは、平面視が正方形または長方形であるほぼ板形状を呈し、図１(Ａ)に示すように、表面２側に位置する低熱膨張係数で且つ高ヤング率(２００ＧＰa以上）の誘電体層ｕ１と、その裏面３寄りに位置し高熱膨張係数で且つ誘電体層ｕ１よりも高誘電率である高誘電体層ｕ２とからなる。
【００１４】
上記誘電体層ｕ１は、低誘電率で且つ低熱膨張気数の例えばアルミナ(誘電率(εｒ)：約１０、熱膨張係数：約７ｐｐｍ／℃)からなり、高誘電体層ｕ２は、誘電体層ｕ１よりも高誘電率で且つ高熱膨張係数の例えばＢａＴｉＯ３(誘電率(εｒ)：約２０００〜３０００、熱膨張係数：約１３ｐｐｍ／℃)からなる。
図１(Ａ)に示すように、高誘電体層ｕ２には、コンデンサ本体ｖの厚み方向にて対向する複数の内部電極１０が内蔵され、これらは、コンデンサ本体ｖの中央寄りの部分を貫通する複数の電源用ビア導体(ビア導体)７ａまたはグランド用ビア導体(ビア導体)７ｂの少なくとも何れかと接続されている。これらのビア導体７ａ，７ｂは、コンデンサ本体ｖの平面方向に沿って交互に配置され、且つ表面・裏面側バンプ８，９と接続されている。尚、電源用ビア導体７ａおよびグランド用ビア導体７ｂを併せて、本発明のビア導体７となる。
【００１５】
ここで、コンデンサ本体ｖは、電源用ビア導体７ａに接続される内部電極１０と、グランド用ビア導体７ｂに接続される内部電極１０とが、交互に配設されている、いわゆるビアアレイ型積層コンデンサである。この積層コンデンサにおいては、電源用ビア導体７ａとグランド用ビア導体７ｂに接続される内部電極１０とが電気的に絶縁されており、且つグランド用ビア導体７ｂと電源用ビア導体７ａに接続される内部電極１０とが電気的に絶縁されている。
更に、図１(Ａ)に示すように、コンデンサ本体ｖの周辺部には、内外２列の信号用ビア導体４が、上記内部電極１０内の貫通孔を通じて表面２と裏面３との間を貫通し、且つ表面・裏面側バンプ５，６と接続されている。
尚、上記内部電極１０、信号用ビア導体４、上記ビア導体７、表面側バンプ５，８、および裏面側バンプ６，９は、銅、金、銀、Ｎｉ、Ｐｄ、Ｗ、Ｍｏ、Ｓｎ、Ｔｉなどの金属、あるいはこれらの何れかをベースとする合金からなる。
【００１６】
以上のコンデンサ１ａによれば、高誘電体層ｕ２に内蔵された内部電極１０，１０間の静電容量に応じた電荷(電力)を、電源用ビア導体７ａおよび表面側バンプ８を介して、表面２に実装される半導体素子(図示せず)に最短距離で給電できる。また、表面側バンプ５、信号用ビア導体４、および裏面側バンプ６を介して、上記半導体素子と裏面３が実装される配線基板(図示せず)との間の信号の送信および受信を図ることができる。
しかも、Ｓｉなどからなる比較的低熱膨張係数の半導体素子と、主に絶縁樹脂からなる比較的高熱膨張係数の配線基板との間において、熱的変化を受けても、コンデンサ本体ｖが反らず、表面側バンプ５，８および裏面側バンプ６，９と接続すべき相手方の接続端子との間における電気的接続部の破断を確実に防止することができる。
従って、コンデンサ１ａによれば、半導体素子の電源、および半導体素子と配線基板との間の信号の中継を安定して果たすことが可能となる。換言すれば、コンデンサ１ａは、コンデンサ内蔵中継基板(インターポーザ)でもある。
【００１７】
図１(Ｂ)は、本発明による１形態のコンデンサ１ｂの断面を示す。
コンデンサ１ｂは、図１(Ｂ)に示すように、前記同様の表面２および裏面３を有するコンデンサ本体ｖと、表面側バンプ５，８と、裏面側バンプ６，９と、を備えている。コンデンサ本体ｖは、表面２側に位置する前記同様の誘電体層ｕ１と、その裏面３寄りに位置する前記同様の高誘電体層ｕ２と、その裏面３寄りに位置する誘電体層ｕ１とからなる、３層の積層体である。
図１(Ｂ)に示すように、中層の高誘電体層ｕ２には、複数の内部電極１０が前記同様に内蔵され、これらはコンデンサ本体ｖの中央寄りの部分を貫通する複数の電源用ビア導体７ａまたはグランド用ビア導体７ｂの何れかと接続されると共に、これらのビア導体７ａ，７ｂは、表面・裏面側バンプ８，９の何れかと接続されている。
更に、図１(Ｂ)に示すように、コンデンサ本体ｖの周辺部には、前記同様の信号用ビア導体４が、上記内部電極１０内の貫通孔を通じて表面２と裏面３との間を貫通し、且つ表面・裏面側バンプ５，６と個別に接続されている。
【００１８】
以上のようなコンデンサ１ｂによっても、内部電極１０，１０間の電荷を、電源用ビア導体７ａと表面側バンプ８とを介して、表面２に実装される半導体素子に最短距離で給電でき、表面・裏面側バンプ５，６および信号用ビア導体４を介して、上記半導体素子と裏面３が実装される配線基板との間の信号の送・受信を図れる。また、裏面３側にも低熱膨張係数で且つ低誘電率の比較的薄い誘電体層ｕ１が位置しているが、コンデンサ本体ｖは、前記３層構造であるため、一対の誘電体層ｕ１とその間に挟持された高誘電体層ｕ２とが互いに熱膨張(熱収縮)に伴う応力を打ち消し合う。この結果、比較的低い熱膨張係数の半導体素子と、主に絶縁樹脂からなる比較的高い熱膨張係数の配線基板との間において、熱的変化を受けても、コンデンサ本体ｖが反らず、表面側バンプ５，８および裏面側バンプ６，９と接続すべき相手方の接続端子との間における電気的接続部の破断を確実に防止できる。
尚、コンデンサ１ｂについても、コンデンサ内蔵中継基板(インターポーザ)と言い得る。また、給電(デカップリング)機能の観点から、高誘電体層ｕ２の位置は、コンデンサ本体ｖの厚さ方向の中央か、あるいはやや表面２寄り、即ち、表面２側の誘電体層ｕ１の厚みと同等か、それよりも薄いことが望ましい。
【００１９】
図１(Ｃ)は、更に異なる形態のコンデンサ１ｃの断面を示す。
コンデンサ１ｃも、図１(Ｃ)に示すように、前記同様の表面２および裏面３を有するコンデンサ本体ｖと、表面側バンプ５，８と、裏面側バンプ６，９と、を備えている。コンデンサ本体ｖは、表面２側と裏面３側と周辺部とに位置する前記同様の誘電体層ｕ１と、これらに囲まれ且つ表面２側の誘電体層ｕ１よりも裏面３寄りに位置する前記同様の高誘電体層ｕ２と、からなる２重構造体である。図１(Ｃ)に示すように、コンデンサ本体ｖの中程に位置する高誘電体層ｕ２に、複数の内部電極１０が前記同様に内蔵され、これらはコンデンサ本体ｖの中央寄りの部分を貫通する複数の電源用ビア導体７ａまたはグランド用ビア導体７ｂの何れかと接続される。これらのビア導体７ａ，７ｂは、表面・裏面側バンプ８，９と接続されている。
【００２０】
更に、図１(Ｃ)に示すように、コンデンサ本体ｖの周辺部には、前記同様の信号用ビア導体４が、上記内部電極１０内の貫通孔を通じて表面２と裏面３との間を貫通し、且つ表面・裏面側バンプ５，６と個別に接続されている。
以上のようなコンデンサ１ｃによっても、その表面２に実装される半導体素子に最短距離で給電でき、信号用ビア導体４などを介して、上記半導体素子と裏面３が実装される配線基板との間の信号の送・受信を図れる。また、コンデンサ本体ｖは、前記のよう２重構造であるため、周辺部の誘電体層ｕ１とこれに包囲されたに誘電体層ｕ２とが互いに熱膨張(熱収縮)を打ち消し合うので、半導体素子と主に絶縁樹脂からなる配線基板との間で熱的変化を受けても、当該コンデンサｖは反らない。しかも、表面側バンプ５，８や裏面側バンプ６，９と接続すべき相手方の接続端子との間における電気的接続部の破断を確実に防止できる。
尚、コンデンサ１ｃついても、コンデンサ内蔵中継基板(インターポーザ)と言い得る。また、給電(デカップリング)機能の観点から、高誘電体層ｕ２の位置は、コンデンサ本体ｖの厚さ方向の中央か、あるいはやや表面２寄り、即ち、表面２側に位置する誘電体層ｕ１の厚みと同等か、それよりも薄いことが望ましい。
【００２１】
ここで、前記コンデンサ１ａ〜１ｃの製造方法について、コンデンサ１ｂを例として図２により説明する。図２(Ａ)に示すように、追って前記コンデンサ本体ｖの誘電体層ｕ１，ｕ１やその間に配置される高誘電体層ｕ２となる複数のグリーンシートＳ１〜Ｓ８を予め用意する。誘電体層ｕ１となるグリーンシートＳ１，Ｓ２，Ｓ７，Ｓ８は、厚みが約２０〜１５０μｍで且つアルミナを主成分とする。また、高誘電体層ｕ２となるグリーンシートＳ３〜Ｓ６は、厚みが約１〜１０μｍでＢａＴｉＯ３を主成分とし、厚みが約２５〜５０μｍのポリエチレンテレフタレート(ＰＥＴ)からなる図示しないキャリアフィルム上に形成されている。
先ず、図２(Ａ)に示すように、グリーンシートＳ１〜Ｓ８における所定の位置に、炭酸ガスレーザなどにより、内径約９０μｍのビアホールｈを貫通させる。この際、グリーンシートＳ３〜Ｓ６については、隣接する上記キャリアフィルムを貫通しないように、ビアホールｈを形成する。
【００２２】
次に、図示しないメタルマスクおよびスキージを用いて、図２(Ｂ)に示すように、グリーンシートＳ１，Ｓ２，Ｓ７，Ｓ８の各ビアホールｈ内に、例えばＷ粉末を含む導電性ペーストからなるビア導体４ｃ，７ｃを充填する。また、グリーンシートＳ３〜Ｓ６の上面やビアホールｈにスクリーン印刷により、導電性ペーストからなる内部電極１０およびビア導体４ｃ，７ｃを形成・充填する。
図２(Ｂ)に示すように、上記スクリーン印刷により内部電極１０を形成する際、導電性ペーストからなるビア導体４ｃは、内部電極１０と絶縁されるように形成される。また、追って電源用ビア導体７ａとなる導電性ペーストからなるビア導体７ｃは、グリーンシートＳ３，Ｓ５上面の内部電極１０と電気的に絶縁されるように形成される。更に、追ってグランド用ビア導体７ｂとなる導電性ペーストからなるビア導体７ｃは、グリーンシートＳ４，Ｓ６上面の内部電極１０と電気的に絶縁されるように形成される。
【００２３】
次いで、図２(Ｂ)中の矢印で示すように、グリーンシートＳ１〜Ｓ８を圧着しつつ積層した後、公知の温度域で所定時間にわたって焼成する。
そして、図２(Ｂ)に示すように、焼成後のグリーンシートＳ１の上面にスクリーン印刷により、上記同様の導電性ペーストからなるほぼ半球形の表面側バンプ５，８を、焼成後のグリーンシートＳ８の下面にも同様の方法で裏面側バンプ６，９を形成する。表面側バンプ５，６は信号用ビア導体４に、裏面側バンプ８，９は電源用ビア導体７ａまたはグランド用ビア導体７ｂに接続される。
【００２４】
その結果、前記図１(Ｂ)に示したような、表面２および裏面３を有するコンデンサ本体ｖとこれを貫通する信号用ビア導体４およびビア導体７(７ａ，７ｂ)を含むコンデンサ１ｂが得られる。
尚、グリーンシートＳ７，Ｓ８にＢａＴｉＯ３もを適用することで、前記コンデンサ１ａを得ることができる。また、グリーンシートＳ３〜Ｓ６を、誘電体層ｕ１となるアルミナ製の平面視が四角枠形のグリーンシートと、その内側に高誘電体層ｕ２となるＢａＴｉＯ３を含む絶縁性ペーストをスクリーン印刷で充填した後、前記ビアホールｈの穿孔や導電性ペーストからなるビア導体４ｃ，７ｃの充填などを行うことで、前記コンデンサ１ｃを得ることができる。
更に、誘電体層ｕ１は、前記アルミナのほか、窒化アルミニウム、窒化珪素、ガラスセラミック、または低温焼成セラミックとしても良く、高誘電体層ｕ２も前記のＢａＴｉＯ３ほか、ＳｒＴｉＯ３、ＰｂＴｉＯ３、(Ｂａ・Ｓｒ)ＴｉＯ３としても良い。
【００２５】
図３(Ａ)は、前記コンデンサ１ｂの表面２にＩＣチップ(半導体素子)１２を実装する直前の状態を示す。かかるＩＣチップ１２は、例えば一辺が１０ｍｍの平板形状で且つ熱膨張係数が約３ｐｐｍ／℃と低いＳｉの本体１３からなり、ＭＰＵとして機能する回路素子(図示せず)が形成されている。また、図３(Ａ)に示すように、本体１３の底面１４には、バンプ状の複数の接続端子１６，１８が形成されている。このうち、接続端子１６は、底面１４の周辺に内外２列で位置し、これらの内側に接続端子１８が格子状または千鳥状に位置している。
図３(Ａ)に示すように、ＩＣチップ１２における底面１４の周辺に位置する接続端子１６は、コンデンサ１ｂにおける表面２の周辺部に位置する表面側バンプ５と個別に対向し、ＩＣチップ１２の接続端子１８は、コンデンサ１ｂにおける表面２の中央寄りに位置する表面側バンプ８と個別に対向している。
【００２６】
コンデンサ１ｂの表面側バンプ５，８に溶けたハンダ１９を載せた状態で、各ハンダ１９にＩＣチップ１２の接続端子１６，１８を個別に接合する。
その結果、図３(Ｂ)に示すように、各ハンダ１９を介して対向する表面側バンプ５，８と接続端子１６，１８とが個別に電気的接続され、コンデンサ１ｂの表面２にＩＣチップ１２が実装された本発明のコンデンサ付き半導体素子２０が形成される。尚、コンデンサ１ｂの表面側バンプ５，８がハンダ１９と同等の低融点の金属などからなる場合は、上記ハンダ１９を省き、これらをＩＣチップ１２の接続端子１６，１８と直に接合するようにしても良い。
コンデンサ付き半導体素子２０によれば、図３(Ｂ)に示すように、コンデンサ１ｂにおいて蓄えられた電荷が、電源用ビア導体７ａ、表面側バンプ８、ハンダ１９、および接続端子１８を介してＩＣチップ１２に最短距離で給電される。
【００２７】
また、図３(Ｂ)に示すように、ＩＣチップ１２の接続端子１６は、ハンダ１９、コンデンサ１ｂの表面側バンプ５、信号用ビア導体４、および裏面側バンプ６に導通されている。このため、コンデンサ付き半導体素子２０のコンデンサ１ｂを主に絶縁樹脂からなる配線基板(図示せず)の第１主面に実装した際、ＩＣチップ１２の回路素子と上記配線基板の内部配線との信号の送・受信を上記導通経路を介して行うことができる。しかも、ＩＣチップ１２のＳｉからなる本体１３の底面１４側には、コンデンサ１ｂの表面２側の誘電体層ｕ１が位置するため、両者間の熱膨張係数の差を小さくできる。一方、コンデンサ１ｂの裏面３側に位置する高ヤング率の誘電体層ｕ１は、隣接する高熱膨張係数の高誘電体層ｕ２の影響により、上記配線基板との間における熱膨張係数の差を小さくできる。
【００２８】
従って、以上のコンデンサ付き半導体素子２０によれば、ＩＣチップ１２への安定した電力供給が行え、且つこれ自体を第１主面に実装する配線基板との信号配線を確実に取れると共に、これらが熱的変化を受けても、コンデンサ１ｂの本体ｖが反らず、且つＩＣチップ１２、コンデンサ１ｂ、および上記配線基板の間の接続部の破断を確実に防止できる。
尚、コンデンサ付き半導体素子２０のコンデンサ１ｂに替え、前記コンデンサ１ｃを用いても良い。
【００２９】
図４は、コンデンサ１ｂを配線基板２２の第１主面４０に実装した本発明のコンデンサ付き配線基板４６の断面を示す。
配線基板２２は、図４に示すように、厚み方向の中央付近に位置するコア基板２３と、その表面２４の上方に位置する樹脂絶縁層３２，３８と、コア基板２３の裏面２５の上方(図示で下方)に位置する樹脂絶縁層３３，３９と、を含んだ多層基板である。コア基板２３は、厚みが約８００μｍの例えばガラス−エポキシ樹脂系の複合材からなり、その表面２４と裏面２５との間には、複数のスルーホール２６、かかるスルーホール２６の内壁に沿って形成され且つ銅メッキ膜からなるほぼ円筒形のスルーホール導体２７、およびそれらの内側に充填される充填樹脂２８が形成されている。
尚、コア基板２３は、セラミックとすることもでき、かかるセラミックには、アルミナ、ガラスセラミック、ムライト、窒化アルミニウムなどが含まれ、更には約１０００℃以下の比較的低温で焼成が可能な低温焼成セラミックを用いることもできる。
【００３０】
また、図４に示すように、コア基板２３の表面２４と裏面２５には、所定パターンを有し且つ銅メッキからなる厚みが約１５μｍの配線層３０，３１が個別に形成され、且つ上記スルーホール導体２７の上端または下端と接続される。更に、樹脂絶縁層３２，３３は、厚みが約４０μｍで例えばシリカフィラなどの無機フィラを含むエポキシ系樹脂からなり、最上層および最下層の樹脂絶縁層(ソルダーレジスト層)３８，３９は、厚みが約２５μｍで上記同様の樹脂からなる。かかる樹脂絶縁層３８，３９は、第１・第２主面４０，４１を形成している。
更に、図４に示すように、上方の樹脂絶縁層３２，３８間には、銅メッキからなり且つ所定パターンを有する厚みが約１５μｍの配線層３６が形成され、この配線層３６はビア導体(フィルドビア)３４を介して上記配線層３０と接続されている。また、下方の樹脂絶縁層３３，３９間にも上記同様の配線層３７が形成され、この配線層３７はビア導体３５を介して上記配線層３１と接続されている。
【００３１】
最上層と最下層の樹脂絶縁層３８，３９における所定の位置には、レーザ加工などによる開口部４３などが形成され、それらの底面には配線層３６，３７から延びた第１接続端子４２と第２接続端子４５とが個別に位置する。
図４に示すように、第１接続端子４２上には、第１主面４０よりも高く突出するほぼ半球形のハンダバンプ４４が設けられる。このハンダバンプ４４は、Ｓｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ｚｎ系、Ｐｂ−Ｓｎ系などの低融点合金からなり、図４に示すように、第１主面４０に実装されるコンデンサ１ｂの裏面側バンプ６，９と個別に電気的接続される。
【００３２】
一方、第２接続端子(ランド)４５は、その表面にＮｉメッキとＡｕメッキとが被覆され、図示しないマザーボードなどのプリント基板との導通に活用される。即ち、配線基板２２は、ランドグリッドアレイ(ＬＧＡ)である。
尚、以上のような配線基板２２は、公知のセミアディティブ法、フルアディティブ法、サブトラクティブ法、フィルム状樹脂材料のラミネートによる絶縁層の形成、フォトリソグラフィ技術などにより形成される。また、第２接続端子４５の表面に導体ピンまたは導体ボールを接合して、配線基板２２をピングリッドアレイ(ＰＧＡ)またはボールグリッドアレイ(ＢＧＡ)としても良い。
【００３３】
以上のコンデンサ付き配線基板４６では、図４に示すように、コンデンサ１ｂにおいて蓄えられた電荷を、電源用ビア導体７ａ、裏面側バンプ９、ハンダバンプ４４、および第１接続端子４２を介して、配線基板２２の配線層３６，３０などに比較的短い導通経路で給電できる。また、配線基板２２における左右両側の配線層３６，３０などからの信号は、第１接続端子４２、ハンダバンプ４４、コンデンサ１ｂの裏面側バンプ６、および信号用ビア導体４を介して表面側バンプ５に送信される。このため、コンデンサ１ｂの表面２に実装される例えば前記ＩＣチップ１２の接続端子１６と上記表面側バンプ５とを直に接合するか、あるいは前記ハンダ１９を介して接続することにより、上記信号をＩＣチップ１２の回路素子に送信したり、これと逆向きに信号を送信することができる。
【００３４】
従って、コンデンサ付き配線基板４６によれば、配線基板２２の内部配線への安定した電力供給が行え、且つコンデンサ１ｂを中継基板として、その表面２に実装されるＩＣチップ１２などと配線基板２２との信号配線を確実に取れる。また、コンデンサ１ｂの裏面３側に位置する高ヤング率の誘電体層ｕ１は、隣接する高熱膨張係数の高誘電体層ｕ２の影響により、配線基板２２との間における熱膨張係数の差を小さくできる。このため、これらが熱的変化を受けても、コンデンサ１ｂの本体ｖが反らず、且つコンデンサ１ｂと配線基板２２との間の電気的接続部の破断を確実に防止できる。尚、コンデンサ付き配線基板４６のコンデンサ１ｂに替え、前記コンデンサ１ｃを用いても良い。
【００３５】
図５は、前記コンデンサ付き半導体素子２０を配線基板２２の第１主面４０に実装した本発明の電子ユニット(半導体パッケージ)４８の断面を示す。
即ち、図５に示すように、配線基板２２の第１主面４０に突出する複数のハンダバンプ４４上に、コンデンサ付き半導体素子２０のコンデンサ１ｂの裏面３に位置して対向する裏面側バンプ６，９を個別に載置し且つ所定温度に加熱する。この結果、コンデンサ１ｂの裏面側バンプ６，９と配線基板２２の各ハンダバンプ４４とは、図５に示すように、互いに接合されて電子ユニット４８を得ることができる。尚、前記コンデンサ付き配線基板４６のコンデンサ１ｂの表面側バンプ５，８上に、ＩＣチップ１２の底面に設けた接続端子１８，１９と直にあるいは前記ハンダ１９を介して接合する方法でも、電子ユニット４８が得られる。
【００３６】
以上のような電子ユニット４８では、図５に示すように、コンデンサ１ｂにおいて蓄えられた電荷を、電源用ビア導体７ａ、表面側バンプ８、ハンダ１９、および接続端子１８を介して、ＩＣチップ１２に最短距離で給電できる。
あるいは、電源用ビア導体７ａ、裏面側バンプ９、ハンダバンプ４４、および第１接続端子４２を介して、配線基板２２の配線層３６，３０などにも比較的短い導通経路で給電することが可能である。
また、図５に示すように、配線基板２２における左右両側の配線層３６，３０などからの信号は、第１接続端子４２、ハンダバンプ４４、コンデンサ１ｂの裏面側バンプ６、信号用ビア導体４、表面側バンプ５、ハンダ１９、および接続端子１６を介してＩＣチップ１２に送信される。一方、ＩＣチップ１２からの信号は、上記経路を逆向きにして、配線基板２２の配線層３６などに送信される。
尚、配線基板２２の配線層３６などからの信号は、図５で左右両側のスルーホール導体２７や下層側の配線層３１，３７など、および第２接続端子４５を介して、図示しないマザーボードなどに送信される。
【００３７】
更に、ＩＣチップ１２のＳｉからなる本体１３の底面１４側には、コンデンサ１ｂの表面２側の誘電体層ｕ１が位置するため、両者間の熱膨張係数の差を小さくできる。一方、コンデンサ１ｂの裏面３側の誘電体層ｕ１は、隣接する高熱膨張係数の高誘電体層ｕ２の影響により、樹脂絶縁層３８，３２などを含む配線基板２２との間における熱膨張係数の差を小さくできる。
従って、以上のような電子ユニット４８によれば、コンデンサ１ｂからＩＣチップ１２への安定した電力供給が行え、且つ配線基板２２への電力供給も容易である。また、コンデンサ１ｂを中継基板としてＩＣチップ１２と配線基板２２との間の信号配線も容易に形成でき、これらの動作を高速且つ正確に成さしめることが可能となる。更に、ＩＣチップ１２、コンデンサ１ｂ、および配線基板２２が熱的変化を受けても、コンデンサ１ｂの本体ｖが反らず、且つこれら３者間における電気的接続部の破断を阻止して、上記３者間での安定した導通を取ることを保障できる。尚、電子ユニット４８のコンデンサ１ｂに替え、前記コンデンサ１ｃを用いても良い。
【００３８】
本発明は、以上において説明した各形態に限定されるものではない。
例えば、前記コンデンサ１ｂの製造方法は、前記グリーンシートＳ３〜Ｓ６の上面に内部電極１０となる導体のパターンを形成し、グリーンシートＳ１〜Ｓ８を積層した後、レーザ加工などにより上記シートＳ１〜Ｓ８間を貫通する長いビアホールｈを形成し、かかるビアホールｈに導電性ペーストを充填してから焼成する順序にしても良い。あるいは、コンデンサ１ｂなどの製造方法は、ビアホールｈを貫通させた前記グリーンシートＳ１〜Ｓ８を個別に焼成した後、導電性ペーストの充填および印刷し、上記シートＳ１〜Ｓ８を積層して焼成する後焼成法を行っても良い。
【００３９】
また、前記半導体素子は、前記Ｓｉとほぼ同等の熱膨張係数を有する素材からなるＩＣチップとしても良く、あるいはＩＣチップに替えて、サーミスタ、光導電素子、パリスタ、ホール素子、フォトトランジスタ、トリガ素子、太陽電池、ＥＦＴ、ＳＣＲ、カプラなどとしも良い。
更に、前記配線基板２２におけるコア基板２３の素材は、前記ガラス−エポキシ樹脂系の複合材料の他、ビスマレイミド・トリアジン(ＢＴ)樹脂、エポキシ樹脂、同様の耐熱性、機械強度、可撓性、加工容易性などを有するガラス織布や、ガラス織布などのガラス繊維とエポキシ樹脂、ポリイミド樹脂、またはＢＴ樹脂などの樹脂との複合材料であるガラス繊維−樹脂系の複合材料を用いても良い。あるいは、ポリイミド繊維などの有機繊維と樹脂との複合材料や、連続気孔を有するＰＴＦＥなど３次元網目構造のフッ素系樹脂にエポキシ樹脂などの樹脂を含浸させた樹脂−樹脂系の複合材料などを用いることも可能である。
【００４０】
また、前記配線基板２２における絶縁層３２，３３などの素材は、前記エポキシ樹脂を主成分とするもののほか、同様の耐熱性、パターン成形性等を有するポリイミド樹脂、ＢＴ樹脂、ＰＰＥ樹脂、あるいは、連続気孔を有するＰＴＦＥなど３次元網目構造のフッ素系樹脂にエポキシ樹脂などの樹脂を含浸させた樹脂−樹脂系の複合材料などを用いることもできる。尚、絶縁層の形成には、絶縁性の樹脂フィルムを熱圧着する方法のほか、液状の樹脂をロールコータにより塗布する方法を用いることもできる。尚また、絶縁層に混入するガラス布またはガラスフィラの組成は、Ｅガラス、Ｄガラス、Ｑガラス、Ｓガラスの何れか、またはこれらのうちの２種類以上を併用したものとしても良い。
【００４１】
更に、前記配線基板２２における配線層３０などやスルーホール導体２７などの材質は、銅(Ｃｕ)メッキの他、Ａｇ、Ｎｉ、Ｎｉ−Ａｕ系などにしても良く、あるいは、これら金属のメッキ層を用いず、導電性樹脂を塗布するなどの方法により形成しても良い。
また、前記配線基板２２のビア導体は、前記フィルドビア導体３４などでなく、内部が完全に導体で埋まってない逆円錐形状のコンフォーマルビア導体としても良い。あるいは、各ビア導体の軸心をずらしつつ積み重ねるスタッガードの形態でも良いし、途中で平面方向に延びる配線層が介在する形態としても良い。
加えて、前記配線基板２２は、コア基板２３の表面２４および裏面２５の少なくとも一方の上方に、複数の樹脂絶縁層とこれらの間に配置される複数の配線層とからなるビルドアップを備えた形態としも良い。
【図面の簡単な説明】
【図１】(Ａ)は参考形態のコンデンサを、（Ｂ）と(Ｃ)は本発明の互いに異なる形態のコンデンサを示す断面図。
【図２】(Ａ)，(Ｂ)は図１(Ｂ)のコンデンサの製造工程を示す概略図。
【図３】(Ａ)，(Ｂ)は本発明のコンデンサ付き半導体素子の製造工程または断面を示す概略図。
【図４】本発明のコンデンサ付き配線基板の断面を示す概略図。
【図５】本発明の電子ユニットの断面を示す概略図。
【符合の説明】
１ｂ，１ｃ…コンデンサ
２……………表面
３……………裏面
７……………ビア導体
７ａ…………電源用ビア導体(ビア導体)
７ｂ…………グランド用ビア導体(ビア導体)
１０…………内部電極
１２…………ＩＣチップ(半導体素子)
１４…………底面
１６，１８…接続端子
２０…………コンデンサ付き半導体素子
２２…………配線基板
３８，３９…樹脂絶縁層
４０…………第１主面
４１…………第２主面
４６…………コンデンサ付き配線基板
４８…………電子ユニット
ｖ……………コンデンサ本体
ｕ１…………誘電体層
ｕ２…………高誘電体層

Claims (6)

  1. 半導体素子が実装される表面および配線基板の第１主面に実装される裏面を有するコンデンサ本体と、
    上記コンデンサ本体に内蔵される内部電極と、
    上記コンデンサ本体における表面と裏面との間を貫通し且つ上記内部電極に接続されるビア導体と、を備え、
    上記コンデンサ本体は、少なくとも上記表面側および裏面側に位置し、低熱膨張係数で且つヤング率が２００ＧＰａ以上である一対の誘電体層と、これらの間に位置し、高熱膨張係数で且つ上記誘電体層よりも高誘電率の高誘電体層と、を含む、
    ことを特徴とするコンデンサ。
  2. 前記コンデンサ本体の誘電体層の熱膨張係数は、１０ｐｐｍ／℃未満であり、上記コンデンサ本体の高誘電体層の熱膨張係数は、１０ｐｐｍ／℃以上である、
    ことを特徴とする請求項１に記載のコンデンサ。
  3. 前記コンデンサ本体は、前記表面側、裏面側、および周辺部に位置する前記誘電体層と、かかる誘電体層に囲まれた当該コンデンサ本体の内側に内蔵される前記高誘電体層とからなる、
    ことを特徴とする請求項１に記載のコンデンサ。
  4. 請求項１〜３の何れかに記載のコンデンサと、
    上記コンデンサの表面に実装され且つ底面に接続端子を有する半導体素子と、を備えている、ことを特徴とするコンデンサ付き半導体素子。
  5. 請求項１〜３の何れかに記載のコンデンサと、
    上記コンデンサを実装する第１主面および第２主面を有し、少なくともかかる第１主面および第２主面が樹脂絶縁層により形成されている配線基板と、
    を備えている、ことを特徴とするコンデンサ付き配線基板。
  6. 請求項１〜３の何れかに記載のコンデンサと、
    上記コンデンサの表面に実装され且つ底面に接続端子を有する半導体素子と、
    上記コンデンサを実装する第１主面および第２主面を有し、少なくともかかる第１主面および第２主面が樹脂絶縁層により形成されている配線基板と、
    を備えている、ことを特徴とする電子ユニット。
JP2003176967A 2003-06-20 2003-06-20 コンデンサ、コンデンサ付き半導体素子、コンデンサ付き配線基板、および、半導体素子とコンデンサと配線基板とを備える電子ユニット Expired - Fee Related JP4377617B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003176967A JP4377617B2 (ja) 2003-06-20 2003-06-20 コンデンサ、コンデンサ付き半導体素子、コンデンサ付き配線基板、および、半導体素子とコンデンサと配線基板とを備える電子ユニット
US10/862,562 US6961230B2 (en) 2003-06-20 2004-06-08 Capacitor, capacitor equipped semiconductor device assembly, capacitor equipped circuit substrate assembly and electronic unit including semiconductor device, capacitor and circuit substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003176967A JP4377617B2 (ja) 2003-06-20 2003-06-20 コンデンサ、コンデンサ付き半導体素子、コンデンサ付き配線基板、および、半導体素子とコンデンサと配線基板とを備える電子ユニット

Publications (2)

Publication Number Publication Date
JP2005012115A JP2005012115A (ja) 2005-01-13
JP4377617B2 true JP4377617B2 (ja) 2009-12-02

Family

ID=33516273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003176967A Expired - Fee Related JP4377617B2 (ja) 2003-06-20 2003-06-20 コンデンサ、コンデンサ付き半導体素子、コンデンサ付き配線基板、および、半導体素子とコンデンサと配線基板とを備える電子ユニット

Country Status (2)

Country Link
US (1) US6961230B2 (ja)
JP (1) JP4377617B2 (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7335972B2 (en) * 2003-11-13 2008-02-26 Sandia Corporation Heterogeneously integrated microsystem-on-a-chip
JP4516320B2 (ja) * 2004-01-08 2010-08-04 シチズン電子株式会社 Ｌｅｄ基板
JP2005310814A (ja) * 2004-04-16 2005-11-04 Alps Electric Co Ltd キャパシタ内蔵基板
JP4597585B2 (ja) * 2004-06-04 2010-12-15 日本特殊陶業株式会社 積層電子部品及びその製造方法
US7268419B2 (en) * 2004-06-17 2007-09-11 Apple Inc. Interposer containing bypass capacitors for reducing voltage noise in an IC device
US7391110B2 (en) * 2004-06-17 2008-06-24 Apple Inc. Apparatus for providing capacitive decoupling between on-die power and ground conductors
US20060000542A1 (en) * 2004-06-30 2006-01-05 Yongki Min Metal oxide ceramic thin film on base metal electrode
DE102004031878B3 (de) * 2004-07-01 2005-10-06 Epcos Ag Elektrisches Mehrschichtbauelement mit zuverlässigem Lötkontakt
US7290315B2 (en) * 2004-10-21 2007-11-06 Intel Corporation Method for making a passive device structure
US20060099803A1 (en) * 2004-10-26 2006-05-11 Yongki Min Thin film capacitor
US20060091495A1 (en) * 2004-10-29 2006-05-04 Palanduz Cengiz A Ceramic thin film on base metal electrode
US20060220177A1 (en) * 2005-03-31 2006-10-05 Palanduz Cengiz A Reduced porosity high-k thin film mixed grains for thin film capacitor applications
US7288459B2 (en) * 2005-03-31 2007-10-30 Intel Corporation Organic substrates with integral thin-film capacitors, methods of making same, and systems containing same
US7629269B2 (en) * 2005-03-31 2009-12-08 Intel Corporation High-k thin film grain size control
US7375412B1 (en) * 2005-03-31 2008-05-20 Intel Corporation iTFC with optimized C(T)
US7372126B2 (en) * 2005-03-31 2008-05-13 Intel Corporation Organic substrates with embedded thin-film capacitors, methods of making same, and systems containing same
US7355836B2 (en) * 2005-06-07 2008-04-08 Intel Corporation Array capacitor for decoupling multiple voltage rails
US7453144B2 (en) * 2005-06-29 2008-11-18 Intel Corporation Thin film capacitors and methods of making the same
US7521705B2 (en) * 2005-08-15 2009-04-21 Micron Technology, Inc. Reproducible resistance variable insulating memory devices having a shaped bottom electrode
JP5103724B2 (ja) * 2005-09-30 2012-12-19 富士通株式会社 インターポーザの製造方法
TW200730042A (en) * 2005-10-14 2007-08-01 Ibiden Co Ltd Method for manufacturing high-dielectric sheet
JP5089880B2 (ja) * 2005-11-30 2012-12-05 日本特殊陶業株式会社 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法
US8623737B2 (en) * 2006-03-31 2014-01-07 Intel Corporation Sol-gel and mask patterning for thin-film capacitor fabrication, thin-film capacitors fabricated thereby, and systems containing same
US8057931B2 (en) * 2006-04-18 2011-11-15 Securaplane Technologies, Inc. Battery busing scheme
JP4783692B2 (ja) * 2006-08-10 2011-09-28 新光電気工業株式会社 キャパシタ内蔵基板及びその製造方法と電子部品装置
US7969712B2 (en) * 2007-04-19 2011-06-28 Oracle America, Inc. Power integrity circuits with EMI benefits
JP2009099589A (ja) * 2007-10-12 2009-05-07 Elpida Memory Inc ウエハまたは回路基板およびその接続構造体
JP2009194096A (ja) * 2008-02-13 2009-08-27 Murata Mfg Co Ltd 部品内蔵基板、及びそれを用いた部品パッケージ
US8183678B2 (en) * 2009-08-04 2012-05-22 Amkor Technology Korea, Inc. Semiconductor device having an interposer
CN102648667B (zh) * 2009-09-15 2016-09-07 R&D电路股份有限公司 互连构造中改善功率增益及损耗的***板中的嵌入部件
JP5290215B2 (ja) * 2010-02-15 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
US20110278739A1 (en) * 2010-05-11 2011-11-17 Yi-Shao Lai Semiconductor Package
JP5120426B2 (ja) * 2010-08-11 2013-01-16 Ｔｄｋ株式会社 積層型貫通コンデンサ及び積層型貫通コンデンサの実装構造
US8717773B2 (en) * 2011-03-04 2014-05-06 General Electric Company Multi-plate board embedded capacitor and methods for fabricating the same
US8780576B2 (en) 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
DE102011119125B4 (de) * 2011-11-23 2014-01-23 Heraeus Precious Metals Gmbh & Co. Kg Kontaktierungsanordnung mit Durchführung und Filterstruktur
JP6238525B2 (ja) * 2013-01-31 2017-11-29 キヤノン株式会社 半導体パッケージおよび電子機器
US9076594B2 (en) * 2013-03-12 2015-07-07 Invensas Corporation Capacitors using porous alumina structures
KR101444616B1 (ko) * 2013-08-14 2014-09-26 삼성전기주식회사 적층 세라믹 커패시터, 그 제조 방법 및 적층 세라믹 커패시터용 압착 플레이트
EP2838327B1 (en) * 2013-08-16 2018-11-14 NGK Insulators, Ltd. Heat dissipating circuit board and electronic device
KR101514562B1 (ko) * 2013-11-06 2015-04-22 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
US9209141B2 (en) * 2014-02-26 2015-12-08 International Business Machines Corporation Shielded package assemblies with integrated capacitor
TWI526129B (zh) * 2014-11-05 2016-03-11 Elite Material Co Ltd Multilayer printed circuit boards with dimensional stability
JP6614246B2 (ja) 2016-02-03 2019-12-04 富士通株式会社 キャパシタ内蔵多層配線基板及びその製造方法
JP6716967B2 (ja) * 2016-03-04 2020-07-01 富士ゼロックス株式会社 半導体パッケージ及び半導体パッケージの製造方法
US20190021163A1 (en) * 2017-07-11 2019-01-17 Robert C. Shelsky Z-axis guardbanding using vertical ground conductors for crosstalk mitigation
US10373904B2 (en) 2017-08-28 2019-08-06 Micron Technology, Inc. Semiconductor devices including capacitors, related electronic systems, and related methods
JP7245947B1 (ja) * 2022-08-15 2023-03-24 Ｆｃｎｔ株式会社 印刷配線基板及び無線通信端末
US20240145447A1 (en) * 2022-10-28 2024-05-02 Psemi Corporation Integration of Discrete Embeddable Capacitors on Integrated Circuit Chips

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204372A (ja) 1997-11-14 1999-07-30 Murata Mfg Co Ltd 積層コンデンサ
DE69837516T2 (de) 1997-11-14 2007-12-27 Murata Mfg. Co., Ltd., Nagaokakyo Vielschichtkondensator
US6549395B1 (en) 1997-11-14 2003-04-15 Murata Manufacturing Co., Ltd Multilayer capacitor
US6282079B1 (en) * 1998-11-30 2001-08-28 Kyocera Corporation Capacitor
JP3477692B2 (ja) * 1998-12-18 2003-12-10 株式会社村田製作所 電子部品
JP3792445B2 (ja) 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
JP3337018B2 (ja) * 1999-11-19 2002-10-21 株式会社村田製作所 積層コンデンサ、配線基板、デカップリング回路および高周波回路
US6577490B2 (en) * 2000-12-12 2003-06-10 Ngk Spark Plug Co., Ltd. Wiring board
US6606237B1 (en) * 2002-06-27 2003-08-12 Murata Manufacturing Co., Ltd. Multilayer capacitor, wiring board, decoupling circuit, and high frequency circuit incorporating the same

Also Published As

Publication number Publication date
US20040257749A1 (en) 2004-12-23
JP2005012115A (ja) 2005-01-13
US6961230B2 (en) 2005-11-01

Similar Documents

Publication Publication Date Title
JP4377617B2 (ja) コンデンサ、コンデンサ付き半導体素子、コンデンサ付き配線基板、および、半導体素子とコンデンサと配線基板とを備える電子ユニット
US7821795B2 (en) Multilayer wiring board
JP5122932B2 (ja) 多層配線基板
US7327554B2 (en) Assembly of semiconductor device, interposer and substrate
US7102085B2 (en) Wiring substrate
US20040173891A1 (en) Intermediate board, intermediate board with a semiconductor device, substrate board with an intermediate board, structural member including a semiconductor device, an intermediate board and a substrate board, and method of producing an intermediate board
US20080239685A1 (en) Capacitor built-in wiring board
JP4509550B2 (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
US6335076B1 (en) Multi-layer wiring board and method for manufacturing the same
US6703564B2 (en) Printing wiring board
JP3640560B2 (ja) 配線基板、コンデンサ内蔵コア基板、及びこれらの製造方法
JP4685979B2 (ja) 配線基板
JP2012074505A (ja) 半導体搭載装置用基板、半導体搭載装置
JP6512366B2 (ja) 回路基板、回路基板の製造方法及び電子装置
JP2007173862A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP2002223076A (ja) 多層配線基板
JP2004241583A (ja) 配線基板
JP4405253B2 (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP2003229661A (ja) 配線基板およびその製造方法
JP4179407B2 (ja) 配線基板
JP2002043500A (ja) 配線基板
JP2004228521A (ja) 配線基板およびその製造方法
JP2002084071A (ja) 配線基板
JP5122846B2 (ja) コンデンサ内蔵配線基板
JP2000315622A (ja) コンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090818

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090911

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130918

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees