CN1680992A - 具有驱动电路的液晶显示器件及其制造方法 - Google Patents

具有驱动电路的液晶显示器件及其制造方法 Download PDF

Info

Publication number
CN1680992A
CN1680992A CNA2005100630613A CN200510063061A CN1680992A CN 1680992 A CN1680992 A CN 1680992A CN A2005100630613 A CNA2005100630613 A CN A2005100630613A CN 200510063061 A CN200510063061 A CN 200510063061A CN 1680992 A CN1680992 A CN 1680992A
Authority
CN
China
Prior art keywords
grid
pixel
layer
photoresist pattern
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100630613A
Other languages
English (en)
Other versions
CN1680992B (zh
Inventor
吴锦美
黄洸植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN1680992A publication Critical patent/CN1680992A/zh
Application granted granted Critical
Publication of CN1680992B publication Critical patent/CN1680992B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G08—SIGNALLING
    • G08G—TRAFFIC CONTROL SYSTEMS
    • G08G1/00—Traffic control systems for road vehicles
    • G08G1/01—Detecting movement of traffic to be counted or controlled
    • G08G1/017—Detecting movement of traffic to be counted or controlled identifying vehicles
    • G08G1/0175—Detecting movement of traffic to be counted or controlled identifying vehicles by photographing vehicles, e.g. when violating traffic rules
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q50/00—Information and communication technology [ICT] specially adapted for implementation of business processes of specific business sectors, e.g. utilities or tourism
    • G06Q50/40—Business processes related to the transportation industry
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V20/00—Scenes; Scene-specific elements
    • G06V20/60—Type of objects
    • G06V20/62—Text, e.g. of license plates, overlay texts or captions on TV images
    • G06V20/63—Scene text, e.g. street names
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V20/00—Scenes; Scene-specific elements
    • G06V20/60—Type of objects
    • G06V20/62—Text, e.g. of license plates, overlay texts or captions on TV images
    • G06V20/625—License plates

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Business, Economics & Management (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Resources & Organizations (AREA)
  • Health & Medical Sciences (AREA)
  • Economics (AREA)
  • General Health & Medical Sciences (AREA)
  • Multimedia (AREA)
  • Marketing (AREA)
  • Primary Health Care (AREA)
  • Strategic Management (AREA)
  • Tourism & Hospitality (AREA)
  • General Business, Economics & Management (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种具有驱动电路的液晶显示器件及其制造方法。在该液晶显示器件中，底栅结构的多晶硅薄膜晶体管被用作开关元件并且具有透射区域、半透射区域和遮挡区域的掩模被使用从而可以通过六轮掩模工序来制造具有单片驱动电路的液晶显示器件的阵列基板。从而改善了生产时间、生产成本和产量。而且，由于栅极包括薄的单层透明导电材料，防止了由于栅极增加的台阶所导致的退化并改善了多晶硅层的结晶度。

Description

具有驱动电路的液晶显示器件及其制造方法
本申请要求享有2004年4月6日在韩国递交的申请号为No.2004-0023444的韩国专利申请的优先权，该申请在此包含引作参考。
技术领域
本发明涉及一种显示器件及其制造方法，尤其是涉及一种具有驱动电路的液晶显示器件及其制造方法。
背景技术
便携性好和低能耗的平板显示(FPD)器件已经成为最近研究和开发的课题。在不同类型的FPD器件当中，液晶显示(LCD)器件由于其能够显示高分辨率图像、颜色范围宽和运动图像，通常用作笔记本式和台式计算机的监视器。
通常，LCD器件包括通过在其间夹有液晶层而彼此分隔开的滤色片基板和阵列基板，其中滤色片基板和阵列基板分别包括公共电极和像素电极。当电压施加到公共电极和像素电极时产生电场，由于液晶层中光学各向异性，该电场改变液晶层中液晶分子的取向。因此，液晶层的光透射率特性被调节并且通过LCD器件显示图像。
有源矩阵型显示器件由于其显示移动图像的优越性被广泛使用。有源矩阵型显示器件包括以矩阵形式设置的像素区域，其中薄膜晶体管(TFT)作为开关元件形成在像素区域中。当形成TFT时，选择氢化非晶硅(a-Si:H)以沉积在大面积的基板上。氢化非晶硅生产率高同时在大面积的基板上容易制造。此外，氢化非晶硅(a-Si:H)以相对较低的温度下被沉积，可以使用低成本的玻璃基板。因此，氢化非晶硅被主要用于被称为非晶硅薄膜晶体管(a-Si TFT)的TFT中。
然而，由于氢化非晶硅具有无序的原子排列，所以在氢化非晶硅中存在弱的硅-硅(Si-Si)键和不饱和键(danging bond)。当光或电场施加到氢化非晶硅上时该类键成为亚稳(metastable)的。所以，该亚稳性(metastablity)使得TFT不稳定。氢化非晶硅的电特性由于光照射而格外地退化。而且，由于退化后的电特性，例如相对较低的场效应迁移率和可靠性差，因此在驱动电路中难以实现使用氢化非晶硅的TFT。
为了解决这些问题，提出了一种多晶硅薄膜晶体管(p-Si TFT)。由于p-Si TFT相对于a-Si TFT有较高的场效应迁移率，因此可以同时实现驱动电路和开关元件的制造。因此，减少了生产成本并且仅在形成有开关元件的基板上制造驱动电路。
图1是根据现有技术的液晶显示器件的示意图，其中开关元件和驱动电路形成在单一基板上。在图1中，驱动区域5和显示区域3限定在单一基板1上。显示区域3设置在基板1的中央部分，而驱动区域5设置在显示区域3的左边部分和顶部。驱动区域5包括栅驱动电路5a和数据驱动电路5b。显示区域3包括连接到栅驱动电路5a的多条栅线7和连接到数据驱动电路5b的多条数据线9。栅线7与数据线9彼此交叉以限定像素区域“P”。像素电极10形成在像素区域“P”中。设置为开关元件的薄膜晶体管(TFT)“T”连接到像素电极10。栅驱动电路5a通过栅线7将扫描信号提供给TFT“T”并且数据驱动电路5b通过数据线9将数据信号提供给像素电极10。
栅驱动电路5a和数据驱动电路5b连接到输入端子12以接收外部信号。因此，栅驱动电路5a和数据驱动电路5b处理来自输入端子12的外部信号以产生扫描信号和数据信号。为了产生扫描信号和数据信号，栅驱动电路5a和数据驱动电路5b包括多个形成互补型金属氧化物半导体(CMOS)逻辑的TFT。例如，包括负(n)型和正(p)型TFT的转换器(inverter)可以形成在栅驱动电路5a和数据驱动电路5b中。
图2A至图2F是根据现有技术液晶显示器件的显示区域中薄膜晶体管的制造工序的示意性截面图。图3A至图3F是根据现有技术液晶显示器件的驱动区域中n型和p型薄膜晶体管的制造工序的示意性截面图。
在图2A和图3A中，在基板20上形成缓冲层25并且在缓冲层25上形成非晶硅层。通过激光退火方法非晶硅层结晶成多晶硅层。在结晶为多晶硅层之前可以对非晶硅层进行脱氢。通过第一掩模工序对多晶硅层进行构图以在像素TFT部分“I”中形成第一半导体层30，在n型驱动TFT部分“II”中形成第二半导体层35，以及在p型驱动TFT部分“III”中形成第三半导体层40。
在图2B和图3B中，在半导体层30、35和40上形成二氧化硅(SiO2)的栅绝缘层45。在栅绝缘层45上沉积金属材料之后，通过第二掩模工序在栅绝缘层45上形成第一、第二和第三栅极50、55和60。然后，采用栅极50、55和60作为掺杂掩模，向半导体层30、35和40中掺杂入低浓度n型(n-)杂质。因此，位于第一栅极50正下方的一部分第一半导体层30没有被掺杂入n-杂质，而另一部分第一半导体层30中被掺杂入n-杂质。相似的，第二和第三半导体层35和40部分地掺杂入n-杂质。所以，半导体层30、35和40被分为未掺杂区域30a、35a和40a和n-掺杂区域30b、35b和40b。未掺杂区域30a、35a和40a用作TFT的有源区域。
在图2C和图3C中，通过第三掩模工序，形成第一、第二和第三n+光刻胶(PR)图案61、62和63。第一和第二n+PR图案61和62分别覆盖第一和第二栅极50和55。此外，第一n+PR图案61覆盖靠近第一栅极50的第一半导体层30的预定部分，并且第二n+PR图案62覆盖靠近第二栅极55的第二半导体层35的预定部分。第三n+PR图案63完全覆盖包括第三栅极60的第三半导体层40。然后，采用第一、第二和第三n+PR图案61、62和63作为掺杂掩模，向第一、第二和第三半导体层30、35和40中掺杂入高浓度n型(n+)杂质。因此第一和第二半导体层30和35的预定部分中没有掺杂入n+杂质，而第一和第二半导体层30和35的暴露部分被掺杂入n+杂质。此外，第三半导体层40没有掺杂入n+杂质。所以，第一和第二半导体层30和35的暴露部分成为被用作n型欧姆接触区域的n+掺杂区域30c和35c，而保留n-掺杂区域30b和35b的第一和第二半导体层30和35的预定部分被用作轻掺杂漏(LDD)区域。因此，通过掺杂入n-杂质和n+杂质限定了有源区域30a和35a、LDD区域30b和35b、以及n型欧姆接触区域30c和35c。在掺杂入n+杂质之后，去除第一、第二和第三n+PR图案61、62和63。
在图2D和图3D中，通过第四掩模工序形成第一和第二p+PR图案65和66。第一和第二p+PR图案65和66分别完全覆盖第一和第二半导体层30和35。由于在部分“III”中没有提供p+PR图案，因此第三半导体层40被暴露出。然后，采用第一和第二p+PR图案65和66以及第三栅极60作为掺杂掩模，向半导体层30、35和40掺杂入高浓度p型(p+)杂质。因此，第一和第二半导体层30和35没有被掺杂入p+杂质。此外，位于第三栅极60正下方的一部分第三半导体层40没有被掺杂入p+杂质，而另一部分第三半导体层40被掺杂入p+杂质。因为在第三半导体层40的暴露部分中p+杂质的浓度比n-杂质的浓度高，所以p型杂质抵消n型杂质。因此，第三半导体层40的暴露部分成为被用作p型欧姆接触区域的p+掺杂区域40b。因此，通过掺杂入p+杂质限定了有源区域40a和p型欧姆接触区域40b。在掺杂入p+杂质之后，去除第一和第二p+PR图案65和66。
在图2E和图3E中，通过第五掩模工序在栅极50、55和60上形成例如氮化硅(SiNX)和二氧化硅(SiO2)的无机绝缘材料的层间绝缘层70。层间绝缘层70具有贯穿栅绝缘层45的半导体接触孔73a、73b、75a、75b、77a和77b以暴露出欧姆接触区域30c、35c和40b。通过第六掩模工序，在层间绝缘层70上形成第一源极和漏极80a和80b、第二源极和漏极83a和83b、以及第三源极和漏极87a和87b。源极和漏极80a、80b、83a、83b、87a和87b具有由钼(Mo)和钕化铝(AlNd)形成的双层结构，并且连接到半导体接触孔73a、73b、75a、75b、77a和77b中的欧姆接触区域30c、35c和40b。
在图2F和3F中，通过第七掩模工序，在源极和漏极80a、80b、83a、83b、87a和87b上形成氮化硅(SiNX)的钝化层90。钝化层90可以被氢化并具有暴露出第一漏极80b的漏接触孔95。然后，通过第八掩模工序在钝化层90上形成氧化铟锡(ITO)的像素电极97。像素电极97连接到漏接触孔95中的第一漏极80b。
如上所述，通过八轮掩模工序制造根据现有技术LCD器件的阵列基板。因为现有技术的掩模工序包括涂覆PR、暴露PR和显影PR的步骤，掩模数量的增加会导致生产成本和制造时间的增加以及产量的减少。此外，薄膜晶体管的可靠性也因此降低。
发明内容
因此，本发明涉及一种基本消除了由于现有技术的局限和缺陷所引起的一个或多个问题的液晶显示器件及其制造方法。
本发明的一个目的是提供一种使用底栅结构薄膜晶体管的液晶显示器件以及可以减少掩模工序数量的制造方法。
本发明的另一个目的是提供一种液晶显示器件的阵列基板以及可以提高产量并且降低制造成本的基于五轮掩模工序的制造方法。
本发明的另一个目的是提供一种液晶显示器件的薄膜晶体管及其制造方法，在该方法中，当在多晶硅的半导体层上形成保护沟道的钝化层之后，形成源极和漏极。
本发明的附加优点和特征将在后面的描述中得以阐明，通过以下描述，将使它们在某种程度上显而易见，或者可通过实践本发明来认识它们。本发明的这些目的和优点可通过书面描述及其权利要求以及附图中具体指出的结构来实现和得到。
为了实现这些和其它优点并根据本发明的目的，正如具体和广义的描述，一种用于液晶显示器件的阵列基板结构的制造方法包括：在限定了显示区域和非显示区域的基板上顺序形成透明导电材料层和金属材料层，其中显示区域具有像素TFT部分和像素电极区域，而非显示区域具有n型驱动TFT部分和p型驱动TFT部分；通过第一掩模工序在p型驱动TFT部分中形成第一栅极，在n型驱动TFT部分中形成第二栅极，在像素TFT部分中形成第三栅极，在显示区域中形成栅线，在像素电极区域中形成像素电极，以及连接到像素电极的第一电容电极；在第一栅极、第二栅极、第三栅极、栅线、像素电极和第一电容电极上顺序形成栅绝缘层和硅层；通过第二掩模工序向p型驱动TFT部分中的硅层掺杂入高浓度p型杂质(p+)以限定第一有源区域和第一欧姆接触区域；通过第三掩模工序向像素TFT部分和n型驱动TFT部分中的硅层掺杂入高浓度n型杂质(n+)和低浓度n型杂质(n-)以限定第二和第三有源区域、第二和第三欧姆接触区域、第一和第二轻掺杂漏(LDD)区域以及存储电容区域；通过第四掩模工序在p型驱动TFT部分中形成第一半导体层，在n型驱动TFT部分中形成第二半导体层，在像素TFT部分中形成第三半导体层，以及在存储电容区域中形成第二电容电极；通过第五掩模工序在第一、第二和第三半导体层上形成钝化图案，其中该钝化图案覆盖第一、第二和第三有源区域，以及通过该钝化图案暴露出第一、第二和第三欧姆接触区域；以及通过第六掩模工序形成第一源极和漏极、第二源极和漏极、第三源极和漏极以及数据线，其中该第一源极和漏极接触第一欧姆接触区域，该第二源极和漏极接触第二欧姆接触区域，该第三源极和漏极接触第三欧姆接触区域，以及数据线连接到第三源极。
在另一方面，一种用于液晶显示器件的阵列基板结构的制造方法包括：在限定了显示区域和非显示区域的基板上顺序设置透明导电材料层和金属材料层，其中该显示区域具有像素TFT部分和像素电极区域，而该非显示区域具有驱动TFT部分；通过第一掩模工序在像素TFT部分中形成第一栅极而在驱动TFT部分中形成第二栅极，在显示区域中形成栅线，在像素电极区域中形成像素电极，而第一电容电极连接到像素电极；在第一、第二栅极，栅线，像素电极，以及第一电容电极上顺序设置栅绝缘层和硅层；通过第二掩模工序向硅层中掺杂入杂质以限定位于像素TFT部分中的第一有源区域、第一欧姆接触区域和存储电容区域，以及位于驱动TFT部分中的第二有源区域和第二欧姆接触区域；通过第三掩模工序在像素TFT部分中形成第一半导体层，在驱动TFT部分中形成第二半导体层，以及在存储电容区域中形成第二电容电极；通过第四掩模工序在第一和第二硅层上形成钝化图案，其中该钝化图案覆盖第一和第二有源区域，而通过该钝化图案暴露出第一和第二欧姆接触区域；通过第五掩模工序形成第一源极和漏极、第二源极和漏极以及数据线，其中该第一源极和漏极接触第一欧姆接触区域，该第二源极和漏极接触第二欧姆接触区域相连，并且该数据线连接到第一源极。
应当理解，上述简要说明和以下详细说明都是示例性和说明性的，意欲对所要求保护的本发明提供进一步的解释。
附图说明
本申请所包含的附图用于进一步理解本发明，其与说明书相结合并构成说明书的一部分，所述附图表示本发明的实施例并与说明书一起解释本发明的原理。
附图中：
图1所示为根据现有技术的液晶显示器件的示意图，其中开关元件和驱动电路形成在单一基板上；
图2A至图2F所示为根据现有技术液晶显示器件的显示区域中薄膜晶体管的制造工序的示意性截面图；
图3A至图3F所示为根据现有技术液晶显示器件的驱动区域中n型和p型薄膜晶体管的制造工序的示意性截面图；
图4所示为根据本发明示例性实施例的液晶显示器件的阵列基板的示意性平面图；
图5A至图5L所示为沿图4中“V-V”线提取的示意性截面图，用于表示根据本发明示例性实施例的阵列基板的显示区域中像素薄膜晶体管和存储电容的制造工序；
图6A至图6L所示为沿图4中“VI-VI”线提取的示意性截面图，用于表示根据本发明示例性实施例的液晶显示器件的阵列基板的显示区域中像素薄膜晶体管的制造工序；
图7A至图7L所示为沿图4中“VII-VII”线提取的示意性截面图，用于表示根据本发明示例性实施例的阵列基板的非显示区域中栅焊盘；
图8A至图8L所示为根据本发明示例性实施例的阵列基板的驱动区域中n型和p型驱动薄膜晶体管的制造工序的示意性截面图；
图9A和图9B所示为沿图4中“V-V”线提取的示意性截面图，用于表示根据本发明另一示例性实施例的阵列基板的制造工序；以及
图10A和图10B所示为沿图4中“VI-VI”线提取的示意性截面图，表示根据本发明另一示例性实施例的阵列基板的制造工序。
具体实施方式
现在将详细说明本发明的优选实施例，所述实施例的实例示于附图中。尽可能，相似的参考标号用于表示相同或相似的部分。
图4所示为根据本发明示例性实施例的液晶显示器件的阵列基板的示意性平面图。图4示出了阵列基板的显示区域和焊盘区域，并且为了简便而没有示出阵列基板的驱动区域。
在图4中，栅线112和数据线109形成在基板101的显示区域“DPA”中。栅焊盘170形成在栅线112的一端而数据焊盘175形成在数据线109的一端。栅线112与数据线109交叉以限定像素区域“P”。作为开关元件的薄膜晶体管(TFT)“Tr”连接到栅线112和数据线109。栅焊盘170和数据焊盘175设置在显示区域“DPA”***的非显示区域“NDA”中。此外，公共线127与栅线112平行且分开设置。连接到TFT“Tr”的像素电极110设置在像素区域“P”中并与公共线127重叠以形成存储电容。在没有接触孔的情况下，像素电极110与TFT“Tr”直接接触。
图5A至图5L是沿图4中“V-V”线提取的示意性截面图。图6A至图6L是沿图4中“VI-VI”线提取的示意性截面图。图7A至图7L是沿图4中“VII-VII”线提取的示意性截面图。图5A至图5L、图6A至图6L以及图7A至图7L示出了根据本发明示例性实施例的阵列基板位于显示区域中的像素薄膜晶体管和存储电容以及位于非显示区域中的栅焊盘的制造工序。此外，图8A至图8L是根据本发明示例性实施例的阵列基板的驱动区域中n型和p型驱动薄膜晶体管制造工序的示意性截面图。
根据图5A、图6A、图7A和图8A，在具有驱动区域和显示区域的基板101上形成例如氮化硅(SiNX)和二氧化硅(SiO2)的无机绝缘材料的缓冲层103。当通过激光退火方法将非晶硅结晶为多晶硅时，由于激光束产生的热量，从基板上可以喷发出例如钾离子(K+)和钠离子(Na+)的碱离子。缓冲层103防止了多晶硅由于碱离子而退化。然后，在缓冲层103上顺序形成透明导电材料层106和金属材料层107。例如，透明导电材料层106可以包括氧化铟锡(ITO)和氧化铟锌(IZO)之一，其厚度在大约500至大约1000的范围之内。金属材料层107可以包括厚度等于或小于大约3000的钼(Mo)。
当在金属材料层107上形成第一光刻胶(PR)层108之后，在第一PR层108上设置具有透射区域“TA”、遮挡区域“BA”和半透射区域“HTA”的栅像素掩模170。半透射区域“HTA”具有低于透射区域“TA”但高于遮挡区域“BA”的光透射率。半透射区域“HTA”对应于像素薄膜晶体管(TFT)部分“A”、n型驱动TFT部分“B”和p型驱动TFT部分“C”的栅极区域“GA”。另外，半透射区域“HTA”对应于像素TFT部分“A”的像素电极区域“PA”和存储电容区域“StgA”以及非显示区域的栅焊盘区域“GPA”。遮挡区域“BA”对应于栅线区域“GLA”。在该实施例中使用没有暴露部分的正型PR，然而在另一实施例中，通过改变栅像素掩模170的区域可以使用负型PR。然后，通过栅像素掩模170对第一PR层108进行曝光。例如，当半透射区域“HTA”包括狭缝时，光通过衍射而穿过狭缝而照射。
在图5B、图6B、图7B和图8B中，对第一PR层108(图5A中)进行显影以形成第一栅像素PR图案108a和第二栅像素PR图案108b。第一和第二栅像素PR图案108a和108b分别对应于栅像素掩模170的半透射区域“HTA”和遮挡区域“BA”。如图6B所示，第一栅像素PR图案108a与第二栅像素PR图案108b相比具有相对较薄的厚度，并且第一和第二栅像素PR图案108a和108b通过第一掩模工序形成。
在图5C、图6C、图7C和图8C中，采用第一和第二栅像素PR图案108a和108b作为蚀刻掩模，顺序蚀刻金属材料层107和透明导电材料层106，以形成透明导电材料图案106a和金属材料图案107a。
在图5D、图6D、图7D和图8D中，在蚀刻金属材料层107和透明导电材料层106之后，去除第一和第二栅像素PR图案108a和108b的部分。例如，可以通过例如灰化的干刻法不均质地(anisotropically)去除第一和第二栅像素PR图案108a和108b。如图5D所示第一栅像素PR图案108a(图5C中)被完全去除，而保留具有减少厚度的部分第二栅像素PR图案108b(图6C中)。然后，通过采用余下的第二栅像素PR图案108b作为蚀刻掩模，蚀刻金属材料图案107a以暴露出透明导电材料图案106a(图5C中)。因此，在像素TFT部分“A”中形成透明导电材料图案106a(图5C中)的像素电极110和第一电容电极110a，并且在栅焊盘区域“GPA”中形成透明导电材料图案106a(图7C中)的栅焊盘116。此外，在像素TFT部分“A”的栅极区域“GA”中形成透明导电材料图案106a(图6C中)的第一栅极113。在n型驱动TFT部分“B”中形成透明导电材料图案106a(图8C中)的第二栅极114。而且，在p型驱动TFT部分“C”中形成透明导电材料图案106a(图8C中)的第三栅极115。所以，像素电极110、第一电容电极110a、栅焊盘116以及第一、第二和第三栅极113、114和115都包括透明导电材料。
如图6D所示，因为第二栅像素PR图案108b的部分仍然保留，因此在栅线区域“GLA”中形成包括金属材料图案112a和透明导电材料图案112b的栅线112。因此，可以防止栅线112的阻抗增加。另外，也可以防止由该阻抗增加所引起的栅线延迟。此外，由于第一、第二和第三栅极113、114和115的每一个包括单层的透明导电材料，因此栅极113、114和115每一个的边缘部分的台阶变小。在下一工序，在栅极113、114和115上形成非晶硅层，然后通过激光退火方法可以将非晶硅层结晶为多晶硅层。与栅极113、114和115每一个的边缘部分较小的台阶相比，当边缘部分包括增大的台阶时，所述增大的台阶在结晶过程中可能导致多晶硅层的退化。然而，在该实施例中，栅极113、114和115每一个的台阶被形成足够小以防止多晶硅层的退化。
在图5E、图6E、图7E和图8E中，在去除第一和第二栅像素PR图案108a和108b之后，在栅线112，第一、第二和第三栅极113、114和115，以及栅焊盘116上形成栅绝缘层118。栅绝缘层118可以包括例如氮化硅(SiNX)和二氧化硅(SiO2)的无机绝缘材料中的一种。之后，在栅绝缘层118的整个表面上形成非晶硅层。通过激光束照射，非晶硅层结晶为多晶硅层123。可以使用具有波长为193nm(ArF)、248nm(KrF)、308nm(XeCl)和351nm(XeF)其中之一的准分子激光通过准分子激光退火(ELA)方法或连续横向结晶(SLS)方法使非晶硅层结晶。因为第一、第二和第三栅极113、114和115的每一个是由单层透明导电材料形成的，因此在基板101上所形成的第一、第二和第三栅极113、114和115每一个的台阶减小。因此，在通过ELA方法或SLS方法进行结晶的过程中可以防止多晶硅层的退化，并且可以改善多晶硅层的结晶度。
在图5F、图6F、图7F和图8F中，通过第二掩模工序在多晶硅层123上形成第一和第二p+PR图案131和130。在p型驱动TFT部分“C”中，第一p+PR图案131覆盖与栅极115相对应的多晶硅层123的第一部分126b。在p型驱动TFT部分“C”中，第一部分126b两边的多晶硅层123的第二部分126a被暴露出。此外，在像素TFT部分“A”、栅线区域“GLA”、栅焊盘区域“GPA”和n型驱动TFT部分“B”中，第二p+PR图案130覆盖整个多晶硅层123。
然后，采用第一和第二p+PR图案131和130作为掺杂掩模，向多晶硅层123掺杂入高浓度p型杂质(p+)。例如，p型杂质的浓度可以在大约1×1015cm-2至大约9×1016cm-2的范围内。因此，如图8F所示，在p型驱动TFT部分“C”中多晶硅层123的第二部分126a被掺杂入高浓度p型杂质(p+)以起p型欧姆接触区域的作用，而第一部分126b没有被掺杂入高浓度p型杂质(p+)。第一部分126b起本征硅层的作用。相似的，在图5F的像素TFT部分“A”中、图8F中的n型驱动TFT部分“B”和图7F中的栅焊盘区域“GPA”中的多晶硅层123没有被掺杂入高浓度p型杂质(p+)以保留作为本征层。在掺杂入高浓度p型杂质(p+)之后，通过例如灰化的干刻法或例如剥离的湿刻法去除第一和第二p+PR图案131和130。
在图5G、图6G、图7G和图8G中，通过第三掩模工序在多晶硅层123上形成第一和第二n+PR图案135和136。如图5G和图8G所示，像素TFT部分“A”(图5G中)和n型驱动TFT部分“B”(图8G中)中多晶硅层123的第一部分124a和125a通过第一和第二n+PR图案135和136被暴露出。此外，第一n+PR图案135覆盖像素TFT部分“A”和n型驱动TFT部分“B”中多晶硅层123的第二和第三部分124b、124c、125b和125c。第三部分124c和125c分别对应于像素TFT部分“A”中的第一栅极113和n型驱动TFT部分“B”中的第二栅极114。另外，在图5G中第一部分124a和第三部分124c之间形成的第二部分124b具有与轻掺杂漏(LDD)长度相匹配的宽度。相似的，在图8G中第一部分125a和第三部分125c之间形成的第二部分125b具有与轻掺杂漏(LDD)长度相匹配的宽度。
如图5G所示，像素电极区域“PA”中的部分多晶硅层123被第二n+PR图案135覆盖，而存储电容区域“StgA”中的部分多晶硅层123被暴露出。此外，第二n+PR图案136覆盖位于图6G中栅线区域“GLA”、图7G中栅焊盘区域“GPA”和图8G中n型驱动TFT部分“B”中的整个多晶硅层123。
然后，采用第一和第二n+PR图案135和136作为掺杂掩模，向多晶硅层123掺杂入高浓度n型杂质(n+)。例如，n型杂质的浓度可以在大约1×1015cm-2至大约9×1016cm-2范围之内。因此，像素TFT部分“A”和n型驱动TFT部分“B”中的第一部分124a和125a被掺杂入高浓度n型杂质(n+)以起到n型欧姆接触区域的作用，而第二和第三部分124b、124c、125b和125c被没有掺杂入高浓度n型杂质(n+)以保留作为本征硅层。相似的，存储电容区域“StgA”中的多晶硅层1 23被掺杂入高浓度n型杂质(n+)以作为n+掺杂的多晶硅的第二电容电极127。第二电容电极127是公共线的一部分。
在图5H、图6H、图7H和图8H中，在掺杂入高浓度n型杂质(n+)之后，去除第一和第二n+PR图案135和136的部分。例如，可以通过例如灰化的干刻法或例如剥离的湿刻法不均质地去除第一和第二n+PR图案135和136。因此，同样可以去除第一和第二n+PR图案135和136的边缘部分和顶部部分。所以，如图5H和图8H所示，像素TFT部分“A”、n型驱动TFT部分“B”中的第二部分124b和125b以及像素电极区域“PA”中的边缘部分128被暴露出，并且减小第一和第二n+PR图案135和136的厚度。
然后，采用减小的第一和第二n+PR图案135和136作为掺杂掩模，向多晶硅层123掺杂入低浓度n型杂质(n-)。例如，n型杂质的浓度可以在大约1×1013cm-2至大约9×1013cm-2范围之内。因此，如图5H所示，多晶硅层123的第一部分124a和第二部分124b、像素电极区域“PA”中的边缘部分128以及像素TFT部分“A”的存储电容区域“StgA”中的第二电容电极127被掺杂入低浓度n型杂质(n-)。相似的，如图8H所示，多晶硅层123中的第一部分125a和第二部分125b以及n型驱动TFT部分“B”中的边缘部分128被掺杂入低浓度n型杂质(n-)。在掺杂入低浓度n型杂质(n-)之后，通过例如灰化的干刻法或例如剥离的湿刻法去除具有减小的厚度的第一和第二n+PR图案135和136。
因为像素TFT部分“A”、n型驱动TFT部分“B”中多晶硅层123的第一部分124a和125a以及存储电容区域“StgA”中的第二电容电极127已经被掺杂入高浓度n型杂质(n+)，所以其杂质浓度不受低浓度n型杂质(n-)掺杂的影响并保持高浓度。此外，在下一工序去除像素电极区域“PA”中的边缘部分128。所以，像素TFT部分“A”和n型驱动TFT部分“B”中的第二部分124b和125b被掺杂入低浓度n型杂质(n-)以成为LDD区域。LDD区域将强电场分配给弱电场，从而减少热载流子并防止漏电流。因此，在n型TFT中形成LDD区域并将其设置在掺杂n+杂质的硅的欧姆接触区域与本征硅的有源区域之间。
通过多个包括p+杂质、n+杂质和n-杂质的掺杂工序，得到在图5I中像素TFT部分“A”  以及在图8I中的n型驱动TFT部分“B”中的n型TFT、和在图8I中的p型驱动TFT部分“C”中的p型TFT。如图5I所示，像素TFT部分“A”中的第一半导体层124包括与第一栅极113重叠的本征硅的有源区域124c、位于有源区域124c两边的掺杂n-杂质的硅的LDD区域124b以及位于LDD区域124b一边的掺杂n+杂质的硅的欧姆接触区域124a。相似的，如图8I所示，n型驱动TFT部分“B”中的第二半导体层125包括与栅极114重叠的本征硅的有源区域125c、位于有源区域125c一边的掺杂n-杂质的硅的LDD区域125b以及在LDD区域125b一边的掺杂n+杂质的硅的欧姆接触区域125a。图8I中p型驱动TFT部分“C”中的第三半导体层126包括与栅极115重叠的本征硅的有源区域126b以及位于有源区域126b两边的掺杂p+杂质的硅的欧姆接触区域126a。此外，位于存储电容区域“StgA”中掺杂n+杂质的硅的第四半导体层127由于其导电特性而形成存储电容的第二电极。在下一工序去除多晶硅层的虚拟本征部分123a和虚拟掺杂部分128。在本实施例中，多晶硅层在掺杂入p型杂质之后掺杂入n型杂质。然而，在另一实施例中，多晶硅层可以先掺杂入n型杂质，然后再掺杂入p型杂质。
在图5I、图6I、图7I和图8I中，通过第四掩模工序对多晶硅层123(图5H、图6H、图7H和图8H中)和栅绝缘层118(图5H、图6H、图7H和图8H中)构图以获得第一、第二、第三和第四半导体层124、125、126和127。因此，对位于像素TFT部分“A”中并包括欧姆接触区域124a、LDD区域124b和有源区域124c的第一半导体层124，位于n型驱动TFT部分“B”中并包括欧姆接触区域125a、LDD区域125b和有源区域125c的第二半导体层125，位于p型驱动TFT部分“C”中并包括欧姆接触区域126a和有源区域125b的第三半导体层126，以及位于存储电容区域“StgA”中的第四半导体层127进行构图以具有岛状。因为用相同的PR图案顺序蚀刻多晶硅层123(图5H、图6H、图7H和图8H中)和栅绝缘层118(图5H、图6H、图7H和图8H中)，所以被构图后的栅绝缘层118具有与第一、第二、第三和第四半导体层124、125、126和127相同的形状。因此，暴露出位于像素电极区域“PA”中的像素电极110和位于栅线区域“GLA”中的栅线112。此外，也暴露出位于栅焊盘区域“GPA”中的栅焊盘116。
在图5J、图6J、图7J和图8J中，在第一、第二、第三和第四半导体层124、125、126和127上形成钝化层150。钝化层150可以包括例如氮化硅(SiNX)和二氧化硅(SiO2)的无机绝缘材料中的一种。在本实施例中，钝化层150包括单层，然而在另一实施例中，钝化层150可以包括不同绝缘材料的多层。
在图5K、图6K、图7K和图8K中，通过第五掩模工序对钝化层150进行构图以形成钝化图案150a。钝化图案150a为岛状并覆盖像素TFT部分“A”、n型驱动TFT部分“B”和p型驱动TFT部分“C”中的有源区域124c、125c和126b，LDD区域124b和125b，以及一部分欧姆接触区域124a、125a和126a。钝化图案150a也覆盖存储电容区域“StgA”中的第四半导体层127和栅线区域“GLA”中的栅线112。因此，在下一制造工序中，暴露出欧姆接触区域124a、125a和126a的边缘部分，以在没有接触孔的情况下接触源极和漏极。此外，像素电极区域“PA”中的像素电极110和栅焊盘区域“GPA”中的栅焊盘116也被暴露。
在图5L、图6L、图7L和图8L中，通过第六掩模工序，在钝化图案150a上形成像素TFT部分“A”中的第一源极和漏极160a和160b、n型驱动TFT部分“B”中的第二源极和漏极161a和161b、以及p型驱动TFT部分“C”中第三源极和漏极162a和162b。同时，在缓冲层103上形成数据线(未示出)。第一源极和漏极160a和160b、第二源极和漏极161a和161b、第三源极和漏极162a和162b、以及数据线可以包括钼(Mo)、铬(Cr)、铝(Al)、铜(Cu)及其合金中的一种。如图5L所示，在像素TFT部分“A”中，第一源极和漏极160a和160b相互保持限定了中心部分的第一栅极113的距离，并连接到欧姆接触区域1 24a。相似的，如图8L所示，在n型驱动TFT部分“B”中，第二源极和漏极161a和161b相互保持了限定中心部分的第二栅极114距离，并连接到欧姆接触区域125a。此外，在p型驱动TFT部分“C”中，第三源极和漏极162a和162b相互保持用于限定了中心部分的第三栅极115的距离，并连接到的欧姆接触区域126a。
因为钝化图案150a覆盖第一、第二和第三半导体层124、125和126的有源区域124c、125c和126b，所以在蚀刻工序中形成沟道区域的有源区域124c、125c和126b没有受到损害。在蚀刻工序中形成第一至第三源极和漏极160a、160b、161a、161b、162a、162b和数据线。此外，在像素TFT部分“A”中，第一源极160a连接到数据线而第一漏极160b接触部分像素电极110。像素电极区域“PA”中，另一部分像素电极110被暴露出。另外，在图7L栅焊盘区域“GPA”中，栅焊盘116被暴露出。
在该实施例中，像素区域中的像素电极被暴露出并且漏极在没有接触孔的情况下与像素电极相接触。然而，在另一实施例中，具有接触孔的钝化图案可以覆盖像素电极并且漏极可以通过接触孔与像素电极相接触。
图9A、图9B、图10A和图10B是根据本发明另一示例性实施例的阵列基板的制造工序的示意性截面图。图9A和图9B对应于沿图4中“V-V”线提取的截面图，并且图10A和图10B对应于沿图4中“VI-VI”线提取的截面图。由于从缓冲层至钝化层的制造步骤与之前的示例性实施例相同，因此说明在钝化层之后的制造步骤。
在图9A和图1 0A中，在像素TFT部分“A”中、半导体层224和227上形成钝化层(未示出)。钝化层可以包括例如氮化硅(SiNX)和二氧化硅(SiO2)的无机绝缘材料中的一种。在本实施例中，钝化层150包括单层，然而在另一实施例中，钝化层150可以包括不同绝缘材料的多层。通过第五掩模工序对钝化层进行构图以形成钝化图案250a。钝化图案250a具有暴露出欧姆接触区域224a的半导体接触孔253和暴露出像素电极210的像素电极接触孔254。虽然在图9A和图10A中未示出，但是在n型驱动TFT部分和p型驱动TFT部分中钝化图案250a覆盖有源区域、LDD区域和一部分欧姆接触区域，从而暴露出欧姆接触区域的边缘部分。此外，钝化图案250a也暴露出栅焊盘。
在图9B和图10B中，通过第六掩模工序像素TFT部分“A”中、在钝化图案250a上形成第一源极和漏极260a和260b。同时，在缓冲层203上形成连接到第一源极260a的数据线(未示出)。第一源极和漏极260a和260b以及数据线可以包括钼(Mo)、铬(Cr)、铝(Al)、铜(Cu)及其合金中的一种。如图9B所示，在像素TFT部分“A”中，第一源极和漏极260a和260b相互保持限定了中心部分的第一栅极213的距离，并连接到欧姆接触区域224a。虽然图9B和图10B未示出，但是在n型驱动TFT部分中，第二源极和漏极相互保持限定了中心部分的第二栅极的距离，并连接到欧姆接触区域，并且在p型驱动TFT部分中，第三源极和漏极相互保持限定了中心部分的第三栅极的距离，并连接到欧姆接触区域。
因为欧姆接触区域224a通过半导体接触孔253被暴露出而像素电极210通过像素电极接触孔254被暴露出，所以第一漏极260b通过半导体接触孔253接触欧姆接触区域224a并通过像素电极接触孔254接触像素电极210。
在一实施例中，阵列基板包括使用CMOS逻辑的驱动电路。然而在另一实施例中，驱动电路可以使用p型金属氧化物半导体(PMOS)逻辑。在使用PMOS逻辑的阵列基板中，像素TFT和驱动TFT可以通过p型TFT而不用n型TFT来实现。因此，可以省略使用高浓度n型杂质(n+)和低浓度n型杂质(n-)的掺杂步骤，从而可以通过五轮掩模工序制造阵列基板。相似地，在另一实施例中，驱动电路可以使用n型金属氧化物半导体(NMOS)逻辑。而且，n型TFT可以形成为不具有LDD结构。因此，在使用NMOS逻辑的阵列基板中，像素TFT和驱动TFT可以通过n型TFT而不用p型TFT来实现，并且阵列基板可以通过五轮掩模工序形成。
在本发明中，LCD器件的多晶硅TFT包括底栅结构。用于多晶硅TFT的栅线和像素电极通过使用具有半透射区域的掩模的一轮掩模工序形成。此外，在岛状的钝化图案之后，数据线、在没有接触孔的情况下接触像素电极的源极和漏极形成在钝化图案上。因此，通过六轮掩模工序制造用于LCD并包括驱动电路的阵列基板。因此，减少了生产时间和生产成本，并且实现了高产量。而且，由于岛状钝化图案形成在具有有源区域和欧姆接触区域的多晶硅层上，防止了在蚀刻工序中对多晶硅TFT的沟道区域的损害。另外，当形成由PMOS逻辑和NMOS逻辑中的一种驱动的驱动电路时，通过五轮掩模工序制造用于LCD器件并包括驱动电路的阵列基板。因此，更进一步改善了生产时间、生产成本和产量。而且，由于栅极包括薄的单层透明导电材料，防止了由于栅极增加的台阶所导致的退化并改善了多晶硅层的结晶度。
本领域技术人员应当理解，在不脱离本发明的精神或范围的情况下，能对本发明进行各种修改和变化。因此，本发明意欲覆盖落入所述权利要求及其等同物的范围内的本发明的修改和变化。

Claims (29)

1、一种用于液晶显示器件的阵列基板结构的制造方法，包括：
在限定了显示区域和非显示区域的基板上顺序形成透明导电材料层和金属材料层，其中所述显示区域具有像素薄膜晶体管部分和像素电极区域，而所述非显示区域具有n型驱动薄膜晶体管部分和p型驱动薄膜晶体管部分；
通过第一掩模工序在所述p型驱动薄膜晶体管部分中形成第一栅极，在所述n型驱动薄膜晶体管部分中形成第二栅极，在所述像素薄膜晶体管部分中形成第三栅极，在所述显示区域中形成栅线，在所述像素电极区域中形成像素电极，并且形连接到所述像素电极的第一电容电极；
在所述第一栅极、第二栅极、第三栅极、栅线、像素电极和第一电容电极上顺序形成栅绝缘层和硅层；
通过第二掩模工序向所述p型驱动薄膜晶体管部分中的硅层掺杂入高浓度p型杂质(p+)以限定第一有源区域和第一欧姆接触区域；
通过第三掩模工序向所述像素薄膜晶体管部分和所述n型驱动薄膜晶体管部分中的硅层掺杂入高浓度n型杂质(n+)和低浓度n型杂质(n-)以限定第二和第三有源区域、第二和第三欧姆接触区域、第一和第二轻掺杂漏区域以及存储电容区域；
通过第四掩模工序在所述p型驱动薄膜晶体管部分中形成第一半导体层，在所述n型驱动薄膜晶体管部分中形成第二半导体层，在所述像素薄膜晶体管部分中形成第三半导体层，以及在所述存储电容区域中形成第二电容电极；
通过第五掩模工序在所述第一、第二和第三半导体层上形成钝化图案，其中所述钝化图案覆盖所述第一、第二和第三有源区域，并且通过所述钝化图案暴露出所述第一、第二和第三欧姆接触区域；以及
通过第六掩模工序形成第一源极和漏极、第二源极和漏极、第三源极和漏极以及数据线，其中所述第一源极和漏极接触所述第一欧姆接触区域，所述第二源极和漏极接触所述第二欧姆接触区域，所述第三源极和漏极接触所述第三欧姆接触区域，以及所述数据线连接到所述第三源极。
2、根据权利要求1所述的方法，其特征在于，还进一步包括对所述硅层进行结晶。
3、根据权利要求1所述的方法，其特征在于，所述栅绝缘层包括无机绝缘材料。
4、根据权利要求1所述的方法，其特征在于，所述钝化层包括无机绝缘材料。
5、根据权利要求1所述的方法，其特征在于，所述第一半导体层包括第一有源区域和第一欧姆接触区域，所述第二半导体层包括第二有源区域、第二欧姆区域和第一轻掺杂漏区域，所述第三半导体层包括第三有源区域、第三欧姆接触区域和第二轻掺杂漏区域。
6、根据权利要求1所述的方法，其特征在于，所述第一掩模工序包括：
在所述金属材料层上形成光刻胶层；
在所述光刻胶层上设置具有透射区域、遮挡区域和半透射区域的栅像素掩模，其中所述半透射区域的光透射率低于所述透射区域但高于所述遮挡区域。
通过栅像素掩模曝光所述光刻胶层；
显影所述光刻胶层以形成具有第一厚度的第一栅像素光刻胶图案和具有比第一厚度大的第二厚度的第二栅像素光刻胶图案，其中所述第一栅像素光刻胶图案与所述第一、第二和第三栅极，像素电极，以及第一电容电极重叠，而所述第二栅像素光刻胶图案与所述栅线重叠；
采用所述第一和第二栅像素光刻胶图案作为蚀刻掩模，顺序蚀刻所述金属材料层和所述透明导电材料层；
去除所述第一栅像素光刻胶图案以暴露出所述金属材料层；
蚀刻所述金属材料层以暴露出所述透明导电材料层；以及
去除所述第二栅像素光刻胶图案。
7、根据权利要求6所述的方法，其特征在于，所述光刻胶层为正型，所述半透射区域对应于所述第一栅像素光刻胶图案并且所述遮挡区域对应于所述第二栅像素光刻胶图案。
8、根据权利要求6所述的方法，其特征在于，所述的去除所述第一栅像素光刻胶图案的步骤包括去除部分所述第二栅像素光刻胶图案以减少第二厚度。
9、根据权利要求8所述的方法，其特征在于，所述的去除所述第一栅像素光刻胶图案和部分去除所述第二栅像素光刻胶图案的步骤是通过灰化和剥离方法中至少一种而不均质地执行。
10、根据权利要求1所述的方法，其特征在于，所述栅线包括透明导电材料层和金属材料层的双层。
11、根据权利要求1所述的方法，其特征在于，所述栅极包括单层透明导电材料层。
12、根据权利要求1所述的方法，其特征在于，还进一步包括在所述基板与所述透明导电材料层之间设置缓冲层。
13、根据权利要求12所述的方法，其特征在于，所述缓冲层包括氮化硅和二氧化硅中至少一种。
14、根据权利要求1所述的方法，其特征在于，所述透明导电材料层包括氧化铟锡和氧化铟锌中至少一种。
15、根据权利要求1所述的方法，其特征在于，所述透明导电材料层厚度在大约500至大约1000的范围之内。
16、根据权利要求1所述的方法，其特征在于，所述金属材料层包括钼。
17、根据权利要求1所述的方法，其特征在于，所述金属材料层具有小于大约3000的厚度。
18、根据权利要求1所述的方法，其特征在于，所述第二掩模工序包括：
在所述硅层上形成p+光刻胶图案，其中p+光刻胶图案暴露出对应于所述第一欧姆接触区域的部分硅层；
采用所述p+光刻胶图案作为掺杂掩模，向所述暴露出的硅层掺杂入高浓度p型杂质；以及
去除所述p+光刻胶图案。
19、根据权利要求18所述的方法，其特征在于，所述高浓度p型杂质的浓度在大约1×1015cm-2至大约9×1016cm-2范围之内。
20、根据权利要求1所述的方法，其特征在于，所述第三掩模工序包括：
在所述硅层上形成n+光刻胶图案，其中所述p+光刻胶图案暴露出对应于所述第二和第三欧姆接触区域的第一部分硅层；
采用所述n+光刻胶图案作为掺杂掩模，向所述暴露出的硅层掺杂入高浓度n型杂质；
去除所述n+光刻胶图案的一部分以形成n-光刻胶图案，其中所述n-光刻胶图案暴露出对应于所述第一和第二轻掺杂漏区域的所述第二部分多晶硅层；
采用所述n-光刻胶图案作为掺杂掩模，向所述第一和第二轻掺杂漏区域中的所述多晶硅层掺杂入低浓度n型杂质；以及
去除所述n-光刻胶图案。
21、根据权利要求20所述的方法，其特征在于，所述高浓度n型杂质的浓度在大约1×1015cm-2至大约9×1016cm-2范围之内，而所述低浓度n型杂质剂量浓度在大约1×1013cm-2至大约9×1013cm-2范围之内。
22、根据权利要求1所述的方法，其特征在于，所述第三漏极直接接触所述像素电极。
23、根据权利要求1所述的方法，其特征在于，所述钝化层覆盖所述栅线和所述第二电容电极。
24、根据权利要求1所述的方法，其特征在于，所述钝化层具有暴露出所述像素电极的接触孔并且所述第三漏极通过所述接触孔连接到所述像素电极。
25、一种液晶显示器件的阵列基板结构的制造方法，包括：
在限定了显示区域和非显示区域的基板上顺序设置透明导电材料层和金属材料层，其中所述显示区域具有像素薄膜晶体管部分和像素电极区域，而所述非显示区域具有驱动薄膜晶体管部分；
通过第一掩模工序在所述像素薄膜晶体管部分中形成第一栅极并且在所述驱动薄膜晶体管部分中形成第二栅极，在所述显示区域中形成栅线，在所述像素电极区域中形成像素电极，而第一电容电极连接到所述像素电极；
在所述第一、第二栅极，栅线，像素电极，以及第一电容电极上顺序设置栅绝缘层和硅层；
通过第二掩模工序向所述硅层掺杂入杂质以限定所述像素薄膜晶体管部分中的第一有源区域、第一欧姆接触区域和存储电容区域，以及所述驱动薄膜晶体管部分中的第二有源区域和第二欧姆接触区域；
通过第三掩模工序在所述像素薄膜晶体管部分中形成第一半导体层，在所述驱动薄膜晶体管部分中形成第二半导体层，以及在所述存储电容区域中形成第二电容电极；
通过第四掩模工序在第一和第二硅层上形成钝化图案，其中钝化层覆盖所述第一和第二有源区域，而通过所述钝化图案暴露出所述第一和第二欧姆接触区域；以及
通过第五掩模工序形成第一源极和漏极、第二源极和漏极以及数据线，其中所述第一源极和漏极接触所述第一欧姆接触区域，所述第二源极和漏极接触所述第二欧姆接触区域，以及所述数据线连接到所述第一源极。
26、根据权利要求25所述的方法，其特征在于，所述杂质包括n型和p型杂质中至少一种。
27、根据权利要求25所述的方法，其特征在于，还进一步包括对所述硅层进行结晶。
28、根据权利要求25所述的方法，其特征在于，所述第一掩模工序包括：
在所述金属材料层上设置光刻胶层；
在所述光刻胶层上设置具有透射区域、遮挡区域和半透射区域的栅像素掩模，其中所述半透射区域的光透射率低于所述透射区域并高于所述遮挡区域；
采用所述栅像素掩模曝光所述光刻胶层；
显影所述光刻胶层以形成具有第一厚度的第一栅像素光刻胶图案和具有比第一厚度大的第二厚度的第二栅像素光刻胶图案，其中所述第一栅像素光刻胶图案与所述第一和第二栅极、像素电极、以及第一电容电极重叠，所述第二栅像素光刻胶图案与所述栅线重叠；
采用所述第一和第二栅像素光刻胶图案作为蚀刻掩模，顺序蚀刻所述金属材料层和所述透明导电材料层；
去除所述第一栅像素光刻胶图案以暴露出所述金属材料层；
蚀刻所述金属材料层以暴露出所述透明导电材料层；以及
去除所述第二栅像素光刻胶图案。
29、根据权利要求25所述的方法，其特征在于，所述第二掩模工序包括：
在所述多晶硅层上形成掺杂光刻胶图案，其中所述掺杂光刻胶图案暴露出对应于所述第一和第二欧姆接触区域的部分所述多晶硅层；
采用所述掺杂光刻胶图案作为掺杂掩模，向所述多晶硅层掺杂入杂质；以及
去除所述掺杂图案。
CN2005100630613A 2004-04-06 2005-04-05 具有驱动电路的液晶显示器件及其制造方法 Expired - Fee Related CN1680992B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2004-0023444 2004-04-06
KR1020040023444 2004-04-06
KR1020040023444A KR100584715B1 (ko) 2004-04-06 2004-04-06 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법

Publications (2)

Publication Number Publication Date
CN1680992A true CN1680992A (zh) 2005-10-12
CN1680992B CN1680992B (zh) 2010-08-18

Family

ID=35067564

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100630613A Expired - Fee Related CN1680992B (zh) 2004-04-06 2005-04-05 具有驱动电路的液晶显示器件及其制造方法

Country Status (3)

Country Link
US (1) US7300831B2 (zh)
KR (1) KR100584715B1 (zh)
CN (1) CN1680992B (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100461431C (zh) * 2005-11-09 2009-02-11 乐金显示有限公司 液晶显示器件的阵列基板及其制造方法
CN100464241C (zh) * 2007-07-03 2009-02-25 友达光电股份有限公司 液晶显示器的像素结构及其制造方法
CN101853851A (zh) * 2009-03-31 2010-10-06 索尼公司 电容元件及其制造方法、固态成像器件以及成像装置
CN101526709B (zh) * 2008-03-06 2011-04-20 株式会社日立显示器 液晶显示装置
CN102096259A (zh) * 2006-07-19 2011-06-15 夏普株式会社 有源矩阵基板、液晶面板、显示装置、电视接收机
CN102237412A (zh) * 2010-04-22 2011-11-09 株式会社日立显示器 图像显示装置及其制造方法
US8058654B2 (en) 2008-02-29 2011-11-15 Hitachi Displays, Ltd. Display device and manufacturing method thereof
CN101707211B (zh) * 2009-01-09 2011-11-30 深超光电（深圳）有限公司 像素薄膜晶体管结构
US8289491B2 (en) 2005-11-09 2012-10-16 Lg Display Co., Ltd. Liquid crystal display device with shield lines on data lines and thin film transistor components
CN101656233B (zh) * 2008-08-22 2012-10-24 群康科技(深圳)有限公司 薄膜晶体管基板的制造方法
CN105045005A (zh) * 2014-04-29 2015-11-11 乐金显示有限公司 液晶显示装置及其制造方法
CN108474985A (zh) * 2016-01-20 2018-08-31 夏普株式会社 液晶显示面板及其制造方法
WO2019037167A1 (zh) * 2017-08-25 2019-02-28 惠科股份有限公司 主动阵列开关基板及其显示面板
CN112397525A (zh) * 2019-07-30 2021-02-23 三星显示有限公司 显示装置和用于制造其的方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101146522B1 (ko) * 2004-12-08 2012-05-25 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR20070049740A (ko) * 2005-11-09 2007-05-14 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR101226975B1 (ko) * 2006-06-29 2013-01-28 엘지디스플레이 주식회사 구동회로 일체형 액정표시장치용 어레이 기판 및 그제조방법
KR101261609B1 (ko) * 2006-07-06 2013-05-06 삼성디스플레이 주식회사 박막 트랜지스터, 표시판 및 그 제조 방법
TWI374510B (en) 2008-04-18 2012-10-11 Au Optronics Corp Gate driver on array of a display and method of making device of a display
KR101408962B1 (ko) 2008-07-01 2014-06-17 삼성디스플레이 주식회사 트랜지스터의 제조방법 및 이를 이용한 유기전계발광표시장치의 제조방법
KR101064402B1 (ko) * 2009-01-12 2011-09-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치
KR101687227B1 (ko) * 2010-04-21 2016-12-16 엘지디스플레이 주식회사 씨오지 타입 어레이 기판
KR101094296B1 (ko) 2010-05-31 2011-12-19 삼성모바일디스플레이주식회사 표시장치 및 그 제조 방법
KR101763414B1 (ko) * 2010-10-01 2017-08-16 삼성디스플레이 주식회사 박막 트랜지스터 및 그것을 구비한 평판 표시 장치
KR101994657B1 (ko) 2012-12-12 2019-07-02 삼성디스플레이 주식회사 유기전계발광 표시장치
CN105810743B (zh) * 2014-12-30 2019-01-25 鸿富锦精密工业（深圳）有限公司 薄膜晶体管及其制作方法
TWI559549B (zh) * 2014-12-30 2016-11-21 鴻海精密工業股份有限公司 薄膜電晶體及其製作方法
KR102563157B1 (ko) * 2015-08-26 2023-08-04 엘지디스플레이 주식회사 박막 트랜지스터 및 표시 장치
CN107134460B (zh) * 2017-04-11 2019-08-02 深圳市华星光电半导体显示技术有限公司 显示装置及其goa电路
DE112018005420T5 (de) * 2018-01-10 2020-07-30 Intel Corporation Dünnfilmtransistoren mit niedrigem kontaktwiderstand
KR102473538B1 (ko) * 2018-09-03 2022-12-01 엘지디스플레이 주식회사 표시패널 및 이를 포함하는 표시장치
KR20240020361A (ko) * 2022-08-05 2024-02-15 삼성디스플레이 주식회사 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3749328B2 (ja) 1997-02-06 2006-02-22 三洋電機株式会社 薄膜トランジスタの製造方法及び液晶ディスプレイの製造方法
JP3782195B2 (ja) * 1997-03-10 2006-06-07 株式会社東芝 アクティブマトリクス型液晶表示素子及びその製造方法
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
TW521303B (en) * 2000-02-28 2003-02-21 Semiconductor Energy Lab Electronic device
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
CN1187643C (zh) * 2002-05-28 2005-02-02 友达光电股份有限公司 液晶显示装置的有源阵列基板及其制造方法

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100461431C (zh) * 2005-11-09 2009-02-11 乐金显示有限公司 液晶显示器件的阵列基板及其制造方法
US8553164B2 (en) 2005-11-09 2013-10-08 Lg Display Co., Ltd. Liquid crystal display device with shield lines on data lines and thin film transistor components
US7532263B2 (en) 2005-11-09 2009-05-12 Lg Display Co., Ltd. Array substrate for liquid crystal display device with storage electrodes and method of fabricating the same
US8462281B2 (en) 2005-11-09 2013-06-11 Lg Display Co., Ltd. Array substrate for liquid crystal display device with storage electrodes on the semiconductor layer and method of fabricating the same
US8289491B2 (en) 2005-11-09 2012-10-16 Lg Display Co., Ltd. Liquid crystal display device with shield lines on data lines and thin film transistor components
CN102096259B (zh) * 2006-07-19 2013-07-24 夏普株式会社 有源矩阵基板、液晶面板、显示装置、电视接收机
CN102096259A (zh) * 2006-07-19 2011-06-15 夏普株式会社 有源矩阵基板、液晶面板、显示装置、电视接收机
CN101421663B (zh) * 2006-07-19 2012-06-13 夏普株式会社 有源矩阵基板、液晶面板、显示装置、电视接收机
CN100464241C (zh) * 2007-07-03 2009-02-25 友达光电股份有限公司 液晶显示器的像素结构及其制造方法
US8058654B2 (en) 2008-02-29 2011-11-15 Hitachi Displays, Ltd. Display device and manufacturing method thereof
TWI401805B (zh) * 2008-02-29 2013-07-11 Hitachi Displays Ltd 顯示裝置
CN101521210B (zh) * 2008-02-29 2012-05-23 株式会社日立显示器 显示装置及其制造方法
CN101526709B (zh) * 2008-03-06 2011-04-20 株式会社日立显示器 液晶显示装置
CN101656233B (zh) * 2008-08-22 2012-10-24 群康科技(深圳)有限公司 薄膜晶体管基板的制造方法
CN101707211B (zh) * 2009-01-09 2011-11-30 深超光电（深圳）有限公司 像素薄膜晶体管结构
CN101853851B (zh) * 2009-03-31 2013-01-23 索尼公司 电容元件及其制造方法、固态成像器件以及成像装置
CN101853851A (zh) * 2009-03-31 2010-10-06 索尼公司 电容元件及其制造方法、固态成像器件以及成像装置
CN102237412A (zh) * 2010-04-22 2011-11-09 株式会社日立显示器 图像显示装置及其制造方法
CN102237412B (zh) * 2010-04-22 2014-03-12 株式会社日本显示器 图像显示装置及其制造方法
CN105045005A (zh) * 2014-04-29 2015-11-11 乐金显示有限公司 液晶显示装置及其制造方法
CN108474985A (zh) * 2016-01-20 2018-08-31 夏普株式会社 液晶显示面板及其制造方法
CN108474985B (zh) * 2016-01-20 2021-06-15 夏普株式会社 液晶显示面板及其制造方法
WO2019037167A1 (zh) * 2017-08-25 2019-02-28 惠科股份有限公司 主动阵列开关基板及其显示面板
CN112397525A (zh) * 2019-07-30 2021-02-23 三星显示有限公司 显示装置和用于制造其的方法

Also Published As

Publication number Publication date
CN1680992B (zh) 2010-08-18
US7300831B2 (en) 2007-11-27
KR100584715B1 (ko) 2006-05-29
KR20050098122A (ko) 2005-10-11
US20060008932A1 (en) 2006-01-12

Similar Documents

Publication Publication Date Title
CN1680992B (zh) 具有驱动电路的液晶显示器件及其制造方法
US7488979B2 (en) Liquid crystal display device including driving circuit and method of fabricating the same
JP4700160B2 (ja) 半導体装置
KR100515279B1 (ko) 반도체 장치 및 그 제조방법
CN1309034C (zh) 底栅控制型多晶硅薄膜晶体管的制造方法
KR101713360B1 (ko) 박막 트랜지스터, 그 제조 방법 및 액정 표시 장치
US7557376B2 (en) Display device using first and second semiconductor films of different crystallinity and boundary section therebetween
US6627471B2 (en) Method of manufacturing an array substrate having drive integrated circuits
JPH10198292A (ja) 半導体装置およびその作製方法
JP5615605B2 (ja) Ｆｆｓモード液晶装置
US7011911B2 (en) Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask
JP4987289B2 (ja) 液晶表示装置の薄膜トランジスタの製造方法
KR101146522B1 (ko) 액정표시장치용 어레이기판 제조방법
JP2000275668A (ja) レーザアニーリング装置、液晶表示装置及びその製造方法
KR100525436B1 (ko) 다결정화 방법과 이를 이용한 액정표시장치 제조방법
KR101087750B1 (ko) 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법
KR101021693B1 (ko) 액정표시패널 및 그 제조방법
KR100809519B1 (ko) 다결정 실리콘 박막 트랜지스터의 제조 방법
KR100758156B1 (ko) 다결정 실리콘 박막 트랜지스터의 제조 방법 및 그 방법으로 제조된 액정표시장치용 어레이 기판
KR101148526B1 (ko) 액정표시장치의 박막트랜지스터 제조방법
JP2005243938A (ja) 薄膜トランジスタおよびその製造方法
KR100788993B1 (ko) 다결정 실리콘 박막 트랜지스터의 제조 방법
JP2000164598A (ja) 半導体装置の作製方法
KR20050035789A (ko) 박막트랜지스터의 제조방법
JP2009059779A (ja) 薄膜トランジスタ、その製造方法、及び表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100818