JP4987289B2 - 液晶表示装置の薄膜トランジスタの製造方法 - Google Patents
液晶表示装置の薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP4987289B2 JP4987289B2 JP2005356128A JP2005356128A JP4987289B2 JP 4987289 B2 JP4987289 B2 JP 4987289B2 JP 2005356128 A JP2005356128 A JP 2005356128A JP 2005356128 A JP2005356128 A JP 2005356128A JP 4987289 B2 JP4987289 B2 JP 4987289B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- photosensitive film
- pattern
- layer
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 126
- 238000000034 method Methods 0.000 title claims abstract description 123
- 238000004519 manufacturing process Methods 0.000 title claims description 81
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 34
- 239000010408 film Substances 0.000 claims abstract description 222
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 239000012535 impurity Substances 0.000 claims abstract description 33
- 238000004380 ashing Methods 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 216
- 229920002120 photoresistant polymer Polymers 0.000 claims description 56
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 37
- 230000001681 protective effect Effects 0.000 claims description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 30
- 229920005591 polysilicon Polymers 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 8
- 238000005984 hydrogenation reaction Methods 0.000 claims description 8
- 238000005499 laser crystallization Methods 0.000 claims description 8
- 239000011241 protective layer Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 6
- 238000001994 activation Methods 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 56
- 238000002161 passivation Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- 238000000151 deposition Methods 0.000 description 12
- NJWNEWQMQCGRDO-UHFFFAOYSA-N indium zinc Chemical compound [Zn].[In] NJWNEWQMQCGRDO-UHFFFAOYSA-N 0.000 description 10
- 239000007769 metal material Substances 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 238000006356 dehydrogenation reaction Methods 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 6
- 239000004925 Acrylic resin Substances 0.000 description 5
- 229920000178 Acrylic resin Polymers 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 5
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 5
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 5
- 229910010272 inorganic material Inorganic materials 0.000 description 5
- 239000011147 inorganic material Substances 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- 239000011368 organic material Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Description
このような液晶表示装置は、薄膜トランジスタ(TFT)を含むアレイ基板とカラーフィルター基板との間に液晶を注入し、この液晶の異方性による光の屈折率差を利用して映像効果を得る非発光素子による画像表示装置である。
図5を参照すると、絶縁基板1の上に駆動回路部5と画素部3が形成されている。画素部3は、基板1の中央部に配置され、画素部3の一方側と、この一方側と平行していない他方側とにそれぞれゲート駆動回路部5a及びデータ駆動回路部5bが配置されている。画素部3には、ゲート駆動回路部5aに接続された複数のゲート配線7とデータ駆動回路部5bに接続された複数のデータ配線9とが交差しており、2つの配線が交差して定義される画素領域Pには画素電極10が形成され、これら2つの配線7、9の交差地点には画素電極10と接続された薄膜トランジスタTが配置されている。
その後、第1マスク工程によりポリシリコン層をパターニングして半導体層30、35、40を形成する。
次に、図8Fに示すように、半導体層コンタクトホール73a、73b、75a、75b、77a、77bが形成された層間絶縁膜70の上にモリブデンとアルミニウムネオジム(AlNd)を順に連続蒸着し、これを第6マスク工程で一括エッチングすることにより、半導体層コンタクトホール73a、73b、75a、75b、77a、77bを介してオーミックコンタクト層30c、35c、40cに接続されるソース電極80a、83a、87a及びドレイン電極80b、83b、87bを形成する。
従って、液晶表示装置の製造が6マスク工程で行うことが可能であるため、マスク低減の効果による原価競争力の向上を図ることができるという効果がある。
ここでは、液晶表示装置の画素部I及び駆動回路部II、IIIの薄膜トランジスタの製造方法を一緒に説明する。
その後、第2感光膜パターン140をマスクとしてn+不純物をポリシリコン層130にドープする。
その後、第2感光膜パターン240をマスクとしてn+不純物を非晶質シリコン層230にドープする。
その後、図3Eに示すように、不純物ドープ工程を実施した後、基板の全面にソース及びドレイン用導電層245を蒸着する。
その後、第2感光膜パターン340をマスクとしてn+不純物を非晶質シリコン層330にドープする。
その後、図4Eに示すように、基板の全面にソース及びドレイン用導電層345を蒸着する。
125:バッファ層
130:ポリシリコン層
135a、135b:第1感光膜パターン
140a:第2感光膜パターン
145:導電層
150:第3感光膜パターン
155a:第1ソース
155b:第1ドレイン
160a:第2ソース
160b:第2ドレイン
165a:第3ソース
165b:第3ドレイン
170:ゲート絶縁膜
175:第1ゲート
180:第2ゲート
185:第3ゲート
190:保護膜
193:保護膜コンタクトホール
195:画素電極
Claims (14)
- 画素部を構成する第1素子、駆動回路部を構成する第2素子及び第3素子が形成される基板の全面に非晶質シリコン層を形成する段階と、
前記非晶質シリコン層を脱水素化処理する工程と、
前記非晶質シリコン層にレーザーを照射して結晶化する工程と、
前記第3素子の多結晶シリコン層のソース及びドレイン領域を露出する第1感光膜パターンを形成し、前記第1感光膜パターンをマスクとして前記第3素子の多結晶シリコン層のソース及びドレイン領域に p+不純物をドープする段階と、
前記第1感光膜パターンを除去した後、前記第1素子及び第2素子の多結晶シリコン層の一部を露出する第2感光膜パターンを形成し、前記第2感光膜パターンをマスクとして、前記第1素子及び第2素子の多結晶シリコン層のソース及びドレイン領域に n+不純物をドープする段階と、
前記n+不純物をドープした後、前記第2感光膜パターンにアッシング工程を実施して前記第2感光膜パターンの一定部分を除去し、n−不純物によるLDDドープ工程を行う段階と、
前記残った第2感光膜パターンを除去した後、前記基板全体に導電層を形成し、基板全体に第3感光膜を塗布した後、回折パターンマスクを使用した回折露光により前記第3感光膜を部分エッチングして第3感光膜パターンを形成し、前記第3感光膜パターンをマスクとして前記導電層とその下部の多結晶シリコン層を同時にエッチングすることにより、前記第1、第2及び第3素子のソース、ドレイン、及び活性領域を定義し、前記基板にアッシング工程を実施して、前記第3感光膜パターンを所定の厚さ除去して前記導電層の中央部分を露出させた後、前記所定の厚さ除去された第3感光膜パターンをマスクとして前記導電層を選択的に除去することで、前記第1、第2及び第3素子のソース及びドレインを形成する段階と、
前記基板全体にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜を形成した後に、前記基板に対し活性化工程を行う段階と、
前記ゲート絶縁膜の上に前記第1、第2及び第3素子のゲート電極を形成する段階と、
前記基板全体に保護膜を形成する段階と、
前記保護膜を形成する段階の後に、前記基板を水素化熱処理工程を行う段階と、
前記保護膜内に前記ドレインを露出させるドレインコンタクトホールを形成する段階と、
前記保護膜の上に前記ドレインコンタクトホールを介して前記ドレインと接続される画素電極を形成する段階とを含むことを特徴とする液晶表示装置の薄膜トランジスタの製造方法。
- 前記導電層は、多結晶シリコン層と接触することを特徴とする請求項1に記載の液晶表示装置の薄膜トランジスタの製造方法。
- 前記回折露光の工程において、前記第1、第2及び第3素子のチャネル領域に位置する前記第3感光膜パターン部分は、ソース及びドレイン領域に位置する前記第3感光膜パターン部分より多く露光されることを特徴とする請求項1に記載の液晶表示装置の薄膜トランジスタの製造方法。
- 前記第1、第2及び第3素子のゲート電極を形成した後、LDDドープ工程を行う段階を更に含むことを特徴とする請求項1に記載の液晶表示装置の薄膜トランジスタの製造方法。
- 前記LDDドープ工程は、前記第1、第2及び第3素子のゲート電極をマスクとして使用して自己整列する工程であることを特徴とする請求項4に記載の液晶表示装置の薄膜トランジスタの製造方法。
- 画素部を構成する第1素子と、駆動回路部を構成する第2及び第3素子が形成される基板の全面に非晶質シリコン層を形成する段階と、
前記第1素子と前記第2素子の全体及び前記第3素子のゲート電極形成領域の上に位置する非晶質シリコン層の上に、第1感光膜パターンを形成する段階と、
前記第1感光膜パターンをマスクとして、前記駆動回路部を構成する第3素子の非晶質シリコン層に第1導電型不純物をドープする段階と、
前記第1感光膜パターンを除去した後、前記第1素子のゲート電極形成領域、前記第2素子のゲート電極形成領域及び前記第3素子部分に、第2感光膜パターンを形成する段階と、
前記第2感光膜パターンをマスクとして、前記第1素子の非晶質シリコン層及び前記第2素子の非晶質シリコン層のソース及びドレイン領域に第2導電型不純物をドープする段階と、
アッシング工程を実施して前記第2感光膜パターンの所定の厚さを選択的に除去した後、選択的に除去されて残った第2感光膜パターンをマスクとして前記第1素子及び第2素子の非晶質シリコン層に低濃度不純物の第2導電型不純物を注入してLDD領域を形成する段階と、
前記残った第2感光膜パターンを除去した後、前記非晶質シリコン層を結晶化して多結晶シリコンとし、前記基板の全面に導電層及び感光膜を積層した後、回折露光工程で前記感光膜を部分エッチングすることにより第3感光膜パターンを形成する段階と、
前記第3感光膜パターンをマスクとして、前記導電層及び多結晶シリコン層をパターニングすることによりソース及びドレイン領域と活性領域とを同時に定義する段階と、
アッシング工程を実施して前記第1素子、第2及び第3素子のチャネル領域に位置する前記回折露光された第3感光膜パターン部分を除去する段階と、
前記残った第3感光膜パターンをマスクとして、前記導電層を選択的に除去することによりソース及びドレインを形成する段階と、
前記第3感光膜パターンを除去した後、前記基板の全面にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜の上に導電層を形成した後、該導電層の上に第4感光膜パターンを形成する段階と、
前記第4感光膜パターンをマスクとして、前記導電層をエッチングすることにより前記第1、第2及び第3素子のゲート電極をそれぞれ形成する段階と、
前記第4感光膜パターンを除去した後、前記基板の全面に保護膜を形成する段階と、
前記保護膜の上に第5感光膜パターンを形成した後、該第5感光膜パターンをマスクとして、前記保護膜をエッチングすることにより前記画素部のソース及びドレインを露出させる段階と、
前記第5感光膜パターンを除去した後、前記保護膜の上に前記画素部のソース及びドレインに接続される透明電極層を形成する段階と、
前記透明電極層の上に第6感光膜パターンを形成した後、該第6感光膜パターンをマスクとして前記透明電極層をエッチングすることにより画素電極を形成する段階とを含むことを特徴とする液晶表示装置の薄膜トランジスタの製造方法。
- 前記多結晶シリコン層を形成する際に、
前記非晶質シリコン層を脱水素化処理し、
前記非晶質シリコン層をレーザー結晶化工程によりポリシリコン化することを含むことを特徴とする請求項6に記載の液晶表示装置の薄膜トランジスタの製造方法。
- 前記第1導電型不純物はp+不純物であり、前記第2導電型不純物はn+不純物であることを特徴とする請求項6に記載の液晶表示装置の薄膜トランジスタの製造方法。
- 前記回折露光工程は、前記各素子のチャネル形成部分の上に位置する感光膜部分に露光される光がソース及びドレイン形成部分の上に位置する感光膜部分に露光される光より多い回折パターンマスクを利用して行われることを特徴とする請求項6に記載の液晶表示装置の薄膜トランジスタの製造方法。
- 前記ゲート絶縁膜を形成する段階の後に、前記基板に対し活性化工程を行う段階を更に含むことを特徴とする請求項6に記載の液晶表示装置の薄膜トランジスタの製造方法。
- 前記第5感光膜パターンを形成する段階の前に、前記基板を水素化熱処理する段階を更
に含むことを特徴とする請求項6に記載の液晶表示装置の薄膜トランジスタの製造方法。
- 前記LDDドープを行う段階の実施後に残存した前記第2感光膜パターンを除去した後、レーザー結晶化工程を実施する段階を更に含むことを特徴とする請求項6に記載の液晶表示装置の薄膜トランジスタの製造方法。
- 前記第1、第2及び第3素子のゲート電極を形成した後、LDDドープ工程を行う段階を更に含むことを特徴とする請求項6に記載の液晶表示装置の薄膜トランジスタの製造方法。
- 前記LDDドープ工程は、前記第1、第2及び第3素子のゲート電極をマスクとして使用して自己整列する工程であることを特徴とする請求項13に記載の液晶表示装置の薄膜トランジスタの製造方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20050032484 | 2005-04-19 | ||
KR2005-032484 | 2005-04-19 | ||
KR2005-075838 | 2005-08-18 | ||
KR1020050075838A KR100724485B1 (ko) | 2005-04-19 | 2005-08-18 | 액정표시장치의 박막트랜지스터 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006303424A JP2006303424A (ja) | 2006-11-02 |
JP4987289B2 true JP4987289B2 (ja) | 2012-07-25 |
Family
ID=35516397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005356128A Expired - Fee Related JP4987289B2 (ja) | 2005-04-19 | 2005-12-09 | 液晶表示装置の薄膜トランジスタの製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7410842B2 (ja) |
JP (1) | JP4987289B2 (ja) |
GB (1) | GB2425402B (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100595456B1 (ko) * | 2003-12-29 | 2006-06-30 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 제조방법 |
KR101146522B1 (ko) * | 2004-12-08 | 2012-05-25 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 제조방법 |
KR101245991B1 (ko) * | 2006-06-23 | 2013-03-20 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조 방법 |
KR101392276B1 (ko) * | 2007-10-31 | 2014-05-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR101432764B1 (ko) | 2008-11-13 | 2014-08-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치의 제조방법 |
KR101074788B1 (ko) * | 2009-01-30 | 2011-10-20 | 삼성모바일디스플레이주식회사 | 평판 표시 장치 및 이의 제조 방법 |
CN109003991A (zh) * | 2018-08-01 | 2018-12-14 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法和显示面板 |
CN112038405B (zh) * | 2020-08-19 | 2024-06-18 | 深圳市紫光同创电子有限公司 | 场效应晶体管及其制备方法、静态随机存储器、集成电路 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3146636B2 (ja) * | 1992-01-30 | 2001-03-19 | ソニー株式会社 | 低濃度不純物導入領域を備える薄膜トランジスタの製造方法 |
JP3516166B2 (ja) * | 1992-09-14 | 2004-04-05 | カシオ計算機株式会社 | 薄膜トランジスタの製造方法 |
JPH0851213A (ja) * | 1994-08-05 | 1996-02-20 | Casio Comput Co Ltd | 薄膜トランジスタパネル及びその製造方法 |
JP3856889B2 (ja) * | 1997-02-06 | 2006-12-13 | 株式会社半導体エネルギー研究所 | 反射型表示装置および電子デバイス |
JP2000036601A (ja) * | 1998-07-17 | 2000-02-02 | Sony Corp | 薄膜トランジスタの製造方法 |
US6495125B2 (en) * | 1999-01-08 | 2002-12-17 | The Procter & Gamble Company | Topical compositions comprising protected functional thiols |
JP4397463B2 (ja) * | 1999-06-29 | 2010-01-13 | 株式会社半導体エネルギー研究所 | 反射型半導体表示装置 |
TW437097B (en) * | 1999-12-20 | 2001-05-28 | Hannstar Display Corp | Manufacturing method for thin film transistor |
TW480576B (en) * | 2000-05-12 | 2002-03-21 | Semiconductor Energy Lab | Semiconductor device and method for manufacturing same |
JP3564417B2 (ja) * | 2000-05-31 | 2004-09-08 | Nec液晶テクノロジー株式会社 | カラー液晶表示装置及びその製造方法 |
JP2002151381A (ja) * | 2000-11-09 | 2002-05-24 | Nec Kagoshima Ltd | パターン形成方法 |
KR100491141B1 (ko) | 2001-03-02 | 2005-05-24 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법 |
US6835954B2 (en) * | 2001-12-29 | 2004-12-28 | Lg.Philips Lcd Co., Ltd. | Active matrix organic electroluminescent display device |
JP4234363B2 (ja) * | 2002-07-05 | 2009-03-04 | シャープ株式会社 | 薄膜トランジスタ装置及びその製造方法、並びにそれを備えた薄膜トランジスタ基板及び表示装置 |
TW594999B (en) * | 2002-11-22 | 2004-06-21 | Toppoly Optoelectronics Corp | Structure of thin film transistor array and driving circuits |
KR20040059157A (ko) | 2002-12-28 | 2004-07-05 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판의 제조 방법 |
KR100872494B1 (ko) * | 2002-12-31 | 2008-12-05 | 엘지디스플레이 주식회사 | 액정 표시 장치용 어레이 기판의 제조 방법 |
KR100531410B1 (ko) * | 2003-04-15 | 2005-11-28 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치의 어레이 기판 및 그의 제조 방법 |
KR100598737B1 (ko) * | 2003-05-06 | 2006-07-10 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
KR100685926B1 (ko) * | 2003-06-11 | 2007-02-23 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 이의 제조방법 |
KR100924493B1 (ko) | 2003-06-27 | 2009-11-03 | 엘지디스플레이 주식회사 | 구동회로 일체형 액정표시장치용 어레이기판 제조방법 |
KR100560402B1 (ko) * | 2003-11-04 | 2006-03-14 | 엘지.필립스 엘시디 주식회사 | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 |
KR101031674B1 (ko) * | 2003-12-29 | 2011-04-29 | 엘지디스플레이 주식회사 | 액정표시소자의 제조방법 및 이에 사용되는 회절마스크 |
KR101037085B1 (ko) * | 2004-06-05 | 2011-05-26 | 엘지디스플레이 주식회사 | 반투과형 박막 트랜지스터 기판 및 그 제조 방법 |
KR101078360B1 (ko) * | 2004-11-12 | 2011-10-31 | 엘지디스플레이 주식회사 | 폴리형 액정 표시 패널 및 그 제조 방법 |
KR101186019B1 (ko) * | 2004-12-29 | 2012-09-25 | 엘지디스플레이 주식회사 | 박막트랜지스터 기판 및 그 제조 방법 |
KR101108369B1 (ko) * | 2004-12-31 | 2012-01-30 | 엘지디스플레이 주식회사 | 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법 |
-
2005
- 2005-08-19 US US11/211,212 patent/US7410842B2/en active Active
- 2005-11-04 GB GB0522590A patent/GB2425402B/en not_active Expired - Fee Related
- 2005-12-09 JP JP2005356128A patent/JP4987289B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006303424A (ja) | 2006-11-02 |
GB0522590D0 (en) | 2005-12-14 |
GB2425402B (en) | 2007-04-18 |
US20060234429A1 (en) | 2006-10-19 |
US7410842B2 (en) | 2008-08-12 |
GB2425402A (en) | 2006-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100585410B1 (ko) | 구동회로 일체형 액정표시장치의 스위칭 소자 및 구동소자및 그 제조방법 | |
US7300831B2 (en) | Liquid crystal display device having driving circuit and method of fabricating the same | |
JP4987289B2 (ja) | 液晶表示装置の薄膜トランジスタの製造方法 | |
KR100584716B1 (ko) | 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법 | |
KR100724485B1 (ko) | 액정표시장치의 박막트랜지스터 제조방법 | |
KR20050001937A (ko) | 액정표시패널 및 그 제조 방법 | |
KR20060012373A (ko) | 액정표시장치용 어레이기판 제조방법 | |
KR20060064358A (ko) | 액정표시장치용 어레이기판 제조방법 | |
KR101760946B1 (ko) | 박막트랜지스터 어레이기판 제조방법 | |
KR100924493B1 (ko) | 구동회로 일체형 액정표시장치용 어레이기판 제조방법 | |
KR100938886B1 (ko) | 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법 | |
KR100908850B1 (ko) | 구동회로 일체형 액정표시장치용 구동소자 및 스위칭소자의 제조방법 | |
KR101087750B1 (ko) | 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법 | |
KR100915148B1 (ko) | 구동회로 일체형 액정표시장치의 스위칭 소자 및구동소자의제조방법 | |
KR101226975B1 (ko) | 구동회로 일체형 액정표시장치용 어레이 기판 및 그제조방법 | |
KR20070003192A (ko) | 액정표시장치의 박막트랜지스터 제조방법 | |
KR101148526B1 (ko) | 액정표시장치의 박막트랜지스터 제조방법 | |
KR101981582B1 (ko) | 구동회로 일체형 어레이 기판의 제조 방법 | |
KR100887996B1 (ko) | 구동회로 일체형 액정표시장치의 박막 트랜지스터 및 그제조방법 | |
KR100916606B1 (ko) | 구동회로 일체형 액정표시장치의 스위칭 소자 및 구동소자및 그 제조방법 | |
KR100956938B1 (ko) | 액정표시장치 및 그 제조방법 | |
KR100788993B1 (ko) | 다결정 실리콘 박막 트랜지스터의 제조 방법 | |
KR102068960B1 (ko) | 어레이 기판의 제조 방법 | |
KR101699549B1 (ko) | 박막트랜지스터를 구비한 표시장치 및 그 제조방법 | |
JP2005243938A (ja) | 薄膜トランジスタおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090909 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091209 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100603 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110704 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111104 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120306 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120328 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120425 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4987289 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |