CN1672400A - 缩位装置 - Google Patents

Abstract

提供一种防止差拍噪声的视感而确保灰度级的缩位装置，本发明的缩位装置至少根据输入信号的状态和用户的设定状态和装置的设定状态之某一种状态使用简单的割舍处理和削噪整形处理来切换缩位操作。

Description

缩位装置

技术领域

本发明涉及进行图象信号的比特数的削减而确保其灰度级的缩位装置。

背景技术

一般，在数字信号的处理中，数字化的比特数越多，灰度级就越高。但是，比特数的增加会出现增大电路规模或装置的插脚数的问题。在数字信号处理中，削减比特数而又尽可能确保灰度级的方法有各种各样的方案，日本公开专利特开2000-224047号公报就是其中一例。

另外，作为更一般的电路，广泛采用使用加法器和延迟器的比特数削减电路来进行削噪整形。把该现有技术作为现有技术例，用图5、图6、图7来说明。

图5是现有技术例的构成框图，该图中，图象质量修正电路500对经输入端子520施加的m比特(m是整数)的输入信号进行各种数字信号处理。这时，根据信号处理的内容进行位处理，以使由m比特构成的输入信号的位精度不会被损伤。然后，由加法器511和延迟器512构成的削噪整形电路510进行比特数削减，把由m比特构成的信号变换成为由n比特(n是整数，小于m)构成的信号。

图6表示的是这时的状态，其中，图5中的m取为10，n取为8。标号600表示图象质量修正电路500的输出，假定图象质量修正电路500的输出是16进制的30F，如果用10进制表示的话，16进制的30F就是783。

如果把该数变换为8位，就是195.75，按简单的割舍，就是195。因此，把小数点以后的部分即10比特的低位2比特部分忽略掉。削噪整形电路510把所丢失的2比特部分进行PWM(脉宽调制)处理，再加到高位比特上，通过积分的效果就能够疑似地再现出低位比特部分。

加法器511把延迟器512的输出的低位2比特与m比特的图象质量修正电路500的输出相加之后，输入到延迟器512。把延迟器512的输出的低位2比特除掉，输出高位8比特，就能够进行低位比特的PWM处理。这里，通常因为在加法器512内溢出，当然要在后级设置限幅器。

601表示的是用削噪整形电路510把比特数变换为8比特后的时序图；602是601后的扫描期间的时序图；603是602后的扫描期间的时序图；604是603后的扫描期间的时序图。用10比特表示的30F的信号被变换为C3、C4、C4、C4、C3、C4、C4、C4…。C3是10进制的195，C4是196，把C3、C4、C4、C4积分就成为195.75，疑似地达到10比特的精度。

图7表示进行上述的处理时在显示器上所显示出来的图象的状态。图7中，扫描线702是扫描线701的下一条扫描线，扫描线703是扫描线702的下一条扫描线，扫描线704是扫描线703的下一条扫描线。扫描线701、扫描线702、扫描线703、扫描线704分别显示601、602、603、604。黑方块表示“C3”的象素，白方块表示“C4”的象素。因此，亮度稍许不同的象素混合存在，这种混存图形有时也接近不过分变化的固定状态。

但是，在上述的处理中，在输入信号为一定亮度的情况下，特别是在大型低分辨率的液晶板例如20V型分辨率VGA(640×480点)那样的1象素大的情况下，PWM成分就会被作为差拍噪声或纵线噪声视感出来。

一般图象信号是时时刻刻在变化的信号，PWM成分不那么显眼。另一方面，在无输入的情况下，输入信号是DC“0”信号，所谓DC“0”信号是“黑”，通常，即使有噪声也不显眼，但是，在图象质量修正电路500把偏值电压加在图象信号上的情况下(相当于用户调整增强黑电平)，存在PWM成分被作为噪声而视感到的问题。

发明内容

按照本发明的缩位装置设置有：修正输入图象信号的图象质量的图象质量修正电路、削减图象质量修正电路的输出的比特数的第一缩位部、削减图象质量修正电路的输出的比特数的第二缩位部、至少把输入图象信号的同步信号的检测结果作为判断主要原因之一来生成判别信号的判别电路和由判别电路控制选择第一缩位部和第二缩位部的输出的某一方的第一选择器；第一缩位部具有对图象质量修正电路的输出进行削噪整形且削减比特数的第一削噪整形电路。

附图说明

图1是本发明的缩位装置的框图。

图2是表示本发明的缩位装置的详细构成例的框图。

图3是表示本发明中削减比特数的部分的其他构成例的框图。

图4是表示本发明中削减比特数的部分的另外的构成例的框图。

图5是表示现有的缩位装置之一例的框图。

图6是表示缩位装置中的操作的时序图。

图7是使用现有的缩位装置的情况下，显示在显示器上的图象的状态图。

具体实施方式

本发明的缩位装置至少根据输入信号的状态和用户的设定状态和装置的设定状态之某一种状态来切换缩位操作。这样，本发明的缩位装置能够确保灰度级而且可以防止发生差拍噪声，还能够解决已经描述的现有方式所存在的问题。

图1是本发明的缩位装置的构成之一例，在图1的例子中，图象质量修正电路100修正经端子150输入的输入图象信号的图象质量，图象质量修正电路100的输出被输入到第一缩位部即第一削噪整形电路110(以下记载为削噪整形电路110)和第二缩位部120。图1中，第一缩位部由第一削噪整形电路110构成，削噪整形电路110由加法器111和延迟器112构成，第二缩位部120由第一高位比特选择电路121(以下记载为高位比特选择电路121)构成。加法器111对延迟器112的输出中的规定的低位比特与图象质量修正电路100的输出进行加法运算；延迟器112将加法器111的输出进行延迟；第一选择器130(以下记载为选择器130)把延迟器112的输出中的规定的高位比特作为第一输入，把高位比特选择电路121的输出作为第二输入，选择其某一方。判别电路140检测经端子160输入的图象信号的同步信号的有无，根据其检测结果来控制选择器130。图1中列举的例子是判别电路140由同步检测电路141构成的情况。

以下来说明具体操作。图象质量修正电路100对由m比特(m是整数)构成的输入信号进行各种各样的数字信号处理，这时，根据信号处理的内容进行比特处理，以使m比特的输入信号的比特精度不受损害。例如，在进行输入信号的黑电平调整的情况下，把一定值加到输入图象信号上，由此来进行黑电平调整。图象质量修正电路100的输出维持与输入信号相同的m比特的比特精度。

选择器130的输出经端子170被送到后级，后级例如是液晶板，如果设可处理的比特数是n比特(n是整数，小于m)，有必要在哪里进行比特数的削减。因此，由加法器111和延迟器112构成的削噪整形电路110和高位比特选择电路121来进行比特数削减。即，把由m比特构成的信号变换为由n比特构成的信号。由于第一缩位部110由削噪整形电路构成，所以也能够实施削噪整形。用图1和图6来说明该削噪整形处理。

在图1和图6的例子中，设m为10，n为8，假定图象质量修正电路100的输出是16进制的30F。600是图象质量修正电路100的输出，16进制的30F就是10进制的783。如果将其变换为8比特，就是195.75。图6的601、602、603、604表示由加法器111和延迟器112构成的削噪整形电路110把比特数变换为8比特后的时序。与现有的方式即图5所记载的情况一样，把10比特30F的信号变换为C3、C4、C4、C4、C3、C4、C4、C4…。即，削噪整形电路110的输出伴有已经说明过的PWM。

C3是10进制的195，C4是196。可以明白，把C3、C4、C4、C4积分就成为195.75，疑似地达到10比特的精度。

实际上，输入信号并不固定于30F，图象内容在逐渐变化。在向图象质量修正电路100的输入信号中，包含有进行模数变换时的量化误差等，输入信号总是在变化。

另一方面，在输入信号无输入的情况下，等于完全数字地输入了“0”信号。这时，如果进行黑电平调整而输出了30F，图象质量修正电路100的输出就始终固定于30F，削噪整形之后的信号就有规律地重复C3和C4，这种情况下，作为噪声就很显眼。

可是，构成判别电路140的同步检测电路141检测有无同步以检测出是否无输入，在无输入的情况下，判别电路140控制选择器130使其选择第二缩位部120的输出；第二缩位部120由仅选择图象质量修正电路100的输出的高位比特的高位比特选择电路121构成，即，选择器130输出不接受削噪整形的信号。采取这样的构成，就能够兼顾无输入时的噪声和通常操作时的灰度级。

图2表示的是图1所示的本发明的实施例的更详细的构成例。图2中，标注与图1相同标号的部分与图1是一样的，省略了对它们的详细说明。模/数变换器210(图2中记载为A/D，下面均记载为A/D变换器210)把经端子150输入的复合图象信号变换为数字信号。视频译码器220把从A/D变换器210输出的复合图象信号的数字信号变换为分量图象信号的数字信号，图2中，表示出了由分辨率变换器101、对比度·亮度调节器102和γ修正器103构成图象质量修正电路100的例子，分辨率变换器101变换A/D变换器210的输出的分辨率。作为分辨率变换器101的具体处理例列举出变换1水平扫描周期内存在的象素数(水平象素数)或1幅画面内存在的扫描线数(垂直象素数)的处理，为了与后级所必要的象素数的构成相配，这种处理是必要的。在变换象素数的构成时，为了尽可能地防止图象质量的劣化，分辨率变换器101多数情况下还要实施滤波处理。这样，就能够使A/D变换器210的输出与由后级电路或显示器等处理的水平象素数和垂直象素数相配。对比度·亮度调节器102变换来自分辨率变换器101的图象数据值，来调整显示在显示器上的图象的对比度或亮度或色调。γ修正器103对来自对比度·亮度调节器102的图象数据实施γ修正，由此来修正显示器上显示的图象的亮度或色调的线性。由分辨率变换器101、对比度·亮度调节器102和γ修正器103来修正显示在后级的显示器上的图象的图象质量。

经端子150输入的复合图象信号也被输入到判别电路140中。图2中，表示出由同步分离电路142、微计算机143和存储器144构成判别电路140的例子。同步分离电路142从经端子150输入的复合图象信号把同步信号分离出来，再把分离出来的同步信号送到微计算机143和第二选择器250(以下记载为选择器250)。由同步分离电路142分离出来的同步信号和用户经设定输入端子270输入的设定信息被送到微计算机143。存储器144连接在微计算机143上。微计算机143根据所输入的同步信号的状态、经设定输入端子270输入的设定信息和存储在存储器144内的数据等生成判别信号。存储器144中所存储的数据有图象质量修正电路100的诸设定信息或已经从设定输入端子输入的用户的诸设定值或有关微计算机143的判断算法的信息等。该判别电路140控制对比度·亮度调节器102、选择器140和选择器250。

自激同步信号生成电路240生成自激同步信号。由自激同步信号生成电路240生成的自激同步信号被输入到选择器250的一方输入端子，由同步分离电路142分离出来的同步信号被输入到另一方输入端子。在微计算机143的控制下从同步信号分离电路输出同步信号的情况下，选择器250选择其同步信号。另一方面，在微计算机143的控制下不从同步信号分离电路输出同步信号的情况下，选择器250选择来自自激同步信号生成电路240的同步信号。

图2中，作为显示器之一例表示出了液晶板模块260，把来自选择器140的图象数据和来自选择器250的同步信号输入到液晶板模块260。液晶板模块260用来自选择器250的同步信号使显示同步；接受来自选择器140的图象数据，把图象显示出来。

按照以上的构成，得到与图1所示的本发明的实施例同样的效果。

此外，在图2所示的本发明的实施例中，根据用户的设定状况或图象质量修正电路100的设定状况或存储在存储器144内的诸信息和同步信号分离结果等来控制选择器140。即，可以进行以象素为单位的控制或基于图象性质的控制或基于信号处理的设定状况的控制。结果，能够实现相适应且高品质的缩位装置。

另外，在图2所示的本发明的实施例中，即使在不把图象信号输入到端子150的情况下或输入有伴有品质差的同步信号的图象信号的情况下，也把同步信号提供给液晶显示板模块260。因此，能够实现可以稳定地进行液晶显示板模块260的扫描操作的缩位装置。

然后，与图3一起说明图1和图2所示的缩位装置中的第二缩位部120的其他构成例。

图3是图1和图2所示的缩位装置中的第二缩位部120的其他构成例的框图。图3中，与图1和图2同标号的部分与图1和图2是一样的。图象质量修正电路100的输出经端子330被输入到作为第一缩位部的削噪整形电路110和第二缩位部120。第二缩位部120由第二削噪整形电路122(以下记载为削噪整形电路122)与第二高位比特选择电路123(以下记载为高位比特选择电路123)纵向连接起来而构成。选择器140接受削噪整形电路110的输出和高位比特选择电路123的输出，选择出某一方并经端子170输出。

假定输入到端子330的图象信号是10比特，从端子170输出6比特的信号，即，假定m是10，n是6。削噪整形电路110对10比特的信号进行削噪整形处理，并把比特数削减到6比特的信号送到选择器140。另一方面，削噪整形电路122对所输入的10比特的信号进行削噪整形处理，并把比特数削减到8比特的信号送到高位比特选择电路123。高位比特选择电路123舍掉削噪整形电路122的输出信号的低位2比特，而把高位6比特提供给选择器170。

由于削噪整形电路122把比特数削减到8比特，所以按相当于最低位1比特的值即动态范围的1/256级产生PWM，高位比特选择电路123把该信号的低位2比特削除掉。削噪整形电路122的输出虽然应该伴有PWM，但是在该输出信号的低位2比特变动为11和00而伴有PWM的情况下，从最高位比特(MSB：Most Significant Bit)到第6比特也变动为1和0。因此，这种情况下，高位比特选择电路123的输出也按相当于该第六比特的值即动态范围的1/64级产生PWM。除削噪整形电路122的输出的低位2比特出现11和00而产生PWM的情况下以外，第六比特不变动，所以高位比特选择电路123的输出不伴有PWM。

即，按照图3的构成，即使第二缩位部120也低频度地伴有PWM。这样操作就有可能得到比图1或图2的情况下更好的图象质量。

下面与图4一起说明图1和图2所示的缩位装置的第二缩位部120的另外的其他构成例。

图4是图1和图2所示的缩位装置的第二缩位部120的另外的其他构成例的框图。图4中，与图1或图2相同的标号的部分与图1或图2是一样的。图象质量修正电路100的输出经端子330被输入到作为第一缩位部的削噪整形电路110和第二缩位部120。第三高位比特选择电路124(以下记载为高位比特选择电路124)与第三削噪整形电路125(以下记载为削噪整形电路125)纵向连接起来构成第二缩位部120。选择器140接受削噪整形电路110的输出和削噪整形电路125的输出，选择其某一方，并经端子170输出。

假定输入到端子330的图象信号是10比特，而从端子170按6比特输出，即，假定m为10，n为6。削噪整形电路110对10比特的信号进行削噪整形处理且把比特数削减为6比特的信号提供给选择器140。另一方面，高位比特选择电路124舍掉输入到端子330的10比特图象信号的低位2比特，仅把高位8比特供给削噪整形电路125。削噪整形电路125对所输入的8比特信号进行削噪整形处理且把比特数削减为6比特之后供给选择器140。

削噪整形电路110一直使用到最低位(LSB：Most Least Bit)即第十比特来进行削噪整形操作，所以，能够实施精细的处理。换言之，削噪整形电路110通过包含直到相当于最低位1比特的值即动态范围的1/1024级的运算来产生PWM，并输出其结果的高位6比特。

另一方面，削噪整形电路125把高位8比特的信号比特数削减为6比特。削噪整形电路125不能使用第九比特和第十比特，使用直到第八比特来进行削噪整形操作。削噪整形电路125通过包含直到相当于从MSB到第八比特的值即动态范围的1/256级的运算来产生PWM。因此，削噪整形电路110能够实施比削噪整形电路125更精细的处理。

即，按照图4的构成，由第一削噪整形电路110进行精细的削噪整形处理，而第二缩位部120进行比第一削噪整形电路110粗的削噪整形处理。这样操作就有可能得到比图1或图2或图3情况下更好的图象质量。

如上所述，本发明的缩位装置至少根据输入信号的状态、用户设定的状态和装置的设定状态之某一种状态来切换缩位操作。这样，本发明的缩位装置能确保灰度级且能防止差拍噪声的产生，还能够解决现有方式的问题。

按照本发明的缩位装置能确保灰度级且能防止差拍噪声的产生。另外，按照本发明的缩位装置即使在输入信号为一定亮度的情况下，也能够防止被视感为PWM分量引起的差拍噪声或纵线噪声。

Claims (5)

1.一种缩位装置，设置有：修正输入图象信号的图象质量的图象质量修正电路、削减所述图象质量修正电路的输出的比特数的第一缩位部、削减所述图象质量修正电路的输出的比特数的第二缩位部、至少把所述输入图象信号的同步信号的检测结果作为判断主要原因来生成判别信号的判别电路和由所述判别电路控制选择所述第一缩位部和所述第二缩位部的输出的某一方的第一选择器；所述第一缩位部具有对所述图象质量修正电路的输出进行削噪整形且削减比特数的第一削噪整形电路。

2.根据权利要求1的缩位装置，其特征在于还设置有：产生自激同步信号的自激同步信号生成电路、由所述判别电路控制选择所述同步信号检测电路的输出和所述自激同步信号的某一方的第二选择器、和按从所述第二选择器输出的同步信号进行扫描并显示所述第一选择器的输出的显示器；所述判别电路设置有：同步分离电路、微计算机、存储器和输入用户的设定信息的设定输入端子；根据所述同步分离电路的输出和用户的图象质量设定状况的至少某一方输出所述判别信号，所述第一选择器在所述判别电路的控制下选择所述第一缩位部和所述第二缩位部的输出的某一方。

3.根据权利要求1或2的缩位装置，其特征在于所述第二缩位部具有仅选择输出高位规定数的比特的第一高位比特选择电路。

4.根据权利要求1或2的缩位装置，其特征在于所述第二缩位部具有进行削噪整形且削减比特数的第二削噪整形电路和接受所述第二削噪整形电路的输出并仅选择输出高位的规定数的比特的第二高位比特选择电路。

5.根据权利要求1或2的缩位装置，其特征在于所述第二缩位部具有仅选择输出高位的规定数的比特的第三高位比特选择电路和接受所述第三高位比特选择电路的输出并进行削噪整形且削减比特数的第三削噪整形电路。

Images