CN1671051B - 抑制时钟馈通效应低相位噪声切换式电容电路与相关方法 - Google Patents
抑制时钟馈通效应低相位噪声切换式电容电路与相关方法 Download PDFInfo
- Publication number
- CN1671051B CN1671051B CN200510056511.6A CN200510056511A CN1671051B CN 1671051 B CN1671051 B CN 1671051B CN 200510056511 A CN200510056511 A CN 200510056511A CN 1671051 B CN1671051 B CN 1671051B
- Authority
- CN
- China
- Prior art keywords
- node
- switch module
- negative terminal
- connect
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 69
- 238000000034 method Methods 0.000 title claims description 23
- 230000000694 effects Effects 0.000 title abstract description 16
- 230000003071 parasitic effect Effects 0.000 abstract description 21
- 230000008878 coupling Effects 0.000 abstract 2
- 238000010168 coupling process Methods 0.000 abstract 2
- 238000005859 coupling reaction Methods 0.000 abstract 2
- 238000005516 engineering process Methods 0.000 description 12
- 230000000712 assembly Effects 0.000 description 4
- 238000000429 assembly Methods 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/02—Details
- H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Electronic Switches (AREA)
Abstract
本发明公开一种切换式电容电路,其包含有一电容、一开关组件、以及一充电电路。该开关组件用来依据一控制信号,选择性地让一第一节点连上或不连上一第二节点,其中该第一节点连接到该电容。该充电电路连接到该第一节点和一第二预设充电电压,用来连接该第一节点至位于对应于该控制信号的一第一预设充电电压的一第三节点,并控制处于关断状态的该第一开关组件两端间的一第一电压差大于该第二预设充电电压,其中该第二预设充电电压为一固定供电电压。由此确保该充电电压够大,可消除掉该开关组件的寄生电容,也因此可消除时钟馈通效应,压控振荡器的锁相时段可以缩得更短,相位噪声亦可消除。
Description
技术领域
本发明提供一种切换式电容电路,特别指一种具有较低相位噪声,可使用于压控振荡器内的切换式电容电路,用来减低时钟馈通效应(clockfeedtrough effect),也因此可以防止于频率校正阶段以及频率合成器锁相阶段时压控振荡器的频率飘移现象。
背景技术
压控振荡器(voltage controlled oscillator,VCO)是一个常使用于无线通信***(wireless communication systems)中,执行频率合成(frequencysynthesis)工作的组件。例如Welland等人于美国专利第6,226,506号的专利中所述,无线通信***通常需要在接收路径电路(receiving pathcircuitry)以及发送路径电路(transmitting path circuitry)上执行频率合成的工作。
图1为公知技术一压控振荡器的示意图。图中用于一频率合成器(frequency synthesizer)中的LC式压控振荡器包含有一谐振噐(resonator)10,基本的谐振噐结构则包含有一电感12,连接于一第一振荡节点OSC_P与一第二振荡节点OSC_N之间。一连续式(continuously)可变电容14以及多个分立式(discretely)可变电容16与电感12并联。连续式可变电容14用来对一目标电容值进行微调的工作(fine tuning),至于多个分立式可变电容16则是用来进行粗调的工作(coarse tuning)。而由电感12与电容14、16并联所造成的电阻损失(resistive loss)则由一负电阻值发生器(negative resistance generator)18进行补偿,以维持***的振荡。
在该多个分立式可变电容16中的每一个分立式可变电容均构成一个切换式电容(switched-capacitor)电路20,每一个切换式电容电路20均受一独立的控制信号(SW_1~SW_N)控制。依据一控制信号SW_N,一切换式电容电路20可以选择性地让一电容24连上或不连上(connect or disconnect)压控振荡器的谐振器10。这些切换式电容电路的不同关断/导通组合可以使此一LC式谐振噐10具有较大的电容值变动范围,因此即可增大压控振荡器可振荡的频率范围。
图2为公知技术一切换式电容电路20a的示意图。一电容30连接于第一振荡节点OSC_P以及一节点A之间。一开关组件32可选择性地让节点A连上或不连上接地点,其中开关组件32受一控制信号SW控制。当开关组件32导通(turn on)时,与电容30相关的电容值会被加到压控振荡器的谐振器10的整体电容值内。当开关组件32被关断(turn off)时,自第一振荡节点OSC_P看进去的电容值就变成电容30的电容值串联上开关组件32在关断状态的寄生电容值。
图3为公知技术一差动切换式电容电路20b的示意图。由于差动式的结构具有较好的共模噪声抑制比(common-mode noise rejection ratio),因此常被广泛的使用在高速集成电路的环境中。在差动切换式电容电路20b中,一正端(positive side)电容40连接于第一振荡节点OSC_P与一节点A之间。一正端开关组件(switch element)42选择性地让接节点A连上或不连上接地点。一负端电容44连接于第二振荡节点OSC_N以及一节点B之间。一负端开关组件46选择性地让节点B连上或不连上接地点。这两个开关组件42、46均受相同的控制信号SW控制。当开关组件42、46导通时,正端电容40与负端电容44的电容值的串联组合就会被加到压控振荡器的谐振噐10的整体电容值。当开关组件42、46被关断时,差动式的输入电容值即变成正端电容40、负端电容44以及开关组件42、46的寄生电容(parasiticcapacitance)的串联组合。整体的输入电容值在所有的开关组件42、46均被关断时会低于所有的开关组件42、46导通时的值。
图4则为公知技术一第二差动切换式电容电路20c的示意图。第二差动切换式电容电路20c除了包含有与第一差动切换式电容电路20c相同的组件的外,还包含有一中央开关组件48,用来降低连接于节点A与节点B之间整体的开关导通电阻值(turn-on switch resistance)。这三个开关组件42、46、48均受相同的控制信号SW控制。当开关组件42、46、48导通时,正端电容40与负端电容44的电容值的串联组合就会被加到压控振荡器的谐振噐10的整体电容值。至于当开关组件42、46、48被关断时,差动式的输入电容值即变成正端电容40、负端电容44与开关组件42、46、48的寄生电容的串联组合。整体的输入电容值在所有的开关组件42、46、48均被关断时会低于所有的开关组件42、46、48导通时的值。
不论使用的是图2所示的单端式结构或是图3及图4所示的差动式结构,当切换式电容电路20a、20b或20c被关断时,在节点A上(在图3及图4的差动式结构中还有节点B)会产生一瞬时阶跃电压变动(momentary voltagestep change)。上述的瞬时阶跃电压变动会造成整体电容值产生不该有的扰动,最后,亦造成了压控振荡器的频率产生不该有的飘移。由于在图2、3、4中的例子使用了NMOS开关,因此瞬时阶跃电压变动为当开关组件32、42、46、48被关断时所产生的电压下降(voltage drop)。至于在使用PMOS开关的情形下,瞬时阶跃电压变动则会变成是当开关组件32、42、46、48被关断时所产生的电压突升(voltage spike)。
以图2所示的单端式结构为例,当开关组件32被关断时,带电载流子(charge carriers)会被注入(inject)连接于开关组件32第一端与第二端之间的结电容(junction capacitance)之中。而带电载流子的注入会造成于电容性阻抗(capacitive impedance)两端产生阶跃电压变动,而以节点A上电压下降的形式出现。上述的效应即为所谓的时钟馈通效应(clockfeedtrough effect),并且以控制信号SW自开关组件32的控制端馈通(feedt rough)到开关组件32的第一端与第二端上的形式出现。当开关组件32从关断变成导通时,由于节点A连接于接地点,因此控制信号SW的馈通不会造成任何影响。然而,当开关组件32从导通变成关断时,控制信号SW的馈通会造成一阶跃电压(在图2的结构下为电压下降)发生于节点A上。而由于节点A产生了电压下降的情形,由开关组件32的N+扩散子(N+diffusion)以及P型的基板(P type substrate)所形成的二极管在关断状态下会有些许的正偏压(forward biased),并会产生泄漏电流(leakagecurrent)。接下来,结二极管的泄漏电流(leakage current)会缓慢地对节点A进行充电,的后节点A的电位才会恢复到接地点电位。于节点A产生的电压降低以及恢复的动作会改变压控振荡器的谐振噐10的负载电容值(loaded capacitance),也就造成了压控振荡器产生了不希望有的瞬时频率飘移(momentarily frequency drift)。
相似地,当图4所示的差动切换式电容电路20c关断时,其于节点A及节点B上亦会遇到相同的时钟馈通效应的问题。正端节点A会因为正端开关组件42以及中央开关组件48的时钟馈通效应产生阶跃电压变动。负端节点B亦会因为负端开关组件46以及中央开关组件48的时钟馈通效应产生阶跃电压变动。于节点A及节点B产生的阶跃电压变动与恢复都会改变压控振荡器的谐振噐10的电容值,而造成VCO的频率产生瞬时的飘移状况。
发明内容
因此本发明的目的之一,在提供一种切换式电容电路,可抑制时钟馈通效应,以解决公知技术中压控振荡器所面临瞬时频率飘移的问题。
依据本发明的一个方面,公开一种切换式电容电路,其包含有:一电容、一第一开关组件、以及一充电电路。该第一开关组件用来依据一控制信号,选择性地让一第一节点连上或不连上一第二节点,其中该第一节点连接到该电容。该充电电路连接到该第一节点和一第二预设充电电压,用来连接该第一节点至位于对应于该控制信号的一第一预设充电电压的一第三节点,并控制处于关断状态的该第一开关组件两端间的一电压差接近该第二预设充电电压,其中该第二预设充电电压为一固定供电电压。
依据本发明的另一个方面,公开一种切换式电容电路,其包含有:一正端电容、一负端电容、一第一正端开关组件、一第一负端开关组件、以及一充电电路。该第一正端开关组件用来依据一控制信号,选择性地让一第一正端节点连上或不连上一第二节点,其中该第一正端节点连接到该正端电容。该第一负端开关组件用来依据该控制信号,选择性地让一第一负端节点连上或不连上该第二节点,其中该第一负端节点连接到该负端电容。至于该充电电路则连接到该第一正端节点与该第一负端节点,用来连接该第一正端节点以及该第一负端节点至一第三节点,并控制处于关断状态的该第一正端开关组件两端间的一第一电压差以及处于关断状态的该第一负端开关组件两端间的一第二电压差接近一预设充电电压。
依据本发明的又一个方面,公开一种控制一切换式电容电路的方法。该方法包含有以下步骤:提供一电容与一第一开关组件;依据一控制信号,使用该第一开关组件分断一第一节点与一第二节点,其中该第一节点连接到该电容;以及,提供一充电电路,将该充电电路连接到该第一节点和一第二预设充电电压,并连接该第一节点至一第三节点,以控制处于关断状态的该第一开关组件两端间的一电压差接近该第二预设充电电压,其中该第二预设充电电压为一固定供电电压。
依据本发明的再一个方面,公开一种控制一切换式电容电路的方法。该方法包含有以下步骤:提供一正端电容与一第一正端开关组件;提供一负端电容与一第一负端开关组件;依据一控制信号,分别使用该第一正端开关组件以及该第一负端开关组件来将一第一正端节点以及一第一负端节点与一第二节点分断,其中该第一正端节点连接到该正端电容,该第一负端节点连接到该负端电容;以及,连接该第一正端节点以及该第一负端节点至一第三节点,以使得处于关断状态的该第一正端开关组件两端间的一第一电压差以及处于关断状态的该第一负端开关组件两端间的一第二电压差接近一预设充电电压。
附图说明
图1为公知技术一压控振荡器的示意图。
图2为公知技术一切换式电容电路的示意图。
图3为公知技术一差动切换式电容电路的示意图。
图4为公知技术另一差动切换式电容电路的示意图。
图5为本发明的切换式电容电路第一实施例的示意图。
图6为由图5中关断的开关组件所形成的寄生二极管的示意图。
图7为图6的寄生二极管的电容值与反向电压间的关系曲线图。
图8为相对应于图5的一等效开关组件与等效压控振荡器的示意图。
图9为本发明的切换式电容电路第二实施例的示意图。
图10为本发明的切换式电容电路第三实施例的示意图。
图11为本发明控制一切换式电容电路的方法流程图。
主要组件符号说明
10 谐振噐
12 电感
14 连续式可变电容
16 分立式可变电容
18 负电阻值发生器
20、20a、20b、20c、切换式电容电路
500、900、1000
24、30、502 电容
32、504、508、510、开关组件914
40、902 正端电容
42、906、916 端开关组件
44、904 负端电容
46、908、918 负端开关组件
48、910 中央开关组件
506、912、1002 充电电路
600 寄生二极管
602 变容二极管
800 等效开关组件
802 等效压控振荡器
1004、1006- 二极管
具体实施方式
请参阅图5,图5为本发明的切换式电容电路的第一实施例示意图。图5中的切换式电容电路500包含有一电容502、一第一开关组件504、以及一充电电路(charge circuit)506。充电电路506包含有一第二开关组件508与一第三开关组件510,其中,第二开关组件508设置成一二极管(diode)的结构。电容502连接于一第一振荡节点OSC_P与一节点A之间,第一开关组件504用来依据一控制信号SW,选择性地让节点A连上或不连上一第二节点(在本实施例中,第二节点为一接地点)。充电电路506连接于节点A,用来当控制信号SW关断(switch off)切换式电容电路500时,将节点A连接到一供电电压VDD。
当欲将切换式电容电路500切换至关断状态时,控制信号SW会下降至一低逻辑值(logic low value),此时充电电路506会将节点A连接到供电电压VDD,亦即会对节点A充电,故可防止节点A上的电位因为时钟馈通效应而产生瞬时阶跃电压变化。另外,由于充电电路506会让第一开关组件504的两端具有固定的电压差,因此由处于关断状态的第一开关组件504所形成的寄生二极管所相关的寄生电容会被减至最低,故压控振荡器电路中的相位噪声(phase noise)亦会因此减低。此处需注意的是,由与本实施例中第二开关组件508的栅极与漏极短路在一起,故此处其功能相当于一个二极管。因此,此处亦可以用一二极管来取代图5中的第二开关组件508。
图6为由图5中关断状态下的第一开关组件504,在等效形成的寄生二极管600的示意图。寄生二极管600的作用类似于连接于节点A与第二节点(在图5的实施例中第二节点为接地点)之间的一变容二极管(varactor)602。变容二极管602具有一寄生电容值Cp,Cp的值则与图5中节点A的电压VA有关。
图7为图6的变容二极管602的电容值与反向电压(reverse voltage)间的关系曲线图。当变容二极管602两端的反向电压(VA)改变时,相关的寄生电容值Cp亦会改变。然而,上述的改变并非线性的改变。反向电压VA值落在第一开关组件504的阈值电压(threshold voltage)-Vth至Vth间时寄生电容值Cp有最大的变化情形。反之,反向电压VA值大于阈值电压Vth时,寄生电容值Cp有最平缓的变化情形。本发明即利用此一特点,将节点A充电至一个远大于第一开关组件504的阈值电压Vth的某一电位(例如VDD)。这也就意味着,当节点A上的电荷经由第一开关组件504漏泄(leak)至接地点时,寄生电容值可大致保持不变。如此一来,压控振荡器的锁相时段(lockingperiod)可以缩的更短,故本发明提出的结构可以使得频率合成器比起公知技术更快达到稳定状态。
请参阅图8,图8所示为一等效开关组件800与一等效压控振荡器802的示意图。由图5处于关断状态的第一开关组件504所形成的等效开关组件800包含有一寄生电阻Rp、前述的寄生电容Cp、以及一噪声来源(noise source)Vn(此处的噪声起因于基板噪声与热噪声)。等效压控振荡器802则包含有一电阻R1,其值相当于压控振荡器电路的等效阻抗。而流经节点A的电流In则由以下方程序所决定:
其中,f是压控振荡器的振荡频率、Vn1是整体的噪声,亦即压控振荡器电路于节点A上所看到的相位噪声。
通过方程式1可以计算出整体相位噪声Vn1,如以下方程序所示:
由以上的方程式可以看出,当频率f具有一固定值时(例如1GHz),只要能将等效开关组件800的寄生电容Cp最小化,就能够将整体噪声Vn1减至最低。因此此处在理想上最好的状况是具有很小的寄生电容Cp。因此,本发明在变容二极管602的两端提供一固定的反向偏压VA,此种作法可以产生一较小的Cp值,故可以减低相位噪声。而由此将节点A连接到一固定的供电电压,节点A上的电压VA会接近一固定值(VDD V510-V508),其中V510与V508分别是开关组件510与508上的电压差。此外,相较于V508,V510会是一个很小的值,因此VA大致上会等于VDD V508。如此一来,本发明的切换式电容电路500所面临的相位噪声就会小于公知技术所面临的相位噪声。只要能确保反向偏压VA的值大于一预设阈值值,本发明的电路就可以降低节点A上的噪声Vn1,因此可将压控振荡器的相位噪声降低到可接受的程度。
请参阅图9,图9为本发明的切换式电容电路的第二实施例示意图。本实施例中的切换式电容电路900具有差动式的结构,其包含有一正端电容902、一负端电容904、一第一正端开关组件906、一第一负端开关组件908、一中央开关组件910、以及一充电电路912。充电电路912则包含有一第二正端开关组件916、一第二负端开关组件918、以及一第三开关组件914。
正端电容902连接于第一振荡节点OSC_P与一节点A之间,负端电容904连接于第二振荡节点OSC_N与一节点B之间。第一正端开关组件906用来依据一控制信号SW,选择性地让节点A连上或不连上接地点。第一负端开关组件908用来依据控制信号SW,选择性地让节点B连上或不连上接地点。此外,中央开关组件910用来依据控制信号SW,选择性地让节点A连上或不连上节点B。然而,在本发明其它的实施例中,亦可以不用包含有中央开关组件910。
充电电路912连接于节点A与节点B,用来当控制信号SW关断切换式电容电路900时,将节点A、B充电至一充电电压。在本实施例中,此一充电电压实质上相等于固定的供电电压VDD减去第三开关组件914以及第二正端与负端开关组件916、918上的电压下降值(voltage drop)。然而,这并不限定本发明的范围,其它的电压值亦可以用来作为此处的充电电压。在充电电路912中,第三开关组件914用来依据控制信号SW,选择性地让一节点C连上或不连上供电电压VDD。第二正端开关组件916的栅极与漏极连接到节点C,源极则连接到节点A。相似地,第二负端开关组件918的栅极与漏极连接到节点C,源极则连接到节点B。
类似于图5所示的单端式结构,当欲将差动切换式电容电路900切换至关断状态时,控制信号SW会下降至一低逻辑值(logic low value),此时充电电路912会将节点A与节点B连接到供电电压VDD,亦即对节点A与节点B充电,故可防止节点A与节点B上的电位因为时钟馈通效应而产生瞬时阶跃电压变化。更明确地说,第三开关组件914会将节点C连接到固定的供电电压VDD(减去第三开关组件914两端点间微小的压降),第二正端与负端开关组件916、918则形成正偏置的二极管,以将节点C连接到节点A与节点B(故需分别减去第二正端与负端开关组件916、918两端点间微小的压降)。此外,由处与关断状态的第一正端开关组件906、第一负端开关组件908与中央开关组件910所形成的变容二极管602所相关的寄生电容Cp会被减低,因而可降低压控振荡器整体的相位噪声。
请参阅图10,图10为本发明的切换式电容电路的第三实施例示意图。本实施例中的差动切换式电容电路1000包含有与图9所示的切换式电容电路900大致相同的组成组件,不同之处在于,图9中的第二正端开关组件916与第二负端开关组件918在图10中分别被一第一二极管1004与一第二二极管1006所取代。由于在图9中,第二正端开关组件916的栅极与漏极连接在一起,且第二负端开关组件918的栅极与漏极亦连接在一起,故当切换电容处于关断状态时,第二正端与负端开关组件916、918相当于正偏压的二极管。在图10中,第一二极管1004与第二二极管1006的阴极(cathode)分别连接到节点A与B;阳极(anode)则均通过第三开关组件914连接到固定的电源供电电压VDD。在此种结构下,当差动切换式电容电路1000处于关断状态时(由控制信号SW控制),充电电路可以确保第一正端与负端开关组件906、908两端的电压差相等于VDD减去第二开关组件914的两端的电压降、再分别减去第一与第二二极管1004、1006的电压降。请注意,在本发明其它的实施例中,亦可以用VDD以外的电压值来作为此处固定的VDD值。
请参阅图11,图11为本发明用以控制一切换式电容电路的方法的流程图,以下将详述图11中的各个步骤:
步骤1100:提供一电容与一开关组件。该电容的一端连接到一第一节点,该第一节点连接到该开关组件。
步骤1102:使用该开关组件分断(disconnect)该第一节点与一第二节点。
步骤1104:将该第一节点连接到一第三节点,以控制该处于关断状态(off-state)的该开关组件两端的电压差会大于一预设的充电电压。该充电电压可以大致上等于一固定的电压值,例如VDD(或是减去一些相关的电压降值),或是其它的电压值(可以确保该开关组件的寄生电容Cp可以被减至最小)。如此一来,即可消除时钟馈通效应,压控振荡器的锁相时段可以缩的更短,亦可以消除压控振荡器的相位噪声。
请注意,虽然在上述实施例中均使用MOS晶体管来作为本发明所使用的开关组件,实际上BJT晶体管或其它种类的晶体管亦可以使用于本发明中作为开关组件。在使用BJT晶体管的情形下,只要将第二开关组件508的基极与集电极连接在一起,其即会具有二极管的结构。此外,以正逻辑(positivelogic)或是负逻辑(negative logic)作为控制信号SW中的触发缘都是可行的作法。在使用控制信号SW中的低逻辑值来将压控振荡器中的切换式电容电路与电容分断时(如前述的各个图所绘示),第一正端与负端开关组件504、906、908均为N型晶体管,第三开关组件510、914则为P型晶体管,第二节点为接地点,第三节点则为固定的供电电压。至于在使用控制信号SW中的高逻辑值来将压控振荡器中的切换式电容电路与电容分断时(如前述的各个图所绘示),第一正端与负端开关组件504、906、908均为P型晶体管,第三开关组件510、914则为N型晶体管,第二节点为固定的供电电压,第三节点则为接地点。
以上所述仅为本发明的优选实施例,凡依本发明权利要求所进行的等效变化与修改,均应属本发明的涵盖范围。
Claims (26)
1.一种切换式电容电路,包含有:
一电容;
一第一开关组件,用来依据一控制信号,选择性地让一第一节点连上或不连上一第二节点,其中该第一节点连接到该电容;以及
一充电电路,连接到该第一节点和一第二预设充电电压,用来连接该第一节点至位于对应于该控制信号的一第一预设充电电压的一第三节点,并控制处于关断状态的该第一开关组件两端间的一电压差接近该第二预设充电电压,其中该第二预设充电电压为一固定供电电压。
2.如权利要求1所述的切换式电容电路,其中该充电电路依据该控制信号,选择性地让该第一节点连上或不连上该第三节点。
3.如权利要求2所述的切换式电容电路,其中该充电电路包含有:
一二极管,连接于该第一节点与一第四节点之间;以及
一第三开关组件,用来依据该控制信号,选择性地让该第四节点连上或不连上该第三节点。
4.如权利要求3所述的切换式电容电路,其中:
该二极管由基极与集电极相互连接、或栅极与漏极相互连接的一第一晶体管所构成。
5.如权利要求3所述的切换式电容电路,其中:
该第一开关组件为一N型晶体管;
该第三开关组件为一P型晶体管;
该第二节点为接地点;以及
该第三节点连接到该固定供电电压。
6.如权利要求3所述的切换式电容电路,其中:
该第一开关组件为一P型晶体管;
该第三开关组件为一N型晶体管;
该第二节点连接到该固定供电电压;以及
该第三节点为接地点。
7.一种切换式电容电路,包含有:
一正端电容;
一负端电容;
一第一正端开关组件,用来依据一控制信号,选择性地让一第一正端节点连上或不连上一第二节点,其中该第一正端节点连接到该正端电容;
一第一负端开关组件,用来依据该控制信号,选择性地让一第一负端节点连上或不连上该第二节点,其中该第一负端节点连接到该负端电容;以及
一充电电路,连接到该第一正端节点与该第一负端节点,用来连接该第一正端节点以及该第一负端节点至一第三节点,并控制处于关断状态的该第一正端开关组件两端间的一第一电压差以及处于关断状态的该第一负端开关组件两端间的一第二电压差接近一预设充电电压。
8.如权利要求7所述的切换式电容电路,其中该充电电路依据该控制信号,选择性地让该第一正端节点以及该第一负端节点连上或不连上该第三节点。
9.如权利要求8所述的切换式电容电路,其中该充电电路包含有:
一正端二极管,连接于该第一正端节点与一第四节点之间;
一负端二极管,连接于该第一负端节点与该第四节点之间;以及
一第三开关组件,用来依据该控制信号,选择性地让该第四节点连上或不连上该第三节点。
10.如权利要求9所述的切换式电容电路,其中:
该正端二极管由基极与集电极相互连接、或栅极与漏极相互连接的一第一晶体管所构成;以及
该负端二极管由基极与集电极相互连接、或栅极与漏极相互连接的一第二晶体管所构成。
11.如权利要求9所述的切换式电容电路,其中:
该第一正端开关组件为一N型晶体管;
该第一负端开关组件为一N型晶体管;
该第三开关组件为一P型晶体管;
该第二节点为接地点;以及
该第三节点连接到一固定供电电压。
12.如权利要求9所述的切换式电容电路,其中:
该第一正端开关组件为一P型晶体管;
该第一负端开关组件为一P型晶体管;
该第三开关组件为一N型晶体管;
该第二节点连接到一固定供电电压;以及
该第三节点为接地点。
13.如权利要求7所述的切换式电容电路,其还包含有一中央开关组件,用来依据该控制信号,选择性地让该第一正端节点连上或不连上该第一负端节点。
14.一种控制一切换式电容电路的方法,该方法包含有以下步骤:
提供一电容与一第一开关组件;
依据一控制信号,使用该第一开关组件分断一第一节点与一第二节点,其中该第一节点连接到该电容;以及
提供一充电电路,将该充电电路连接到该第一节点和一第二预设充电电压,并连接该第一节点至位于对应于该控制信号的一第一预设充电电压的一第三节点,以控制处于关断状态的该第一开关组件两端间的一电压差接近该第二预设充电电压,其中该第二预设充电电压为一固定供电电压。
15.如权利要求14所述的方法,其还包含有:
依据该控制信号,选择性地让该第一节点连上或不连上该第三节点。
16.如权利要求15所述的方法,其中依据该控制信号选择性地让该第一节点连上或不连上该第三节点的步骤还包含有:
提供一二极管,连接于该第一节点与一第四节点之间;以及
提供一第三开关组件,用来依据该控制信号,选择性地让该第四节点连上或不连上该第三节点。
17.如权利要求16所述的方法,其中:
该二极管由基极与集电极相互连接、或栅极与漏极相互连接的一第一晶体管所构成。
18.如权利要求16所述的方法,其中:
该第一开关组件为一N型晶体管;
该第三开关组件为一P型晶体管;
该第二节点为接地点;以及
该第三节点连接到该固定供电电压。
19.如权利要求16所述的方法,其中:
该第一开关组件为一P型晶体管;
该第三开关组件为一N型晶体管;
该第二节点连接到该固定供电电压;以及
该第三节点为接地点。
20.一种控制一切换式电容电路的方法,该方法包含有以下步骤:
提供一正端电容与一第一正端开关组件;
提供一负端电容与一第一负端开关组件;
依据一控制信号,分别使用该第一正端开关组件以及该第一负端开关组件来将一第一正端节点以及一第一负端节点与一第二节点分断,其中该第一正端节点连接到该正端电容,该第一负端节点连接到该负端电容;以及
连接该第一正端节点以及该第一负端节点至一第三节点,以使得处于关断状态的该第一正端开关组件两端间的一第一电压差以及处于关断状态的该第一负端开关组件两端间的一第二电压差接近一预设充电电压。
21.如权利要求20所述的方法,其还包含有:
依据该控制信号,选择性地让该第一正端节点以及该第一负端节点连上或不连上该第三节点。
22.如权利要求21所述的方法,其中依据该控制信号选择性地让该第一正端节点与该第一负端节点连上或不连上该第三节点的步骤还包含有:
提供一正端二极管,连接于该第一正端节点与一第四节点之间;
提供一负端二极管,连接于该第一负端节点与该第四节点之间;以及
提供一第三开关组件,用来依据该控制信号,选择性地让该第四节点连上或不连上该第三节点。
23.如权利要求22所述的方法,其中:
该正端二极管由基极与集电极相互连接、或栅极与漏极相互连接的一第一晶体管所构成;以及
该负端二极管由基极与集电极相互连接、或栅极与漏极相互连接的一第二晶体管所构成。
24.如权利要求23所述的方法,其中:
该第一正端开关组件为一N型晶体管;
该第一负端开关组件为一N型晶体管;
该第三开关组件为一P型晶体管;
该第二节点为接地点;以及
该第三节点连接到一固定供电电压。
25.如权利要求23所述的方法,其中:
该第一正端开关组件为一P型晶体管;
该第一负端开关组件为一P型晶体管;
该第三开关组件为一N型晶体管;
该第二节点连接到一固定供电电压;以及
该第三节点为接地点。
26.如权利要求20所述的方法,其还包含有:
利用一中央开关组件 ,依据该控制信号,选择性地让该第一正端节点连上或不连上该第一负端节点。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/708,700 | 2004-03-19 | ||
US10/708,700 US7002393B2 (en) | 2004-03-19 | 2004-03-19 | Switched capacitor circuit capable of minimizing clock feedthrough effect and having low phase noise and method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1671051A CN1671051A (zh) | 2005-09-21 |
CN1671051B true CN1671051B (zh) | 2012-07-11 |
Family
ID=34985620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200510056511.6A Active CN1671051B (zh) | 2004-03-19 | 2005-03-18 | 抑制时钟馈通效应低相位噪声切换式电容电路与相关方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7002393B2 (zh) |
CN (1) | CN1671051B (zh) |
TW (1) | TWI272764B (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7084713B2 (en) * | 2004-03-29 | 2006-08-01 | Qualcomm Inc. | Programmable capacitor bank for a voltage controlled oscillator |
US7271673B2 (en) * | 2005-06-30 | 2007-09-18 | Intel Corporation | Voltage controlled oscillator (VCO) tuning |
JP4210867B2 (ja) * | 2006-12-27 | 2009-01-21 | ソニー株式会社 | 可変容量回路 |
JP5464504B2 (ja) * | 2008-06-13 | 2014-04-09 | コーニンクレッカ フィリップス エヌ ヴェ | 容量性近接装置及び容量性近接装置を有する電子装置 |
US7888980B2 (en) * | 2009-07-20 | 2011-02-15 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Charge pump with low charge injection and low clock feed-through |
US8963648B2 (en) * | 2011-09-09 | 2015-02-24 | Analog Devices, Inc. | Low noise oscillator having switching network |
CN103117742B (zh) * | 2011-11-17 | 2016-02-10 | 沈阳工业大学 | Gps/北斗双模卫星时钟晶体振荡器驯服*** |
CN103117744B (zh) * | 2013-02-01 | 2016-05-04 | 苏州云芯微电子科技有限公司 | 一种可优化vco相位噪声性能的开关结构 |
DE102014102940A1 (de) | 2013-03-13 | 2014-09-18 | Analog Devices, Inc. | Oszillator mit LC-Primär- und Sekundärschwingschaltungen |
CN103117745A (zh) * | 2013-03-19 | 2013-05-22 | 苏州朗宽电子技术有限公司 | 一种具有低相位噪声的压控振荡器 |
JP6158732B2 (ja) * | 2014-03-07 | 2017-07-05 | ソニーセミコンダクタソリューションズ株式会社 | 回路、電圧制御発振器および発振周波数制御システム |
US10560074B1 (en) | 2018-11-20 | 2020-02-11 | Realtek Semiconductor Corp. | Switched capacitor circuit and method thereof |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4404525A (en) * | 1981-03-03 | 1983-09-13 | American Microsystems, Inc. | Switched capacitor gain stage with offset and switch feedthrough cancellation scheme |
US4622480A (en) * | 1982-04-26 | 1986-11-11 | Nippon Telegraph & Telephone Public Corporation | Switched capacitor circuit with high power supply projection ratio |
US5495199A (en) * | 1991-08-02 | 1996-02-27 | Nippondenso Co., Ltd. | Switched capacitor circuit |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6903991B2 (en) * | 1995-08-31 | 2005-06-07 | Micron Technology, Inc. | Circuit for programming antifuse bits |
US6353368B1 (en) * | 1999-11-09 | 2002-03-05 | Vlsi Technology, Inc. | VCO circuit using negative feedback to reduce phase noise |
US6812802B1 (en) * | 2003-04-22 | 2004-11-02 | Freescale Semiconductor, Inc. | Method and apparatus for controlling a voltage controlled oscillator |
-
2004
- 2004-03-19 US US10/708,700 patent/US7002393B2/en not_active Expired - Lifetime
-
2005
- 2005-03-09 TW TW094107159A patent/TWI272764B/zh active
- 2005-03-18 CN CN200510056511.6A patent/CN1671051B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4404525A (en) * | 1981-03-03 | 1983-09-13 | American Microsystems, Inc. | Switched capacitor gain stage with offset and switch feedthrough cancellation scheme |
US4622480A (en) * | 1982-04-26 | 1986-11-11 | Nippon Telegraph & Telephone Public Corporation | Switched capacitor circuit with high power supply projection ratio |
US5495199A (en) * | 1991-08-02 | 1996-02-27 | Nippondenso Co., Ltd. | Switched capacitor circuit |
Non-Patent Citations (1)
Title |
---|
全文. |
Also Published As
Publication number | Publication date |
---|---|
CN1671051A (zh) | 2005-09-21 |
TW200533058A (en) | 2005-10-01 |
US7002393B2 (en) | 2006-02-21 |
US20050206434A1 (en) | 2005-09-22 |
TWI272764B (en) | 2007-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1671051B (zh) | 抑制时钟馈通效应低相位噪声切换式电容电路与相关方法 | |
US8085087B2 (en) | Switched capacitor circuit capable of minimizing clock feedthrough effect and having low phase noise and method thereof | |
CN100379153C (zh) | 有宽调谐范围和低相位噪声的lc振荡器 | |
US7230504B1 (en) | Controlled oscillator | |
US9742354B2 (en) | Voltage controlled oscillator with common mode adjustment start-up | |
CN100391100C (zh) | 压控振荡器电路中的切换式电容电路及相关方法 | |
US20070085620A1 (en) | Semiconductor integrated circuit device | |
CN101826872B (zh) | 含改进lc压控振荡器的锁相环集成电路 | |
US10411649B2 (en) | Low-power crystal oscillator operating in class B with positive feedback and a step-down voltage regulator | |
EP2005592B1 (en) | Differing charge pump currents for integrated pll filter | |
US20040169564A1 (en) | Voltage-controlled oscillator | |
EP2201686B1 (en) | Voltage controlled oscillator with cascaded emitter follower buffer stages | |
CN100468953C (zh) | 可减低时钟馈通效应的切换式电容电路及其方法 | |
EP1831988B1 (en) | Differential oscillator device with pulsed power supply, and related driving method | |
CN100411305C (zh) | 用于压控振荡器的可消除时钟穿通效应的切换式电容电路 | |
US6650194B1 (en) | Phase shift control for voltage controlled oscillator | |
US11239795B2 (en) | Fully integrated oscillator for ultra low voltage applications with quadrupled voltage and low phase noise | |
CN100385790C (zh) | 可减低时钟馈通效应的切换式电容电路与相关方法 | |
US11368124B1 (en) | Oscillator with bulk-acoustic wave (BAW) resonator and series-resonance topology | |
US7663445B2 (en) | Voltage-control oscillator circuits with combined MOS and bipolar device | |
Jorgensen et al. | A comparative study of multi-GHz LCVCOs designed in 28nm CMOS technology | |
EP2790325A1 (en) | Voltage-controlled oscillator circuit and phase-locked loop device comprising the same | |
DiClemente et al. | Current-Mode Phase-Locked Loops with Low Supply Voltage Sensitivity |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |