TWI272764B - Switched capacitor circuit capable of minimizing clock feedthrough effect and having low phase noise and method thereof - Google Patents
Switched capacitor circuit capable of minimizing clock feedthrough effect and having low phase noise and method thereof Download PDFInfo
- Publication number
- TWI272764B TWI272764B TW094107159A TW94107159A TWI272764B TW I272764 B TWI272764 B TW I272764B TW 094107159 A TW094107159 A TW 094107159A TW 94107159 A TW94107159 A TW 94107159A TW I272764 B TWI272764 B TW I272764B
- Authority
- TW
- Taiwan
- Prior art keywords
- node
- switching element
- type transistor
- terminal
- capacitor
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 106
- 238000000034 method Methods 0.000 title claims description 22
- 230000000694 effects Effects 0.000 title abstract description 12
- 241000282320 Panthera leo Species 0.000 claims 1
- 238000013459 approach Methods 0.000 claims 1
- 239000013078 crystal Substances 0.000 claims 1
- 230000007547 defect Effects 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 12
- 230000008878 coupling Effects 0.000 abstract 2
- 238000010168 coupling process Methods 0.000 abstract 2
- 238000005859 coupling reaction Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 13
- 230000010355 oscillation Effects 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- PCLIRWBVOVZTOK-UHFFFAOYSA-M 2-(1-methylpyrrolidin-1-ium-1-yl)ethyl 2-hydroxy-2,2-diphenylacetate;iodide Chemical compound [I-].C=1C=CC=CC=1C(O)(C=1C=CC=CC=1)C(=O)OCC[N+]1(C)CCCC1 PCLIRWBVOVZTOK-UHFFFAOYSA-M 0.000 description 1
- 235000017166 Bambusa arundinacea Nutrition 0.000 description 1
- 235000017491 Bambusa tulda Nutrition 0.000 description 1
- 241001330002 Bambuseae Species 0.000 description 1
- 241000238631 Hexapoda Species 0.000 description 1
- 235000015334 Phyllostachys viridis Nutrition 0.000 description 1
- 239000011425 bamboo Substances 0.000 description 1
- 235000013405 beer Nutrition 0.000 description 1
- 235000012813 breadcrumbs Nutrition 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000008267 milk Substances 0.000 description 1
- 210000004080 milk Anatomy 0.000 description 1
- 235000013336 milk Nutrition 0.000 description 1
- 239000000779 smoke Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/02—Details
- H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Electronic Switches (AREA)
Description
1272764 ^ 九、發明說明: 、【發明所屬之技術領域】 本發明提供一種切換式電容電路,尤指一種具有較低相位雜 訊,可使用於電壓控制振盪器内的切換式電容電路,用來減低時 脈饋通效應,也因此可以防止於頻率校正階段以及jg率合成器销 相階段時電壓控制振盪器的頻率飄移現象。
I 【先前技術】 電壓控制振盪器(voltage controlled oscillator,VCO)是一個常使 用於無線通訊系統(wireless communication systems)中,執行頻 率合成(frequency synthesis)工作的元件。例如Welland等人於美 國專利第6,226,506號的專利中所述,無線通訊系統通常需要在接 收路徑電路(receiving path circuitry )以及傳送路徑電路 (transmitting path circuitry )上執行頻率合成的工作。 第1圖為習知技術一電壓控制振盪器的示意圖。圖中用於一頻 率合成器(frequency synthesizer)中的LC式電壓控制振盪器包含 有一共振腔(resonator) 10,基本的共振腔結構則包含有一電感 12,連接於一弟一振盪節點0SC—P與一第二振盈節點〇sc n之 間。一連續式(continuously)可變電容14以及複數個離散式
I
I
10 1272764 (discretely)可變電容16與電感12並聯。連續式可變電容l4係用 末對目彳不包各值進行微調的工作(fine tuning),至於複數個離 政式了曼笔各16則是用來進行粗調的工作(c〇arsetuning)。而由 電感12與電容14、16並聯所造成的電阻損失(resistivel〇ss)則 电且色类生器(negative resistance generator) 18 導行補償, 統的振盪。 * ^*-*·*·-----·*:*-«-.·, .....…竹 在該等離散式可變電容16中的每一個離散式可變電容皆構成 個切換式電容(switched-capacitor)電路2〇,每一個切換式電容 電路20皆受一獨立的控制訊號(SW_1〜sw—N)所控制。依據一 控制訊號S W_N,二啤jjgj路2()可卩選雜地讓一電玄24 連上或不連上(connectordisconnect)電壓控制振盪器之共振腔 這些切換式電谷電路的不同斷路/導通組合可以使此^一 LC式 共振腔1〇具有熟雙煙謂丄触即可㈣壓_振 盪器可振盪的頻率範圍。 ―一一 / 第2圖為習知技術一切換式電容電路2〇a的示意圖。一電容兕 係連接於第一振盪節點〇sc_p以及一節點A之間。一開關元件 32可選擇性地讓節點a連上或不連上接地點,其中開關元件& 係受-控制訊號SW所控制。當開關元件32被導通(_ 〇n)時, 與電容30相關的電容值會被加到電壓控制振還器之共振腔㈣ 8 1272764 整體電容值内。當開關元件32被斷路(tumGff).時,自第—振覆 節點0SC-P看進去的電容值就變成電容30之電容值串‘ 致31全¥塋狀農孓芰生電容值。 γ第3圖為習知技術_差動切換式電容電路胤的示意圖。由於 差動式的架構ΐ—有較好的共模雜訊抑制比(common-mode n〇ise rejectionmtio),目此常被廣泛的使用在高速積體電路的環境中。 籲在差動切換式電容電路20b中,一正端(positive side)電容4〇係. 連接於第-振盈節點〇SC_p與一節點A之間。一正端開關元件 (switch dement) 42選擇性地讓接節點a連上或不連上接地點。 一負端電容44係連接於第二振盪節點〇sc—N以及一節點b之 間。-負端開關元件46選擇性地讓節點B連上或不連上接地點。 ^42 ^ 〇 元件42、46被導猶,正端電容40與負端電容44之電容值的串 聯組合就會被加到電壓控制振盪器之共振腔1〇的整體電容值。當 開關元件42、46被斷路時,差賦的輸人電容鱗變成正端電容 4〇、負端電容44以及開關元件42、46之寄生電容(與1^出(1 capacitance)的串聯組合。整體的輸入電容值在所有的開關元件 42、46皆被斷路暗貪悠—於所有的開關元件A、%被導通時的值。 1272764 第^圖則為習知技術一第二差動切換式電容電路施的示意 圖。第二差動切換式電容電路20c除了包含有與第一差動切換式 電容電路20c相同的元件之外,另包含有一中央開關元件48,用 來降低連接於節點A與節點B之間整體的開關導通電阻值(tum_〇n —esistance)。這三個開關元件似、奶、48皆受相同的控制訊 號SW所控制。當開關元件42、46、48被導通時,正端電容奶 與負鈿包谷44之電谷值的串聯組合就會被加到電壓控制振盈器之 共振腔ίο的整體電容值。至於當開關元件42、46、48被斷路時, 差動式的輸入電容值即變成正端電容4〇、負端電容44與開關元件 42、46、48之寄生電容的串聯組合。整體的輸入電容值在所有的 開關元件42、46、48皆被斷路時會低於所有的開關元件42、46、 48被導通時的值。 不論使用的是第2圖所示的單端式架構或是第3圖及第4圖所 示的差動式架構,當切換式電容電路20a、2〇b42〇c被斷路時, 色雙隹Λ—上(在第3圖及第4圖的差動式架構中還有節點B)會 的瞬時階躍電屋變動會造成差蓮黨容值產生不該有的擾動,最 後,雙生錢有細移。由於在 第2圖、二、四中的例子係使用了 NM〇s開關,因此瞬時階躍電 壓變動係為當開關元件32、42、46、48被斷路時戶產生的電壓下 1272764 • 呈虫〇P)。至於在使用PMOS開關的情形下,瞬時階躍電 壓變動則會變成是當開關元件32、42、46、48被斷路時所產生的 電壓突升(voltage spike) ° 以第2圖所示的單端式架構為例,當開關元件32被斷路時, π私載子(charge earners)會被注入(inject)連接於開關元件 弟與弟一端之間的接面電容(junctioncapacitance)之中。而 f笔載子的注入會造成於電容性阻抗(capacitive impe(jance )兩端 產生階躍電壓變動,而以節點A上電壓下降的形式出現。上述的 效應即為所謂的時脈饋通效應(cl〇ck feedtr〇ugh effect),並且以控 制訊號SW自開關元件32的控制端饋通(feedtr0Ugh)到開關元件 32的苐一端與第二端上的形式出現。當開關元件32從斷路變成導 通時,由於節點A係連接於接地點,因此控制訊號請的饋通不 會造成任何影響。然而,當開關元件32從導通變成斷路時,控制 訊號SW的饋通會造成一階躍電壓(在第2圖的架構下係為電壓 下降)發生於節點A上。而由於節點a產生了電壓下降的情形, 由開關元件32的N擴散子(N+diffUsion)以及P型的基板(Ptype substrate )所形成的二極體在斷路狀態下會有些許的順偏壓 (forwardbiased)’ 並會產生茂漏電流(ieakagecurrent)。接下來, 接面一極體的戌漏電流(leakage current)會缓慢地對節點a進行 充電’之後喊點A的電位才會恢復到接地點電位。於節點a產生 11 1272764 _的電壓降低以及恢復的動作會改變電馳制振盪器之共振腔10的 tU: Cloaded eapadtanee) ’也就造成了賴控継|器產 生了不希王有的瞬日t頻率飄移(mQmentarily放啊㈣泥丘)。 相似地田第4圖所示的差動切換式電容電路2〇c斷路時,其 於即點A及節點B上亦會遇到相同的時脈饋通效應的問題。正端 即點A會因為正端開關元件42以及中央開關元件48的時脈饋通 1效應產生階躍賴魏。貞端節點时會因為貞端_元件46以 及中央開關元件48的時碰饋通效應產生階躍電壓變動。於節點a 及節點B產生的階躍電壓變動與恢復都會改變電壓控制振盪器之 共振腔10的電容值,而造成vc〇之頻率產生瞬時的飄移狀況。 【發明内容】 因此本發明的目的之一,在提供一種切換式電容電路,可抑制 時脈饋通效應,以解決習知技術中電壓控制振盪器所面臨瞬時頻 率飄移的問題。 依據本發明之一申清專利範圍’係揭露一種切換式電容電 路,其包含有:一電容、一第一開關元件、以及一充電電路。該 第一開關元件係用來依據一控制訊號,選擇性地讓一第一節點連 上或不連上一第二節點,其中該第一節點係連接至該電容。該充 12 1272764 '電電路係連接至該第一節點,用來連接該第-節點至-第三節 點,並控佩於斷路狀態_第-關元件兩端_-電壓差接 近一預設充電電壓。 依據本1明之另一申睛專利範圍,係揭露一種切換式電容電 路,其包含有:一正端電容、一負端電容、一第一正端開關元件、 -第-負端開關元件、以及—充電電路。該第—正端開關元件係 >用絲據-控舰號’選擇性地讓—第—正端節點連上或不連上 -第二祕’其中該第—正端節點係連接至該正端電容^該第一 負端開關元件係用來依據該控制訊號,選擇性地讓一第一負端節 點連上或不連上該第二節點,其中該第—負端節點係連接至該負 端電容。至於該充電電路則連接至該第一正端節點與該第一負端 節點,用來連接該第-正端節點以及該第一負端節點至一第三節 點,並控猶於斷路狀態_第—正端關元件兩端間的一第一 1電壓差以及處於斷路狀態的該第一負端開關元件兩端間的一第二 電壓差接近一預設充電電壓。 依據本發明之又-申請翻細,_露—健制—切換式電 容電路的方法。該方法包含有以下步驟:提供一電容與一第一開 關元件;依據-控制峨,使職第—開關元件分斷—第一節點 與-第二節點,其中該第-節點係連接至該電容,·以及,連接該 13 1272764 弟—節點至-第三節點,以控制處於斷路狀態的該第一開 兩端間的-賴差接近_預設充電龍。 70件 Ο 〜依據本發明之再一申請專利範圍,係揭露一種控制一切換 ^電路的方法。該方法包含有以下步驟:提供—正端電容與二^ 正端開關元件;提供-負端電容與一第一負端開關元件;依據 一控制訊號,分別使用該第一正端開關元件以及該第一負端開關 7L件來將一第一正端節點以及一第一負端節點與一第二節點分 斷,其中該第一正端節點係連接至該正端電容,該第一負端節點 係連接至該負端電容;以及,連接該第一正端節點以及該第一負 端節點至一第三節點,以使得處於斷路狀態的該第一正端開關元 件兩端間的一第一電壓差以及處於斷路狀態的該第一負端開關元 件兩端間的一第二電壓差接近一預設充電電壓。 【實施方式】 請參閱第5圖,第5圖為本發明之切換式電容電路的第一實 施例示意圖。第5圖中的切換式電容電路500包含有一電容5〇2、 一第一開關元件504、以及一充電電路(charge circuit) 506。充電 電路506包含有一第二開關元件508與一第三開關元件510,其 中,第二開關元件508係設置成一二極體(diode)的架構。電容 502係連接於一第一振盪節點〇8(:_1>與一節點A之間,第一開關 l2?2764 凡件504係用來依據_控制訊號sw,選擇性地讓節點a連上或 不連上第_雜(在本實施例中,第二節點係為一接地點)。充 '私路506係、連接於節點a,用來當控制訊號斷路(撕触 刀換式迅谷電路500時,將節點A連接至一供應電壓VDD。
V 當欲將切換式電容電路500切換至斷路狀態時,控制訊號SW 會下降至一低邏輯值(logiclowvalue),此時充電電路506會將節 點A連接至供應電壓VDD,亦即會對節點A充電,故可防止節 點A上的電位因為時脈饋通效應而產生瞬時階躍電壓變化。另 外,由於充電電路506會讓第一開關元件5〇4的兩端具有固定的 電壓差,因此由處於斷路狀態的第一開關元件5〇4所形成之寄生 二極體所相關的寄生電容會被減至最低,故電壓控制振盪器電路 中的相位雜訊(Phasen〇ise)亦會因此減低。此處需注意的是,由 與本實施例中第二開關元件508的閘極與汲極係短路在一起,故 此處其功能相當於一個二極體。因此,此處亦可以用一二極體來 取代第5圖中的第二開關元件508。 第6圖為由第5圖中斷路狀態下的第一開關元件5〇4,在等效 上所形成的寄生二極體600之示意圖。寄生二極體600的作用類 似於連接於節點A與第二節點(在第5圖的實施例中第二節點係 為接地點)之間的一變容二極體(varact〇r) 6〇2。變容二極體6犯 15 1272764 與V%8分別是開關元件510與508上的電壓差。此外,相較於V508, Vmo會是一個很小的值,因此γΑ大致上會等於VDD-V5〇8。如此 一來’本發明之切換式電容電路500所面臨的相位雜訊就會小於 習知技#f所面臨的相位雜訊。只要能確保反向偏壓Va的值大於一 預设閥值’本發翌的電路就可以度低節點A上的雜訊Vnl,因此 -------- —-------^ 可查魁#違里殓想俾雜訊降低到!接受的程度 睛參閱第9圖’第9圖為本發明之切換式電容電路的第二實施 例示意圖。本實施例中的切換式電容電路9〇〇具有差動式的架構, 其包含有一正端電容902、一負端電容904、一第一正端開關元件 906、一第一負端開關元件908、一中央開關元件91〇、以及一充 電電路912。充電電路912則包含有一第二正端開關元件916、一 第一負端開關元件918、以及一第三開關元件914。 正端電容902係連接於第一振盪節點〇sc一p與一節點A之 間’負端電容904係連接於第二振盪節點◦冗^與一節點B之 門第正鳊開關元件906係用來依據一控制訊號sw,選擇性地 讓節點A連上或不連上接地點。第一負端開關元件簡係用來依 據控制訊號SW,選擇性地讓節點B連上或不連上接_。此外, 中央開關元件910係用來依據控制訊號撕,選擇性地讓節點a 連上或不連上節點B。然而,在本發明其他的實施例中,亦可以 1272764 、不用包含有中央開關元件910。 充電電路912係連接於節點A與節點B,用來當控制訊號sw 斷路切換式電容電路900時,將節點A、B充電至一充電電壓。 在本貝施例中,此一充電電壓貫質上相等於固定的供應電壓 減去第三開關元件914以及第二正端與負端開關元件9i6、918上 的電壓下降值(VGltagedrop)。然而,這並不限定本發明的範圍, >其他的電壓值亦可以,用來作為此處的充電電壓。在充電電路犯 中,第二開關元件914係用來依據控制訊號sw,選擇性地讓一節 點C連上或不連上供應電壓。第二正端開關元件916的間極 與汲極係連接至節點C,源極則連接至節點A。相似地,第二負 端開關元件918的閘極與汲極係連接至節點c,源極則連接至節 點B 〇 類似於第5騎示的單端式賴,#謂差細換式電容電路 _切換至斷路狀態時,控制訊號sw會下降至一低邏輯值(崎 low value)’此時充電電路912會將節點A與節點B連接至供應 麼彻,亦即對節點A與節點B充電,故可防止節點入與節㈣ 上的電位因树脈饋觀應而產生__電㈣化。更明確地 緲第三開關元件914會將節就連接至固定的供應電壓彻(減 去第三開關元件9i4兩端點間些微的則,第二正端與負端開闕 19 1272764
讀916、918則形成順偏的二極體,以將節點c連接至節點A 與節點B (故需分別減去第二正端與負端開關元件916、918兩端 點間些微的壓降)。此外’由處與斷路狀態的第一正端開關元件 906、第-負端開關元件_與中央開關元件⑽所形成之變容二 t體6〇2馳關的寄生電容Cp會被減低’因而可降低電壓控制振 Μ器整體的相位雜訊。 月多閱第10圖’ f 10圖為本發明之切換式電容電路的第三實 施例丁叫®本貝知例中的差動切換式電容電路麵包含有盘第 9圖所示之切換式電容電路·大致_的組成元件,不同之處在 於,第9圖中的第二正端開關元件916與第二負端開關元件918 在第K)财分別被-第—二频聰與一第二二減祕所取 代由於在帛9圖中’第二正端開關元件916的間極與沒極係連 接在-起,且第二負端開關元件918的·與汲極亦連接在一起, 故當切換電容胁斷·齡,第二正额貞端關树916、918 相當於順偏顯二鐘。在第1G ®巾,第-二極體刪與第二 一極體1GG6的陰極(eath()de)分別連接至節點a與b;陽極(咖如) 則皆透過第三開關树914連接至固定的電源供應電壓。在 此種架構下,當差動切換式電容電路咖處於斷路狀態時(由控 制訊號SW所控制)’充電電路可以確保第一正端與負端開關元件 906、兩端的賴差相等於伽減去第二開關元件914的兩 20 1272764 端的電壓降、再分別減去第一與第二二極體1〇〇4、1〇〇6的電壓降。 明庄意,在本發明其他的實施例中,亦可以用VDD以外的電壓值 來作為此處固定的VDD值。 請參閱第11圖,第Η圖為本發明用以控制一切換式電容電路 之方法的流程圖,以下將詳述第η圖中的各個步驟·· 步驟1100 ··提供一電容與一開關元件。該電容的一端係連接至一 第一節點,該第一節點係連接至該開關元件。 步驟1102 ·使用該開關元件分斷(出%〇111]^丨)該第一節點與一第 二節點。 步驟1104 :將該第一節點連接至一第三節點,以控制該處於斷路 狀悲(off-state)的該開關元件兩端的電壓差會大於一 預設的充電電壓。該充電電壓可以大致上等於一固定 的電壓值,例如VDD (或是減去一些相關的電壓降 值)’或是其他的電壓值(可以確保該開關元件的寄生 電谷Cp可以被減至农小)。如此一來,即可消除時脈 饋通效應,電壓控制振盪器的鎖相時段可以縮的更 短,亦可以消除電壓控制振盪器的相位雜訊。 21 1272764 請注意,雖然在上述實施例中皆使用M0S電晶體來作為本發 明所使用的開關元件,實際上BJT電晶體或其他種類的電晶體^ 可以使用於本發日种作為關元件。在使用mT電晶體的^形 下,只要將第二開關元件5〇8的基極與集極連接在一起,其即會 具有二極體的架構。此外,以正邏輯(p〇sitivel〇gic)或是負邏^ (negative logic)作為控制訊號sw中的觸發緣都是可行的作法。 在使用控制訊號SW中的低邏輯值來將電壓控制振盈器中的切換 式電容電路與電容分斷時(如前賴各侧翁示),第—正端與 負端開關元件5G4、9〇6、9G8皆為N型電晶體,第三開關元件勝 914則為P型电晶體’第二節點為接地點,第三節點則為固定的供 應電壓。至於在使用控制訊號SW中的高邏輯值來將電壓控制振 盧器中的切換式電容電路與電容分斷時(如前述的各個圖崎、 :)’第—正端與負端開關元件·、9G6、_皆為p型電晶體, 第三開關元件51()、914則為_電晶體,第二節點^曰 電壓,第三節闕為接地點。 吼、應 22 1272764 【圖式簡單說明】 第1圖為習知技術一電壓控制振盪器的示意圖。 第2圖為習知技術一切換式電容電路的示意圖。 第3圖為習知技術一差動切換式電容電路的示意圖。 第4圖為習知技術另—差動切換式電容電路的示意圖。 第圖為本發曰月之切換式電容電路第一實施例的示意圖。 第6圖為由第5圖中斷路著的開關元件所形成的寄生二極體之 示意圖。 ‘ · , 第7圖為第6圖之寄生二極體的電容值與反向電壓間的關係曲 線圖。 第8圖為相對應於第5圖的一等效開關元件與等效電壓控継 塗^為的思圖。 第9圖為本發明之婦式電容電路第二實施_示意圖。 =10圖為本發明之切換式電容電路第三實施例的示意圖。 第11圖為本發明控制一切換式電容電路的方法流程圖。 23 1272764 【主要元件符號說明】 10 共振腔 12 電感 14 連續式可變電容 16 離散式可變電容 18 負電阻值產生器 20、20a、20b、20c、500、900、1000 切換式電容電路 24、30、502 電容 32、504、508、510、914 開關元件 40、902 正端電容 42、906、916 正端開關元件 44、904 負端電容 46、908、918 負端開關元件 48、910 中央開關元件 506、912、1002 充電電路 600 寄生二極體 602 變容二極體 800 等效開關元件 802 等效電壓控制振盪器 1004 、 1006 二極體 24
Claims (1)
1272764 十、申請專利範圍·· 1· 一種切換式電容電路,包含有: 一電容; 一第一開關元件,用來依據一控制訊號,選擇性地讓一第—節 點連上或不連上一第二節點,其中該第一節點係連接至 該電容;以及 一充電電路,連接至該第一節點,用來連接該第一節點至—第 三節點,並控制處於斷路狀態的該第一開關元件兩端間 的一電壓差接近一預設充電電壓。 2·如申請專利範圍第1項所述之切換式電容電路,其中該充電 電路係依據該控制訊號,選擇性地讓該第一節點連上或不連 上該第三節點。 3·如申請專利範圍第2項所述之切換式電容電路,其中該充電 電路包含有: 一二極體,連接於該第一節點與一第四節點之間;以及 一第三開關元件,用來依據該控制訊號,選擇性地讓該第四節 點連上或不連上該第三節點。 25 ^/2764 .如申請專利範圍第3項所述之切換式電容電路,其中: 該二極體係由基極與集極相互連接、或閑極與沒極相互連接的 —第一電晶體所構成。 ^申明專利範圍第3項所述之切換式電容電路,其中: 该第一開關元件係為一Ν型電晶體; 該第三開關元件係為一Ρ型電晶體; 4第二節點係為接地點;以及 · 該第二節點係連接至一固定供應電壓。 如申請專利範圍第3項所述之切換式電容電路,其中: 该第一開關元件係為一Ρ型電晶體; 該第二開關元件係為一Ν型電晶體; X第—節點係連接至一固定供應電壓;以及 該第三_係為接 7·—種切換式電容電路,包含有:. 一正端電容; 一負端電容; 第一正端開關元件,用來依據一控制訊號,選擇性地讓一第 一正端節點連上或不連上一第二節點,其中該第一正端 26 J272764 蜻點係連接至該正端電容; 第—負端開關元件’用來依據該控制職,選擇性地讓—第 ’其中該第—負 端 —負端節點連上或不連上該第二節點 蛴點係逹接至該負端電容;以及 充电電路,雜雜第—正鱗點與鄕 連接該第—正轉點以縣第—貞臀點r-n :t=TT_,開關元件二 =弟山祕差以及處於斷路狀態的該第—負端開關元 兩端間的-第二電虔差接近一預設充電電麗。 8·如申請專利範圍第7項所述之切換式電容電路,其中該充電 f路係依制控制峨,獅性地讓該第—正端節點以及該 第負端gf點連上或不連上該第三節點。 如申明專她15第8項所述之切換式電容電路,其中該充電 電路包含有·· 極體’連接於該第—正端節點與一第四節點之間; 負端—極體,連接於該第一負端節點與該第四節點之間;以 及 第二開關元件,用来依據該控制訊號,選擇性地讓該第四節 點連上或不連上該第三節點。 27 1272764 _ 10.如申請專利範圍第9項所述之切換式電容電路,其中: 該正端二極體係由基極與集極相互連接、或閘極與汲極相互連 接的一第一電晶體所構成;以及 該負端二極體係由基極與集極相互連接、或閘極與汲極相互連 接的一第二電晶體所構成。 11. 如申請專利範圍第9項所述之切換式電容電路,其中: 0 ^ ^ * > 該第一正端開關元件係為一N型電晶體; 該第一負端開關元件係為一 N型電晶體; 該第三開關元件係為一P型電晶體; 該第二節點係為接地點;以及 該第三節點係連接至一固定供應電壓。 12. 如申請專利範圍第9項所述之切換式電容電路,其中: > 該第一正端開關元件係為一P型電晶體; 該第一負端開關元件係為一P型電晶體; 該第三開關元件係為一N型電晶體; 該第二節點係連接至一固定供應電壓;以及 該第三節點係為接地點。 28 1272764 如申明專·7項所述之切換式電容電路,其另包含有 中央開關元件’用來依據該控制訊號,選擇性地讓該第一 正端節點連上或不連上該第-貞端節點。 種控制-切換式電容電路的方法,該方法包含有以下步驟: 提供一電容與一第一開關元件; 依據-控制訊號,使職第―_元件分斷—第―節點與一第 一谛點,其中該第一節點係連接至該電容;以及 連接該第-節點至—第三節點,以控制處於斷路狀態的該第一 開關元件兩端間的一電壓差接近一預設充電電壓。 15.如申請專利範圍第14項所述之方法,其另包含有: 依據該控她號,選擇性地讓該第—節點連上或不連上該第三 節點。 】6.如申請專利範圍第U項所述之方法,其中依據該控制訊號選 擇性地讓該第-節點連上或不連上該第三節點的步驟另包含 有·· … 提供一二極體,連接於該第一節點與一第四節點之間;以及 提供-第三關元件,用來依據該控制峨,選擇性地讓該第 四節點連上或不連上該第三節點。 29 Ϊ272764 如申睛專利範圍第16項所述之方法,其中: 該一極體係由基極與集極相互連接、或閘極與汲極相互連接的 苐一電晶體所構成。 •如申請專利範圍第16項所述之方法,其中: 該第一開關元件係為_N型電晶體; •忒第二開關元件係為一 P型電晶體; 該第二節點係為接地點;以及. · 該第二節點係連接至一固定供應電壓。 19·如申請專利範圍第16項所述之方法,其中·· 該第一開關元件係為一p型電晶體; "亥第二開關元件係為一 N型電晶體; “第一節點係連接至一固定供應電壓;以及 該第二節點係為接地點。 20·:種控制-切換式電容電路的方法,該方法包含有以下步驟: 提(、正端電容與一第一正端開關元件; 提供負端電容與―第—貞端開關元件; 依據-控制訊號,分別使職第—正端開關元件以及該第一負 端開關兀件來將—第—正端節點以及-第-負端節點與 30 12Ί2Ί64 電其中該第—正端節點係連接至該正端 連齡第 節點係連接至該負端電容;以及 連正端節點以及該第一負端節點至一第三節點 2處於斷路狀態的該第—正端開關元件兩端間的一第一 ::以:處於斷路狀態的該第一負端開關元件兩端間 、弟—電壓差接近-預設充電電壓。 儿如申請專利範圍第2〇項所述之方法,其另包含有: 負端 依據該控她號,選紐地讓該第—正錄觀及該第一 節點連上或不連上該第三節點。 21 第三節點的步驟另包含有: 提供-正端二極體’連接於該第—正端節點與一第四 間; 節點之 提供一負端二極體’連接於該第—貞端㈣與鄕 間;以及 μ 提供-第三_元件,用來依據__,麵性第 四節點連上或不連上該第三節點。〜 31 1272764 23·如申請專利範圍苐22項所述之方法,立中· 該正端二極體係由基極與集極相互連接、或間極與没極相互連 接的一第一電晶體所構成;以及 該負端二_係由基極與集極相互連接、或間極與没極相互連 接的一第二電晶體所構成。 24·如申請專利範圍第23項所述之方法,其中· > 該第一正端開關元件係為一N型電晶體; , 該第一負端開關元件係為一N型電晶體· 該第三開關元件係為一 P型電晶體; 該第二節點係為接地點;以及 • 該第三節點係連接至一固定供應電壓。 25·如申請專利範圍第23項所述之方法,其中·· 该第一正端開關元件係為一 P型電晶體; 該弟負端開關元件係為一p型電晶體; 該第二開關元件係為一N型電晶體; 該第二節點係連接至—固定供應輯;以及 該第三節點係為接地點。 32 1272764 26.如申請專利範圍第20項所述之方法,其另包含有: 利用一中央開關元件。依據該控制訊號,選擇性地讓該第一正 端節點連上或不連上該第一負端節點。 十一、圖式: 33
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/708,700 US7002393B2 (en) | 2004-03-19 | 2004-03-19 | Switched capacitor circuit capable of minimizing clock feedthrough effect and having low phase noise and method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200533058A TW200533058A (en) | 2005-10-01 |
TWI272764B true TWI272764B (en) | 2007-02-01 |
Family
ID=34985620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094107159A TWI272764B (en) | 2004-03-19 | 2005-03-09 | Switched capacitor circuit capable of minimizing clock feedthrough effect and having low phase noise and method thereof |
Country Status (3)
Country | Link |
---|---|
US (1) | US7002393B2 (zh) |
CN (1) | CN1671051B (zh) |
TW (1) | TWI272764B (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7084713B2 (en) * | 2004-03-29 | 2006-08-01 | Qualcomm Inc. | Programmable capacitor bank for a voltage controlled oscillator |
US7271673B2 (en) * | 2005-06-30 | 2007-09-18 | Intel Corporation | Voltage controlled oscillator (VCO) tuning |
JP4210867B2 (ja) * | 2006-12-27 | 2009-01-21 | ソニー株式会社 | 可変容量回路 |
JP5464504B2 (ja) * | 2008-06-13 | 2014-04-09 | コーニンクレッカ フィリップス エヌ ヴェ | 容量性近接装置及び容量性近接装置を有する電子装置 |
US7888980B2 (en) * | 2009-07-20 | 2011-02-15 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Charge pump with low charge injection and low clock feed-through |
US8963648B2 (en) * | 2011-09-09 | 2015-02-24 | Analog Devices, Inc. | Low noise oscillator having switching network |
CN103117742B (zh) * | 2011-11-17 | 2016-02-10 | 沈阳工业大学 | Gps/北斗双模卫星时钟晶体振荡器驯服*** |
CN103117744B (zh) * | 2013-02-01 | 2016-05-04 | 苏州云芯微电子科技有限公司 | 一种可优化vco相位噪声性能的开关结构 |
DE102014102940A1 (de) | 2013-03-13 | 2014-09-18 | Analog Devices, Inc. | Oszillator mit LC-Primär- und Sekundärschwingschaltungen |
CN103117745A (zh) * | 2013-03-19 | 2013-05-22 | 苏州朗宽电子技术有限公司 | 一种具有低相位噪声的压控振荡器 |
JP6158732B2 (ja) * | 2014-03-07 | 2017-07-05 | ソニーセミコンダクタソリューションズ株式会社 | 回路、電圧制御発振器および発振周波数制御システム |
US10560074B1 (en) | 2018-11-20 | 2020-02-11 | Realtek Semiconductor Corp. | Switched capacitor circuit and method thereof |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4404525A (en) * | 1981-03-03 | 1983-09-13 | American Microsystems, Inc. | Switched capacitor gain stage with offset and switch feedthrough cancellation scheme |
JPS58187015A (ja) * | 1982-04-26 | 1983-11-01 | Nippon Telegr & Teleph Corp <Ntt> | スイツチト・キヤパシタ回路 |
JP3132064B2 (ja) * | 1991-08-02 | 2001-02-05 | 株式会社デンソー | スイッチトキャパシタ回路 |
US6903991B2 (en) * | 1995-08-31 | 2005-06-07 | Micron Technology, Inc. | Circuit for programming antifuse bits |
US6353368B1 (en) * | 1999-11-09 | 2002-03-05 | Vlsi Technology, Inc. | VCO circuit using negative feedback to reduce phase noise |
US6812802B1 (en) * | 2003-04-22 | 2004-11-02 | Freescale Semiconductor, Inc. | Method and apparatus for controlling a voltage controlled oscillator |
-
2004
- 2004-03-19 US US10/708,700 patent/US7002393B2/en not_active Expired - Lifetime
-
2005
- 2005-03-09 TW TW094107159A patent/TWI272764B/zh active
- 2005-03-18 CN CN200510056511.6A patent/CN1671051B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN1671051A (zh) | 2005-09-21 |
CN1671051B (zh) | 2012-07-11 |
TW200533058A (en) | 2005-10-01 |
US7002393B2 (en) | 2006-02-21 |
US20050206434A1 (en) | 2005-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI272764B (en) | Switched capacitor circuit capable of minimizing clock feedthrough effect and having low phase noise and method thereof | |
TWI321909B (en) | Switch capacitance and varactor bank applied to voltage controlled oscillator having constant kvco | |
US8085087B2 (en) | Switched capacitor circuit capable of minimizing clock feedthrough effect and having low phase noise and method thereof | |
US20080012654A1 (en) | Linearized variable-capacitance module and lc resonance circuit using the same | |
US20060220754A1 (en) | Voltage controlled oscillator | |
US7332951B2 (en) | Switched capacitor circuit capable of minimizing clock feedthrough effect and having low phase noise and method thereof | |
US20070222489A1 (en) | Voltage-controlled oscillator and adjustment circuit for voltage-con trolled oscillator | |
US6927643B2 (en) | Oscillator topology for very low phase noise operation | |
US20040246040A1 (en) | Switched capacitor circuit capable of minimizing clock feedthrough effect in a voltage controlled oscillator circuit | |
US6469586B1 (en) | Low voltage voltage-controlled oscillator topology | |
US7057469B2 (en) | High speed differential voltage controlled oscillator | |
US20150372664A1 (en) | Apparatus and methods for switch-coupled oscillators | |
KR100914673B1 (ko) | 발진기의 디지털 조절 | |
US7015742B2 (en) | Switched capacitor circuit capable of eliminating clock feedthrough by complementary control signals for digital tuning VCO | |
US7400209B2 (en) | Oscillator circuit | |
US20040150485A1 (en) | Voltage controlled oscillator | |
US9099957B2 (en) | Voltage-controlled oscillators and related systems | |
US7038550B2 (en) | Smart current controlled (SCC) resonator driver | |
US7477113B1 (en) | Voltage-controlled capacitance linearization circuit | |
US11451201B1 (en) | Differential diode-based variable impedance modules | |
JP3734754B2 (ja) | 集積高周波回路を有する構成素子 | |
US11368124B1 (en) | Oscillator with bulk-acoustic wave (BAW) resonator and series-resonance topology | |
GB2363923A (en) | Variable capacitance circuit | |
EP2790325A1 (en) | Voltage-controlled oscillator circuit and phase-locked loop device comprising the same | |
JP2003198249A (ja) | 発振器 |