CN1667688A - 电源电路、用其的驱动器ic、液晶显示装置及电子设备 - Google Patents

电源电路、用其的驱动器ic、液晶显示装置及电子设备 Download PDF

Info

Publication number
CN1667688A
CN1667688A CNA2005100537845A CN200510053784A CN1667688A CN 1667688 A CN1667688 A CN 1667688A CN A2005100537845 A CNA2005100537845 A CN A2005100537845A CN 200510053784 A CN200510053784 A CN 200510053784A CN 1667688 A CN1667688 A CN 1667688A
Authority
CN
China
Prior art keywords
current potential
power
potential
potential well
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100537845A
Other languages
English (en)
Other versions
CN100481195C (zh
Inventor
矢岛秀彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1667688A publication Critical patent/CN1667688A/zh
Application granted granted Critical
Publication of CN100481195C publication Critical patent/CN100481195C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Dc-Dc Converters (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明提供了一种生成高电压、降低分步成本并适于IC化的电源电路。电源电路(100)包括降压电路(110)和其后级的升压电路(120)。降压电路(110)与提供第一电位VSS和第二电位VDD的第一电源线(130)和第二电源线(132)连接，以第一电位VSS为基准，向第三电源线(134)提供基于第一电位和第二电位之间的差(VDD－VSS)降压的负极性的第三电位VEE。升压电路(120)与第一电源线(130)～第三电源线(134)连接，以第二电位VDD为基准，向第四电源线(136)提供基于第一电位和第三电位之间的差(VSS－VEE)升压的正极性的第四电位VDDH。并且，降压电路(110)由开关调整器构成。

Description

电源电路、用其的驱动器IC、液晶显示 装置及电子设备
技术领域
本发明涉及一种例如生成40～60V左右的高电压的电源电路、用其的驱动器IC、液晶显示装置、以及电子设备。
背景技术
近年来，在手机、便携信息终端或游戏装置等电子设备中，组装显示装置以及用于显示驱动的电源电路。
这种用于驱动显示装置的电源电路，生成比电池提供的电源电压高的电压。
例如，将薄膜二极管(TFD)如金属层-绝缘层-金属层(MIM)作为有源矩阵型液晶装置的开关元件的时候，需要向连接至薄膜二极管的扫描线提供40V～60V左右的电压。
在特开2003-22062号公报中，披露了具有作为像素开关的薄膜晶体管(TFT)的有源矩阵型液晶显示装置的电源电路。该电源电路内置于数据线(源线)驱动器IC，对扫描线(栅极线)驱动器IC提供0～16的电压。并且，需要在数据线和线号线驱动器IC的外部设置变压电路。该变压电路包括负电源生成电路，其基于电源电路的电压生成-15～0V的负极性电位。向扫描线(栅极线)驱动器IC提供变压电路的负极性电位，作为结果提供约30V(-15～+16V)的电压。
在特开2003-22062号公报中，在驱动器IC的外部设置变压电路，生成的电压也只有30V左右。因此，该变压电路不能作为将上述的薄膜二极管(TFD)用作像素开关的有源矩阵型液晶显示装置的电源电路。将生成电压作为60V左右的高电压，使用特开2003-22062号公报记载的电荷泵的时候，就会导致升压级数增加、电路规模增大。
总之，很难将生成60V左右的高电压的电源电路进行IC化。即使为了IC化在半导体衬底采用高电压(HV)型三重势阱结构，也难以形成高耐压势阱，纵使可以形成，其分步成本也会增加。
发明内容
本发明的目的是提供一种生成高电压、降低分步成本并适于IC化的电源电路，还提供使用该电源电路的驱动器IC、液晶显示装置、以及电子设备。
根据本发明的一个方面的电源电路，包括降压电路和其后级的升压电路。降压电路与提供第一电位和第二电位的第一电源线和第二电源线连接，以所述第一电位为基准，向第三电源线提供基于所述第一电位和所述第二电位之间的差降压的负极性的第三电位。升压电路与所述第一电源线～第三电源线连接，以所述第二电位为基准，向第四电源线提供基于所述第一电位和所述第三电位之间的差升压的正极性的第四电位。并且，所述降压电路由开关调整器构成。
根据本发明的一个方面，降压电路基于第一电位和第二电位之间的差，以第一电位为基准，生成降压的负极性的第三电位。向升压电路提供降压电路生成的第三电位、以及第一电位和第二电位。升压电路基于上述第一电位和上述第三电位之间的差，以第二电位为基准，生成升压的正极性的第四电位。因此，在该电源电路中，生成正极性的第四电位和负极性的第三电位之间的电位差即高电压。降压电路由开关调整器构成，与将降压电路由多级电荷泵构成时比较，由于减少了电容器部件的件数，因此，IC内置电源电路时的外设部件数减少，用低成本实现IC化。另外，开关元件数也比多级电荷泵减少，可以降低消耗电流。
根据本发明的另一个方面，所述开关调整器可以包括：感应元件，其一端连接至所述第一电源线；二极管，其阴极连接至所述感应元件的另一端，阳极连接至所述第三电源线；第一开关元件，所述感应元件和所述二极管之间的节点和所述第二电源线连接，基于时钟信号被开/关控制；第一电容器，在所述第一电源线和第三电源线之间，与所述感应元件和所述二极管并联连接。
在该开关调整器中，当第一开关元件接通时，在感应元件形成电流，用于在线圈生成感应电动势的能量(电荷)蓄积在感应元件中。当第一开关晶体管断开时，基于第一电位和第二电位之间的差的电压蓄积在感应元件中的电荷通过第一电源线移动至第一电容器。这样，在第一电容器的第三电源线侧的端子上，生成以第一电位为基准的负极性的第三电位。另外，由于存在二极管，感应元件中不会产生逆电流，在第三电源线维持负极性的第三电位。
根据本发明的另一个方面，所述第一开关元件是形成在具有三重势阱结构的P型半导体衬底的P型晶体管。P型半导体衬底的最深部的第一层势阱是高耐压N型势阱，在所述第一层势阱内形成的第二层势阱是低耐压N型势阱，在所述第二层势阱内形成P型晶体管的源极逻辑势阱和漏极逻辑势阱。
由于第二层势阱是低耐压势阱，成为低电压(LV)型三重势阱结构，与高电压(HV)型三重势阱结构比较，可以降低分步成本，减少元件的布置面积，因此，适用于IC化。
在所述低耐压N型势阱内还设置有N型触点。并且，所述第二电源线与所述源极逻辑势阱和所述N型触点连接。
所述P型半导体衬底包括：高耐压P型势阱，与所述高耐压N型势阱邻接设置；N型势阱，设置在所述高耐压P型势阱内。此时，通过所述高耐压P型势阱和所述N型势阱之间的PN结，形成所述二极管。二极管可以设置在半导体衬底外部。
在所述高耐压P型势阱内还设置有P型触点，所述P型触点与所述第三电源线连接。并且，所述N型势阱通过配线与所述漏极逻辑势阱连接。
这样，在P型半导体衬底上形成第一开关元件和二极管。此时，第二层势阱(低耐压N型势阱)作为第二电位，高耐压P型势阱和P型半导体衬底被设置为负极性的第三电位，第二层势阱和P型半导体衬底之间以及第二层势阱和高耐压P型势阱之间存在第一层势阱(高耐压N型势阱)。因此，第一层势阱和第二层势阱之间不施加高电压，可以将第二层势阱成为低耐压型。
根据本发明的另一个方面，所述升压电路可以由电荷泵构成。所述电荷泵包括：第二开关元件和第三开关元件，串联连接至所述第一电源线和第四电源线之间，被互补驱动；第四开关元件和第五开关元件，串联连接至所述第二电源线和第三电源线之间，被互补驱动；第二电容器，连接至所述第二开关元件和第三开关元件之间的节点、以及所述第四开关元件和第五开关元件的节点；第三电容器，连接至所述第三电源线和第四电源线之间。
第三开关晶体管和第五开关晶体管成为接通时，在第二电容器蓄积基于第一电位和第三电位的差的电荷。第二开关晶体管和第四开关晶体管成为接通时，由于第二电容器的一端移位至第二电位，因此，在第二电容器的另一端、即第四电源线显现升压的第四电位。并且，在第三电容器蓄积基于第三电位和第四电位的差的电荷。
根据本发明的另一个方面，所述第一电位是接地电源电位(VSS)，所述第二电位是逻辑电源电路电源电位(VDD)。
根据本发明的另一个方面，电源电路还包括设置在所述降压电路的前级的前置升压电路和第五电源线；所述前置升压电路与所述第一电源线和第五电源线连接，以所述第一电位为基准，将基于所述第一电位和所述第五电位之间的差升压的所述第二电位提供给所述第二电源线。所述前置升压电路由开关调整器或电荷泵构成。此时，所述第一电位是接地电源电位(VSS)，所述第五电位是逻辑电源电路电源电位(VDD)，第二电位比VDD高。
根据本发明的另一个方面的驱动器IC，包括上述任一种电源电路；扫描线驱动部，基于来自所述电源电路的电压驱动扫描线。
根据本发明的另一个方面的液晶显示装置，包括上述驱动器IC和液晶显示部，所述液晶显示部包括：多条扫描线；多条数据线；薄膜二极管和液晶元件，串联连接至所述多条扫描线的一条和所述多条数据线的一条之间；所述驱动器IC连接至所述多条扫描线。
根据本发明的另一个方面的电子设备，包括上述的液晶显示装置。
附图说明
图1示出了液晶显示装置的一例。
图2示出了图1的内置于扫描线驱动器IC的电源电路的框图。
图3是说明提供给图2的电源电路的第一电位和第二电位、以及由电源电路生成的第三电位和第四电位的图。
图4示出了图2的电源电路的电路图。
图5示出了向图4的电源电路的时钟提供系的电路图。
图6是图4和图5的电源电路中的降压电路(开关调整器)的工作时序图。
图7是提供给图5的升压电路的升压时钟的波形图。
图8示出了图4和图5所示的构成开关调整器的元件形成的低电压(LV)型三重势阱剖面结构。
图9示出了高电压(HV)型三重势阱剖面结构的比较例。
图10示出了作为本发明的电子设备的一例的手机。
图11示出了附加前置升压电路的电源电路的框图。
图12说明了提供给图11所示的电源电路的第一电位和第五电位，由电源电路生成的第二电位、第三电位、以及第四电位。
图13是示出构成图11所示的前置升压电路的开关调整器的电路图。
具体实施方式
以下，参照附图对本发明的实施例进行说明。
(液晶显示装置以及扫描线驱动器)
图1示出了液晶显示装置的一例。在一对衬底的一方，形成横向延伸的多条扫描线10，另一方形成纵向延伸的多条数据线20，在两个衬底之间封入液晶30。在一方衬底上的多个像素区域40中的每个，形成一端连接至扫描线10、另一端连接至液晶30的作为像素开关的例如薄膜二极管(TFD)50。作为该薄膜二极管50，例如可以使用MIM(金属-绝缘膜-金属)元件。
在图1中，示出了用于驱动多条扫描线10的扫描线驱动器IC60和用于驱动多条数据线20的数据线驱动器IC 70。本发明的电源电路，例如安装在需要提供50V以上的高电压的扫描线驱动器IC60。如图1所示，扫描线驱动器IC 60包括电源电路100和扫描线驱动部80，该扫描线驱动部80根据该电源电路100的电压驱动多条扫描线10。
(电源电路)
图2示出了图1的内置于扫描线驱动器IC 60的电源电路100的一例。图2所示的电源电路100包括降压电路110和升压电路120。另外，电源电路100与第一电源线130、第二电源线132、第三电源线134、以及第四电源线136连接。图3示出了第一电源线～第四电源线130～136的电位的一例。提供给第一电源线130的第一电位是接地电源电位(VSS)，提供给第二电源线132的电位是逻辑电源电路电源电位(VDD)。
降压电路110与提供第一电位VSS的第一电源线130和提供第二电位VDD的第二电源线132连接，以第一电位VSS为基准，向第三电源线134提供基于第一电位和上述第二电位之间的差(VDD-VSS)降压的负极性的第三电位VEE。
升压电路120与上述第一电源线～第三电源线130～134连接，以第二电位VDD为基准，向第四电源线136提供基于上述第一电位和上述第三电位之间的差(VSS-VEE)升压的正极性的第四电位VDDH。
在本实施形式中，VSS＝0V、VDD＝+5V、VEE＝-25V、VDDH＝+55V，但各电位只是一个实施例。
图4示出了在开关调整器中形成降压电路110、在电荷泵中形成升压电路120的电路图。该开关调整器110包括线圈(感应元件)112、二极管114、第一开关晶体管(第一开关元件)116、以及第一电容器118。线圈112的一端连接至第一电源线130。二极管114在第一电源线130和第三电源线134之间与线圈112串联地逆向连接。即，二极管114的阴极连接至线圈112的另一端，阳极连接至第三电源线134。第一开关晶体管116连接至感应元件112和二极管之间的节点N1和第二电源线132，是根据第一时钟信号CK1被开/关控制的P型晶体管。第一电容器118在第一电源线130和第三电源线134之间，与感应元件112和二极管114并联连接。第三电源线136的第三电位VEE由第一电容器118进行平滑化。
电荷泵120包括第二开关晶体管121～第五开关晶体管(第二开关元件～第五开关元件)124、第二电容器125和第三电容器126。第二开关晶体管121和第三开关晶体管122串联连接至第一电源线130和第四电源线136之间，被互补驱动。第四开关晶体管123和第五开关晶体管124串联连接至第二电源线132和第三电源线134之间，被互补驱动。第二开关晶体管121和第四开关晶体管123是P型晶体管，第三开关晶体管122和第五开关晶体管124是N型晶体管。
第二电容器125连接至第二开关晶体管121和第三开关晶体管122之间的节点N2、以及第四开关晶体管123和第五开关晶体管124的节点N3。第三电容器126连接至第三电源线134和第四电源线136之间。
在图5中，示出了向上述降压电路110、升压电路120提供第一时钟信号CK1、第二时钟信号CK2的时钟提供系。时钟信号生成电路140根据第一电位VSS、第二电位VDD生成第一时钟信号CK1、第二时钟信号CK2。第一电平移位器141将第一时钟信号CK1电平移位至第二电位和第三电位之间的电压(VDD-VEE)，提供给第一开关晶体管116的栅极。第二电平移位器142和第三电平移位器143将第二时钟信号CK2电平移位至第一电位和第四电位之间的电压(VDDH-VSS)，提供给第二开关晶体管121和第三开关晶体管122的栅极。第四电平移位器144和第五电平移位器145将第二时钟信号CK2电平移位至第二电位和第三电位之间的电压(VDD-VEE)，提供给第四开关晶体管123和第五开关晶体管124的栅极。并且，可以删除第三电平移位器143和第五电平移位器145，将第二电平移位器142兼用为第二开关晶体管121和第三开关晶体管122，将第四电平移位器144兼用为第四开关晶体管123和第五开关晶体管124。
(降压电路的工作说明)
图6是图4和图5的电源电路中的降压电路(开关调整器)110工作时序图。图6示出的第一时钟信号CK1被电平移位输入至图5所示的第一开关晶体管116的栅极。由于该第一开关晶体管116是P型晶体管，当第一时钟信号CK1为LOW时接通，HIGH时断开。
当第一开关晶体管116接通时，节点N1的电位成为第二电位VDD。因此，通过第一开关晶体管116，在线圈112形成电流I(L)(参照图6)。此时，用于在线圈112生成感应电动势的能量(电荷)蓄积在线圈112中。并且，在该电源电路100的驱动开始前，由于VDD＝VSS＝0V，初始状态的第三电源线134的电位是接地电位。由于当第一开关晶体管112接通时，二极管114中施加逆电压，因此，二极管114成为非接通。
其后，当第一时钟信号CK1的电位为HIGH时，第一开关晶体管116断开。此时，通电流I(L)直至蓄积在线圈112的电荷移动至第一电容器118(参照图6)。在线圈112中，由于在防止电流I(L)的流动的方向生成感应电动势，根据该感应电动势，在第三电源线134出现降压电位(反转升压电位)VEE，该降压电位VEE是以第一电源线130的第一电位(VSS)为基准的负极性电位。二极管114只在通电流I(L)的期间接通，将节点N1的电位设定为第三电位VEE(参照图6)，而其他时候成为非接通，不产生电流I(L)的逆电流。
并且，通过反复第一开关晶体管116的接通和断开动作，第三电源线134的第三电位VEE由第一电容器116被平滑化。
如上所述，降压电路(开关调整器)110以第一电位VSS为基准，基于第一电位和第二电位之间的差(VDD-VSS)降压的负极性的第三电位VEE提供给第三电源线134。
(升压电路的动作)
图7是图5所示的第二时钟信号(升压时钟)CK2的波形图。在第二时钟信号CK2成为HIGH的第一期间，第二开关晶体管121和第四开关晶体管123成为断开，第三开关晶体管122和第五开关晶体管124成为接通。因此，第二电容器125的一端通过第三开关晶体管122连接至第一电源线130，其另一端通过第五开关晶体管124连接至第三电源线134。就这样，在第二电容器125的两端施加电位差(VSS-VEE)的电压，并蓄积与其相当的电荷。
在第一期间之后的第二期间，第二时钟信号CK2成为LOW。因此，第二开关晶体管121和第四开关晶体管123成为接通，第三开关晶体管122和第五开关晶体管124成为断开。
因此，第二电容器125的一端通过第二开关晶体管121连接至第四电源线136，其另一端通过第四开关晶体管123连接至第二电源线132。
在第二期间中，由于蓄积相当于电位差(VSS-VEE)的电荷的第二电容器125的另一端的电位从第三电位VEE移位至第二电位VDD，因此，第二电容器125的一端的电位也进行相同的移位。
因此，作为连接至第二电容器125的一端的第四电源线136的第四电位VDDH，出现所谓电位(VSS-VEE+VDD)的升压电位。例如，当VSS＝0V、VDD＝+5V、VEE＝-25V时，第三电位VDDH＝+30V。另外，第三电源线134和第四电源线136的电位差成为电位差(VDDH-VEE)＝30-(-25)＝+55V。通过反复该第一期间和第二期间，在第三电容器126的两端维持电位差(VDDH-VEE)的电压。
(电源电路的剖面结构)
在图5所示的元件中，线圈112、第一电容器～第三电容器118、125、126的各元件成为扫描线驱动器IC 60的外设部件，其他元件可以形成在半导体衬底上。
图8示出了图5所示的第一开关晶体管(P型晶体管)116和二极管114的剖面结构。P型晶体管116形成在具有低电压(LV)型三重势阱结构的P型半导体衬底150上。
P型半导体衬底150上的晶体管形成区域的最深部的第一层势阱152是高耐压N型势阱。在第一层势阱152内形成的第二层势阱154是低耐压N型势阱。在第二层势阱154内形成P型晶体管116的源极逻辑势阱156和漏极逻辑势阱158，在其中间的通过沟道区域和栅极绝缘层对置的位置形成栅极159。另外，在第二层势阱154内形成N型触点(contact)160。该N型触点160和逻辑势阱156连接有第二电源线132。
在P型半导体衬底150中，设置有与高耐压N型势阱邻接的高耐压P型势阱170。在该高耐压P型势阱170内形成N型势阱172。并且，通过高耐压P型势阱170和N型势阱172的PN结(接合)，形成二极管114。
另外，在高耐压P型势阱170内形成P型触点174，该P型触点与第三电源线134连接。并且，N型势阱172通过配线176与漏极逻辑势阱158连接。
在此，由N型触点160设定在第二电位VDD(例如+5V)的第二层势阱154通过第一层势阱(高耐压N型势阱)152与由P型触点174设定在第三电位VEE(例如-25V)的高耐压P型势阱170隔离。因此，第二层势阱154可以形成不是高耐压N型势阱的低耐压N型势阱。
与此相对，在高电压(HV)型三重势阱结构中，如图9所示，由于P型半导体衬底180设定在第一电位(VSS)，因此，第一层势阱182设定在比P型半导体衬底180高的第四电位VDDH(例如+30V)，在其第一层势阱182内形成的第二层势阱184成为第三电位VEE(例如-25V)。因此，需要将第一层势阱182形成为高耐压N型势阱的同时，形成在其中的第二层势阱184形成高耐压P型势阱。
在本实施形式中，由于第二层势阱154形成低耐压势阱，因此可以节省分步成本。
作为本实施形式的其他效果，由于由开关调整器构成降压电路110，与将降压电路110由多级(段)电荷泵构成的时候比较，可以缩小布置面积。例如，在获得供给电压的4倍电压的多级电荷泵中，在IC内部至少需要4个开关晶体管，而在开关调整器110中，如图4所示，只需在IC内部设置一个开关晶体管116和一个二极管114。
作为IC的外设部件，在开关调整器110中需要一个线圈112和一个电容器118，而在4倍降压的多级电荷泵中需要至少4个电容器，外设部件数也少。并且，将如图4所示的二极管114作为外设部件，也可以减少外设部件数。
在本实施形式的电源电路100中，消耗电流也少。即，在开关调整器110中只需要一个开关晶体管116。而在4倍降压的多级电荷泵中由于需要至少4个开关晶体管，因此，充电电流大，消耗电流也多。
因此，可以减少具有本实施形式的显示装置的电子设备的消耗电流。特别是，适合在用电池驱动的便携设备例如图10所示的手机190中使用本实施形式的显示装置。
并且，本发明并不限于上述的实施形式，在本发明的主旨范围内可以有多种变形形式。例如，设置在降压电路110的后级的升压电路120不限于图4和图5的结构，而例如可以将升压电路120作为多级电荷泵，增加升压倍数。
图11是示出在降压电路110的前级附加前置升压电路210的电源电路200的框图。在此，在图11中，与图2具有相同功能的部件标上相同符号。在图11中，提供给前置升压电路210的两种电位作为第一电位VSS和第五电位VDD。另外，在图11中，第二电位是VDDH1、第四电位是VDDH2。
在图12中，说明了提供给图11所示的电源电路的第一电位VSS和第五电位VDD，由电源电路200生成的第二电位VDDH1、第三电位VEE、以及第四电位VDDH2。例如，第一电位VSS＝0V(接地电源电位)，第五电位VDD＝5V(逻辑电源电路电源电位)。
图11所示的前置升压电路210与第一电源线130和第五电源线138连接，以第一电位VSS为基准，将基于第一电位VSS和第五电位VDD之间的差升压的第二电位VDDH1提供给第二电源线132。降压电路110和升压电路120具有上述的结构。此时，由于提供给降压电路110和升压电路120的第二电位VDDH1比逻辑电源电路电源电位VDD大，可以使第三电位VEE和第四电位VDDH2的绝对值比图3大。
前置升压电路210可以由开关调整器或电荷泵的任一种构成。图13是示出构成前置升压电路210的开关调整器的一例的电路图。该开关调整器210包括感应元件(线圈)212、二极管214、开关晶体管216、以及电容器218。线圈212的一端与第五电源线138连接。二极管214的阳极与线圈212的另一端连接，二极管214的阴极与第二电源线132连接。开关晶体管216是N型晶体管，其源极与第一电源线130连接，其漏极与线圈212和二极管214之间的节点连接。电容器218连接至第一电源线130和第二电源线132之间。
在该开关调整器210中，当输入至开关晶体管216的栅极的时钟信号成为HIGH时，开关晶体管210成为接通，按第五电源线138→线圈212→开关晶体管216→第一电源线130的顺序通电流。通过此时的电流，用于生成感应电动势的能量(电荷)蓄积在线圈212。时钟信号成为LOW时开关晶体管216断开，二极管214导通，蓄积在线圈212的电荷移动至电容器218，在第二电位线132出现作为升压电位的第二电位VDDH1。并且，在接通电源后的初始状态中，由于第二电位线132的电位是0V，直至进行升压动作第二电位VDDH1成为VDD以上，无论开关晶体管216的接通、断开，二极管214都处于导通状态。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
符号说明
10扫描线、20数据线、30液晶、40像素、50像素开关(薄膜二极管)、60扫描线驱动器IC、70数据线驱动器IC、80扫描线驱动部、100电源电路、110降压电路(开关调整器)、112感应元件(线圈)、114二极管、116第一开关晶体管、118第一电容器、120升压电路(电荷泵)、121第二开关晶体管、122第二开关晶体管、123第三开关晶体管、124第四开关晶体管、125第二电容器、126第三电容器、130第一电源线、132第二电源线、134第三电源线、136第四电源线、138第五电位、140时钟信号生成电路、141第一电平移位器、142第二电平移位器、143第三电平移位器、144第四电平移位器、145第五电平移位器、150 P型半导体衬底、152第一层势阱(高耐压N型势阱)、154第二层势阱(低耐压N型势阱)、156源极逻辑势阱、158漏极逻辑势阱、159栅极、160 N型触点、170高耐压P型势阱、172 N型势阱、174 P型触点、176配线、180 P型半导体衬底、182高耐压第一层势阱、184高耐压第二层势阱、190手机、200电源电路、210前置升压电路、212感应元件(线圈)、214二极管、216开关晶体管、218电容器

Claims (16)

1.一种电源电路，其特征在于，包括：
降压电路，其与提供第一电位的第一电源线和提供第二电位的第二电源线连接，并以所述第一电位为基准向第三电源线提供基于所述第一电位和所述第二电位之间的差降压的负极性的第三电位；
升压电路，其与所述第一电源线至第三电源线连接，以所述第二电位为基准向第四电源线提供基于所述第一电位和所述第三电位之间的差升压的正极性的第四电位；
所述降压电路由开关调整器构成。
2.根据权利要求1所述的电源电路，其特征在于，所述开关调整器包括：
感应元件，其一端连接至所述第一电源线；
二极管，其阴极连接至所述感应元件的另一端，其阳极连接至所述第三电源线；
第一开关元件，连接至所述感应元件和所述二极管之间的节点和所述第二电源线，基于时钟信号被开/关控制；以及
第一电容器，设置在所述第一电源线和所述第三电源线之间，与所述感应元件和所述二极管并联连接。
3.根据权利要求2所述的电源电路，其特征在于：
所述第一开关元件是形成在具有三重势阱结构的P型半导体衬底的P型晶体管；
所述P型半导体衬底的最深部的第一层势阱是高耐压N型势阱，在所述第一层势阱内形成的第二层势阱是低耐压N型势阱，在所述第二层势阱内形成P型晶体管的源极逻辑势阱和漏极逻辑势阱。
4.根据权利要求3所述的电源电路，其特征在于：在所述低耐压N型势阱内还设置有N型触点，所述第二电源线与所述源极逻辑势阱和所述N型触点连接。
5.根据权利要求4所述的电源电路，其特征在于，所述P型半导体衬底包括：
高耐压P型势阱，与所述高耐压N型势阱邻接设置；
N型势阱，设置在所述高耐压P型势阱内；
所述二极管由所述高耐压P型势阱和所述N型势阱之间的PN结形成。
6.根据权利要求5所述的电源电路，其特征在于：在所述高耐压P型势阱内还设置有P型触点，所述P型触点与所述第三电源线连接。
7.根据权利要求5所述的电源电路，其特征在于：所述N型势阱通过配线与所述漏极逻辑势阱连接。
8.根据权利要求1所述的电源电路，其特征在于：所述升压电路是电荷泵。
9.根据权利要求8所述的电源电路，其特征在于，所述电荷泵包括：
第二开关元件和第三开关元件，串联连接至所述第一电源线和第四电源线之间，被互补驱动；
第四开关元件和第五开关元件，串联连接在所述第二电源线和第三电源线之间，被互补驱动；
第二电容器，连接至所述第二开关元件和第三开关元件之间的节点以及所述第四开关元件和第五开关元件的节点；以及
第三电容器，连接在所述第三电源线和第四电源线之间。
10.根据权利要求1至9中任一项所述的电源电路，其特征在于：
所述第一电位是接地电源电位(VSS)，所述第二电位是逻辑电源电路电源电位(VDD)。
11.根据权利要求1至9中任一项所述的电源电路，其特征在于，还包括设置在所述降压电路的前级的前置升压电路和第五电源线；
所述前置升压电路与所述第一电源线和第五电源线连接，以所述第一电位为基准，将基于所述第一电位和所述第五电位之间的差升压的所述第二电位提供给所述第二电源线。
12.根据权利要求11所述的电源电路，其特征在于：所述前置升压电路由开关调整器或电荷泵构成。
13.根据权利要求11所述的电源电路，其特征在于：所述第一电位是接地电源电位(VSS)，所述第五电位是逻辑电源电路电源电位(VDD)。
14.一种驱动器IC，其特征在于，包括：
权利要求1所述的电源电路；
扫描线驱动部，基于来自所述电源电路的电压驱动扫描线。
15.一种液晶显示装置，其特征在于，包括权利要求14所述的驱动器IC和液晶显示部，所述液晶显示部包括：
多条扫描线；
多条数据线；
薄膜二极管和液晶元件，串联连接在所述多条扫描线的一条和所述多条数据线的一条之间；
所述驱动器IC连接在所述多条扫描线。
16.一种电子设备，其特征在于，包括权利要求15所述的液晶显示装置。
CNB2005100537845A 2004-03-12 2005-03-11 电源电路、用其的驱动器ic、液晶显示装置及电子设备 Expired - Fee Related CN100481195C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004070988 2004-03-12
JP2004070988A JP4075830B2 (ja) 2004-03-12 2004-03-12 電源回路並びにそれを用いたドライバｉｃ、液晶表示装置及び電子機器

Publications (2)

Publication Number Publication Date
CN1667688A true CN1667688A (zh) 2005-09-14
CN100481195C CN100481195C (zh) 2009-04-22

Family

ID=34918557

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100537845A Expired - Fee Related CN100481195C (zh) 2004-03-12 2005-03-11 电源电路、用其的驱动器ic、液晶显示装置及电子设备

Country Status (3)

Country Link
US (1) US20050200622A1 (zh)
JP (1) JP4075830B2 (zh)
CN (1) CN100481195C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103532376A (zh) * 2013-10-28 2014-01-22 无锡中星微电子有限公司 功率电荷泵
CN103560575A (zh) * 2013-11-12 2014-02-05 京东方科技集团股份有限公司 一种供电装置和电子设备
CN103532376B (zh) * 2013-10-28 2016-11-30 无锡中感微电子股份有限公司 功率电荷泵
CN108269760A (zh) * 2016-12-30 2018-07-10 乐金显示有限公司 薄膜晶体管及其制造方法以及包括其的有机发光显示装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4841282B2 (ja) * 2006-03-24 2011-12-21 富士通セミコンダクター株式会社 電源装置の制御回路、電源装置、およびその制御方法
JP5027464B2 (ja) 2006-09-08 2012-09-19 ローム株式会社 電源装置、液晶駆動装置、表示装置
KR101604380B1 (ko) 2010-04-22 2016-03-18 삼성전자 주식회사 반도체 집적 회로 장치
KR101451492B1 (ko) * 2011-07-01 2014-10-15 시트로닉스 테크놀로지 코퍼레이션 디스플레이 패널용의 면적 절약형 구동 회로
US9898992B2 (en) 2011-07-01 2018-02-20 Sitronix Technology Corp. Area-saving driving circuit for display panel

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3978393A (en) * 1975-04-21 1976-08-31 Burroughs Corporation High efficiency switching regulator
US4679134A (en) * 1985-10-01 1987-07-07 Maxim Integrated Products, Inc. Integrated dual charge pump power supply and RS-232 transmitter/receiver
JP2515745B2 (ja) * 1986-07-14 1996-07-10 株式会社日立製作所 半導体装置の製造方法
US5102811A (en) * 1990-03-20 1992-04-07 Texas Instruments Incorporated High voltage bipolar transistor in BiCMOS
US5790393A (en) * 1997-01-22 1998-08-04 Exar Corporation Voltage multiplier with adjustable output level
US6207998B1 (en) * 1998-07-23 2001-03-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with well of different conductivity types
JP3191793B2 (ja) * 1999-01-28 2001-07-23 日本電気株式会社 電荷検出装置
JP3546783B2 (ja) * 1999-06-09 2004-07-28 セイコーエプソン株式会社 半導体記憶装置及びその製造方法
JP3726584B2 (ja) * 1999-09-16 2005-12-14 セイコーエプソン株式会社 電源回路および電気光学装置
JP4963144B2 (ja) * 2000-06-22 2012-06-27 ルネサスエレクトロニクス株式会社 半導体集積回路
JP4212791B2 (ja) * 2000-08-09 2009-01-21 シャープ株式会社 液晶表示装置ならびに携帯電子機器
JP2002189454A (ja) * 2000-12-20 2002-07-05 Seiko Epson Corp 電源回路、液晶装置及び電子機器
TW562972B (en) * 2001-02-07 2003-11-21 Toshiba Corp Driving method for flat-panel display device
US7106319B2 (en) * 2001-09-14 2006-09-12 Seiko Epson Corporation Power supply circuit, voltage conversion circuit, semiconductor device, display device, display panel, and electronic equipment

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103532376A (zh) * 2013-10-28 2014-01-22 无锡中星微电子有限公司 功率电荷泵
CN103532376B (zh) * 2013-10-28 2016-11-30 无锡中感微电子股份有限公司 功率电荷泵
CN103560575A (zh) * 2013-11-12 2014-02-05 京东方科技集团股份有限公司 一种供电装置和电子设备
US9345102B2 (en) 2013-11-12 2016-05-17 Boe Technology Group Co., Ltd. Power supply device and electronic device
CN108269760A (zh) * 2016-12-30 2018-07-10 乐金显示有限公司 薄膜晶体管及其制造方法以及包括其的有机发光显示装置
CN108269760B (zh) * 2016-12-30 2021-11-12 乐金显示有限公司 薄膜晶体管及其制造方法以及包括其的有机发光显示装置

Also Published As

Publication number Publication date
CN100481195C (zh) 2009-04-22
JP4075830B2 (ja) 2008-04-16
JP2005261129A (ja) 2005-09-22
US20050200622A1 (en) 2005-09-15

Similar Documents

Publication Publication Date Title
CN1308906C (zh) 液晶显示装置
CN1166980C (zh) 有源矩阵液晶显示装置
CN1667688A (zh) 电源电路、用其的驱动器ic、液晶显示装置及电子设备
TW529003B (en) Power voltage conversion circuit and its control method, display device and portable terminal apparatus
CN1175018A (zh) 具有后栅偏压升压的多级升压电路
CN105045438B (zh) 一种触控显示电路及其驱动方法、显示装置
CN1941577A (zh) 升压电路
CN104898888A (zh) 一种内嵌式触摸显示屏、其驱动方法及显示装置
CN1783702A (zh) 时钟生成电路及具有该电路的显示设备
CN1777031A (zh) 自举电路及其驱动方法
CN103460602A (zh) 缓冲电路以及缓冲电路的驱动方法
US20050225377A1 (en) Boost circuit and semiconductor integrated circuit
US20080136991A1 (en) Dc/dc converter and liquid crystal display
CN110164375A (zh) 像素补偿电路、驱动方法、电致发光显示面板及显示装置
CN105679224A (zh) 移位寄存器电路、栅极驱动器及显示设备
CN1386255A (zh) 显示装置及使用该装置的便携式终端装置
CN1233093C (zh) 驱动电路
CN106611586A (zh) 像素驱动电路、驱动方法、有机发光显示面板及显示装置
CN106057138B (zh) 电源电路、栅极驱动电路及显示模块
CN1909232A (zh) 半导体集成电路
CN1812267A (zh) 驱动电路
CN1904704A (zh) 显示装置
CN1123110C (zh) 产生负电压的电路装置
JP5027464B2 (ja) 電源装置、液晶駆動装置、表示装置
CN1786802A (zh) 电光装置及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090422

Termination date: 20200311

CF01 Termination of patent right due to non-payment of annual fee