CN1649170A - 金属接触结构与其制造方法 - Google Patents

金属接触结构与其制造方法 Download PDF

Info

Publication number
CN1649170A
CN1649170A CNA2005100004003A CN200510000400A CN1649170A CN 1649170 A CN1649170 A CN 1649170A CN A2005100004003 A CNA2005100004003 A CN A2005100004003A CN 200510000400 A CN200510000400 A CN 200510000400A CN 1649170 A CN1649170 A CN 1649170A
Authority
CN
China
Prior art keywords
metal
semiconductor device
layer
dielectric layer
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100004003A
Other languages
English (en)
Other versions
CN100376036C (zh
Inventor
林俊杰
柯志欣
李文钦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1649170A publication Critical patent/CN1649170A/zh
Application granted granted Critical
Publication of CN100376036C publication Critical patent/CN100376036C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种具有金属接触的半导体器件。在较佳的实施例之中，提供一金属接触穿过内层介电层并与金属结构，例如晶体管的金属栅极作电接触。在金属接触与金属结构之间提供一导电层。所述导电层提供一个或多个功能以作为阻障层、连结层或蚀刻终止层。所述导电层较佳为元素金属、金属合金、金属氮化物、金属氧化物或由以上材料所形成的混合物。在另一个实施例之中，所述导电层由多晶硅组成。

Description

金属接触结构与其制造方法
技术领域
本发明涉及一种半导体器件，特别是涉及一种适用于半导体器件的金属接触结构。
背景技术
互补金属氧化物半导体(Complementary Metal-Oxide Semiconductor，CMOS)技术，是现今用于构建超大规模集成电路(Ultra Large ScaleIntegrated Circuits，ULSI)的主要半导体技术。目前典型的互补金属氧化物半导体晶体管是使用多晶硅当作栅极的N型金属氧化物半导体晶体管与P型互补金属氧化物半导体晶体管，其中多晶硅掺杂N型杂质而形成N型金属氧化物半导体晶体管，而多晶硅掺杂P型杂质而形成P型金属氧化物半导体晶体管。
一般而言一内层介电层形成并覆盖于互补金属氧化物半导体晶体管之上，一接触插塞形成并穿过内层介电层连接到多晶硅栅极，典型的接触插塞以金属，例如铜或钨加以填充。为了改良金属与多晶硅之间的接触，多晶硅的表面通常是硅化物。
然而，多晶硅栅极通常会出现栅极缺乏的问题，而且不容易最佳化起始电压。更有甚者，多晶硅栅极掺杂的数量会受到限制，因而限制了以掺杂来改善起始电压的效力。这将会限制多晶硅结构，例如多晶硅栅极的数量与栅极的特征尺寸(feature size)，而使多晶硅结构的数量可能会减少。
为了解决这些问题，目前已经开始尝试使用金属栅极。一般而言金属栅极可容许更小的信道设计并容许，例如，透过使用具有不同操作特性的金属以最佳化起始电极。
然而，金属栅极的操作特性，特别是金属栅极的功函数，可能会被内层金属接触所改变。当金属栅极的功函数发生改变时，很难设计出可以在已知并可预测的模式下运作的电路。由于功函数的改变对器件的操作具有显著的影响，使得这个问题在更小尺寸，例如65nm(纳米)或小于65nm的设计中变得越来越棘手。
因此需要一种金属接触结构使栅极的功函数基能够实质固定。
发明内容
本发明的实施例提供用于半导体器件的金属对金属的接触结构，以解决或减缓以上所述的问题，并达成技术上的进步。
在本发明的一个实施例之中，接触结构穿过内层介电层连接到形成于基底之上的金属结构。金属结构可以是，例如，晶体管的金属栅极或是中间金属层接触垫。接触结构较佳包括位于金属接触与金属结构之间的导电层。在本发明的一个实施例之中，导电层由多晶硅组成。
在本发明的第一个实施例之中，金属结构，例如金属栅极，是依照公知的制程技术所形成的。一内层介电层形成于金属结构之上，一接触窗穿过金属结构上方的内层介电层而形成。在接触窗之内形成一导电层，并以导电材料填充接触窗。在本发明的一个实施例之中，导电层可以是，例如，元素金属、金属合金、金属硅化物、金属氮化物、金属氧化物或者是以上材料所形成的混合物。在另一个实施例之中，导电层可由多晶硅形成。
在本发明的第二个实施例之中，金属结构，例如金属栅极，是依照公知的制程技术所形成的。在至少一部份金属结构之上形成并图案化一导电层。在金属结构之上形成一内层介电层，并且形成一接触窗穿过金属结构上的内层介电层。以导电材料填充接触窗。在本发明的一个实施例之中，导电层可以是，例如，元素金属、金属合金、金属硅化物、金属氮化物、金属氧化物或者是以上材料所形成的混合物。在另一个实施例之中，导电层可由多晶硅形成。
附图说明
以上所述的内容配合下述各项图标说明，读者将更了解发明的内容与技术优势，其中：
图1a至图1e是根据本发明的第一个实施例所绘示的晶片剖面示意图，描述形成金属接触结构的制作流程；
图2a至图2f是根据本发明的第二个实施例所绘示的晶片剖面示意图，描述形成金属接触结构的制作流程。
主要组件符号说明
100、200：晶片            102：基底
104：晶体管               112：金属栅极
118：源极/漏极区          116：栅介电层
120：间隙壁               122：第一内层介电层
124、240：第二内层介电层  130、250：接触窗
140、230：第一导电层      150、260：第二金属层
具体实施方式
以下将探讨本发明的较佳实施例的制备与使用。然而值得注意的是，本发明提供了许多可以运用于不同特定环境之下的创新观念。特别是，本发明所描述是在晶体管的金属栅极结构与金属接触之间形成金属对金属的接触的方法。然而熟悉此技术者应理解，此处所描述的制程可以运用于形成任何可能使用金属对金属接触的器件或结构。因此，这里所讨论的特殊实施例只是在描绘本发明的制备与使用方法，并非在限制本发明的实施范围。
此处所探讨的实施例特别适用于特征尺寸小于或等于65nm的器件或结构设计。如同以上所述，金属栅极若对控制起始电压的能力具有较高的水准，金属栅极便能够容许更小的信道设计。然而，为了符合此优势，栅极必须与接触形成良好的导电连结，并且限制在金属栅极与接触之间金属特有的交互扩散(interdiffusion)率。因此，本发明在金属栅极与金属接触之间提供了一导电层。此导电层的材料可以是，元素金属、金属合金、金属氮化物、金属氧化物、多晶硅或以上材料所形成的混合物或相似物质。在此较佳的实施例之中，导电层被选择作为一个连结层，在金属栅极与金属接触之间提供较好的电接触；同时作为一个阻障层，以限制金属栅极与金属接触之间的交互扩散率。进一步，在一些实施例之中此导电层被选择在构建流程中作为蚀刻终止层的适当材料。
图1a至图1e是显示部分半导体晶片100的剖面示意图，描述本发明的第一个方法实施例中的不同步骤。此制程由图1a开始，其中晶片100具有一基底102，而晶体管104形成在基底102之上。基底102较佳为硅基底，一般为非掺杂的硅基底但也可以为掺杂基底。其它材料，例如锗、硅锗、渐层硅锗、绝缘层中有半导体、碳、石英、蓝宝石以及玻璃，而上述的氧化物也可以作为基底102的替代物。
晶体管104包括一金属栅极112、源极/漏极区118以及形成于栅极1 12与基底102之间的栅介电层116。间隙壁120沿着栅极112形成。可以加入第一内层介电层122以填充器件之间的缺口并形成实质平坦的表面。第一内层介电层122的平坦表面通常由化学机械研磨所形成，其中栅极112被用来作为研磨终止层。显示于图1a的结构可以由此公知的标准制层所形成，并且此结构可以包括N型互补金属氧化物半导体结构或P型互补金属氧化物半导体结构或两者的混合。
栅介电层116较佳为高介电系数的介电材料层，如含硅材料、含氧材料、含氮材料或其它类似材料。栅介电层116也可以由介电常数大约小于等于50的过渡金属氧化物组成。栅介电层116的电性氧化层厚度(electrical oxide thickness，EOT)较佳大约为小于或等于50(埃)。
栅极112可以包括由元素金属、金属合金、金属氮化物、金属氧化物或以上材料的混合物或相似物质形成的一层或多层结构，例如，双层金属层栅极。合适的材料包括钛、氮化钛、钼、钽、铝、氮化钽、钌、铌、锆、钨、镍、氮化钼、钴、氧化钌、锰、铂、铜、铒、银、钯、铱或以上材料的混合物。然而栅极112的材料更佳为包括锆、铒、铝或以上材料的混合物或相似材料，厚度小于或等于100。
第二内层介电层124沉积于第一内层介电层122与栅极112之上。典型的第一内层介电层122和第二内层介电层124包括利用沉积技术，例如化学气相沉积法所沉积的氧化硅。
图1b是显示在图1a中的晶片100的第二内层介电层124内形成接触窗130之后的示意图。接触窗130在金属导线(未显示)与随后的介电层(未显示)之间提供电接触，其中金属导线形成于第二介电层124之上。此第二介电层124是由公知的微影技术加以图案化。一般而言，微影技术包括沉积一光阻材料并将此光阻材料遮蔽、曝光、显影以曝露部分的第二内层介电层124。而余留下来的光阻材料可以在接下来的制程步骤之中，例如蚀刻，保护位于其下方的材料。在此较佳的实施例之中，光阻材料被用来制作图案化的掩模以决定接触窗130的外型。而蚀刻制程可以是等向蚀刻或非等向蚀刻，但较佳为非等向干式蚀刻制程。
图1c是显示图1b中的晶片100在形成第一导电层140之后的示意图。第一导电层140较佳由元素金属、金属合金、金属硅化物、金属氮化物、金属氧化物或以上材料的混合物或相似物质所形成。合适的材料包括钛、氮化钛、钼、钽、铝、氮化钽、钌、铌、锆、钨、镍、氮化钼、钴、氧化钌、锰、铂、铜、铒、银、钯、铱或以上材料的混合物。然而栅极112更一步可以为包括锆、铒、铝或以上材料的混合物或相似材料。第一导电层140更佳为与栅极112不同型态的金属。由此，选择第一导电层140使第一导电层140成为栅极112与第二金属层150(请参照以下所讨论的图1d)之间的连结层。在此较佳的实施例之中，栅极112可以由锆、铒、铝或以上材料的混合物或相似材料所形成，而第一导电层140则包括氮化钛、氮化钽或相似材料。
第一导电层140可以由，例如溅镀或化学气相沉积形成。第一导电(金属)层140的厚度较佳大约为50至100，更佳为大约100。
在另一个实施例之中，第一导电层140包含一半导体材料例如，多晶硅、非晶硅或相似材料，但较佳为多晶硅。此多晶硅可以是沉积的掺杂多晶硅或沉积的非掺杂多晶硅。例如，第一导电层140可以由低压化学气相沉积法沉积非掺杂的多晶硅而形成。此多晶硅可以用其它n型掺质加以掺杂，例如氮、砷、锑或相似材料，或者是其它p型掺质，例如硼、铝、镓、铟或相似材料。此多晶硅也可以例如，以原位掺杂的多晶硅作熔炉沉积。
在此实施例之中，第一导电层140多晶硅的较佳厚度与栅电极112的厚度成一比例关系，大约大于或等于3。较佳的多晶硅层大约为300至1800。
图1d是显示晶片100在第一导电层140上沉积第二金属层150之后的示意图。第二金属层150较佳由元素金属、金属合金、金属硅化物、金属氮化物、金属氧化物或以上材料的混合物或相似物质所形成。第二金属层150的材料更佳为铜。其它合适的材料包括钛、氮化钛、钼、钽、铝、氮化钽、钌、铌、锆、钨、镍、氮化钼、钴、氧化钌、锰、铂、铜、铒、银、钯、铱或以上材料的混合物。
第二金属层150可以由例如溅镀或化学气相沉积形成。较佳的第二金属层150的沉积厚度必需足以完全填满接触窗130。
图1e是显示图1d中的晶片100在执行平坦化制程之后的示意图。一般平坦化晶片100的方法是使用化学机械研磨。之后，使用标准的制程技术，例如沉积并图案化金属层，使用或经由类似步骤，以完成半导体器件的构建。
图2a至图2f是根据本发明的第二个方法实施例的不同步骤所显示的晶片200部分的剖面示意图。此制程步骤由图2a开始，其中晶片200具有一晶体管形成于其上，其中晶片200之上除了没有第二内层介电层124形成之外，其它类似的组件号码请参照图1a所讨论的相同图标组件。此晶片200可以由公知的标准制程形成。
图2b是显示图2a中的晶片200，在形成并图案化第一导电层230之后的示意图。第一导电层230较佳由元素金属、金属合金、金属硅化物、金属氮化物、金属氧化物或以上材料的混合物或相似物质形成。合适的材料包括钛、氮化钛、钼、钽、铝、氮化钽、钌、铌、锆、钨、镍、氮化钼、钴、氧化钌、锰、铂、铜、铒、银、钯、铱或以上材料的混合物。然而，更佳的第一导电层230为包含氮化钛、氮化钽或其它类似的材料。更进一步，较佳的第一导电层230是与栅极112不同型态的金属或其它类似的材料。由此，选择第一导电层230使第一导电层230成为栅极112与第二金属层260之间的连结层与阻障层，请参照以下所讨论的图2d。
第一导电层230可以由例如溅镀或化学气相沉积形成。较佳的第一导电(金属)层230的厚度大约为50至100，更佳大约为100。
当第一导电层230形成时，此第一导电层230可以由公知的微影技术加以图案化。一般而言，沉积、遮蔽、曝光、显影光阻材料以曝露第一导电层230多余的部分，此部份将会被接下来的蚀刻制程移除。在此较佳实施例之中，第一导电层230由氮化钛、氮化钽或类似材料所组成，而蚀刻制程则是执行干式非等向蚀刻制程。
在另一个实施例之中，第一导电层230包含半导体材料例如，多晶硅、非晶硅或相似材料，但较佳为多晶硅。此多晶硅可以是沉积的掺杂多晶硅或沉积的非掺杂多晶硅。例如，第一导电层230可以由低压化学气相沉积法沉积非掺杂的多晶硅而形成。而此多晶硅可以用其它n型掺质加以掺杂，例如氮、砷、锑或相似材料，或者是掺杂其它p型掺质，例如硼、铝、镓、铟或相似材料。此多晶硅层也可以由，例如熔炉沉积原位掺杂的多晶硅形成。
在此实施例之中，第一导电层多晶硅的较佳厚度与栅电极112的厚度成一比例关系，大约为大于或等于3，较佳的多晶硅层厚度为300至1800。
图2c是显示图2b中的晶片200在形成第二内层介电层240之后的示意图。典型的第二内层介电层240包括利用沉积技术，例如化学气相沉积法所沉积的氧化硅。第二内层介电层240的较佳厚度大约为1,000至6,000，但更佳为大约4,000。
图2d是显示图2c中的晶片200，在第二内层介电层240内形成接触窗250之后的示意图。此第二介电层240较佳是以公知的微影与蚀刻技术加以图案化。而蚀刻制程可以是干式蚀刻或湿式蚀刻，等向蚀刻或非等向蚀刻，但较佳为非等向干式蚀刻制程。
在此实施例中，当形成接触窗250时，第一导电层230可以被当作蚀刻终止层。也就是说以上所述的蚀刻制程，较佳必须在第一导电层230与第二内层介电层240之间具有高度的蚀刻选择能力，因此，蚀刻制程对第二内层介电层240的蚀刻速率高过于蚀刻第一导电层230的速率。熟悉此技术者应了解，由于蚀刻终止层的使用，蚀刻制程不会损伤栅极112，因此本发明可提供更可预期与更稳定的操作特性。
图2e是显示图2d中的晶片200在第一导电层230上沉积第二金属层260之后的示意图。第二金属层260较佳由元素金属、金属合金、金属硅化物、金属氮化物、金属氧化物或以上材料的混合物或相似物质所形成。第二金属层260的材料更佳为铜。其它合适的材料包括钛、氮化钛、钼、钽、铝、氮化钽、钌、铌、锆、钨、镍、氮化钼、钴、氧化钌、锰、铂、铜、铒、银、钯、铱或以上材料的混合物。
第二金属层260可以由例如溅镀或化学气相沉积形成。较佳的第二金属层260的沉积厚度必需足以完全填充接触窗250。在本发明的一个实施例之中，接触窗250的厚度大约为4,000，宽度大约为90，第二金属层260的厚度较佳大约为10到600，但更佳大约为300。
图2f是显示图2e中的晶片200在执行平坦化制程之后的示意图。一般平坦化晶片200的方法是使用化学机械研磨。之后，使用标准的制程技术，例如沉积并图案化金属层，使用或经由类似步骤，以完成半导体器件的构建。
以上所述的说明书，以特定的实施例对本发明作详细描述。然而熟悉此技术者仍可在未超出本发明的精神范围内加以变化与润饰。因此说明书与图标并非用以限制本发明，而以上所述的变化与润饰皆包含于本发明的权利要求范围之内。例如，虽然本发明的说明书仅描述了一个晶体管的构建，但须注意的是，本发明的范围可以延伸至多个晶体管的构建，或者任何因运用金属对金属接触结构而获益的半导体结构。
虽然说明书已经详细描述本发明的个别实施例，但必须注意的是，本发明的范围并未因此受到限制，任何变更与润饰都包括在所述的权利要求的范围之内，例如不同型式的材料与不同的厚度范围。因此，本发明的范围可以扩及其它结构与材料，而说明书与图标只是一种描述而非限制本发明的范围。

Claims (20)

1.一种半导体器件，所述器件至少包括：
一半导体基底，所述半导体基底具有一晶体管形成于其上，所述晶体管具有一金属栅极；
一内层介电层，所述内层介电层覆盖于所述金属栅极之上；以及
一接触窗，所述接触窗穿过所述内层介电层到所述金属栅极而形成，其中所述接触窗之内填充一第一金属层，以及其中一导电层沉积于所述第一金属层与所述金属栅极之间。
2.如权利要求1所述的半导体器件，其中组成所述金属栅极的材料选自于一组由元素金属、金属合金、金属氮化物、金属氧化物以及以上材料形成的混合物所组成的材料。
3.如权利要求1所述的半导体器件，其中所述导电层是多晶硅、元素金属、金属合金、金属硅化物、金属氮化物、金属氧化物或以上材料所形成的混合物。
4.如权利要求1所述的半导体器件，更包括位于所述栅极与所述半导体之间的一栅介电层。
5.如权利要求4所述的半导体器件，其中所述栅介电层是具有小于等于50的介电常数的一过渡金属氧化物。
6.如权利要求4所述的半导体器件，其中所述栅介电层是含硅材料、含氧材料或是含氮材料。
7.如权利要求1所述的半导体器件，其中所述第一金属层是元素金属、金属合金、金属硅化物、金属氮化物、金属氧化物或以上材料所形成的混合物。
8.一种半导体器件的形成方法，所述方法至少包括：
提供一基底；
在所述基底上形成一栅介电层；
在所述栅介电层之上形成一金属栅极。
在所述基底之上与所述金属栅极邻接处形成漏极/源极区；
在所述金属栅极上形成一内层介电层；
在所述内层介电层之内形成一接触窗，使至少部分的所述接触窗位于所述金属栅极之上；
在所述接触窗之内形成一导电层，使所述导电层与所述金属栅极电接触；以及
在所述接触窗内的所述导电层上形成一金属接触。
9.如权利要求8所述的半导体器件的形成方法，其中组成所述金属栅极的材料是选自于一组由元素金属、金属合金、金属氮化物、金属氧化物以及以上材料形成的混合物所组成的材料。
10.如权利要求8所述的半导体器件的形成方法，其中所述导电层是多晶硅、元素金属、金属合金、金属硅化物、金属氮化物、金属氧化物或以上材料所形成的混合物。
11.如权利要求8所述的半导体器件的形成方法，其中所述栅介电层是由介电常数小于等于50的过渡金属氧化物所组成的。
12.如权利要求11所述的半导体器件的形成方法，其中所述栅介电层是含硅材料、含氧材料或是含氮材料。
13.如权利要求11所述的半导体器件的形成方法，其中所述金属接触是元素金属、金属合金、金属硅化物、金属氮化物、金属氧化物或以上材料所形成的混合物。
14.一种半导体器件的形成方法，所述方法至少包括：
提供一基底，所述基底具有一晶体管形成于其上，所述晶体管具有一金属栅极；
提供一第一导电层，所述第一导电层位于所述金属栅极之上，使至少部分的所述第一导电层与所述金属栅极电接触；
在所述第一导电层之上沉积一内层介电层；
在所述内层介电层之内形成一接触窗，使所述接触窗能将至少一部份的所述第一导电层暴露出来；以及
在所述接触窗内的所述第一导电层上形成一金属接触。
15.如权利要求14所述的半导体器件的形成方法，其中一介电层沉积于所述金属栅极与所述基底之间。
16.如权利要求14所述的半导体器件的形成方法，其中所述第一导电层是元素金属、金属合金、金属硅化物、金属氮化物、金属氧化物或以上材料所形成的混合物。
17.如权利要求14所述的半导体器件的形成方法，其中所述介电层是由介电常数小于等于50的过渡金属氧化物组成。
18.如权利要求17所述的半导体器件的形成方法，其中所述介电层是含硅材料、含氧材料或是含氮材料。
19.如权利要求17所述的半导体器件的形成方法，所述金属栅极是元素金属、金属合金、金属氮化物、金属氧化物或以上所述材料形成的混合物。
20.如权利要求14所述的半导体器件的形成方法，其中组成所述金属接触的材料是选自于一组由元素金属、金属合金、金属硅化物、金属氮化物、金属氧化物或以上材料形成的混合物所组成的材料。
CNB2005100004003A 2004-01-09 2005-01-10 金属接触结构与其制造方法 Active CN100376036C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US53530304P 2004-01-09 2004-01-09
US60/535,303 2004-01-09
US10/835,100 2004-04-29
US10/835,100 US20050151166A1 (en) 2004-01-09 2004-04-29 Metal contact structure and method of manufacture

Publications (2)

Publication Number Publication Date
CN1649170A true CN1649170A (zh) 2005-08-03
CN100376036C CN100376036C (zh) 2008-03-19

Family

ID=34743066

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100004003A Active CN100376036C (zh) 2004-01-09 2005-01-10 金属接触结构与其制造方法

Country Status (5)

Country Link
US (1) US20050151166A1 (zh)
JP (1) JP2005203773A (zh)
CN (1) CN100376036C (zh)
SG (1) SG113555A1 (zh)
TW (1) TW200524070A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681291A (zh) * 2012-09-12 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种金属硅化物的形成方法
CN107533962A (zh) * 2015-05-01 2018-01-02 应用材料公司 经由原子层沉积(ald)循环选择性沉积金属硅化物的方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7592645B2 (en) 2004-12-08 2009-09-22 Canon Kabushiki Kaisha Photoelectric conversion device and method for producing photoelectric conversion device
US7968394B2 (en) 2005-12-16 2011-06-28 Freescale Semiconductor, Inc. Transistor with immersed contacts and methods of forming thereof
KR100770012B1 (ko) * 2006-11-29 2007-10-25 한국전자통신연구원 쇼트키 장벽 관통 트랜지스터 및 그 제조방법
US7544595B2 (en) * 2007-01-04 2009-06-09 Freescale Semiconductor, Inc. Forming a semiconductor device having a metal electrode and structure thereof
US20090045458A1 (en) * 2007-08-15 2009-02-19 Advanced Micro Devices, Inc. Mos transistors for thin soi integration and methods for fabricating the same
US9337047B2 (en) * 2007-09-17 2016-05-10 Infineon Technologies Ag Semiconductor device and method of making semiconductor device
US8193081B2 (en) * 2009-10-20 2012-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for metal gate formation with wider metal gate fill margin
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
CN105182625A (zh) * 2015-09-28 2015-12-23 京东方科技集团股份有限公司 一种显示基板及其制作方法和显示装置
US9911821B2 (en) 2015-11-13 2018-03-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
US10096550B2 (en) * 2017-02-21 2018-10-09 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
US11424185B2 (en) 2019-12-30 2022-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087706A (en) * 1998-04-07 2000-07-11 Advanced Micro Devices, Inc. Compact transistor structure with adjacent trench isolation and source/drain regions implanted vertically into trench walls
US6049114A (en) * 1998-07-20 2000-04-11 Motorola, Inc. Semiconductor device having a metal containing layer overlying a gate dielectric
TW439102B (en) * 1998-12-02 2001-06-07 Nippon Electric Co Field effect transistor and method of manufacturing the same
JP2001298192A (ja) * 2000-04-13 2001-10-26 Seiko Epson Corp 半導体装置およびその製造方法
US6444512B1 (en) * 2000-06-12 2002-09-03 Motorola, Inc. Dual metal gate transistors for CMOS process
US6586809B2 (en) * 2001-03-15 2003-07-01 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US6573134B2 (en) * 2001-03-27 2003-06-03 Sharp Laboratories Of America, Inc. Dual metal gate CMOS devices and method for making the same
US6624043B2 (en) * 2001-09-24 2003-09-23 Sharp Laboratories Of America, Inc. Metal gate CMOS and method of manufacturing the same
US6534824B1 (en) * 2002-02-20 2003-03-18 International Business Machines Corporation Self-aligned punch through stop for 6F2 rotated hybrid DRAM cell
US20030211682A1 (en) * 2002-05-10 2003-11-13 Jenq Jason Jyh-Shyang Method for fabricating a gate electrode
US6656764B1 (en) * 2002-05-15 2003-12-02 Taiwan Semiconductor Manufacturing Company Process for integration of a high dielectric constant gate insulator layer in a CMOS device
US6794281B2 (en) * 2002-05-20 2004-09-21 Freescale Semiconductor, Inc. Dual metal gate transistors for CMOS process
US6921711B2 (en) * 2003-09-09 2005-07-26 International Business Machines Corporation Method for forming metal replacement gate of high performance

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681291A (zh) * 2012-09-12 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种金属硅化物的形成方法
CN103681291B (zh) * 2012-09-12 2016-09-21 中芯国际集成电路制造(上海)有限公司 一种金属硅化物的形成方法
CN107533962A (zh) * 2015-05-01 2018-01-02 应用材料公司 经由原子层沉积(ald)循环选择性沉积金属硅化物的方法
CN107533962B (zh) * 2015-05-01 2022-04-15 应用材料公司 经由原子层沉积(ald)循环选择性沉积金属硅化物的方法

Also Published As

Publication number Publication date
JP2005203773A (ja) 2005-07-28
US20050151166A1 (en) 2005-07-14
SG113555A1 (en) 2005-08-29
CN100376036C (zh) 2008-03-19
TW200524070A (en) 2005-07-16

Similar Documents

Publication Publication Date Title
CN1649170A (zh) 金属接触结构与其制造方法
CN1976062A (zh) 半导体结构及其制造方法
US20090256177A1 (en) Semiconductor device including an ohmic layer
US20230253483A1 (en) Semiconductor device structure with metal gate stack
US20120056278A1 (en) Method for Manufacturing Contacts for a Semiconductor Device, and Semiconductor Device Having Such Contacts
CN113675192B (zh) 半导体器件及其制造方法
US11735527B2 (en) Semiconductor device with graded porous dielectric structure
US11527538B2 (en) Method for fabricating a semiconductor device with array region and peripheral region
US11575034B2 (en) Back end of line nanowire power switch transistors
US20220059411A1 (en) Method for fabricating semiconductor device with porous dielectric structure
US11621341B2 (en) Semiconductor device and method for fabricating the same
US11114569B2 (en) Semiconductor device with an oxidized intervention and method for fabricating the same
KR100461334B1 (ko) 반도체소자의콘택홀형성방법
CN113270361A (zh) 半导体装置的制作方法
JPH0766429A (ja) 薄膜トランジスタ及びその製造方法
US11521976B1 (en) Semiconductor device with bit line contact and method for fabricating the same
US20230269934A1 (en) Semiconductor device with programmable structure and method for fabricating the same
US20230269935A1 (en) Semiconductor device with programmable structure and method for fabricating the same
US11955564B2 (en) Method for fabricating semiconductor device with sidewall oxidized dielectric
US20240203870A1 (en) Flexible mol and/or beol structure
US11469175B2 (en) Semiconductor device with programmable unit and method for fabricating the same
US11495599B2 (en) Semiconductor device with self-aligning contact and method for fabricating the same
US20240074333A1 (en) Back side phase change memory
CN118073419A (zh) 半导体元件及其制造方法
CN117913145A (zh) 半导体元件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant