CN1633732B - 耦合器 - Google Patents

Abstract

本发明提供具有大耦合度的耦合器，该耦合器由具有相互平行的第1和第2面的第1、第2介质基板(141、142)；形成在上述第1介质基板(141)的第1面上的接地导体(103)；在上述第2介质基板(142)的第2面上以相互电磁耦合的方式邻近配置的2条耦合用线路导体(120、121)构成，通过把在贯通上述第2介质基板的通孔内填充的通路导体(150～163，170～183)在上述2条耦合用线路导体(120、121)上以相互增加度的方式配置并连接，加大上述耦合用线路导体(120、121)之间相对的面积，从而增大静电电容。

Description

耦合器

技术领域

本发明涉及耦合器，涉及微波电路中的方向性耦合器或者在滤波器中使用的耦合器，特别是涉及在使用了带状线的情况下具有大耦合度的耦合器。

背景技术

现有，耦合器适用在滤波电路，平衡型放大器，平衡型混频器以及平衡-不平衡转接器等各种微波电路中。

图6示出现有的使用了1/4波长顶端短路型耦合线的耦合器。

图6(c)是从上面观看现有的耦合器的平面图，从上方不能观看到的部分用虚线示出。图6(a)是图6(c)的A9-A10的纵剖面图，图6(b)是图6(c)的A11-A12的纵剖面图。另外，图6(d)是图6(c)的A1-A2的横剖面图，图6(e)是图6(c)的A3-A4的横剖面图，图6(f)是图6(c)的A5-A6的横剖面图，图6(g)是图6(c)的A7-A8的横剖面图。

如图6(a)以及图6(b)所示，现有的耦合器在第1介质基板601的下表面形成接地导体603，在第2介质基板602的上表面形成接地导体604。

另外，如图6(e)以及图6(f)所示，在上述第1介质基板601与第2介质基板602之间，形成使用了带状线的信号的信号输入输出线路导体612、613，以及接近成使得相互电磁耦合，对于接地导体604的中心线对称形成的2条耦合用线路导体620、621。

另外，在贯通上述第1介质基板601以及上述第2介质基板602的通孔内，填充了通路(via)导体630、631、632以及633。

如图6a以及图6(b)所示，该通路导体630、631在图6(c)的A7-A8线的位置，另外，该通路导体632、633在图6(c)的A1-A2线的位置，把接地导体604与接地导体603短路，使得上述耦合用线路导体620与621的互不相对的顶端部分进行叉指耦合。

另外，在上述第1介质基板601以及上述第2介质基板602的侧面，形成接地导体605、606、607以及608。

这样，现有的使用了1/4波长顶端短路型耦合线路的耦合器使用接地导体603、604、605、606、607以及608包围耦合用线路导体620、621，使用带状线而构成。

现有的使用了1/4波长顶端短路型耦合线路的耦合器以互不相对的点对称把上述信号输入输出用线路导体612、613连接到上述耦合线路用导体620、621，根据该连接的位置与距上述耦合线用导体620、621的顶端的距离决定输入输出阻抗。

另外，在上述第1介质基板601以及上述第2介质基板602的侧面形成印刷基板安装时的上述信号输入输出用端面电极610、611，使它们分别连接到上述信号输入输出用线路导体612、613。

这里，各耦合用线路导体620、621具有1/4波长的长度方向的长度，即，1/4λg(λg是管内波长。)的长度方向的长度。

对于该现有例的使用了1/4波长顶端短路型耦合线路的耦合器，如果使用在众所周知的偶奇正交模式激励法的近似TEM(J.Reed或者「实用微波技术讲座-理论与实践-第3卷2001年6月著者：小西良弘出版：ケイラボ出版」)中公开的偶模式、奇模式的分析方法进行分析，则在偶模式下成为同相激励，另一方面，在奇模式下成为反相激励。

这里，该耦合线的耦合传输线的奇、偶各模式时的特性阻抗Zodd，Zeven用[公式1]以及[公式2]表示。

Zodd＝1/(Vp×(C1+2×C12))[Ω]    [公式1]

Zeven＝1/(Vp×C1)[Ω]            [公式2]

另外，Vp是电磁波沿着信道传输的速度。另外，C1是作为带状线的上述耦合用线路导体610、621与上述接地导体603、604之间的每单位长度的静电电容，C12是上述耦合用线路导体620、621之间的每单位长度的静电电容。

使用上述特性阻抗Zodd，Zeven，能够用下面的公式表示现有例的使用了1/4波长顶端短路型耦合线的耦合器的耦合度K。

$K=20\log \{(\mathrm{Zeven}-\mathrm{Zodd})/(\sqrt{\mathrm{}}2\×(\mathrm{Zeven}+\mathrm{Zodd}))\left[\mathrm{dB}\right]$ [公式3]

通过把[公式1]以及[公式2]代入到上述[公式3]，能够得到表示耦合度K的以下的[公式4]。

$K=20\log \{C12/(\sqrt{\mathrm{}}2\×(C1+C12))\}$ [公式4]

现有例的使用了1/4波长顶端短路型耦合线的耦合器的耦合度K能够如以上那样表示。

但是，在上述现有的带状线的耦合器中，存在如果不极端减小2条耦合用线路导体620、621的间隔则不能够增大耦合度K的问题。然而，从制造上的问题点出发，能够配置2条耦合用线路导体620、621的最小间隔的距离受到限制。

另外，最近开发低温烧结陶瓷(LTCC)，能够减薄绝缘层实现小型化，但是如果减薄绝缘层，则作为带状线的上述耦合用线路导体620、621与上述接地导体603、604之间的每单位长度的静电电容C1增大，如[公式4]所示，进而减少耦合线的耦合度。

为了解决该问题点，在特愿平05-135749号的专利申请(特开平06-350313号公报)中，提出了改善了上述现有例的1/4波长耦合线型方向性耦合器。

但是，在上述公报中公开的现有例主要涉及微带的线路导体，存在易于受到其它的电磁干扰，而且由于不能够在上述1/4波长耦合线型方向性耦合器的上下配置部件，因此不利于高密度安装，不能够小型化的问题。

发明内容

本发明是为解决上述现有的问题点而产生的，目的在于提供与现有例相比较小型而且能够高密度安装的耦合度K大的耦合器。

为了解决上述现有的课题，本发明方案1的耦合器的特征在于具备具有相互平行的第1面以及第2面的第1介质基板；配置在上述第1介质基板的第2面上，具有相互平行的第1面以及第2面的第2介质基板；形成在上述第1介质基板的第1面上的接地导体；在上述第2介质基板的第2面上以相互电磁耦合的方式邻近配置，分别具有1/4波长的长度的2条耦合用线路导体；填充在贯通上述第2介质基板的多个的通孔内，在上述2条耦合用线路导体上配置并连接的多个通路(via)导体。

如果依据本发明，则除去在偶模式时加大上述耦合用线路导体与接地导体之间的静电电容以外，还具有通过在奇模式时增大上述耦合用线路导体之间相对的面积增大耦合器的耦合度的效果。

另外，本发明方案2的耦合器在方案1中所述的耦合器中，特征在于在上述第2介质基板的第2面上形成具有相互平行的第1面以及第2面的第3介质基板，在该第3介质基板的第2面上形成接地导体。

如果依据本发明，则通过用接地导体包围，具有难以受到其它的电磁干扰，能够高密度地配置部件，能够使装置小型化的效果。

另外，本发明方案3的耦合器在方案1中所述的耦合器中，特征在于具有在把从上述第1介质基板到上述第2介质基板贯通的通孔内填充的通路导体，在贯通上述两个基板的通孔内填充的通路导体使上述2条耦合用线路导体的互不相对的顶端与形成于上述第1介质基板的第1面上的接地导体短路，使得进行叉指耦合。

如果依据本发明，则能够构成叉指滤波器。

另外，本发明方案4的耦合器在方案2中所述的耦合器中，特征在于具有在把从上述第1介质基板到上述第3介质基板贯通的通孔内填充的通路导体，在贯通上述3个基板的通孔内填充的通路导体使上述2条耦合用线路导体的互不相对的顶端与形成于上述第1介质基板的第1面以及上述第3介质基板的第2面上的接地导体短路，使得进行叉指耦合。

如果依据本发明则能够构成叉指滤波器。

另外，本发明方案5的耦合器在方案3或者方案4中所述的耦合器中，特征在于在贯通上述2个或者3个基板的通孔内填充的通路导体使上述2条耦合用线路导体的相互相对的顶端与形成于上述第1介质基板的第1面、或者上述第1介质基板的第1面以及上述第3介质基板的第2面上的接地导体短路，使得进行梳形线耦合。

如果依据本发明则能够构成梳形线滤波器。

另外，本发明方案6的耦合器在上述在方案3至方案5中任一项中所述的耦合器中，特征在于在贯通上述第2介质基板的多个通孔内填充的多个通路导体等间隔地配置并连接在上述2条耦合用线路导体上。

如果依据本发明则具有能够均匀而且高密度地配置通路导体的效果。

另外，本发明方案7的耦合器在方案3至方案5中任一项中所述的耦合器中，特征在于在贯通上述第2介质基板的多个通孔内填充的多个通路导体沿着长度方向以一条直线配置并连接在上述2条耦合用线路导体上。

如果依据本发明则具有能够使通路导体均匀、高密度地配置在耦合用线路导体上的效果。

另外，本发明方案8的耦合器在方案3至方案5中任一项中所述的耦合器中，特征在于在贯通上述第2介质基板的多个通孔内填充的多个通路导体配置并连接在相对的上述2条耦合用线路导体上的邻近上述2条耦合用线路导体之间的中心线的一侧。

如果依据本发明，则通过尽可能邻近地配置相对的多个高密度的通路导体，能够得到更强的耦合度的效果

另外，本发明方案9的耦合器在方案3至方案5中任一项中所述的耦合器中，特征在于在贯通上述第2介质基板的多个通孔内填充的多个通路导体等间隔地沿着长度方向以一条直线配置并连接在相对的上述2条耦合用线路导体上的邻近上述2条耦合线路导体之间的中心线的一侧。

如果依据本发明，则具有通过尽可能邻近地配置相对的多个高密度的通路导体，能够得到更强的耦合度的效果。

另外，本发明方案10的耦合器在方案3至方案5中任一项中所述的耦合器中，特征在于在贯通上述第2介质基板的多个通孔内填充的多个通路导体在上述2条耦合用线路导体上配置并连接成使得具有稀疏部分和紧凑部分。

如果依据本发明，则具有能够在耦合用线路导体上的一部分上高密度地配置通路导体的效果。

另外，本发明方案11的耦合器在方案3至方案5中任一项中所述的耦合器中，特征在于把在贯通上述第2介质基板的多个通孔内填充的多个通路导体在上述2条耦合用线路导体上以间断地配置将多个上述通路导体作为1组的紧凑部分的方式配置并连接。

如果依据本发明，则除去在偶模式时加大上述耦合用线路导体与接地导体之间的静电电容以外，还具有在奇模式时通过增大上述耦合用线路导体之间相对的面积增大耦合器的耦合度的效果。

另外，本发明方案12的耦合器在方案11中所述的耦合器中，特征在于在贯通上述第2介质基板的多个通孔内填充的多个通路导体沿着长度方向以一条直线配置并连接在相对的上述2条耦合用线路导体上的邻近上述2条耦合用线路导体之间的中心线的一侧。

如果依据本发明，则具有通过尽可能邻近地配置相对的多个高密度的通路导体，能够得到更强的耦合度的效果。

另外，本发明方案13的耦合器在方案3至方案5中任一项中所述的耦合器中，特征在于在贯通上述第2介质基板的多个通孔内填充的多个通路导体在上述2条耦合用线路导体上折线形地配置并连接成分别相互相对。

如果依据本发明，则能够扩展通路导体的间隔，特别是在LTCC中能够防止在作为绝缘体的介质基板上产生畸变发生裂纹。另外，除去在偶模式时加大上述耦合用线路导体与接地导体之间的静电电容以外，还具有能够在奇模式时通过增加上述耦合用线路导体之间相对的面积增大耦合器的耦合度的效果。

另外，本发明方案14的耦合器在方案3至方案5中任一项中所述的耦合器中，特征在于在贯通上述第2介质基板的多个通孔内填充的多个通路导体在上述2条耦合用线路导体上锯齿状地配置并连接成分别相互相对。

如果依据本发明则能够扩展通路导体的间隔，特别是在LTCC中，能够防止在作为绝缘体的介质基板上产生畸变发生裂纹。另外，除去在偶模式时加大上述耦合用线路导体与接地导体之间的静电电容以外，还具有能够在奇模式时通过增加上述耦合用线路导体之间相对的面积增大耦合器的耦合度的效果。

另外，本发明方案15的耦合器在方案3至方案5中任一项中所述的耦合器中，特征在于在上述第1介质基板的第2面与上述第2介质基板的第1面之间还具有2条第2线路导体，上述2条耦合用线路导体与上述2条第2线路导体分别导通，而且在贯通上述第2介质基板的多个通孔内填充的多个通路导体夹在上述第2耦合用线路导体与上述第2线路导体之间并连接。

如果依据本发明则能够扩展通路导体的间隔，增大耦合线路的耦合度K，在带通滤波器中使用的情况下，具有能够扩展通带，而且能够进行多层的高密度安装的效果。

另外，本发明方案16的耦合器在方案9中所述的耦合器中，特征在于在上述第1介质基板的第2面与上述第2介质基板的第1面之间还具有2条第2线路导体，上述2条耦合用线路导体与上述2条第2线路导体分别导通，而且在贯通上述第2介质基板的多个通孔内填充的多个通路导体夹在上述耦合用线路导体与上述第2线路导体之间并连接。

如果依据本发明，则能够扩展通路导体的间隔，增大耦合线路导体的耦合度，在带通滤波器中使用的情况下，具有能够扩展通带，而且能够进行多层的高密度安装的效果。

本发明方案17的耦合器的特征在于具备具有相互平行的第1面以及第2面的第1介质基板；配置在上述第1介质基板的第2面上，具有相互平行的第1面以及第2面的第2介质基板；配置在上述第2介质基板的第2面上，具有相互平行的第1面以及第2面的第3介质基板；形成在上述第1介质基板的第1面上的接地导体；在上述第2介质基板的第2面上以相互电磁耦合的方式邻近配置，分别具有1/4波长的长度的2条耦合用线路导体；填充在贯通上述第2介质基板或者第3介质基板的多个通孔内，在上述2条耦合用线路导体上配置并连接的多个通路导体。

如果依据本发明，则除去在偶模式时加大上述耦合用线路导体与接地导体之间的静电电容以外，还具有通过在奇模式时增加上述耦合用线路导体之间相对的面积增大耦合器的耦合度的效果。

另外，本发明方案18的耦合器在方案17中所述的耦合器中，特征在于在上述第3介质基板的第2面上形成具有相互平行的第1面和第2面的第4介质基板，在该第4介质基板的第2面上形成接地导体。

如果依据本发明，则通过用接地导体包围，具有难以受到来自其它的电磁干扰，能够高密度地配置部件，能够使装置小型化的效果。

另外，本发明方案19的耦合器在方案17中所述的耦合器中，特征在于具有在把从上述第1介质基板到上述第3介质基板贯通的通孔内填充的通路导体，在贯通上述3个基板的通孔内填充的通路导体使上述2条耦合用线路导体的互不相对的顶端与形成于上述第1介质基板的第1面上的接地导体短路，使得进行叉指耦合。

如果依据本发明，则能够构成叉指滤波器。

另外，本发明方案20的耦合器在方案18中所述的耦合器中，特征在于具有在把从上述第1介质基板到上述第4介质基板贯通的通孔内填充的通路导体，在贯通上述4个基板的通孔内填充的通路导体使上述2条耦合用线路导体的互不相对的顶端与形成于上述第1介质基板的第1面以及上述第4介质基板的第2面上的接地导体短路，使得进行叉指耦合。

如果依据本发明则能够构成叉指滤波器。

另外，本发明方案21的耦合器在方案19或者方案20中所述的耦合器中，特征在于在贯通上述3个或者4个基板的通孔内填充的通路导体使上述2条耦合用线路导体的相互相对的顶端与形成于上述第1介质基板的第1面、或者上述第1介质基板的第1面以及上述第4介质基板的第2面上的接地导体短路，使得进行梳形线耦合。

如果依据本发明则能够构成梳形线滤波器。

另外，本发明22的耦合器在方案19至方案21中任一项中所述的耦合器中，特征在于把在贯通上述第2介质基板或者第3介质基板的多个通孔内填充的多个通路导体以使得交互地配置在上述第2介质基板中填充的通路导体和在上述第3介质基板中填充的通路导体的方式配置并连接。

如果依据本发明，则具有能够扩展通路导体的间隔的效果。

另外，本发明方案23的耦合器在方案22中所述的耦合器中，特征在于在贯通上述第2介质基板或者第3介质基板的多个通孔内填充的多个通路导体以等间隔沿着长度方向以一条直线配置并连接在相对的上述2条耦合用线路导体上的邻近上述2条耦合用线路导体之间的中心线的一侧。

如果依据本发明，则能够扩展并通路导体的间隔，长蛇形高密度地配置，特别是在LTCC中，具有能够防止在作为绝缘体的介质基板中产生畸变发生裂纹的效果。另外，除去在偶模式时加大上述耦合用线路导体与接地导体之间的静电电容以外，还具有通过在奇模式时增加上述耦合用线路导体之间相对的面积增大耦合器的耦合度的效果。

另外，本发明方案24的耦合器在方案9，11，14，16、23中任一项所述的耦合器中，特征在于把耦合器用作为滤波器。

如果依据本发明，则例如在带通滤波器中使用的情况下，具有能够扩展通带的宽度，而且能够进行多层的高密度安装的效果。

本发明方案25的耦合器的特征在于具备具有相互平行的第1面以及第2面的第1介质基板；形成在上述第1介质基板的第1面上的接地导体；在上述第1介质基板的第2面上以相互进行电磁耦合的方式邻近配置，分别具有1/4波长的长度的2条耦合用线路导体；在贯通上述第1介质基板的多个通孔内填充介电率比上述第1介质基板低的介质，在上述2条耦合用线路导体上配置并连接的多个通路介质。

如果依据本发明，则能够增大耦合线路的耦合度，在带通滤波器中使用的情况下，具有能够扩展通带，而且能够进行多层的高密度安装的效果。

另外，本发明方案26的耦合器在方案25中所述的耦合器中，特征在于在上述第1介质基板的第2面上形成具有相互平行的第1面和第2面的第2介质基板，在该第2介质基板的第2面上形成接地导体。

如果依据本发明，则通过用接地导体包围，具有难以受到来自其它的电磁干扰，能够高密度地配置部件，能够使装置小型化的效果。

本发明方案27的耦合器在方案26中所述的耦合器中，特征在于形成在贯通上述第2介质基板的多个通孔内填充介电率比上述第2介质基板低的介质，在上述2条耦合用线路导体上配置并连接的多个通路介质。

如果依据本发明，则增大耦合线路的耦合度，在带通滤波器中使用的情况下，能够扩展通带，能够进行多层的高密度安装。

另外，本发明方案28的耦合器在方案25中所述的耦合器中，特征在于具有在贯通上述第1介质基板的通孔内填充的通路导体，在贯通上述1个基板的通孔内填充的通路导体使上述2条耦合用线路导体的互不相对的顶端与形成于上述第1介质基板的第1面上的接地导体短路，使得进行叉指耦合。

如果依据本发明则能够构成叉指滤波器。

另外，本发明方案29的耦合器在方案27中所述的耦合器中，特征在于具有在贯通上述第1、2介质基板的通孔内填充的通路导体，在贯通上述2个基板的通孔内填充的通路导体把上述2条耦合用线路导体的互不相对的顶端与形成于上述第1介质基板的第1面以及上述第2介质基板的第2面上的接地导体短路，使得进行叉指耦合。

如果依据本发明则能够构成叉指滤波器。

附图说明

图1是示出本发明实施形态1的耦合器的纵剖面图(图1(a)以及图1(b))，从上面观看的平面图(图1(c))，以及横剖面图(图1(d)，图1(e)，图1(f)，以及图1(g))。

图2是示出本发明实施形态2的耦合器的纵剖面图(图2(a)以及图2(b))，从上面观看的平面图(图2(c))，以及横剖面图(图2(d)，图2(e)，图2(f)，以及图2(g))。

图3是示出本发明实施形态3的耦合器的纵剖面图(图3(a)以及图3(b))，从上面观看的平面图(图3(c))，以及横剖面图(图3(d)，图3(e)，图3(f)，以及图3(g))。

图4是示出本发明实施形态4的耦合器的纵剖面图(图4(a)以及图4(b))，从上面观看的平面图(图4(c))，以及横剖面图(图4(d)，图4(e)，图4(f)，以及图4(g))。

图5是示出本发明实施形态5的耦合器的纵剖面图(图5(a)以及图5(b))，从上面观看的平面图(图5(c))，以及横剖面图(图5(d)，图5(e)，图5(f)，以及图5(g))。

图6是示出现有的耦合器的纵剖面图(图6(a)以及图6(b))，从上面观看的平面图(图6(c))，以及横剖面图(图6(d)，图6(e)，图6(f)，以及图6(g))。

图7是示出本发明实施形态6的耦合器的纵剖面图(图7(a)，从上面观看的平面图(图7(b))，以及横剖面图(图7(c)，图7(d)，图7(e)，以及图7(f))。

具体实施方式

以下，使用附图说明本发明的实施形态。

实施形态1

图1示出本发明实施形态1中的使用了1/4波长顶端短路型耦合线路的耦合器。

图1(c)是从上方观看本发明实施形态1的耦合器的平面图，从上方不能观看到部分用虚线表示。图1(a)是图1(c)的A9-A10的纵剖面图，图1(b)是图1(c)的A11-A12的纵剖面图。另外，图1(d)是图1(c)的A1-A2的横剖面图，图1(e)是图1(c)的A3-A4的横剖面图，图1(f)是图1(c)的A5-A6的横剖面图，图1(g)是图1(c)的A7-A8的横剖面图。

如图1(a)以及图1(b)所示，第1、第2、第3介质基板141、142、143具有分别相互平行的第1面(下表面)以及第2面(上表面)。本发明实施形态1的耦合器在该第1介质基板141的下表面上形成接地导体103，在第3介质基板143的上表面上形成接地导体104。

另外，如图1(e)以及图1(f)所示，在第3介质基板143的下表面与第2介质基板142的上表面之间，形成使用了带状线的信号的信号输入输出用线路导体112、113、以及以相互电磁耦合的方式邻近配置，对于接地导体104的中心线对称形成的2条耦合用线路导体120、121。

这里，耦合用线路导体120、121具有1/4波长的长度方向的长度，即1/4λg(λg是管内波长)的长度方向的长度，以该频率发生谐振。

在贯通第1、第2、第3介质基板141～143的通孔内填充通路导体130～132以及通路导体133～135。

如图1(c)以及图1(g)所示，通路导体130～132在图1(c)的A7-A8线的位置，另外，如图1(b)、图1(c)以及图1(d)所示，通路导体133～135在图1(c)的A1-A2线的位置，把耦合用线路导体120、121的互不相对的顶端部分与接地导体104以及接地导体103短路，进行叉指耦合。

而且，耦合用线路导体120、121如上述那样由于具有1/4波长的长度方向的长度，因此以作为1/4波长的频率谐振，在该谐振频率作为带通滤波器动作。

另外，在第1、第2、第3介质基板141～143的侧面，形成图1(a)、图1(b)所示的接地导体105、106，以及图1(d)～图1(g)所示的接地导体107、108，通过用接地导体105～108包围耦合用线路导体120、121，即通过采用带状线，能够难以受到来自其它的电磁干扰，能够高密度地配置部件，能够实现装置的小型化。

信号输入输出用线路导体112、113如图1(c)所示，使得耦合用线路导体120、121互不相对那样，即点对称地连接，根据该连接位置与距耦合用线路导体120、121顶端的距离决定输入输出阻抗。

另外，如图1(e)、图1(f)所示，在第1、第2、第3介质基板141～143的侧面形成印刷基板安装时的信号输入输出用端面电极110、111，112，连接到信号输入输出用线路导体112、113。

另外，如图1(c)所示，在贯通第2介质基板142的通孔内填充的通路导体150～163如图1(a)所示那样配置连接到耦合用线路导体121上，同样，在贯通第2介质基板142的通孔内填充的通路导体170～183配置连接(未图示)到耦合用线路导体120上。

这里，通路导体150～163以及通路导体170～183的配置连接方法如图1(a)以及图1(c)所示，沿着耦合用线路导体120、121的长度方向，等间隔地以一条直线配置连接成使得通路导体150～163与通路导体170～183相互接近而且相对。

具体地讲，如图1(c)所示，通路导体150～163配置在比耦合用线路导体121的中心线(A11-A12线)更接近2条耦合用线路导体120、121之间的中心一侧的A9-A10线上。

即，通路导体150～163以及通路导体170～183分别比耦合用线路导体120、121的各中心，接近2条耦合用线路导体120、121之间的中心一侧，沿着耦合用线路导体120、121的长度方向，直线形、均匀而且高密度地配置成相互相对。

而且，根据以上的结构，得到图1所示的使用了1/4波长顶端短路型耦合线的作为叉指滤波器的耦合器。

其次，对于以上那样构成的使用了1/4波长顶端短路型耦合线的耦合器说明其动作以及作用。

在使用了LTCC的基板上，通路导体150～153、170～183的上下方向的长度，即介质基板的厚度是数十～百微米，另一方面，耦合用线路导体120、121的厚度是数微米，因此通路导体150～163，170～183的上下方向的长度比耦合用线路导体120、121的厚度充分大。从而，通过配置连接通路导体150～163，170～183，除去在偶模式时，耦合用线路导体120、121与接地导体103～108之间的[公式1]、[公式2]、[公式4]所示的静电电容C1加大以外，在奇模式时耦合用线路导体120与121之间相对的面积增加，[公式1]、[公式4]所示的静电电容C12增大。

从而，如从[公式4]所知，本实施形态1的耦合器能够增加耦合线的耦合度K。

进而，通过使相对的通路导体150～163、170～183接近，能够得到更大的耦合度。

如以上所述，如果依据本实施形态1的耦合器，则通过把通路导体配置连接在耦合线上能够增大静电电容C12，增大耦合度K，在带通滤波器中使用的情况下，能够扩展通带的宽度，进而能够进行多层的高密度安装。

另外，在本实施形态1的耦合器中，通过尽可能接近地配置相对的多个高密度的通路导体，能够做到更高的耦合度。这些耦合线的特性例如能够使用FDTD法，有限元法等分析方法确认。

另外，在本实施形态1中，具备第3介质基板143和接地导体104，而也可以没有该第3介质基板143以及接地导体104，用微带线构成的耦合线而构成。

另外，在本实施形态1中，也可以通过通路导体130～135，把耦合用线路导体120、121的相互相对的顶端部分与接地导体103、104短路，使得进行梳形线耦合。另外，在该情况下，能够得到使用了1/4波长顶端短路型耦合线的作为梳形线滤波器的耦合器。

另外，在本实施形态1中，具备通路导体130～135，而也可以没有该通路导体130～135，而把耦合用线路导体120、121在方向性耦合器中使用。

另外，在实施形态1中，耦合用线路导体120、121的长度方向的长度取为1/4波长，即1/4λg(λg是管内波长)，而也可以通过在耦合用线路导体120、121的开路端压添加电容器，使得比1/4λg缩短。

另外，在实施形态1中，对于接地导体104的中心线对称地形成2条耦合用线路导体120、121，而也可以不需要在接地导体104的中心形成2条耦合用线路导体120、121，即使配置在任意的位置也能够得到同样的性能。

实施形态2

图2示出本发明实施形态2中的使用1/4波长顶端短路型耦合线的耦合器。另外，关于通路导体230～232、233～235、250～261、270～281以外的结构与实施形态1相同，省略其说明。

图2(c)是从上方观看本发明实施形态2的耦合器的平面图，从上方不能观看到部分用虚线表示。图2(a)是图2(c)的A9-A10的纵剖面图，图2(b)是图2(c)的A11-A12的纵剖面图。另外，图2(d)是图2(c)的A1-A2的横剖面图，图2(e)是图2(c)的A3-A4的横剖面图，图2(f)是图2(c)的A5-A6的横剖面图，图2(g)是图2(c)的A7-A8的横剖面图。

在本实施形态2中，配置连接在耦合用线路导体220、221上通路导体250～261、270～281的配置方法与上述实施形态1的耦合器不同，特征是在2条耦合用线路导体220、221上，间断地不均匀地配置连接在贯通第2介质基板242的通孔内填充的通路导体250～261、270～281，使得形成稀疏部分和紧凑部分。

另外，在本实施形态2中，以密集配置连接了的多个通路导体为1组形成紧凑部分，在间断地配置了该紧凑部分上述紧凑部分之间形成稀疏部分。

具体地讲，如图2(c)所示，例如在通路导体250～261内，以通路导体250～252，253～255，256～258以及259～261的各3个通路导体为1组密集地配置，扩展上述密集地配置了的作为1组通路导体的紧凑部分的间隔。

进而如果长蛇形地高密度配置这样配置了的通路导体，则特别是在LTCC中，能够防止在作为绝缘体的介质基板中产生畸变，发生裂纹。

进而，与实施形态1相同，除去在偶模式时，耦合用线路导体220、221与接地导体203～208之间的[公式1]、[公式2]、[公式4]所示的静电电容C1加大以外，在奇模式时耦合用线路导体220与221之间相对的面积增加，[公式1]、[公式4]所示的静电电容C12增大。

从而，如从[公式4]所知，本实施形态2的耦合器能够增大耦合线的耦合度K。

这样如果依据本实施形态2的耦合器，则由于在2条耦合用线路导体上间断地配置以3个通路导体为1组的紧凑部分，因此增大耦合线的耦合度K，在带通滤波器中使用的情况下，能够扩展通带，而且能够进行多层的高密度安装。

实施形态3

图3示出本发明实施形态3中的使用1/4波长顶端短路型耦合线的耦合器。另外，关于通路导体330～332、333～335、350～362、370～382以外的结构与实施形态1相同，省略其说明。

图3(c)是从上方观看本发明实施形态3的耦合器的平面图，从上方不能观看到部分用虚线表示。图3(a)是图3(c)的A9-A10的纵剖面图，图3(b)是图3(c)的A11-A12的纵剖面图。另外，图3(d)是图3(c)的A1-A2的横剖面图，图3(e)是图3(c)的A3-A4的横剖面图，图3(f)是图3(c)的A5-A6的横剖面图，图3(g)是图3(c)的A7-A8的横剖面图。

在本实施形态3中，配置连接在耦合用线路导体320、321上的通路导体350～262、370～282的配置方法与上述实施形态1不同，特征是在2条耦合用线路导体320、321上的每一条上，把在贯通第2介质基板342的通孔内填充的通路导体350～262、370～282折线形地配置连接成使得相互相对。

在本发明实施形态3中，如图3(c)所示，在耦合用线路导体320和321上分别锯齿状地配置通路导体350～362和通路导体370～382使得分别配置在耦合用线路导体320和321上的通路导体350～362与通路导体370～382分别相对。

如果这样锯齿状地配置通路导体，则能够扩展通路导体间隔，进而如果长蛇形地高密度配置，则特别是在LTCC中，能够防止在作为绝缘体的介质基板中产生畸变，发生裂纹。

进而，与实施形态1相同，除去在偶模式时，耦合用线路导体320、321与接地导体303～308之间的[公式1]、[公式2]、[公式4]所示的静电电容C1加大以外，在奇模式时耦合用线路导体320与321之间相对的面积增加，[公式1]、[公式4]所示的静电电容C12增大。

从而，如从[公式4]所知，本实施形态3的耦合器能够增大耦合线的耦合度K。

这样如果依据本实施形态3的耦合器，则由于锯齿状地配置通路导体，因此能够扩展通路导体间隔，增大耦合线的耦合度K，在带通滤波器中使用的情况下，能够扩展通带，而且能够进行多层的高密度安装。

实施形态4

图4示出本发明实施形态4中的使用1/4波长顶端短路型耦合线的耦合器。另外，关于通路导体430～432、433～435、450～463、470～383以及第2线路导体422、423以外的结构与实施形态1相同，省略其说明。

图4(c)是从上方观看本发明实施形态4的耦合器的平面图，从上方不能观看到部分用虚线表示。图4(a)是图4(c)的A9-A10的纵剖面图，图4(b)是图4(c)的A11-A12的纵剖面图。另外，图4(d)是图4(c)的A1-A2的横剖面图，图4(e)是图4(c)的A3-A4的横剖面图，图4(f)是图4(c)的A5-A6的横剖面图，图4(g)是图4(c)的A7-A8的横剖面图。

在本实施形态4中，与实施形态1的结构不同，把2条耦合用线路导体422、423形成在第2介质基板442的下表面与第1介质基板441的上表面之间，2条耦合用线路导体421、420与2条第2线路导体422、423分别导通。

另外，在本实施形态4中，如图4(d)～图4(g)所示，第2线路导体422、423配置在与耦合用线路导体420、421分别平行的第2介质基板422的下表面与第1介质基板411的上表面之间的层上。

另外，在贯通第2介质基板422的通孔内填充的通路导体450～463、470～483分别由第2线路导体422、423和耦合用线路导体420、421夹在中间进行连接。

通路导体450～463以及通路导体470～483的配置连接方法如图4(c)所示，与实施形态1相同，配置连接成等间隔、相互接近而且相对。

如果这样配置通路导体，耦合用线路导体以及第2线路导体，则能够扩展通路导体间隔，进而如果长蛇形地高密度配置，则特别是在LTCC中，能够防止在作为绝缘体的介质基板中产生畸变，发生裂纹。

进而，与实施形态1相同，除去在偶模式时，耦合用线路导体420、421与接地导体403～408之间的[公式1]、[公式2]、[公式4]所示的静电电容C1加大以外，在奇模式时耦合用线路导体420与421之间相对的面积增加，[公式1]、[公式4]所示的静电电容C12增大。

从而，如从[公式4]所知，本实施形态4的耦合器能够增大耦合线的耦合度K。

这样如果依据本实施形态4的耦合器，则由于2条耦合用线路导体与2条第2线路导体分别导通，而且在贯通第2介质基板的多个通孔内填充的多条线路导体由耦合用线路导体与第2线路导体夹在中间进行连接，因此能够扩展通路导体间隔，增大耦合线的耦合度K，在带通滤波器中使用的情况下，能够扩展通带，而且能够进行多层的高密度安装。

实施形态5

图5示出本发明实施形态5中的使用1/4波长顶端短路型耦合线的耦合器。另外，关于通路导体530～533、534～537、550～563、570～583以及第2线路导体543以外的结构与实施形态1相同，省略其说明。

图5(c)是从上方观看本发明实施形态5的耦合器的平面图，从上方不能观看到部分用虚线表示。图5(a)是图4(c)的A9-A10的纵剖面图，图5(b)是图4(c)的A11-A12的纵剖面图。另外，图5(d)是图5(c)的A1-A2的横剖面图，图5(e)是图5(c)的A3-A4的横剖面图，图5(f)是图5(c)的A5-A6的横剖面图，图5(g)是图5(c)的A7-A8的横剖面图。

在本实施形态5中，与实施形态1的结构不同，特征是把具有分别平行的第1面(下表面)和第2面(上表面)第4介质基板543形成在第3介质基板542的第2面上，把接地导体504形成在第4介质基板543的第2面上。而且，在第2、第3介质基板541、542的两层上分别形成耦合度强化用的通路导体。

在实施形态5中，如图5(a)以及图5(c)所示，在耦合用线路导体520和521上交互配置连接在贯通第2介质基板541的通孔内填充的通路导体和在贯通第3介质基板542的通孔内填充的通路导体。

即，沿着耦合用线路导体521的长度方向交互地配置连接通路导体550～563中的第3介质基板542一侧的通路导体550、552、554、556、558、560、562，第2介质基板541一侧的通路导体551、553、555、557、559、561、563的同时，沿着耦合用线路导体520的长度方向交互地配置连接通路导体570～583中的第3介质基板542一侧的通路导体571、573、575、577、579、581、583，第2介质基板541一侧的通路导体570、572、574、576、578、580、582。

通过这样配置通路导体以及介质基板，能够扩展通路导体间隔，进而如果长蛇形地高密度配置通路导体，则特别是在LTCC中，能够防止在作为绝缘体的介质基板中产生畸变，发生裂纹。

进而，与实施形态1相同，除去在偶模式时，耦合用线路导体520、521与接地导体503～508之间的[公式1]、[公式2]、[公式4]所示的静电电容C1加大以外，由于在奇模式时耦合用线路导体520与521之间相对的面积增加，因此[公式1]、[公式4]所示的静电电容C12增大。

从而，如从[公式4]所知，本实施形态5的耦合器能够增大耦合线的耦合度K。

这样如果依据本实施形态5的耦合器，则由于沿着2条耦合用线路导体的每一条交互地把通路导体形成在第2、第3介质基板的两层上，因此能够扩展通路导体间隔，增大耦合线的耦合度K，在带通滤波器中使用的情况下，能够扩展通带，而且能够进行多层的高密度安装。

实施形态6

图7示出本发明实施形态6中的使用1/4波长顶端短路型耦合线的耦合器。另外，关于通路介质744～757、786～799以外的结构与与现有例的图6相同，省略其说明。

图7(b)是从上方观看本发明实施形态6的耦合器的平面图，从上方不能观看到部分用虚线表示。图7(a)是图7(b)的A9-A10的纵剖面图。另外，图7(c)是图7(b)的A1-A2的横剖面图，图7(d)是图7(b)的A3-A4的横剖面图，图7(e)是图7(b)的A5-A6的横剖面图，图7(f)是图7(b)的A7-A8的横剖面图。

在本实施形态6中，与现有例的结构不同，特征是在第1、第2介质基板736、737的二层上分别形成耦合度强化用的通路介质。

实施形态6中，如图7(a)以及图7(b)所示，在耦合用线路导体720和721上，配置连接填充介电率比第1介质基板736低的介质的通路介质744～757、772～785，以及在贯通第2介质基板737的通孔内填充了介电率比第2介质基板737低的介质的通路介质758～771、786～799。

进而，与实施形态1相同，虽然在偶模式时，耦合用线路导体720、721与接地导体703～708之间的[公式1]、[公式2]、[公式4]所示的静电电容C1减小，但是在奇模式时耦合用线路导体720与721之间的[公式1]、[公式4]所示的静电电容C12相同。

从而，如从[公式4]所知，本实施形态6的耦合器能够增大耦合线的耦合度K。

这样，如果依据本实施形态6的耦合器，则由于沿着2条耦合用线路导体的每一条，形成在第1、第2介质基板的二层上填充了介电率比介质基板低的介质的通路介质，因此增大耦合线的耦合度，在带通滤波器中使用的情况下，能够扩展通带，而且能够进行多层的高密度安装。

如以上所述，本发明的耦合器适于微波电路中的方向性耦合器，或者在滤波器中使用的耦合器，特别是使用带状线的耦合器。

Claims (21)

1.一种耦合器，其特征在于具备：

具有相互平行的第1面以及第2面的第1介质基板；

配置在上述第1介质基板的第2面上、具有相互平行的第1面以及第2面的第2介质基板；

形成在上述第1介质基板的第1面上的第1接地导体；

在上述第2介质基板的第2面上以相互电磁耦合的方式邻近配置、分别具有1/4波长的长度的2条耦合用线路导体；

填充在贯通上述第2介质基板的多个的通孔内、在上述2条耦合用线路导体上配置并与上述2条耦合用线路导体连接的多个通路导体；

在上述第2介质基板的第2面上配置、具有相互平行的第1面以及第2面的第3介质基板；

在上述第3介质基板的第2面上形成的第2接地导体。

2.根据权利要求1所述的耦合器，其特征在于：

具有在把从上述第1介质基板到上述第3介质基板贯通的通孔内填充的通路导体，

在贯通上述3个基板的通孔内填充的通路导体使上述2条耦合用线路导体的互不相对的顶端与形成于上述第1介质基板的第1面以及上述第3介质基板的第2面上的接地导体短路，进行叉指耦合。

3.根据权利要求1所述的耦合器，其特征在于：

具有在把从上述第1介质基板到上述第2介质基板贯通的通孔内填充的通路导体或在把从上述第1介质基板到上述第3介质基板贯通的通孔内填充的通路导体，

在贯通上述2个或者3个基板的通孔内填充的通路导体使上述2条耦合用线路导体的相互相对的顶端与形成于上述第1介质基板的第1面、或者上述第1介质基板的第1面以及上述第3介质基板的第2面上的接地导体短路，进行梳形线耦合。

4.根据权利要求2所述的耦合器，其特征在于：

在贯通上述第2介质基板的多个通孔内填充的多个通路导体等间隔地配置并连接在上述2条耦合用线路导体上。

5.根据权利要求2所述的耦合器，其特征在于：

在贯通上述第2介质基板的多个通孔内填充的多个通路导体沿着长度方向以一条直线配置并连接在上述2条耦合用线路导体上。

6.根据权利要求2所述的耦合器，其特征在于：

在贯通上述第2介质基板的多个通孔内填充的多个通路导体配置并连接在相对的上述2条耦合用线路导体上的、比上述耦合用线路导体的中心线更接近上述2条耦合用线路导体之间的中心线的一侧。

7.根据权利要求2所述的耦合器，其特征在于：

在贯通上述第2介质基板的多个通孔内填充的多个通路导体等间隔地沿着长度方向以一条直线配置并连接在相对的上述2条耦合用线路导体上的、比上述耦合用线路导体的中心线更接近上述2条耦合线路导体之间的中心线的一侧。

8.根据权利要求2所述的耦合器，其特征在于：

在贯通上述第2介质基板的多个通孔内填充的多个通路导体在上述2条耦合用线路导体上配置并连接成在上述2条耦合用线路导体上形成稀疏部分和紧凑部分。

9.根据权利要求2所述的耦合器，其特征在于：

把在贯通上述第2介质基板的多个通孔内填充的多个通路导体在上述2条耦合用线路导体上以间歇地配置将多个上述通路导体作为一组的紧凑部分的方式连接。

10.根据权利要求9所述的耦合器，其特征在于：

在贯通上述第2介质基板的多个通孔内填充的多个通路导体沿着长度方向以一条直线配置并连接在相对的上述2条耦合用线路导体上的、比上述耦合用线路导体的中心线更接近上述2条耦合用线路导体之间的中心线的一侧。

11.根据权利要求2所述的耦合器，其特征在于：

在贯通上述第2介质基板的多个通孔内填充的多个通路导体在上述2条耦合用线路导体上锯齿状地配置并连接，

连接在一个耦合用线路导体上的通路导体与连接在另一个耦合用线路导体上的通路导体分别相互相对。

12.根据权利要求2所述的耦合器，其特征在于：

在上述第1介质基板的第2面与上述第2介质基板的第1面之间还具有2条第2线路导体，

上述2条耦合用线路导体与上述2条第2线路导体分别导通，而且在贯通上述第2介质基板的多个通孔内填充的多个通路导体夹在上述耦合用线路导体与上述第2线路导体之间并连接在上述耦合用线路导体和上述第2线路导体上。

13.根据权利要求7所述的耦合器，其特征在于：

在上述第1介质基板的第2面与上述第2介质基板的第1面之间还具有2条第2线路导体，

上述2条耦合用线路导体与上述2条第2线路导体分别导通，而且在贯通上述第2介质基板的多个通孔内填充的多个通路导体夹在上述耦合用线路导体与上述第2线路导体之间并连接在上述耦合用线路导体和上述第2线路导体上。

14.一种耦合器，其特征在于具备：

具有相互平行的第1面以及第2面的第1介质基板；

配置在上述第1介质基板的第2面上、具有相互平行的第1面以及第2面的第2介质基板；

配置在上述第2介质基板的第2面上、具有相互平行的第1面以及第2面的第3介质基板；

形成在上述第1介质基板的第1面上的第1接地导体；

在上述第2介质基板的第2面上以相互电磁耦合的方式邻近配置、分别具有1/4波长的长度的2条耦合用线路导体；

填充在贯通上述第2介质基板或者第3介质基板的多个通孔内、在上述2条耦合用线路导体上配置并与上述2条耦合用线路导体连接的多个通路导体；

在上述第3介质基板的第2面上配置、具有相互平行的第1面和第2面的第4介质基板；

在该第4介质基板的第2面上形成的第2接地导体。

15.根据权利要求14所述的耦合器，其特征在于：

具有在把从上述第1介质基板到上述第4介质基板贯通的通孔内填充的通路导体，

在贯通上述4个基板的通孔内填充的通路导体使上述2条耦合用线路导体的互不相对的顶端与形成于上述第1介质基板的第1面以及上述第4介质基板的第2面上的接地导体短路，进行叉指耦合。

16.根据权利要求14所述的耦合器，其特征在于：

具有在把从上述第1介质基板到上述第3介质基板贯通的通孔内填充的通路导体或在把从上述第1介质基板到上述第4介质基板贯通的通孔内填充的通路导体，

在贯通上述3个或者4个基板的通孔内填充的通路导体使上述2条耦合用线路导体的相互相对的顶端与形成于上述第1介质基板的第1面、或者上述第1介质基板的第1面以及上述第4介质基板的第2面上的接地导体短路，进行梳形线耦合。

17.根据权利要求15所述的耦合器，其特征在于：

把在贯通上述第2介质基板或者第3介质基板的多个通孔内填充的多个通路导体以交互地配置在上述第2介质基板中填充的通路导体和在上述第3介质基板中填充的通路导体的方式连接在上述2条耦合用线路导体上。

18.根据权利要求17所述的耦合器，其特征在于：

在贯通上述第2介质基板或者第3介质基板的多个通孔内填充的多个通路导体等间隔地沿着长度方向以一条直线配置并连接在相对的上述2条耦合用线路导体上的、比上述耦合用线路导体的中心线更接近上述2条耦合用线路导体之间的中心线的一侧。

19.根据权利要求18所述的耦合器，其特征在于：

把该耦合器用作为滤波器。

20.一种耦合器，其特征在于具备：

具有相互平行的第1面以及第2面的第1介质基板；

形成在上述第1介质基板的第1面上的接地导体；

在上述第1介质基板的第2面上以相互电磁耦合的方式邻近配置、分别具有1/4波长的长度的2条耦合用线路导体；

在贯通上述第1介质基板的多个通孔内填充介电率比上述第1介质基板低的介质、在上述2条耦合用线路导体上配置并与上述2条耦合用线路导体连接的多个通路介质，

在上述第1介质基板的第2面上形成具有相互平行的第1面和第2面的第2介质基板，在该第2介质基板的第2面上形成接地导体，

形成：在贯通上述第2介质基板的多个通孔内填充介电率比上述第2介质基板低的介质、在上述2条耦合用线路导体上配置并与上述2条耦合用线路导体连接的多个通路介质。

21.根据权利要求20所述的耦合器，其特征在于：

具有在贯通上述第1、2介质基板的通孔内填充的通路导体，

在贯通上述2个基板的通孔内填充的通路导体把上述2条耦合用线路导体的互不相对的顶端与形成于上述第1介质基板的第1面以及上述第2介质基板的第2面上的接地导体短路，进行叉指耦合。

Images