JP5451339B2 - 高周波回路と方形導波管型高周波線路との接続構造 - Google Patents

高周波回路と方形導波管型高周波線路との接続構造 Download PDF

Info

Publication number
JP5451339B2
JP5451339B2 JP2009269451A JP2009269451A JP5451339B2 JP 5451339 B2 JP5451339 B2 JP 5451339B2 JP 2009269451 A JP2009269451 A JP 2009269451A JP 2009269451 A JP2009269451 A JP 2009269451A JP 5451339 B2 JP5451339 B2 JP 5451339B2
Authority
JP
Japan
Prior art keywords
conductor
frequency
gap
frequency signal
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009269451A
Other languages
English (en)
Other versions
JP2011114595A (ja
Inventor
弘志 内村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2009269451A priority Critical patent/JP5451339B2/ja
Publication of JP2011114595A publication Critical patent/JP2011114595A/ja
Application granted granted Critical
Publication of JP5451339B2 publication Critical patent/JP5451339B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Waveguides (AREA)
  • Waveguide Connection Structure (AREA)

Description

本発明は、ミリ波等の高周波帯で多く用いられる方形導波管型高周波線路と高周波回路との接続構造に関するものであり、特にボンディングワイヤ等の導線を用いた接続構造に関するものである。
一般に、ＭＭＩＣ等の半導体素子を回路基板に実装する場合、ボンディングワイヤ等の導線を用いて半導体素子と回路基板上の信号線路とを接続する。回路基板上の信号線路としてはマイクロストリップ線路が多く用いられている。
半導体素子と回路基板上の信号線路とを導線を用いて接続すると、導線の長さにより主としてインダクタンス成分が生じる。このインダクタンス成分は高周波領域では無視できなくなり、インピーダンスの不一致による信号の反射が生じる。また、導線が半導体素子上の接地導体から離れることによる放射も生じる。これらにより伝送特性が劣化する。
このため、導線の長さを極力短くすることが必要とされる。そこで、回路基板にキャビティを形成し、半導体素子の接続端子面と回路基板の上面とを一致させて、導線の長さができるだけ短くなるように半導体素子を配置する手法が提案されている。
また、発生したインダクタンス成分を打ち消すためにキャパシタンス成分を導入する方法もある。例えば、回路基板上に実装した単板コンデンサ等に導線を接続することや、導線を接続した回路基板のストリップ線路にスタブを形成することにより、キャパシタンス成分を導入してインピーダンスのマッチングを図る手法が提案されている。多くの場合は、この２つの手法が併用されている（例えば、特許文献１を参照。）。
特開2007-95838号公報
しかしながら、上記従来技術には次のような問題点があった。
まず、回路基板上にキャビティを形成する手法においては、キャビティによって回路基板の強度が低下するという問題や、キャビティの形成のために工程が複雑化してコストアップになるという問題があった。
また、単板コンデンサを実装する手法においては、コストアップになるとともに、半導体素子の実装ずれに伴う導線の長さの変動によるインダクタンスの変動を補正することができないという問題があった。
さらに、ストリップ線路にスタブを形成する手法においては、インピーダンスマッチングのためにスタブの形状や位置に高い寸法精度が要求され、この要求を満たすために薄膜基板を用いるとコストアップとなるという問題があった。
本発明はこのような従来の技術における問題点に鑑みて案出されたものであり、その目的は、半導体素子等の高周波回路と方形導波管型高周波線路とを接続する単純で安価な構造を提供することにある。
本発明の高周波回路と方形導波管型高周波線路との接続構造は、誘電体基板，該誘電体基板の上面に配置された上側導体層，前記誘電体基板の下面に配置された下側導体層，ならびに高周波信号の伝播方向に前記高周波信号の波長の１／２未満の繰り返し間隔で前記上側導体層および前記下側導体層を電気的に接続するように配置された２列の側壁用貫通導体群で構成されており、前記上側導体層，前記下側導体層および前記２列の側壁用貫通導体群で囲まれた領域によって前記高周波信号を伝送する方形導波管型高周波線路と、前記誘電体基板および前記下側導体層が前記方形導波管型高周波線路の一方端部から前記高周波信号の伝播方向に延長された延長部と、該延長部の上面に前記上側導体層と間隙をあけて配置されており、前記延長部の前記誘電体基板を貫通する終端用貫通導体を介して前記延長部の前記下側導体層に接続されている終端用導体と、前記間隙を間に挟んで前記上側導体層と反対側に配置された、前記高周波信号の入力および出力の少なくとも一方のための高周波信号端子および該高周波信号端子に隣接して配置された接地端子を有する高周波回路と、一方端が前記高周波信号端子に接続されて該高周波信号端子から前記間隙へ向かうように配置された第１の導線と、一方端が前記接地端子に接続されて該接地端子から前記間隙へ向かうように配置された第２の導線とを備え、前記誘電体基板の厚み方向から見たときに、前記第１の導線の他方端と前記第２の導線の他方端とを結ぶ線分が前記間隙を横断するように、前記第１の導線は前記間隙上を横断して他方端が前記上側導体層に接続されているとともに、前記第２の導線は前記間隙上を横断することなく他方端が前記終端用導体に接続されていることを特徴とするものである。
また、本発明の高周波回路と方形導波管型高周波線路との接続構造は、上記構成において、前記接地端子が間隔をあけて２つ配置されているとともに該２つの接地端子の間に前記高周波信号端子が配置されており、一方端が前記２つの接地端子にそれぞれ接続された２本の前記第２の導線が、それぞれ前記第１の導線の両側で前記２つの接地端子から前記間隙に向かうように配置されていることを特徴とするものである。
なお、本明細書において、導線とは線状もしくは帯状の導体のことであり、例えばリボンワイヤーのようなものも含むものである。また、導線が間隙上を横断するとは、導線が誘電体基板の厚み方向（Ｚ方向）に間隙と間を開けて配置されているとともに、誘電体基板の厚み方向（Ｚ方向）から見たときに、導線が間隙と交わることを意味する。また、高周波信号の伝播方向とは、高周波信号が伝播して行く向きおよびその逆向きの両方が含まれる方向であり、２列の側壁用貫通導体群が延びる方向にほぼ一致する方向である。
上述した構成を備える本発明の高周波回路と方形導波管型高周波線路との接続構造によれば、一方端が高周波信号端子に接続されて高周波信号端子から間隙へ向かうように配置された第１の導線と、一方端が接地端子に接続されて接地端子から間隙へ向かうように配置された第２の導線とを備え、誘電体基板の厚み方向から見たときに、第１の導線の他方端と第２の導線の他方端とを結ぶ線分が間隙を横断するように、第１の導線は間隙上を横断して他方端が上側導体層に接続されているとともに、第２の導線は間隙上を横断することなく他方端が終端用導体に接続されていることから、高周波信号端子から接地端子に向かう電界が、第１および第２の導線上を通過する間に、間隙を介して方形導波管型高周波線路と結合しやすい方向へ徐々に変換されるため、高周波回路と方形導波管型高周波線路とを良好に接続することができる。
また、上述した構成を備える本発明の高周波回路と方形導波管型高周波線路との接続構造によれば、２つの接地端子の間に高周波信号端子が配置されており、一方端が２つの接地端子にそれぞれ接続された２本の第２の導線が、それぞれ第１の導線の両側で２つの接地端子から間隙に向かうように配置されているときには、第１の導線の両側に第２の導線が位置するので、第１および第２の導線を通過する電磁波の漏れを低減することができる。
本発明の実施形態の一例の高周波回路と方形導波管型高周波線路との接続構造を模式的に示す斜視図である。 図１に示す高周波回路と方形導波管型高周波線路との接続構造を模式的に示す平面図である。 本発明の実施の形態の一例の高周波回路と方形導波管型高周波線路との接続構造の電気特性を示すグラフである。
以下、本発明の高周波回路と方形導波管型高周波線路との接続構造を添付の図面を参照しつつ詳細に説明する。
（実施の形態の例）
図１は本発明の第１の実施の形態の一例の高周波回路と方形導波管型高周波線路との接続構造を模式的に示す斜視図である。図２は図１に示す高周波回路と方形導波管型高周波線路との接続構造を模式的に示す平面図である。なお、図１においては、構造をわかりやすくするために誘電体基板11を透視した状態を示している。
本例の高周波回路と方形導波管型高周波線路との接続構造は、図１および図２に示すように、誘電体基板11，上側導体層21，下側導体層22および側壁用貫通導体群23ａ，23ｂで構成された方形導波管型高周波線路20と、誘電体基板11および下側導体層22で構成された延長部63と、終端用貫通導体31ａ，31ｂ，31ｃと、終端用導体32と、高周波信号端子42および接地端子43ａ，43ｂを有する高周波回路が内蔵された半導体素子41と、第１の導線51と、第２の導線52ａ，52ｂとを備えている。
誘電体基板11は、１層または複数層の誘電体層からなる。上側導体層21は、誘電体基板11の上面に配置されており、方形導波管型高周波線路20の上側の管壁として機能する。下側導体層22は、誘電体基板11の下面に配置されており、方形導波管型高周波線路20の下側の管壁として機能する。２列の側壁用貫通導体群23ａ，23ｂは、それぞれ高周波信号の伝播方向（Ｘ方向）に高周波信号の波長の１／２未満の繰り返し間隔で、上側導体層21および下側導体層22を電気的に接続するように配置されており、方形導波管型高周波線路20の２つの側壁として機能する。このように、方形導波管型高周波線路20は、誘電体基板11，上側導体層21，下側導体層22および側壁用貫通導体群23ａ，23ｂで構成されており、上側導体層21，下側導体層22および２列の側壁用貫通導体群23ａ，23ｂで囲まれた領域によって高周波信号を伝送する。また、延長部63は、方形導波管型高周波線路20の高周波信号の伝播方向（Ｘ方向）の一方端部から、高周波信号の伝播方向に延長された誘電体基板11および下側導体層22によって構成されている。すなわち、この延長部63においては、誘電体基板11の下面には下側導体層22が配置されているが、誘電体基板11の上面には上側導体層21が配置されていない。つまり、誘電体基板11および下側導体層22の延長部63は、誘電体基板11の上面に上側導体層21が形成されていない、上側導体層21の非形成領域となっている。
終端用導体32は、矩形状であり、延長部63の誘電体基板11の上面に上側導体層21と間隙61をあけて配置されている。また、終端用導体32は、延長部63の誘電体基板11を貫通する終端用貫通導体31ａ，31ｂ，31ｃを介して延長部63の下側導体層22に接続されている。半導体素子41は、高周波信号端子42および接地端子43ａ，43ｂを有する高周波回路が内蔵されている。また、半導体素子41は、間隙61に対して終端用導体32側に配置されており、延長部63の誘電体基板11の上面に配置されたパッド電極45に実装されている。高周波信号端子42は、半導体素子41の上面に配置されており、高周波信号の入力および出力の少なくとも一方のために使用される。接地端子43ａ，43ｂは、高周波信号端子42を挟むように高周波信号端子42の両側に隣接して配置されている。すわなち、２つの接地端子43ａ，43ｂの間に高周波信号端子42が配置されている。
第１の導線51は、一方端が高周波信号端子42に接続されており、高周波信号端子42から間隙61へ向かうように配置されている。第２の導線52ａ，52ｂは、それぞれ一方端が接地端子43ａ，43ｂに接続されており、第１の導線51の両側で２つの接地端子43ａ，43ｂから間隙61に向かうように配置されている。また、第１の導線51は間隙61上を横断して他方端が上側導体層21に接続されているとともに、第２の導線52ａ，52ｂは間隙61上を横断することなく他方端が終端用導体32に接続されており、誘電体基板11の厚み方向から見たときに、第１の導線51の他方端と第２の導線52ａ，52ｂの他方端とを結ぶ線分が間隙61を横断するように第１の導線51および第２の導線52ａ，52ｂが配置されている。
このような構成を備える本例の高周波回路と方形導波管型高周波線路との接続構造によれば、誘電体基板11の厚み方向（Ｚ方向）から見たときに、第１の導線51の他方端と第２の導線52ａ，52ｂの他方端とを結ぶ線分が間隙61を横断するように、第１の導線51は間隙61上を横断して他方端が上側導体層21に接続されているとともに、第２の導線52ａ，52ｂは間隙61上を横断することなく他方端が終端用導体32に接続されているので、高周波信号端子42から接地端子43ａ，43ｂに向かう電界が第１の導線51から第２の導線52ａ，52ｂへ向かう電界となり、第１の導線51および第２の導線52ａ，52ｂ上を通過する間に、間隙61を介して方形導波管型高周波線路20と結合しやすい方向へ徐々に変換される。これにより、高周波回路と方形導波管型高周波線路20とを良好に接続することができる。よって、半導体素子41に搭載された高周波回路からの高周波信号を方形導波管型高周波線路20に良好に伝達し、また、方形導波管型高周波線路20を伝播してきた高周波信号を半導体素子41に搭載された高周波回路に良好に伝達することが可能となる。
また、本例の高周波回路と方形導波管型高周波線路との接続構造によれば、第１の導線51と接地端子43ａ，43ｂに接続された第２の導線52ａ，52ｂとが対になって高周波の伝送線路を形成するので、第１の導線51および第２の導線52ａ，52ｂの長さが長くなってもインダクタンス成分の増加を抑制することができるとともに、電磁波の漏れを抑えることができる。これにより、第１の導線51および第２の導線52ａ，52ｂの長さを無理に短くする必要がないためキャビティが不要になるとともに、スタブ等の整合回路も不要になる。よって、構造が単純で安価な高周波回路と方形導波管型高周波線路20との接続構造を得ることができる。
さらに、本例の高周波回路と方形導波管型高周波線路との接続構造によれば、接地端子43ａ，43ｂに接続された第２の導線52ａ，52ｂが、それぞれ第１の導線51の両側で間隙61に向かうように配置されているので、空中において第１の導線51の両側に第２の導線52ａ，52ｂが位置するコプレーナ線路に類似した構造が実現できる。これにより、第１の導線51を通過する高周波信号の漏れおよび外部からの電磁界ノイズの影響をさらに低減することができる。
本例の高周波回路と方形導波管型高周波線路との接続構造では、終端用貫通導体31ａ，31ｂ，31ｃは、方形導波管型高周波線路20の高周波信号の伝播方向（Ｘ方向）の一方における管壁に類似した機能を有すると推測される。よって、互いに隣り合う終端用貫通導体31ａ，31ｂ，31ｃ同士の間隔は、高周波信号の波長の１／２未満であるのが望ましく、１／４未満であるのがさら望ましい。また、終端用貫通導体31ａ，31ｂ，31ｃは、方形導波管型高周波線路20の幅方向の中央部に、高周波信号の波長の１／４程度以上の長さに渡って配置されるのが望ましく、高周波信号の波長の１／２以上の長さに渡って配置されるのが望ましい。また、間隙61の間隔によって高周波回路と方形導波管型高周波線路20との接続の度合いが変化するので、間隙61の間隔は、高周波回路と方形導波管型高周波線路20との接続状態に応じて適宜設定される。
本例の高周波回路と方形導波管型高周波線路との接続構造において、第１の導線51および第２の導線52ａ，52ｂは、例えば、金，アルミニウム等の金属線からなり、例えば0.01ｍｍ〜0.05ｍｍ程度の太さに設定され、例えばワイヤボンダを用いて容易に形成することができる。また、第１の導線31の長さは信号波長の１／２程度とするのが望ましい。誘電体基板11の比誘電率は、例えば２〜20程度とされる。誘電体基板11の材質としては、高周波信号の伝送を妨げない特性を有するものであれば特に限定するものではなく、ガラスエポキシ等の樹脂を使用することも可能であるが、方形導波管型高周波線路20とを形成する際の精度および製造の容易性の点からは誘電体セラミックスを使用することが望ましい。上側導体層21，下側導体層22，終端用導体32およびパッド電極45は、良導電性の金属からなり、その厚みは、例えば、３μｍ〜50μｍ程度とされる。側壁用貫通導体群23ａ，23ｂの繰り返し間隔は、高周波信号の漏洩を防止する観点から、方形導波管型高周波線路20を伝送する高周波信号の波長の１／２未満であることが必要であり、１／４未満であることが好ましい。側壁用貫通導体群23ａ，23ｂおよび終端用貫通導体31ａ，31ｂ，31ｃとしてはビアホールやスルーホールを用いることができ、その直径は、例えば0.05ｍｍ〜0.5ｍｍ程度とされる。
本例の高周波回路と方形導波管型高周波線路20との接続構造における、方形導波管型高周波線路20，終端用導体32，終端用貫通導体31ａ，31ｂ，31ｃおよびパッド電極45については、例えば、次のようにして作製することができる。まず、ガラス，アルミナ，窒化アルミニウム等を主成分とするセラミック原料粉末に適当な有機溶剤と溶媒とを添加混合して得た泥漿を用いて、ドクターブレード法やカレンダーロール法等によってセラミックグリーンシートを作製する。次に、得られたセラミックグリーンシートにパンチングマシーン等を用いて側壁用貫通導体群23ａ，23ｂおよび終端用貫通導体31ａ，31ｂ，31ｃを形成するための貫通孔を形成し、金属粉末に適当なアルミナ・シリカ・マグネシア等の酸化物や有機溶剤等を添加混合してペースト状にしたものを、厚膜印刷法により貫通孔に充填するとともにセラミックグリーンシートの表面に塗布して導体ペースト付きセラミックグリーンシートを作製する。次に、得られた導体ペースト付きセラミックグリーンシートを積層し、ホットプレス装置を用いて圧着して積層体を形成する。そして、得られた積層体を、誘電体層がガラスセラミックスの場合は850℃〜1000℃程度、アルミナ質セラミックスの場合は1500℃〜1700℃程度、窒化アルミニウム質セラミックスの場合は1600℃〜1900℃程度のピーク温度で焼成することによって作製される。なお、金属粉末としては、誘電体層がガラスセラミックスの場合は銅，金または銀が、誘電体層がアルミナ質セラミックスまたは窒化アルミニウム質セラミックスの場合にはタングステンまたはモリブデンが好適である。
（変形例）
本発明は前述した実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更，改良が可能である。
例えば、前述した実施の形態の例においては、第１の導線51が間隙61の長さ方向の中央部付近を間隙61の長さ方向に直交するように横断する例を示したが、間隙61の中央部以外を横断しても良く、間隙61を斜めに横断しても構わない。また、前述した実施の形態の例においては、間隙61の長さ方向が方形導波管型高周波線路20の長さ方向と直交する場合を示したが、間隙61の長さ方向が方形導波管型高周波線路20の長さ方向に対して斜めになっていても構わない。但し、方形導波管型高周波線路20の幅方向の中央部であり、且つ間隙61の長さ方向の中央部を、方形導波管型高周波線路20の幅方向および間隙61の長さ方向に直交するように横断するのが、高周波回路と方形導波管型高周波線路20との接続を良好にする上で望ましい。
また、前述した実施の形態の例においては、第１の導線51を挟むように２本の第２の導線52ａ，52ｂが配置された例を示したが、第２の導線は１本でも良く、また、３本以上でも構わない。
さらに、前述した実施の形態の例においては、第２の導線52ａ，52ｂが第１の導線51に平行に配置された例を示したが、これに限定されるものではない。例えば、第１の導線51と第２の導線52ａ，52ｂとの間隔が徐々に広がるようにしても良く、また、徐々に狭まるようにしても構わない。第２の導線52ａ，52ｂの他方端同士の間隔を第２の導線52ａ，52ｂの一方端同士の間隔よりも小さくすることにより、第１の導線51の他方端と第２の導線52ａ，52ｂの他方端との間の電界の間隙61の長さ方向に直交する成分が増大するので、高周波回路と方形導波管型高周波線路20との接続をより良好にすることができる。
またさらに、前述した実施の形態の例においては、間隙61が帯状に形成された例を示したが、これに限定されるものではない。例えば、終端用導体32と対向する上側導体層21の中央部が終端用導体32側（−Ｘ方向）に突出するような形状にしても構わない。
さらにまた、前述した実施の形態の例においては、半導体素子41が配置された領域まで延長部63が形成された例を示したが、これに限定されるものではない。延長部63は、終端用貫通導体31ａ，31ｂ，31ｃおよび終端用導体32が配置される領域まで存在すれば良い。
またさらに、前述した実施の形態の例においては、高周波回路が半導体素子41に内蔵された例を示したが、これに限定されるものではない。例えば、延長部63の誘電体基板11の上面や内部に形成された配線導体および誘電体基板11の上面に搭載された電子部品等によって高周波回路が形成されていても構わない。
さらにまた、前述した実施の形態の例においては、３つの終端用貫通導体31ａ，31ｂ，31ｃが配置された例を示したが、これに限定されるものではない。２つであっても良いし、４つ以上であっても構わない。また、方形導波管型高周波線路20の高周波信号の伝播方向と直交する方向（Ｙ方向）に長く延びる形状を有する１つの終端用貫通導体としても構わない。
次に、本発明の高周波回路と方形導波管型高周波線路との接続構造の具体例について説明する。
図１および図２に示した高周波回路と方形導波管型高周波線路との接続構造の電気特性をシミュレーションした。シミュレーションにおいて、誘電体基板11は、比誘電率を9.87とし、誘電正接を0.003とし、厚みを0.15ｍｍとした。側壁用貫通導体群23ａ，23ｂおよび終端用貫通導体31ａ，31ｂ，31ｃは直径0.1ｍｍのビアホールとした。側壁用貫通導体群23ａ，23ｂのそれぞれの貫通導体の配列ピッチは、隣接する貫通導体の中心同士の間隔で0.3ｍｍとした。側壁用貫通導体群23ａと側壁用貫通導体群23ｂとの間隔は、貫通導体の中心同士の間隔で1.2ｍｍとした。終端用導体32は、幅が0.3ｍｍで長さが0.5ｍｍの矩形状とした。終端用導体32と上側導体層21との間隙61は、長さが0.5ｍｍで幅が0.13ｍｍの矩形状とした。高周波信号端子42から第１の導線51の他方端までの水平距離は1.3ｍｍ程度とし、誘電体基板11の上面から第１の導線51の上端迄の高さは0.46ｍｍ程度とした。
そして、半導体素子41に内蔵された高周波回路の高周波信号端子42をポート１，方形導波管型高周波線路20の延長部63と反対側をポート２として、その伝送特性（Ｓ21）および反射特性（Ｓ11，Ｓ22）を求めた。図３はその結果を示すグラフであり、横軸は周波数を表し、縦軸は減衰量を表している。図３に示すグラフによれば、75ＧＨｚ〜82ＧＨｚ程度の広い周波数範囲においてＳ11，Ｓ22が−10ｄＢを越えている優れた接続特性が得られていることがわかる。これにより本発明の有効性が確認できた。
11：誘電体基板
20：方形導波管型高周波線路
21：上側導体層
22：下側導体層
23ａ，23ｂ：側壁用貫通導体群
31ａ，31ｂ，31ｃ：終端用貫通導体
32：終端用導体
42：高周波信号端子
43ａ，43ｂ：接地端子
51：第１の導線
52ａ，52ｂ：第２の導線
61：間隙
63：延長部

Claims (2)

  1. 誘電体基板，該誘電体基板の上面に配置された上側導体層，前記誘電体基板の下面に配置された下側導体層，ならびに高周波信号の伝播方向に前記高周波信号の波長の１／２未満の繰り返し間隔で前記上側導体層および前記下側導体層を電気的に接続するように配置された２列の側壁用貫通導体群で構成されており、前記上側導体層，前記下側導体層および前記２列の側壁用貫通導体群で囲まれた領域によって前記高周波信号を伝送する方形導波管型高周波線路と、
    前記誘電体基板および前記下側導体層が前記方形導波管型高周波線路の一方端部から前記高周波信号の伝播方向に延長された延長部と、
    該延長部の上面に前記上側導体層と間隙をあけて配置されており、前記延長部の前記誘電体基板を貫通する終端用貫通導体を介して前記延長部の前記下側導体層に接続されている終端用導体と、
    前記間隙を間に挟んで前記上側導体層と反対側に配置された、前記高周波信号の入力および出力の少なくとも一方のための高周波信号端子および該高周波信号端子に隣接して配置された接地端子を有する高周波回路と、
    一方端が前記高周波信号端子に接続されて該高周波信号端子から前記間隙へ向かうように配置された第１の導線と、
    一方端が前記接地端子に接続されて該接地端子から前記間隙へ向かうように配置された第２の導線とを備え、
    前記誘電体基板の厚み方向から見たときに、前記第１の導線の他方端と前記第２の導線の他方端とを結ぶ線分が前記間隙を横断するように、前記第１の導線は前記間隙上を横断して他方端が前記上側導体層に接続されているとともに、前記第２の導線は前記間隙上を横断することなく他方端が前記終端用導体に接続されていることを特徴とする高周波回路と方形導波管型高周波線路との接続構造。
  2. 前記接地端子が間隔をあけて２つ配置されているとともに該２つの接地端子の間に前記高周波信号端子が配置されており、一方端が前記２つの接地端子にそれぞれ接続された２本の前記第２の導線が、それぞれ前記第１の導線の両側で前記２つの接地端子から前記間隙に向かうように配置されていることを特徴とする請求項１に記載の高周波回路と方形導波管型高周波線路との接続構造。
JP2009269451A 2009-11-27 2009-11-27 高周波回路と方形導波管型高周波線路との接続構造 Expired - Fee Related JP5451339B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009269451A JP5451339B2 (ja) 2009-11-27 2009-11-27 高周波回路と方形導波管型高周波線路との接続構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009269451A JP5451339B2 (ja) 2009-11-27 2009-11-27 高周波回路と方形導波管型高周波線路との接続構造

Publications (2)

Publication Number Publication Date
JP2011114595A JP2011114595A (ja) 2011-06-09
JP5451339B2 true JP5451339B2 (ja) 2014-03-26

Family

ID=44236608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009269451A Expired - Fee Related JP5451339B2 (ja) 2009-11-27 2009-11-27 高周波回路と方形導波管型高周波線路との接続構造

Country Status (1)

Country Link
JP (1) JP5451339B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9588291B2 (en) * 2013-12-31 2017-03-07 Medlumics, S.L. Structure for optical waveguide and contact wire intersection
CN116979255B (zh) * 2023-09-22 2023-12-19 浪潮(山东)计算机科技有限公司 一种接地结构及信号装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009084697A1 (ja) * 2007-12-28 2009-07-09 Kyocera Corporation 高周波伝送線路の接続構造、配線基板、高周波モジュールおよびレーダ装置
US8854152B2 (en) * 2009-02-25 2014-10-07 Kyocera Corporation High-frequency module including a conductor with a slot therein and a conductive wire crossing over the slot and physically contacting the conductor
JP2011024198A (ja) * 2009-06-19 2011-02-03 Toyota Central R&D Labs Inc 高周波回路チップを実装した電子装置

Also Published As

Publication number Publication date
JP2011114595A (ja) 2011-06-09

Similar Documents

Publication Publication Date Title
JP3937433B2 (ja) 平面回路−導波管接続構造
US5952709A (en) High-frequency semiconductor device and mounted structure thereof
CN104112891B (zh) 信号传输电缆和柔性印刷电路板
JP4854622B2 (ja) 方形導波管部と差動線路部との接続構造
JP2006024618A (ja) 配線基板
JP3996879B2 (ja) 誘電体導波管とマイクロストリップ線路の結合構造およびこの結合構造を具備するフィルタ基板
JP5153771B2 (ja) 終端器
JP2015056719A (ja) 多層配線基板
JP4199395B2 (ja) 積層型マジックｔ
JP3517143B2 (ja) 誘電体導波管線路と高周波用線路導体との接続構造
JP5451339B2 (ja) 高周波回路と方形導波管型高周波線路との接続構造
JP5289196B2 (ja) マジックｔ
KR102657057B1 (ko) 표면 실장 가능한 박막 고주파 결합기
JP2009171488A (ja) 導波管接続構造、導波管接続板および導波管変換器
JPH1174701A (ja) 誘電体導波管線路の接続構造
JP4954151B2 (ja) 高周波回路と導波管部との接続構造
JP2000252712A (ja) 誘電体導波管線路と高周波線路導体との接続構造
JP3383542B2 (ja) 誘電体導波管線路の結合構造
US5691566A (en) Tapered three-wire line vertical connections
JP3439973B2 (ja) 誘電体導波管線路の分岐構造
JP4249601B2 (ja) 配線基板
JP5241591B2 (ja) 高周波回路と高周波線路との接続構造
JP4203404B2 (ja) 導波管構造体の分岐構造およびアンテナ基板
WO2024009339A1 (ja) マイクロストリップ線路－導波管変換器
JP2000174515A (ja) コプレーナウェーブガイド−導波管変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131226

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees