CN1622232A - 薄膜共模滤波器和薄膜共模滤波器阵列 - Google Patents

Abstract

提供一个薄膜共模滤波器，包括：一对磁性片；一个上线圈导体和一个下线圈导体，形成在一对磁性片之间，螺旋地缠绕在磁性片表面方向上，以及彼此重叠；一个上导线导体和一个下导线导体，上导线导体和下导线导体的一端分别地电连接至上线圈导体和下线圈导体的中心部分的一端，以及延伸至外部分，越过上线圈导体和下线圈导体；以及一个支座部件形成在一个连接部分的下面，该连接部分位于上线圈导体和上导线导体之间，用于提升此连接部分至一个上部位置。

Description

薄膜共模滤波器和薄膜共模滤波器阵列

优先权权利要求

本申请要求下列申请的优先权：日本专利申请No.2003-398965，申请日为2003年11月28日并将其列于此处供参考。

本发明的背景

本发明的领域

本发明涉及一个薄膜共模(common mode)滤波器和一个薄膜共模滤波器阵列。

相关技术的说明

共模滤波器是一个装置，用手抑制共模电流，它引起在平行的传输线路内的电磁干扰。共模滤波器具有磁耦合感应器，以清除同相噪声分量。

薄膜共模滤波器是小型化和高度集成的，这时借助形成双层薄膜线圈在铁氧体基片之间和构成芯片形状，以及薄膜共模滤波器阵列，在它上面安装多个的滤波器，例如，如下列的申请所述：日本专利公开Nos.04-364709A，08-335517A和11-054326A。

这样一个薄膜共模滤波器的高频性能可以借助在线圈导体之间以及线圈导体和导线导体之间较小的电容而有效地改进。然而，为了减少电容在线圈和导线图案内的较高的纵横比(高度/宽度比)引起形成接触孔的最佳曝光条件的公差，因为在上线圈导体和上导线导体之间的连接部分将无限地减少。作为其结果，在接触孔部分内的绝缘材料变得在显影时难以溶解。因此，电传导的可靠性变低，以及在上线圈导体和上导线导体之间的一个绝缘失效可能由于绝缘材料的薄膜厚度的减少而产生。

本发明的概述

因此本发明的一个目的，是提供一个薄膜共模滤波器和一个薄膜共模滤波器阵列，它们能够避免传导可靠性的降低和在上线圈导体和上导线导体之间的连接部分内的绝缘失效。

按照本发明，提供一个薄膜共模滤波器和一个薄膜共模滤波器阵列，阵列包括多个薄膜共模滤波器，薄膜共模滤波器包括：一对磁性片；一个上线圈导体和一个下线圈导体，形成在一对磁性片之间，螺旋地缠绕在磁性片表面方向上，以及彼此重叠；一个上导线导体和一个下导线导体，上导线导体和下导线导体的一端分别地连接至上线圈导体和下线圈导体的中心部分的一端，以及延伸至外部分越过上线圈导体和下线圈导体；以及一个支座部件形成在一个连接部分的下面，在上线圈导体和上导线导体之间，用于提升此连接部分至一个上部位置。

借助设置支座部件在接触孔的下面上线圈导体和上导线导体之间，以及随后提升绝缘底部分在接触孔下面尽可能地升高，一个缺点，比如传导的可靠性降低和一个绝缘失效能够避免。

最好，支座部件是由一个导体层组成，准备图案化进入下线圈导体和/或一个导体层，准备图案化进入下导线导体。

借助形成导体层的支座准备图案化进入下线圈导体和下导线导体，这里不需要增加一个专门的过程以形成支座部件。

还有最好是，使上导线导体和下导线导体的宽度(W₁)小于上线圈导体和下线圈导体的宽度(W₂)的两倍(W₁＜2W₂)。如以上所述，线圈图案和导线图案的较高的纵横比(高度/宽度比)引起在线圈导体之间以及线圈导体和导线导体之间较小的电容。作为其结果，高频传输性能改进。然而，高的纵横比设计使它难以使导线导体和线圈导体之间的空间变狭窄。为了解决困难，使导线导体的宽度变狭窄是有效的。事实上，设置导线导体的宽度(W₁)不小于线圈导体的宽度(W₂)的两倍，降低谐振频率至极大程度。因此，借助设置W₁＜2W₂，能够提供薄膜共模滤波器显示较小的谐振频率的降低。

最好，下导线导体和上导线导体是由铜制造，它的外表面涂覆镍/铬薄膜。在此种情况下，更希望的是，在下线圈导体和下导线导体之间一个连接部分内的下导线导体的一个表面，以及在上线圈导体和上导线导体之间一个连接部分内上导线导体的一个表面是仅涂覆铬薄膜。由于Cu/Ni之间的扩散引起的电阻增加的一个缺点能够避免，因为在连接部分取消了Ni。

本发明的其它目的和优点将通过本发明的优选的实施例的下列说明结合参见附图而明确地表达出来。

附图的简要说明

图1是一个分解的透视图，示出按照本发明的一个实施例的一个薄膜共模滤波器阵列的一个结构；

图2是一个透视图，示出当切下一个晶片时一个薄膜共模滤波器阵列的一个外观；

图3是另一个透视图，是由图2的不同的方向观察的，示出当切下一个晶片时一个薄膜共模滤波器阵列的一个外观；

图4是一个透视图，示出最终的薄膜共模滤波器阵列的一个外观；

图5是一个分解的透视图，示出一个薄膜共模滤波器的一个结构，包括图1内的薄膜共模滤波器阵列的一个单独的元件。

图6是一个透视图，示出当切下一个晶片时薄膜共模滤波器的一个外观；

图7是一个透视图，示出最终的薄膜共模滤波器的一个外观；

图8a至8c是薄膜共模滤波器的横剖面图，是沿图5内直线A-A，B-B和C-C切取的；

图9是一个透视图，示出按照图1和图5的实施例的薄膜共模滤波器内仅有线圈导体、导线导体和引出端子的结构；

图10a至10c是引出端子的一个结构实例的横剖面图；

图11是一个放大的横剖面图，示出上线圈导体和上导线导体之间的一个接触部分；

图12是一个曲线图，示出薄膜共模滤波器的一个谐振频率和导线导体的一个宽度之间的关系；

图13a至13j是透视图，用于解释一个晶片过程，以产生薄膜共模滤波器阵列，以及

图14a至14j是透视图，用于解释一个加工过程，以产生薄膜共模滤波器阵列。

本发明的详细说明

图1是一个分解的透视图，示出按照本发明的一个实施例的一个薄膜共模滤波器阵列的一个结构。图2是一个透视图，示出当切下一个晶片时一个薄膜共模滤波器的一个外观。图3是另一个透视图，是由在图2内不同的方向观察的，示出当切下一个晶片时一个薄膜共模滤波器的一个外观；图4是一个透视图，示出最终的薄膜共模滤波器阵列的一个外观。

薄膜共模滤波器阵列借助排列两个薄膜共模滤波器成形为一个芯片。

在图1内，图号10表示一个绝缘磁性基片，图号11表示一个第一绝缘层，通常是由聚酰亚胺或苯并环乙烯(BCB)制造，它们具有大的耐热性，叠层在绝缘磁性基片10上，图号12a和12b表示一个下导线导体，形成在第一绝缘层11上，图号13表示一个第二绝缘层，叠层在它的上面，图14a和14b表示带有螺旋形的一个下线圈导体，形成在第二绝缘层13的上面，图号15表示一个第三绝缘层，叠层在它的上面，图号16a和16b表示带有螺旋形的一个上线圈导体，形成在第三绝缘层15的上面，图号17表示一个第四绝缘层，叠层在它的上面，图号19表示一个第五绝缘层，叠层在它的上面，图号20表示一个绝缘磁性顶侧面板，粘接在第五绝缘层19的上面，图号21a和21b表示一个绝缘磁性材料，组成在线圈中心部分的一个磁道的一个返回部分，以及图号22a和22b表示一个绝缘磁性材料，分别地组成线圈的周边的一个磁道的一个返回部分。

如以上所述，叠层23是夹层在绝缘磁性基片10和绝缘磁性顶侧面板20之间。

下线圈导体14a和14b螺旋地缠绕在基片方向上，以及上线圈导体16a和16b螺旋地缠绕在基片方向上，定位为彼此镜面对称，并且使第三绝缘层15是夹置在它们之间。

下导线导体12a和12b是由与图案化进入下线圈导体14a和14b的一层不同的一层制造引导传导路径通过第二绝缘层13，由这些下线圈导体的中心部分的一端分别地进入它们的螺旋区的外面。相应的，上导线导体18a和18b是由与图案化进入上线圈导体16a和16b的一层不同的一层制造，引导传导路径通过第四绝缘层17，由这些上线圈导体的中心部分的一端分别地进入它们螺旋区的外面。换句话说，导线导体12a、12b，18a和18b的一端是电连接的，通过通孔，分别地至线圈导体14a，14b，16a和16b的中心部分的末端，以及这些末端构成接触部分。导线导体12a，12b，18a和18b的另一端分别地电连接至导线引出端子24a，24b，25a和25b(图2)分别形成在薄膜共模滤波器阵列的侧边缘部分。相应地，线圈导体14a，14b，16a和16b的另一端分别地电连接至线圈引出端子26a，26b，27a和27b(图3)，形成在薄膜共模滤波器阵列的侧边缘部分。

绝缘磁性基片10和绝缘顶侧面板20通常是用NiZn铁氧体制造的。第一至第五绝缘层11，13，15，17和19通常是用聚酰亚胺或苯并环乙烯(BCB)制造的，它们具有大的耐热性。

下导线导体12a和12b，下线圈导体14a和14b，上线圈导体16a和16b，以及上导线导体18a和18b是用Cu制造的，它们的外表面涂覆Ni/Cr薄膜。然而，在下导线导体12a和12b和下线圈导体14a和14b之间的相应的接触部分，以及在上线圈导体16a和16b和上导线导体18a和18b之间相应的接触部分仅涂覆Cr薄膜。

在每个薄膜共模滤波器阵列内，如图2和图3所示，绝缘磁性基片10，叠层23和绝缘磁性顶侧面板20被切割，以及随后如图4所示，连接电极端子28a，28b，29a，29b，30a，30b，31a和31b是用比如Ni合金制造的，用于电连接至暴露在切割侧表面上的引出端子，它们形成在侧表面上。

一个单独的薄膜共模滤波器可以包括在芯片内。图5是一个分解的透视图，示出一个薄膜共模滤波器，由单独的元件组成。图6是一个透视图，示出当切下一个晶片时，薄膜共模滤波器的一个外形。图7是一个透视图，示出一个最终的薄膜共模滤波器的一个外观。图8是薄膜共模滤波器的横剖面图，是沿图5内直线A-A，B-B和C-C切取的。

薄膜共模滤波器的结构与图1至3所示的薄膜共模滤波器阵列的一半的薄膜共模滤波器的结构相同。因此，在图5至8内，与图1内相同的那些元件给出相同的图号。

图8a是一个横剖面图，是沿图5内直线A-A切取的，示出中心剖面，没有引出端子。在横剖面上显现下线圈导体14a，上线圈导体16a，绝缘磁性材料21a，组成线圈的中心部分的一个磁道的一个返回部分，以及绝缘磁性材料22a，组成线圈周边的一个磁道的一个返回部分。

图8b是一个横剖面图，是沿图5内直线B-B切取的，示出横剖面具有引出端子和上导线导体。在横剖面上显现下线圈导体14a，上线圈导体16a，上导线导体18a，上导线引出端子25a，上线圈引出端子27a，以及绝缘磁性材料21a，组成线圈的中心部分的一个磁道的一个返回部分。

图8c是一个横剖面图，是沿图5内直线C-C切取的，示出横剖面具有引出端子和下导线导体。在横剖面上显现下线圈导体14a，上线圈导体16a，下导线导体12a，下导线引出端子24a，下线圈引出端子26a，以及绝缘磁性材料21a，组成线圈中心部分的一个磁道的一个返回部分。

以下，按照本实施例的导线引出端子24a，24b，25a，25b，以及线圈引出端子26a，26b，27a和27b的结构将被说明。

图9是一个透视图，示出按照本实施例的薄膜共模滤波器内的仅有线圈导体，导线导体和引出端子的结构。图10是引出端子的一个结构实例的横剖面图。

在图9内，分别地，图号82表示一个下导线导体，图号84表示一个下线圈导体，它的中心部分的一端连接至下导体82的一端，图号86表示一个上线圈导体，图号88表示一个上导线导体，它的一端连接至上线圈导体86的中心部分的一端，图号94表示一个下导线引出端子，连接至下导线导体82的另一端，图号95表示一个上导线引出端子，连接至上导线导体88的另一端，图号96表示一个下线圈引出端子，连接至下线圈导体84的外面的另一端，以及图号97表示一个上线圈引出端子，连接至上线圈导体86的外面的另一端。

每个引出端子具有一个多层结构，而不是仅具有本身导体层的一个单层结构，其中全部其它的导体层是通过形成在绝缘层的通孔叠层的，而绝缘层是夹置在导体层之间，以及使这些导体层进入彼此传导，换句话说，下导线引出端子94具有一个结构，其中各导体层图案化进入下导线导体82内，下线圈导体84，上线圈导体86，以及上导线导体88是多层的和使进入彼此传导。因此，由于引出端子的侧横截面面积，或在芯片侧面暴露的面积变大，引出端子和外部连接电极端子具有在它们之间优越的电连接，以及电连接的可靠性极大地改进。

作为导体层多层结构的一个实施例，如在图10a中所示，导体层112、114、116和118最好是通过分别地形成在一个第二绝缘层103，一个第三绝缘层105和一个第四绝缘层107的通孔103’，105’和107’连接进入彼此传导，这些通孔具有彼此相同的中心，相同的形状和相同的尺寸。

再者，如图10b所示，导体层112’，114’，116’和118’最好是通过分别地形成在一个第二绝缘层103’，一个第三绝缘层105’和一个第四绝缘层107’内的通孔103a’，105a’和107a’连接进入彼此传导，这些通孔具有相同的中心，以及由通孔103’至通孔105’以及至通孔107’变大的尺寸，这就是，由下层至上层变大的尺寸。当通孔具有彼此相同的尺寸，如图10a的结构，引出端子部分具有一个大的台阶，随后在照相曝光时在反射的影响下，某些绝缘层很可能保留在通孔内，以及因此，传导的可靠性减少，尤其是在高纵横比的图案的情况下，问题变得明显。然而，使通孔由下层至上层逐渐变大，台阶变小，因此各层之间传导的可靠性改进。

再者，如图10c所示，导体层112”，114”，116”和118”最好是通过分别地形成在一个第二绝缘层103”，一个第三绝缘层105”和一个第四绝缘层107”内的通孔103a”，105a”和107a”连接以进入彼此传导，这些通孔的每个中心位置交替地改变。这些通孔103a”，105a”和107a”最好具有彼此相同的形状和相同的尺寸，或者也最好具有彼此较不同的形状和尺寸。因为在薄膜共模滤波器内端子之间的距离是短的，下层的通孔变得太小，其中由下层至上层的通孔是逐渐变大的，如图10b的结构。因此，难以改进各层之间的传导的可靠性。此外，因为在由上层至下层的通孔具有逐渐变小的尺寸，形成的绝缘层具有一个凹坑在中心部分，以及一个狭窄的通孔图案。因此，某些残留的绝缘层材料或类似物导致在通孔内高可靠的传导性能将是更困难的。然而，借助交替地改变通孔的每个中心的位置，如图10c的结构，通孔内的凹坑变小，以及随后，在它上面的绝缘层的表面变平坦，以及因此，通孔导体的表面和随后形成的绝缘层的表面也变得平坦。因此，各层之间的传导可靠性改进，以及台阶变小。

以下，接触部分的结构作为按照本实施例的上线圈导体和上导线导体之间的连接部分将被说明。

在线圈导体之间以及线圈导体和导线导体之间较小的电容有效地改进薄膜共模滤波器的高频性能。然而，较高的纵横比，这就是改进用的线圈和导线图案内的一个高度/宽度比引起形成接触孔的最佳曝光条件的公差，因为在上线圈导体和上导线导体之间的连接部分将无限地减少。更具体地，在过程中，在相邻的线圈的影响下，一个绝缘薄膜(光敏的树脂薄膜)在接触孔部分内必然涂覆很厚。因此，一个曝光量需要按照薄膜的最深部分增加，以形成高精确的接触孔。然而，在一个增加的曝光量的条件下，光线超范围地至准备正好保持在掩模图案下不曝光的接触孔部分，这是由于来自相邻线圈或类似件的反射，以及作为结果，在接触孔内的光敏绝缘薄膜变得在显影时难以分辩。因此，传导的可靠性减少。在一个减少量的曝光的相反的条件下，为了防止来自相邻的线圈的反射的影响，接触孔变大，因为在接触孔的周边上较少的曝光。此外，减少量的曝光引起在显影时光敏绝缘薄膜的厚度减少，以及不能保持绝缘薄膜的一个图案精度。在最坏的情况下，绝缘薄膜厚度的减少可能引起上线圈导体和上导线导体之间的一个绝缘失效。

为了解决这些问题，如图8a和9所示，一个支座部件98形成在接触孔的下面，上线圈导体16a或86和上导线导体18a或88之间，借助它绝缘底部分在接触孔下面被尽可能地升高。因此，由于在接触孔形成时一个曝光量不需要增加，缺点，比如传导可靠性的降低和绝缘失效能够避免。尤其是，按照本实施例，因为支座部件98是由图案化进入下线圈导体14a或84以及下导线导体12a或82的导体层形成的，这里不需要增加一个专门的过程以形成支座部件。

如以上所述，下导线导体12a或82，下线圈导体14a或84，上线圈导体16a或86，以及上导线导体18a或88的主体是用Cu制造的，以及它们的外表面包覆Ni/Cr薄膜。然而，如图11所示，上线圈导体16a或86和上导线导体18a或88之间的接触部分仅涂覆Cr薄膜，下导线导体12a或82和下线圈导体14a或84之间的接触部分也是这样。因此，由于Cu/Ni之间扩散引起的电阻增加的一个缺点能够避免，因为在接触部分Ni被取消。

以下，按照本实施例的上和下导线导体的宽度与上和下线圈导体的宽度之间的一个关系将被说明。

如以上所述，在薄膜共模滤波器内，线圈图案和导线图案的一个较高的纵横比(高度/宽度比)引起在线圈导体之间以及线圈导体和导线导体之间较小的电容，作为其结果，高频传输性能改进。然而，高的纵横比设计使它难以使导线导体和线圈导体之间的空间变狭窄。为了解决此困难，使导线的导体的宽度变狭窄是有效的。

图12是一个曲线图，示出薄膜共模滤波器的一个谐振频率和导线导体的宽度之间的一个关系。曲线图的横轴表示导线导体的宽度(W_i)和线圈导体的宽度(W₂)之间的比率(W₁/W₂)，以及纵轴表示一个谐振频率。

由图可以了解，设置导线导体的宽度(W₁)不小于线圈导体的宽度(W₂)的两倍降低谐振频率至极大程度，因此，借助设置W₁＜2W₂，薄膜共模滤波器具有一个足够高的谐振频率，更具体地，显示大约至2GHz没有谐振频率，此2GHz作为一个通讯频带能够被提供。

以下，按照本实施例的薄膜共模滤波器的一个制造过程将被说明。

图13和14是透视图，分别用于解释一个晶片过程和一个加工过程以产生薄膜共模滤波器阵列。在图13a-13j和图14a-14d内，图的一个下部示出一个晶片，以及图的一个上部示出基片内单独的芯片，它们没有实际上切割以分离。

首先，如图13a所示，一个铁氧体晶片130已准备，以及如图13b所示，一个第一绝缘层131是由比如聚酰亚胺制造，涂覆在晶片130上以及随后图案化。

随后，如图13c所示，第一导线和电极是由一个铜层132形成在第一绝缘层131上面。随后，如图13d所示，一个第二绝缘层133是由，比如聚酰亚胺制造，涂覆在它上面以及图案化。

随后，如图13e所示，第一线圈是由一个铜层134制造，形成在第二绝缘层133上面。随后，如图13f所示，一个第三绝缘层135是由，比如聚酰亚胺制造，形成在它的上面，以及图案化。随后，如图13g所示，第二线圈是由一个铜层136制造，形成在第三绝缘层135上面。随后，如图13h所示，一个第四绝缘层是由，比如一个聚酰亚胺树脂制造，涂覆在它的上面以及图案化。随后，如图13i所示，一个第二导线是由一个铜层138制造，形成在第四绝缘层137上面。随后，如图13j和图14a所示，一个第五绝缘层139是由，比如一个聚酰亚胺树脂制造，涂覆在它的上面以及图案化。

在此之后，如图14b所示，银膏140丝网印刷到导线部分上。随后，如图14c所示，铁氧体膏141用于磁道的返回部分被嵌入芯子部分。随后，如图14d所示，一个铁氧体片盖142用粘接剂粘接到加工的晶片上。

随后，如图14e所示，所获的晶片切割为小杆143，在每个小杆上面一组薄膜共模滤波器阵列芯片被排列。

随后，如图14f所示，一个标记144印刷在每个薄膜共模滤波器阵列芯片上侧面，在小杆143内。随后，如图14g所示，连接电极端子145是由Ni制造，借助溅射在每个薄膜共模滤波器阵列芯片的侧面上，在小杆143内。

在此之后，如图14h所示，每个小杆切割成为单独的芯片146。随后，如图14i所示，连接电极端子145借助滚筒电镀成形为一个镍层和一个锡层的双层结构147。随后，如图14j所示，所获的薄膜共模滤波器阵列芯片粘接到一个胶带148上。

全部上述的实施例是仅作为本发明的实例列出，以及不能有意地作为限制，以及在不脱离本发明的精神和范围的条件下，可以做出许多广泛不同的代替和改变。

因此，本发明仅受下列权利要求和它的等同内容的限制。

Claims (10)

1.一个薄膜共模滤波器，包括：

一对磁性片；

一个上线圈导体和一个下线圈导体，形成在上述的一对磁性片之间，螺旋地缠绕在上述的磁性片表面方向上，以及彼此重叠；

一个上导线导体和一个下导线导体，上述的上导线导体和上述的下导线导体的一端分别地电连接至上述的上线圈导体和上述的下线圈导体的中心部分的一端，以及延伸至外部分越过上述的上线圈导体和上述的下线圈导体；以及

一个支座部件，形成在一个连接部分的下面，该连接部分位于上述的上线圈导体和上述的上导线导体之间，用于提升上述的连接部分至一个上部位置。

2.按照权利要求1的薄膜共模滤波器，其特征在于，上述的支座部件由一个导体层组成，该导体层形成上述的下线圈导体的图案和/或上述的下导线导体的图案。

3.按照权利要求1的薄膜共模滤波器，其特征在于，上述的上导线导体和上述的下导线导体的宽度(W₁)小于上述的上线圈导体和上述的下线圈导体的宽度(W₂)的两倍(W₁＜2W₂)。

4.按照权利要求1的薄膜共模滤波器，其特征在于，上述的下导线导体和上述的上导线导体是由铜形成的，它们的外表面涂覆镍/铬薄膜。

5.按照权利要求4的薄膜共模滤波器，其特征在于，上述的下线圈导体和上述的下导线导体之间的一个连接部分内上述的下导线导体的一个表面，以及上述的上线圈导体和上述的上导线导体之间的一个连接部分内的上述的上导线导体的一个表面仅涂覆铬薄膜。

6.一个薄膜共模滤波器阵列，包括多个薄膜共模滤波器，该薄膜共模滤波器包括：

一对磁性片；

一个上线圈导体和一个下线圈导体，形成在上述的一对磁性片之间，螺旋地缠绕在上述的磁性片表面方向上，以及彼此重叠；

一个上导线导体和一个下导线导体，上述的上导线导体和上述的下导线导体的一端分别地电连接至上述的上线圈导体和上述的下线圈导体的中心部分的一端，以及延伸至外部分越过上述的上线圈导体和上述的下线圈导体；以及

一个支座部件，形成在一个连接部分的下面，该连接部分位于上述的上线圈导体和上述的上导线导体之间，用于提升上述的连接部分至一个上部位置。

7.按照权利要求6的薄膜共模滤波器阵列，其特征在于，上述的支座部件由一个导体层组成，该导体层形成上述的下线圈导体的图案和/或上述的下导线导体的图案。

8.按照权利要求6的薄膜共模滤波器阵列，其特征在于，上述的上导线导体和上述的下导线导体的宽度(W₁)小于上述的上线圈导体和上述的下线圈导体的宽度(W₂)的两倍(W₁＜2W₂)。

9.按照权利要求6的薄膜共模滤波器阵列，其特征在于，上述的下导线导体和上述的上导线导体是由铜形成的，它们的外表面涂覆镍/铬薄膜。

10.按照权利要求9的薄膜共模滤波器阵列，其特征在于，上述的下线圈导体和上述的下导线导体之间的一个连接部分内上述的下导线导体的一个表面，以及上述的上线圈导体和上述的上导线导体之间的一个连接部分内的上述的上导线导体的一个表面仅涂覆铬薄膜。

Images